JP2023068463A - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents

チップ抵抗器およびチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2023068463A
JP2023068463A JP2021179604A JP2021179604A JP2023068463A JP 2023068463 A JP2023068463 A JP 2023068463A JP 2021179604 A JP2021179604 A JP 2021179604A JP 2021179604 A JP2021179604 A JP 2021179604A JP 2023068463 A JP2023068463 A JP 2023068463A
Authority
JP
Japan
Prior art keywords
resistor
electrode
auxiliary film
protective film
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021179604A
Other languages
English (en)
Inventor
太郎 木村
Taro Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2021179604A priority Critical patent/JP2023068463A/ja
Priority to US17/959,641 priority patent/US11967443B2/en
Priority to CN202211274275.5A priority patent/CN116072363A/zh
Publication of JP2023068463A publication Critical patent/JP2023068463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/02Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/028Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/288Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】耐硫化特性を維持しつつ低抵抗においても低TCRを確保できるチップ抵抗器を提供する。【解決手段】本発明のチップ抵抗器1は、絶縁基板2と、絶縁基板2の表面両端部に設けられた一対の表電極3と、両表電極3間を接続する抵抗体5と、抵抗体5上に設けられたアンダーコート層6と、アンダーコート層6上に設けられたオーバーコート層7と、絶縁基板2の端面から離れた位置で表電極3と抵抗体5の接続部分を跨ぐように設けられた導電性の補助膜8と、絶縁基板2の両端面に延在して表電極3に接続する一対の端面電極9と、端面電極9と表電極3および補助膜8を覆う一対の外部めっき層10とを備え、補助膜8はAg等の金属粒子を含有する樹脂材料で形成されており、補助膜8の一部がアンダーコート層6とオーバーコート層7との間に挟まれている。【選択図】図2

Description

本発明は、チップ抵抗器およびその製造方法に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通する一対の端面電極と、これら各電極を覆う一対の外部めっき層と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。
この種のチップ抵抗器において、通常、表電極には比抵抗の低いAg(銀)系の金属材料が用いられており、この表電極を覆うように外部めっき層が形成された構成となっているが、外部めっき層と保護膜の境界部分となる隙間から腐食性の強い硫化ガス等が侵入し易いため、表電極と保護膜の境界位置における表電極部分が硫化ガス等によって腐食されて抵抗値変化や断線等の不具合を招来する虞がある。
そこで従来より、図9(a)に示すように、金属粒子とカーボン粒子を含有する樹脂で構成された補助膜100を表電極101の上面に形成し、この補助膜100を外部めっき層102と保護膜103の境界位置に配置することにより、外部めっき層102と保護膜103の境界部分から侵入した硫化ガスを補助膜100でブロックして、表電極101が硫化ガスに晒されないようにしたチップ抵抗器が提案されている(例えば、特許文献1参照)。
この種のチップ抵抗器において、外部めっき層を形成する場合、無電解めっきに比べて価格的に安くめっき処理時間も短い等の利点を有するため、電解めっきが広く採用されている。かかる電解めっきにおいて、めっきは導電性を有する被めっき物の表面に形成されるため、図9(a)に示すように、外部めっき層102は端面電極104と補助膜100の表面を覆うように形成される。なお、図9において、符号105は絶縁基板、符号106は抵抗体、符号107は裏電極をそれぞれ示している。
特許第5957693号
ところで、低抵抗(例えば、100mΩ以下)のチップ抵抗器においては、表電極の抵抗値がチップ抵抗器全体の抵抗値に影響を及ぼすため、低抵抗のチップ抵抗器ほどTCRが増加してしまうことになる。前述した図9(a)に示すチップ抵抗器では、補助膜100と抵抗体106の間に保護膜103の一部が入り込んだ構成となっているため、外部めっき層102を回路基板のランドに半田接合した実装状態において、外部めっき層102から供給される電流は、図9(b)の矢印で示すように、補助膜100から保護膜103直下の表電極101を通って抵抗体106へと流れることになる。その結果、電極領域(表電極101と外部メッキ層102および補助膜100を含む全体)から抵抗体106に至る電流経路中における補助膜100と抵抗体106間の表電極101の長さが長くなるため、当該部分に位置する表電極101の抵抗値成分が大きくなり、その分だけTCRが悪化してしまうことになる。
また、前述した図9(a)に示すチップ抵抗器では、外部めっき層102と保護膜103の境界部分から侵入した硫化ガスは補助膜100でブロックされるが、保護膜103をエポキシ等の樹脂材料で形成した場合、特に耐湿雰囲気下においては、保護膜103内を透過する硫化ガスを無視することができなくなるため、保護膜103直下に位置する表電極101が硫化され易くなってしまう。
本発明は、上記した従来技術の実情に鑑みてなされたものであり、第1の目的は、耐硫化特性を維持しつつ低抵抗においても低TCRを確保できるチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。
上記第1の目的を達成するために、本発明のチップ抵抗器は、直方体形状の絶縁基板と、前記絶縁基板の主面両端部に設けられた一対の電極と、一対の前記電極間を接続する抵抗体と、前記抵抗体上に設けられた絶縁性の第1保護膜と、前記第1保護膜上に設けられた絶縁性の第2保護膜と、前記絶縁基板の端面から離れた位置で前記電極と前記抵抗体の接続部分を跨ぐように設けられた導電性の補助膜と、前記絶縁基板の両端面に延在して前記電極に接続する一対の端面電極と、前記端面電極と前記電極および前記補助膜を覆う一対の外部めっき層と、を備え、前記補助膜は、前記電極よりも硫化し難い材料で形成されており、その一部が前記第1保護膜と前記第2保護膜との間に挟まれている、ことを特徴としている。
このように構成されたチップ抵抗器では、外部めっき層と第2保護膜が接する境界部分の内部に補助膜が存在しており、この補助膜が電極よりも硫化し難い材料で形成されていると共に、その一部が第1保護膜と第2保護膜との間に挟まれているため、外部めっき層と第2保護膜の境界部分から侵入した硫化ガスは補助膜でブロックされて電極まで到達せず、電極の硫化を防止することができる。しかも、補助膜を電極と抵抗体の接続部分を跨ぐ位置に形成することで、電極領域(表電極と外部メッキ層および補助膜を含む全体)から抵抗体に至る電流経路中における補助膜と抵抗体間の電極の長さを短くすることができ、また、補助膜の厚み分だけ電流が流れ易くなって、電極部の抵抗値が低くなるため、低抵抗においても低TCRを確保することができる。
上記構成のチップ抵抗器において、補助膜の材料は導電性を有していれば特に限定されないが、補助膜がカーボン粒子や金属粒子等の導電粒子を含有する樹脂材料であると、補助膜を容易に形成することができて好ましい。
また、上記構成のチップ抵抗器において、抵抗体における電極との接続部分が第1保護膜に覆われていない露出部となっており、この露出部全体が補助膜で覆われていると、補助膜に覆われない位置で外部めっき層と接続する電極の面積を大きくすることができ、換言すると、電極領域から補助膜を通って抵抗体に至る電流経路上に位置する電極の長さが短くなるため、電極部の抵抗値が低下してTCRの悪化を効果的に抑制することができる。
また、上記構成のチップ抵抗器において、抵抗体の電極間方向の長さに対して第1保護膜と第2保護膜が両方共に短寸に設定されていると、抵抗体と電極の接続部分の上部に補助膜が位置し、この補助膜の上部にさらに外部めっき層が形成されるため、電極の全面が外部めっき層で覆われた形態となり、電極部の比抵抗を下げることができてTCRが向上する。
また、上記構成のチップ抵抗器において、電極における抵抗体との接続部分の厚みに対して他の部分の厚みが厚く形成されていると、電極と抵抗体の境界位置に凹状の段差が生じるため、この段差部分に補助膜を精度良く形成することができる。
上記第2の目的を達成するために、本発明のチップ抵抗器の製造方法は、絶縁基板上に抵抗体と該抵抗体の両端部に接続する電極を形成する工程と、前記抵抗体の少なくとも一部を覆うようにガラス材料からなる第1保護膜を形成する工程と、前記電極と前記抵抗体の接続部分を跨ぐ位置に導電粒子を含有する樹脂材料からなる補助膜を形成する工程と、前記補助膜の一部と前記第1保護膜を覆うように樹脂材料からなる第2保護膜を形成する工程と、前記絶縁基板の端面に金属粒子をスパッタリングして前記電極に接続する端面電極を形成する工程と、電解めっきを施して前記端面電極と前記電極および前記補助膜を覆う外部めっき層を形成する工程と、を含むことを特徴としている。
上記構成のチップ抵抗器の製造方法において、補助膜を形成する前工程として、抵抗体との接続部分を除く部分の電極上に第2電極を形成する工程をさらに含んでいると、第2電極を形成することで電極における抵抗体との境界位置に凹状の段差が生じるため、この段差部分に樹脂材料からなる補助膜を形成する際に、段差によって第2電極上への樹脂の流れ込みが抑えられるため、補助膜を精度良く形成することができる。
本発明によれば、耐硫化特性を維持しつつ低抵抗においても低TCRを確保したチップ抵抗器を提供することができる。
第1の実施形態に係るチップ抵抗器の平面図である。 図1のII-II線に沿う断面図である。 図2の左半分側を拡大して示す断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 第2の実施形態に係るチップ抵抗器の要部を示す断面図である。 第3の実施形態に係るチップ抵抗器の要部を示す断面図である。 第4の実施形態に係るチップ抵抗器の要部を示す断面図である。 従来例に係るチップ抵抗器の断面図である。
以下、発明の実施の形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係るチップ抵抗器の平面図、図2は図1のII-II線に沿う断面図、図3は図2の左半分側を拡大して示す断面図、図4は該チップ抵抗器の製造工程を示す平面図、図5は該チップ抵抗器の製造工程を示す断面図である。
図1~図3に示すように、第1の実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の上面における長手方向の両端部に設けられた一対の表電極3と、絶縁基板2の下面における長手方向の両端部に設けられた一対の裏電極4と、一対の表電極3を接続するように設けられた長方形状の抵抗体5と、表電極3との接続部分を含めて抵抗体5の全体を覆うように設けられたアンダーコート層(第1保護膜)6と、アンダーコート層6を覆うように設けられたオーバーコート層(第2保護膜)7と、アンダーコート層6とオーバーコート層7の両端部に設けられた一対の補助膜8と、絶縁基板2の両端面に延在して表電極3と裏電極4間を導通する一対の端面電極9と、端面電極9の全体と端面電極9から露出する部分の裏電極4を覆うように設けられた一対の外部めっき層10と、を備えて構成されている。
絶縁基板2はセラミックス等からなり、この絶縁基板2は後述する大判基板を縦横に延びる一次分割溝と二次分割溝に沿って分割することにより多数個取りされたものである。
表電極3はPd(パラジウム)を1~5wt%含有するAg(銀)系ペーストをスクリーン印刷して乾燥・焼成させたものである。また、裏電極4はAgペーストをスクリーン印刷して乾燥・焼成させたものである。
抵抗体5は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体5の長手方向の両端部は表電極3に重なっている。抵抗体5には抵抗値を調整するためのトリミング溝5aが形成されており、このトリミング溝5aはアンダーコート層6の上からレーザー光を照射することによって形成される。
アンダーコート層6はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、このアンダーコート層6はトリミング溝5aを形成する前に抵抗体5の全体を覆うように形成されている。
オーバーコート層7はエポキシやフェノール等の樹脂ペーストをスクリーン印刷して加熱硬化(焼付け)させたものであり、オーバーコート層7はトリミング溝5aを形成した後のアンダーコート層6を覆うように形成されている。そして、これらアンダーコート層6とオーバーコート層7によって2層構造の絶縁性保護膜が構成されている。
補助膜8は表電極3よりも硫化し難い特性を有する材料からなり、具体的には、カーボン粒子を含む樹脂ペーストをスクリーン印刷して加熱硬化させたものや、AgやCuやNi等の金属粒子を含む樹脂ペーストをスクリーン印刷して加熱硬化させたものである。この補助膜8は、絶縁基板2の端面から離れた表電極3上に形成されており、表電極3と抵抗体5の接続部分を跨ぐ位置に配置されている。また、補助膜8の一部はアンダーコート層6とオーバーコート層7の間に挟まれており、オーバーコート層7の端部は補助膜8の一部(内側端部)に重なっている。
端面電極9はニッケル(Ni)/クロム(Cr)等をスバッタリングすることによって形成されたものであり、この端面電極9によって絶縁基板2の端面を介して離間する表電極3と裏電極4とが導通されている。端面電極9は、絶縁基板2の端面を覆うだけでなく、絶縁基板2の端面寄りに位置する裏電極4の下面と、表電極3の上面および補助膜8の表面を覆うように形成されている。
外部めっき層10は、内層側のバリア層11と、該バリア層11を覆う外層側の外部接続層12との2層構造からなる。バリア層11は電解めっきによって形成されたNiめっき層であり、このバリア層11は、端面電極9の全体と端面電極9から露出する部分の裏電極4を覆うように形成されている。外部接続層12は電解めっきによって形成されたSnめっき層であり、この外部接続層12はバリア層11の表面全体を覆うように形成されている。
次に、上記の如く構成されたチップ抵抗器1の製造方法について、図4と図5を参照しながら説明する。
まず、格子状に延びる一次分割溝と二次分割溝が形成された大判基板2Aを準備する。これら一次分割溝と二次分割溝によって大判基板2Aの表裏両面は多数のチップ形成領域に区画され、これらチップ形成領域がそれぞれ1個分の絶縁基板2となる。図4と図5には1つのチップ形成領域が代表的に示されているが、実際には、このようなチップ形成領域が格子状に多数配列されている。
そして、大判基板2Aの裏面にAgペーストをスクリーン印刷した後、これを乾燥してから850℃で焼成することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極4を形成する。
次に、大判基板2Aの表面にAg-Pdペーストをスクリーン印刷した後、これを乾燥してから850℃で焼成することにより、図4(a)と図5(a)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極3を形成する。なお、表電極3と裏電極4の形成順序は上記と逆でも良く、表電極3と裏電極4を同時に形成するようにしても良い。
次に、大判基板2Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷した後、これを乾燥してから850℃で焼成することにより、図4(b)と図5(b)に示すように、両端部を表電極3に重ね合わせた長方形状の抵抗体5を形成する。
次に、抵抗体5を覆う領域にガラスペーストをスクリーン印刷した後、これを乾燥してから600℃で焼成することにより、図4(c)と図5(c)に示すように、表電極3との接続端部を含めて抵抗体5の全体を被覆するアンダーコート層6を形成する。
次に、表電極3と抵抗体5の接続部分にAg(またはCu、Ni)等の金属粒子を含有する樹脂ペーストをスクリーン印刷した後、これを乾燥してから200℃で加熱硬化(焼付け)することにより、図4(d)と図5(d)に示すように、表電極3と抵抗体5の接続部分を跨いで帯状に延びる一対の補助膜8を形成する。これら補助膜8は表電極3と抵抗体5が重なる接続部分を跨ぐように形成されるため、上に凸の断面形状(お椀状)となっている。
次に、アンダーコート層6の上からレーザー光を照射することにより、図4(e)と図5(e)に示すように、アンダーコート層6と抵抗体5を貫通するトリミング溝5aを形成して抵抗体5の抵抗値を調整する。
次に、アンダーコート層6の上からエポキシまたはフェノールの樹脂ペーストをスクリーン印刷した後、これを乾燥してから200℃で加熱硬化することにより、図4(f)と図5(f)に示すように、アンダーコート層6の表面全体と補助膜8のアンダーコート層6上に重なる端部側とを覆うオーバーコート層7を形成する。その際、前述したように補助膜8の断面形状がお椀状になっているため、オーバーコート層7の端部を補助膜8の内側傾斜面に形成することにより、補助膜8上におけるオーバーコート層7の印刷ダレを抑制することができる。なお、これらアンダーコート層6とオーバーコート層7によって2層構造の絶縁性保護膜が形成される。
これまでの工程は大判基板2Aに対する一括処理であるが、次なる工程では、大判基板2Aを一次分割溝に沿って短冊状に一次分割することにより、チップ形成領域の長手方向を幅寸法とする短冊状基板2Bを得る。
次に、この短冊状基板2Bの分割面(端面)に向けてNi/Crをスパッタリングすることにより、図4(g)と図5(g)に示すように、表電極3と裏電極4間を導通する一対の端面電極9を形成する。これら端面電極9により、短冊状基板2Bの端面全体と、短冊状基板2Bの端面寄りに位置する裏電極4の下面と、表電極3の上面および補助膜8の表面が覆われる。
次に、短冊状基板2Bを二次分割溝に沿って複数のチップ状基板2Cに二次分割した後、これらチップ状基板2Cに対して電解Niめっきを施すことにより、端面電極9の全体と端面電極9から露出する部分の裏電極4を覆うバリア層11を形成する。しかる後、チップ状基板2Cに対して電解Snめっきを施すことにより、図4(h)と図5(h)に示すように、バリア層11の表面全体を覆う外部接続層12を形成する。これらバリア層11と外部接続層12によって2層構造の外部めっき層10が形成され、この時点で図1~図3に示すようなチップ抵抗器1が得られる。
以上説明したように、第1の実施形態に係るチップ抵抗器1は、外部めっき層10とオーバーコート層7とが接する境界部分の内部に補助膜8が存在しており、この補助膜8が導電性粒子を含有する樹脂材料で形成されていると共に、補助膜8の一部がアンダーコート層6とオーバーコート層7との間に入り込んでいるため、外部めっき層10とオーバーコート層7の境界部分から硫化ガスが侵入したとしても、その硫化ガスは補助膜8でブロックされて表電極3まで到達せず、表電極3の硫化を防止することができる。
また、低抵抗(例えば、100mΩ以下)のチップ抵抗器では、表電極3の抵抗値がチップ抵抗器全体の抵抗値に影響を及ぼすため、低抵抗のチップ抵抗器ほどTCRが増加してしまうことになる。第1の実施形態に係るチップ抵抗器1の場合、補助膜8が表電極3と抵抗体5との接続部分を跨ぐ位置に形成されているため、図3(b)の矢印で示すように、電極領域(表電極3と外部メッキ層10および補助膜8を含む全体)から抵抗体5に至る電流経路中における補助膜8と抵抗体5間に位置する表電極3の長さが短くなり、また、補助膜8の厚み分だけ電流が流れ易くなって、電極部の抵抗値が低くなるため、低抵抗においても低TCRを確保することができる。
また、第1の実施形態に係るチップ抵抗器1では、補助膜8が導電粒子を含有する樹脂材料で形成されているため、樹脂ペーストの印刷・加熱硬化という厚膜技術を用いて補助膜8を容易に形成することができる。特に本実施形態では、AgやCu等の金属粒子を含有する樹脂材料で補助膜8が形成されており、これら金属粒子が硫化ガスと反応することで補助膜8の内部に硫化ガスが固定されるため、硫化ガスの内部への侵入を確実に防止することができる。
図6は第2の実施形態に係るチップ抵抗器20の要部を示す断面図であり、図1~図3に対応する部分には同一符号を付してある。
図6に示すチップ抵抗器20が第1の実施形態に係るチップ抵抗器1と相違する点は、抵抗体5における表電極3との接続部分がアンダーコート層6に覆われていない露出部5bとなっており、補助膜8がこの露出部5b全体を覆うように形成されていることにあり、それ以外の構成は基本的に同じである。
このように構成された第2の実施形態に係るチップ抵抗器20では、補助膜8に覆われない位置で外部めっき層10と接続する表電極3の面積を大きくすることができるため、換言すると、電極領域(表電極3と外部メッキ層10および補助膜8を含む全体)から抵抗体5に至る電流経路中における補助膜8と抵抗体5間に位置する表電極3の長さが短くなるため、電極部の抵抗値が低下してTCRの悪化をより効果的に抑制することができる。
図7は第3の実施形態に係るチップ抵抗器30の要部を示す断面図であり、図1~図3に対応する部分には同一符号を付してある。
図7に示すチップ抵抗器30が第1の実施形態に係るチップ抵抗器1と相違する点は、抵抗体5との接続部分を除く表電極3の上面に第2表電極3aが形成され、補助膜8がこの第2表電極3aの内側に形成されていることにあり、それ以外の構成は基本的に同じである。ここで、表電極3と第2表電極3aは同一材料からなり、第2表電極3aは補助膜8を形成する前の表電極3上に形成されている。
このように構成された第3の実施形態に係るチップ抵抗器30では、抵抗体5との接続部分を除く表電極3上に第2表電極3aを形成することで、表電極3における抵抗体5との接続部分に凹状の段差が生じるため、次工程で樹脂材料からなる補助膜8を形成する際に、接続部分の段差によって第2表電極3a上への樹脂の流れ込みが抑えられ、補助膜8を所定位置に精度良く形成することができる。
また、第3の実施形態に係るチップ抵抗器30では、抵抗体5の電極間方向の長さに対してアンダーコート層6とオーバーコート層7が両方共に短寸に設定されており、補助膜8が表電極3と抵抗体5との接続部分の上部に位置し、この補助膜8の上部にさらに外部めっき層10が形成されているため、表電極3の全面が外部めっき層10で覆われた形態となる。その結果、電極部の比抵抗をより一層下げることができ、TCRを向上することができる。
図8は第4の実施形態に係るチップ抵抗器40の要部を示す断面図であり、図1~図3に対応する部分には同一符号を付してある。
図8に示すチップ抵抗器40が第1の実施形態に係るチップ抵抗器1と相違する点は、外部めっき層10を構成するバリア層11の内側にCu層13が設けられていることにあり、それ以外の構成は基本的に同じである。
このように構成された第4の実施形態に係るチップ抵抗器40では、バリア層11の内側にCu層13を設けることで電極部の抵抗値が下がるため、TCRを低減することができる。Cu層13の厚みは15μm~35μmが好ましく、Cu層13のさらに内側にNiをもう一層設けると、Cu層13を安定的に形成することができる。
なお、本発明は上述した実施形態に限定されるものではなく、その技術的要旨を逸脱しない範囲で種々の変形が可能である。例えば、上記実施形態では、絶縁基板の裏面に表電極に導通する裏電極が設けられているチップ抵抗器について説明したが、そのような裏電極を備えていないタイプのチップ抵抗器についても本発明は適用可能である。
1,20,30,40 チップ抵抗器
2 絶縁基板
2A 大判基板
2B 短冊状基板
2C チップ状基板
3 表電極(電極)
3a 第2表電極(第2電極)
4 裏電極
5 抵抗体
5a トリミング溝
5b 露出部
6 アンダーコート層(第1保護膜)
7 オーバーコート層(第2保護膜)
8 補助膜
9 端面電極
10 外部めっき層
11 バリア層
12 外部接続層
13 Cu層

Claims (7)

  1. 直方体形状の絶縁基板と、
    前記絶縁基板の主面両端部に設けられた一対の電極と、
    一対の前記電極間を接続する抵抗体と、
    前記抵抗体上に設けられた絶縁性の第1保護膜と、
    前記第1保護膜上に設けられた絶縁性の第2保護膜と、
    前記絶縁基板の端面から離れた位置で前記電極と前記抵抗体の接続部分を跨ぐように設けられた導電性の補助膜と、
    前記絶縁基板の両端面に延在して前記電極に接続する一対の端面電極と、
    前記端面電極と前記電極および前記補助膜を覆う一対の外部めっき層と、
    を備え、
    前記補助膜は、前記電極よりも硫化し難い材料で形成されており、その一部が前記第1保護膜と前記第2保護膜との間に挟まれている、
    ことを特徴とするチップ抵抗器。
  2. 前記補助膜は導電粒子を含有する樹脂材料からなる、ことを特徴とする請求項1に記載のチップ抵抗器。
  3. 前記抵抗体における前記電極との接続部分が前記第1保護膜に覆われていない露出部となっており、この露出部の全体が前記補助膜で覆われている、ことを特徴とする請求項1または2に記載のチップ抵抗器。
  4. 前記抵抗体の電極間方向の長さに対して前記第1保護膜と前記第2保護膜が両方共に短寸に設定されている、ことを特徴とする請求項1に記載のチップ抵抗器。
  5. 前記電極における前記抵抗体との接続部分の厚みに対して他の部分の厚みが厚く形成されている、ことを特徴とする請求項1に記載のチップ抵抗器。
  6. 絶縁基板上に抵抗体と該抵抗体の両端部に接続する電極を形成する工程と、
    前記抵抗体の少なくとも一部を覆うようにガラス材料からなる第1保護膜を形成する工程と、
    前記電極と前記抵抗体の接続部分を跨ぐ位置に導電粒子を含有する樹脂材料からなる補助膜を形成する工程と、
    前記補助膜の一部と前記第1保護膜を覆うように樹脂材料からなる第2保護膜を形成する工程と、
    前記絶縁基板の端面に金属粒子をスパッタリングして前記電極に接続する端面電極を形成する工程と、
    電解めっきを施して前記端面電極と前記電極および前記補助膜を覆う外部めっき層を形成する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  7. 前記補助膜を形成する前工程として、前記抵抗体との接続部分を除く部分の前記電極上に第2電極を形成する工程をさらに含んでいる、ことを特徴とする請求項6に記載のチップ抵抗器の製造方法。
JP2021179604A 2021-11-02 2021-11-02 チップ抵抗器およびチップ抵抗器の製造方法 Pending JP2023068463A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021179604A JP2023068463A (ja) 2021-11-02 2021-11-02 チップ抵抗器およびチップ抵抗器の製造方法
US17/959,641 US11967443B2 (en) 2021-11-02 2022-10-04 Chip resistor and method of manufacturing chip resistor
CN202211274275.5A CN116072363A (zh) 2021-11-02 2022-10-18 芯片电阻器及芯片电阻器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021179604A JP2023068463A (ja) 2021-11-02 2021-11-02 チップ抵抗器およびチップ抵抗器の製造方法

Publications (1)

Publication Number Publication Date
JP2023068463A true JP2023068463A (ja) 2023-05-17

Family

ID=86146398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021179604A Pending JP2023068463A (ja) 2021-11-02 2021-11-02 チップ抵抗器およびチップ抵抗器の製造方法

Country Status (3)

Country Link
US (1) US11967443B2 (ja)
JP (1) JP2023068463A (ja)
CN (1) CN116072363A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
CN100351956C (zh) * 2001-11-28 2007-11-28 罗姆股份有限公司 芯片电阻器及其制造方法
JP2004259864A (ja) * 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器
JP5957693B2 (ja) 2012-06-13 2016-07-27 パナソニックIpマネジメント株式会社 チップ抵抗器
CN203165596U (zh) * 2013-04-09 2013-08-28 昆山厚声电子工业有限公司 厚膜抗硫化贴片电阻器
JP6337689B2 (ja) * 2013-10-03 2018-06-06 Tdk株式会社 半導体磁器組成物およびptcサーミスタ
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
CN108470613A (zh) * 2018-05-17 2018-08-31 丽智电子(南通)有限公司 一种汽车抗硫化厚膜晶片电阻及其制造方法

Also Published As

Publication number Publication date
CN116072363A (zh) 2023-05-05
US20230133764A1 (en) 2023-05-04
US11967443B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US10811174B2 (en) Chip resistor and method for manufacturing same
JP6732459B2 (ja) チップ抵抗器およびその製造方法
JP2007088161A (ja) チップ抵抗器
WO2019087725A1 (ja) チップ抵抗器
JP2016213352A (ja) チップ抵抗器
CN111341509A (zh) 一种抗硫化芯片电阻器及其制造方法
KR20030088496A (ko) 다련 칩 저항기의 제조방법
JP2014135427A (ja) チップ抵抗器
US20230274861A1 (en) Chip resistor
JP2023068463A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2021182587A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP7283983B2 (ja) 硫化検出センサ
WO2022180979A1 (ja) チップ抵抗器
JP2023056844A (ja) チップ抵抗器およびチップ抵抗器の製造方法
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
US20180096759A1 (en) Chip resistor and method for manufacturing the same
JP7197393B2 (ja) 硫化検出センサおよびその製造方法
US20240096926A1 (en) Mounting structure for chip component
JP7197425B2 (ja) 硫化検出抵抗器
JP2022154283A (ja) 硫化検出センサおよび硫化検出センサの製造方法
WO2022163120A1 (ja) チップ部品
WO2023218710A1 (ja) チップ抵抗器
CN211788403U (zh) 一种抗硫化芯片电阻器
JP3867587B2 (ja) チップ抵抗器
JP2022159807A (ja) チップ抵抗器