CN211788403U - 一种抗硫化芯片电阻器 - Google Patents
一种抗硫化芯片电阻器 Download PDFInfo
- Publication number
- CN211788403U CN211788403U CN202020345310.8U CN202020345310U CN211788403U CN 211788403 U CN211788403 U CN 211788403U CN 202020345310 U CN202020345310 U CN 202020345310U CN 211788403 U CN211788403 U CN 211788403U
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- protective layer
- layers
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
Abstract
本实用新型公开了一种抗硫化芯片电阻器,所述抗硫化芯片电阻器包括基板、两个正面电极、两个背面电极、电阻层、第一保护层、第二保护层、两个辅助电极层、两个真空镀膜层及两个电镀层。电阻层设置在所述基板的正上面,第一保护层在电阻层上面;第二保护层在所述第一保护层的上方;两个辅助电极层分别设置在两个所述正面电极上,两个所述辅助电极层分别与同侧的第二保护层连接;每一真空镀膜层位于所述基板的侧面;两个电镀层分别设置在所述基板的两个侧面,及靠近侧面的正背面。该结构牢固密封性强,可以有效地避免在冷热冲击下,接口缝隙的形成;有效地抵挡高温,高湿及油煮等严苛条件下的硫化侵蚀,耐候性更强。
Description
技术领域
本实用新型涉及芯片电阻器技术领域,尤其涉及一种抗硫化芯片电阻器。
背景技术
传统的芯片电阻器,一般包括:基板,基板上表面两端的一对正面电极,跨接上述正面电极的电阻体,覆盖电阻体与表面电极的保护层,基板下表面两端的一对背面电极,设置在基板长度方向两侧端面且桥接正面电极和背面电极的一对端面电极。在正面电极、端面电极和背面电极表面设置有镀镍层及镀锡层,镀镍层和镀锡层共同构成电阻器的衬底电极层。
常规的芯片电阻器抗硫化方法,是在正面电极上覆盖镍合金阻隔层,或将镍锡电镀层覆盖到正面电极与保护层交接处,二者均能达成一定程度的抗硫化要求。但是,随着抗硫化要求的条件不断提升,如暴露在高温、高湿、油煮等各个严苛的测试老化过程中,镍合金,镍及锡电镀层与保护层结合性则明显的不足,在交叠处容易出现有界面缝隙,让硫化物容易沿着此界面入侵而致使产品失效。
因此,结合上述存在的技术问题,有必要提供一种新的技术方案。
实用新型内容
为解决现有技术中存在的技术问题,本实用新型提供了一种抗硫化芯片电阻器,具体技术方案如下所述:
本实用新型的一种抗硫化芯片电阻器,包括:
基板,其具有正板面、背板面及侧面;
背面电极,其相间隔设置在所述基板的背板面;
正面电极,其相间隔设置在所述基板的正板面;
电阻层,其设置在所述基板的正板面;
第一保护层,其覆盖在所述电阻层上,且所述第一保护层相对的两边分别连接与所述正面电极上;
第二保护层,其覆盖在所述第一保护层上,且所述第二保护层相对的两边分别连接于所述正面电极上;
辅助电极层,其分别设置在两个所述正面电极上,且所述辅助电极层分别与同侧的第二保护层相交叠;
真空镀膜层,其对称设置于所述基板的侧面,每个真空镀膜层自所述辅助电极层的上方向下延伸至背面电极上,且真空镀膜层覆盖于所述基板的侧面;
电镀层,其分别对称覆盖与所述真空镀膜层上,每个电镀层自所述辅助电极层的上方向下延伸至背面电极上,且电镀层覆盖所述背面电极连接于所述基板上。
进一步地,所述第一保护层、第二保护层、辅助电极层和电镀层电镀沉积后的镍及锡相重叠,形成所述第一保护区域。
进一步地,所述正面电极采用高钯电极材料。
进一步地,所述第一保护层为玻璃层;
所述第二保护层为树脂层。
进一步地,所述辅助电极层为树脂型导电材料,例如银材料。
进一步地,所述基板为陶瓷基板。
本实用新型的一种抗硫化芯片电阻器,具有如下有益效果:
一、该抗硫结构牢固密封性强,可以有效地避免在冷热冲击下,接口缝隙的形成;有效地抵挡高温,高湿及油煮等严苛条件下的硫化侵蚀,耐候性更强。
二、高钯电极材料与该结构结合,对硫化侵蚀形成多重保护,无需采用钯含量高达30%以上的电极浆,或是金浆、箔浆、或其混合物浆料等昂贵金属材料,已达到低成本的效益。
本实用新型的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本实用新型的实践了解到。
附图说明
为了更清楚地说明本实用新型的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1是本实施例提供的抗硫化芯片电阻器的结构示意图;
图2是本实用新型的抗硫化芯片电阻器的制作方法的流程示意图。
其中,1-背面电极,2-正面电极,3-电阻层,4-第一保护层,5-第二保护层,6-辅助电极层,7-真空镀膜层,8-电镀层,9-第一保护区域,10-基板。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或者组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
实施例
请参阅图1与图2,图1是抗硫化芯片电阻器的结构示意图;图2是本实用新型的抗硫化芯片电阻器的制作方法的流程示意图。
所述基板10为陶瓷基板;所述基板10,具有一个正板面,一个背板面及两个侧面;
在本文中,“内侧”是指靠近基板的中间区域的方向,“外侧”是指远离基板的中间区域的方向;
在所述基板10的背板面设置两个背面电极1,所述背面电极1相间隔且互不连接,且每一个背面电极1具有内侧面和外侧面;采用丝网印刷技术,将背面电极浆料印刷在所述基板10的背板面,干燥后形成背面电极。
在所述基板10的正板面设置两个正面电极2,所述正面电极2相间隔且互不连接,且每一个正面电极2具有外侧面和内侧面;采用丝网印刷技术,将正面电极浆料印刷在所述基板10的正板面,干燥后形成正面电极2。
所述正面电极2和所述背面电极1经过850摄氏度烧结工艺,将高分子有机物烧掉,形成玻璃相,将银钯等导电物质牢固地附着在基板10上。
在所述基板10的正板面设置中间区域形成电阻层3;采用丝网印刷技术,将电阻浆料印刷在两个所述正面电极2的内侧面之间,所述电阻层3相对的两边分别与所述正面电极2连接;电阻层记过850摄氏度烧结工艺,所述电阻层3内的高分子有机物挥发碳化,形成玻璃相,将半导体材料固化在所述基板10上。
在所述电阻层3上方设置有第一保护层4,所述第一保护层4覆盖在所述电阻层3上,且所述第一保护层4相对的两边分别连接于所述正面电极2上;采用丝网印刷技术,将玻璃浆料覆盖在所述电阻层3的上表面及电阻层3两边缘;对第一保护层4进行600至620摄氏度的烧结工艺,将第一保护层4内的高分子有机物挥发碳化,所述第一保护层4的浆料玻璃化,在所述电阻层3及电阻层3边缘的正面电极2上方形成一层玻璃层,对覆盖的区域进行保护;防止电阻在激光修整过程中的切割沟边缘崩除,增加了电阻的耐湿及绝缘性能,导体的抗硫化腐蚀性能等;
由激光切割修整电阻层的阻值,将离散的阻值调整到目标阻值的范围内。
在所述第一保护层4的上方设置有第二保护层5,且所述第二保护层覆5盖部分的所述正面电极2;采用丝网印刷技术,在第一保护层4的上方覆盖上树脂绝缘材料。
两个辅助电极层6分别设置在两个所述正面电极2上,两个所述辅助电极层6分别与同侧的第二保护层5连接;在所述正面电极2及第二保护层5的边缘覆盖上一层树脂型导电材料,对电极形成保护,电镀后辅助电极层6的表面被镍和锡覆盖,对辅助材料形成保护,同时达到正面端子的尺寸要求。
在最外层的第二保护层5的上表面印刷一层白色材料,以用来标记阻值。
对最外层的第二保护层5、辅助电极层6及白色材料进行200摄氏度的固化处理,形成牢固的结构,达成耐磨损及耐候性的要求。
将片状印刷成型后的电阻通过机械力折成条状,整齐有序地排放在治具内。
真空镀膜层7,其对称设置于所述基板10的侧面,每个真空镀膜层7自所述辅助电极层的上方向下延伸至背面电极2上,且所述真空镀膜层7覆盖于所述基板10的侧面;对排放在治具内的电阻侧面端子,在真空条件下镀上镍铬合金,或是类似系列的导电材料,或合金材料,使正面电极2与背面电极1连接起来,形成侧面端子。
通过机械力,将侧面镀过镍铬合金的条状电阻折成粒状单元。
两个电镀层8分别设置在所述基板10的两个侧面,所述电镀层8分别覆盖所述辅助电极层6、所述背面电极2、所述真空镀膜层7及部分所述第二保护层5;在正板面上方的辅助电极层6和背板面的背面电极2的下方分别沉积上镍和锡层。
在第一保护层4的丝网印刷、第二保护层5的丝网印刷、辅助电极层6及端子电镀沉积镍锡层,形成了第一保护区域9,对正面电极2的致密保护。
背面电极1附着在所述基板10的背板面上方,外侧端面与所述真空镀膜层7相连接,正面与电镀层8共同形成背面电极;
正面电极2附着在所述基板10的正板面上方,外侧端面与所述真空镀膜层7相连接,上方依次覆盖有电阻层3、第一保护层4、第二保护层5和辅助电极层6。
正面电极2的内侧面与电阻层3交叠形成阻抗;正面电极2内侧面与第一保护层4及第二保护层5交叠,电阻层3、第一保护层4和第二保护层5的对覆盖区域的电极形成密封保护,第一保护层4阻隔了恶劣环境下湿气携带硫化物质的影响;
辅助电极层6的树脂型导电材料与第二保护层5的树脂绝缘之间结合力强,在冷热环境下,可以发生可塑性形变,不会形成接口缝隙,对正面电极2具有有效的密封保护。
烧结后的高钯电极材料,钯会在银层表面形成阻隔硫化层,高钯材料遏制连锁化学反应,达到多重保护的效果。
本实用新型的有益效果是:一、该抗硫结构牢固密封性强,可以有效地避免在冷热冲击下,接口缝隙的形成;有效地抵挡高温,高湿及油煮等严苛条件下的硫化侵蚀,耐候性更强。
二、高钯电极材料与该结构结合,对硫化侵蚀形成多重保护,无需采用钯含量高达30%以上的电极浆,或是金浆、箔浆、或其混合物浆料等昂贵金属材料,已达到低成本的效益。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本实用新型的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本实用新型的限制,本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改和变型。
Claims (6)
1.一种抗硫化芯片电阻器,其特征在于,包括:
基板(10),其具有正板面、背板面及侧面;
背面电极(1),其相间隔设置在所述基板(10)的背板面;
正面电极(2),其相间隔设置在所述基板(10)的正板面;
电阻层(3),其设置在所述基板(10)的正板面;
第一保护层(4),其覆盖在所述电阻层(3)上,且所述第一保护层(4)相对的两边分别连接与所述正面电极(2)上;
第二保护层(5),其覆盖在所述第一保护层(4)上,且所述第二保护层(5)相对的两边分别连接于所述正面电极(2)上;
辅助电极层(6),其分别设置在两个所述正面电极(2)上,且所述辅助电极层(6)分别与同侧的第二保护层(5)相交叠;
真空镀膜层(7),其对称设置于所述基板(10)的侧面,每个真空镀膜层(7)自所述辅助电极层(6)的上方向下延伸至背面电极(1)上,且真空镀膜层(7)覆盖于所述基板(10)的侧面;
电镀层(8),其分别对称覆盖与所述真空镀膜层(7)上,每个电镀层(8)自所述辅助电极层(6)的上方向下延伸至背面电极(1)上,且电镀层(8)覆盖所述背面电极连接于所述基板(10)上。
2.如权利要求1所述的抗硫化芯片电阻器,其特征在于,所述第一保护层(4)、第二保护层(5)、辅助电极层(6)和电镀层(8)电镀沉积后的镍及锡相重叠,形成第一保护区域(9)。
3.如权利要求1所述的抗硫化芯片电阻器,其特征在于,所述正面电极(2)采用高钯电极材料。
4.如权利要求1所述的抗硫化芯片电阻器,其特征在于,所述第一保护层(4)为玻璃层;
所述第二保护层(5)为树脂层。
5.如权利要求1所述的抗硫化芯片电阻器,其特征在于,所述辅助电极层(6)为树脂型导电材料,例如银材料。
6.如权利要求1所述的抗硫化芯片电阻器,其特征在于,所述基板(10)为陶瓷基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020345310.8U CN211788403U (zh) | 2020-03-18 | 2020-03-18 | 一种抗硫化芯片电阻器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020345310.8U CN211788403U (zh) | 2020-03-18 | 2020-03-18 | 一种抗硫化芯片电阻器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211788403U true CN211788403U (zh) | 2020-10-27 |
Family
ID=72929459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020345310.8U Active CN211788403U (zh) | 2020-03-18 | 2020-03-18 | 一种抗硫化芯片电阻器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211788403U (zh) |
-
2020
- 2020-03-18 CN CN202020345310.8U patent/CN211788403U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2130207B1 (en) | Sulfuration resistant chip resistor and method for making same | |
US10832837B2 (en) | Chip resistor and method for manufacturing the same | |
CN111341509A (zh) | 一种抗硫化芯片电阻器及其制造方法 | |
US7782174B2 (en) | Chip resistor | |
US10811174B2 (en) | Chip resistor and method for manufacturing same | |
US6429533B1 (en) | Conductive polymer device and method of manufacturing same | |
JP6732459B2 (ja) | チップ抵抗器およびその製造方法 | |
CN211788403U (zh) | 一种抗硫化芯片电阻器 | |
JP3665545B2 (ja) | チップ抵抗器及びその製造方法 | |
US11688532B2 (en) | Chip resistor | |
WO2022180979A1 (ja) | チップ抵抗器 | |
WO2023218710A1 (ja) | チップ抵抗器 | |
US20230368949A1 (en) | Chip resistor | |
US11967443B2 (en) | Chip resistor and method of manufacturing chip resistor | |
US11688533B2 (en) | Chip resistor structure | |
JP3652568B2 (ja) | チップ部品及びチップ部品の製造方法 | |
US20240096926A1 (en) | Mounting structure for chip component | |
JP3867587B2 (ja) | チップ抵抗器 | |
KR20120060541A (ko) | 칩 저항기 및 그 제조 방법 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
KR100496450B1 (ko) | 인쇄회로기판의 표면실장형 전기장치 및 이를 제조하는 방법 | |
CN116741479A (zh) | 一种防护结构过流保护器件 | |
JP2010225660A (ja) | チップ抵抗器およびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |