JP3967040B2 - 多連のチップ型抵抗器の構造 - Google Patents

多連のチップ型抵抗器の構造 Download PDF

Info

Publication number
JP3967040B2
JP3967040B2 JP18996799A JP18996799A JP3967040B2 JP 3967040 B2 JP3967040 B2 JP 3967040B2 JP 18996799 A JP18996799 A JP 18996799A JP 18996799 A JP18996799 A JP 18996799A JP 3967040 B2 JP3967040 B2 JP 3967040B2
Authority
JP
Japan
Prior art keywords
electrodes
auxiliary
nickel
surface electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18996799A
Other languages
English (en)
Other versions
JP2001023801A (ja
Inventor
滋 蒲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP18996799A priority Critical patent/JP3967040B2/ja
Publication of JP2001023801A publication Critical patent/JP2001023801A/ja
Application granted granted Critical
Publication of JP3967040B2 publication Critical patent/JP3967040B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,耐熱材にてチップ型に構成した絶縁基板の表面に,複数本の抵抗膜と,この各抵抗膜の各々における両端に対する端子用の上面電極とを形成して成る多連のチップ型抵抗器において,その構造に関するものである。
【0002】
【従来の技術】
従来,この種のチップ型抵抗器は,例えば,特開昭60−27104号公報等に記載されているように,チップ型の絶縁基板の表面に形成した抵抗膜を覆うカバーコートが,前記抵抗膜の両端に対する端子用の上面電極より可成り突出し,カバーコートの上面と端子電極の上面との間の段差が大きいという構成であったから,このチップ型抵抗器を,真空吸着式のコレットにて吸着するときに吸着ミス又は落下することが多発するとか,或いは,このチップ型抵抗器を,プリント基板等に対して,その抵抗膜を下向きにして半田付けにて実装するときに,片側が浮き上がり半田付けできない等の問題があった。
【0003】
また,前記従来のチップ型抵抗器では,抵抗膜の両端に対する端子用の上面電極を,銀粉末にガラスフリット及び溶剤を混合して成る銀ペーストを塗布・焼成することによって形成しているが,この銀による上面電極には,大気空気に起因する酸化腐食又は硫化腐食等の腐食による断線が発生するという問題もあった。
【0004】
そこで,先行技術としての特開平4−102302号公報は,前記抵抗膜の両端に対する端子用の銀による上面電極の上面に,これを覆うように補助上面電極を形成することにより,カバーコートとの間における段差をこの補助上面電極にて無くするか小さくして,真空吸着に際してのミス及び落下の発生,片側の浮き上がりを防止することを提案している。
【0005】
【発明が解決しようとする課題】
しかし,先行技術では,両上面電極の上面における補助上面電極を,上面電極と同じように,銀粉末ガラスフリット及び溶剤を混合して成る銀ペーストを塗布・焼成することによって形成しているから,この銀による補助上面電極に,大気空気に起因する酸化腐食又は硫化腐食等の腐食が発生して,上面電極は断線しないまでも,その酸化物又は硫化物等の腐食物が横に流れでることになるから,特に,一つの絶縁基板に複数個の抵抗膜を形成した多連のチップ型抵抗器において,隣接の抵抗膜との間にショートが発生するという問題があった。
【0006】
本発明は,この問題を解消することを技術的課題とするものである。
【0007】
【課題を解決するための手段】
この技術的課題を達成するため本発明は,
「チップ型に構成した絶縁基板の上面に,複数本の抵抗膜を並列に並べて形成するとともに,この各抵抗膜の各々における両端に対する端子用の銀ペーストによる上面電極を形成,更に,前記絶縁基板の上面に,前記各抵抗膜を覆うカバーコートを形成する一方,前記各上面電極の各々における表面に,これを覆う補助上面電極を,当該補助上面電極の一部が前記カバーコートの端部に重なるように形成して成る多連のチップ型抵抗器において,
前記補助上面電極を,硼化二ニッケル又は硼化一ニッケルの粉末にガラスフリット及び溶剤を混合して成る硼化ニッケルペーストにて形成する。」
という構成にした。
【0008】
【発明の実施の形態】
以下,本発明の実施の形態を,図1及び図2の図面について説明する。
【0009】
この図において,符号1は,セラミック等の耐熱絶縁材料にてチップ型に構成した絶縁基板を示し,この絶縁基板1の上面には,二本の抵抗膜2が並列に並べて形成されていると共に,この両抵抗膜2の各々における両端に対する端子用の上面電極3,4とが形成されている。なお,この各上面電極3,4は,銀粉末にガラスフリット及び溶剤を混合して成る銀ペーストを塗布・焼成することによって形成される。
【0010】
更に,前記絶縁基板1の上面には,前記両抵抗膜2の全体を覆うカバーコート5が形成されている。なお,このカバーコート5は,抵抗膜2を直接覆うガラスによるアンダーコート5aと,このアンダーコート5aを覆うガラスによるミドルコート5bと,このミドルコート5bを覆うオーバーコート5cとの三層構造である。
【0011】
そして,前記各上面電極3,4の各々における上面に,これ覆う補助上面電極6,7を,当該補助上面電極6,7の一部が前記カバーコート5の端部に重なるように形成するにおいて,この各補助上面電極6,7を,硼化二ニッケル(Ni2 B)又は硼化一ニッケル(NiB)の粉末にガラスフリット及び溶剤を混合して成る硼化ニッケルペーストを塗布・焼成することによって形成する。
【0012】
なお,前記絶縁基板1における左右両端面には,前記上面電極3,4と同じ銀ペーストによる側面電極8,9が,また,前記絶縁基板1における下面は,前記上面電極3,4と同じ銀ペーストによる下面電極10,11が前記各上面電極3,4の各々に電気的に接続するように形成され,しかも,前記補助上面電極6,7,側面電極8,9及び下面電極10,11の表面には,下地としてのニッケルメッキ層と半田メッキ層又は錫メッキ層とから成る金属メッキ層12,13が形成されている。
【0013】
ところで,前記各補助上面電極6,7は,ガラスによるカバーコート5に一体化されていないことにより,この補助上面電極6,7とカバーコート5との間に大気空気が侵入するから,この補助上面電極6,7が銀ペーストにて形成されている場合には,この銀製の補助上面電極6,7に酸化腐食又は硫化腐食等の腐食が発生し,その酸化物又は硫化物等の腐食物がカバーコート5に沿って横に流れでることになるから,隣接の抵抗膜2との間にショートが発生する。
【0014】
また,前記各補助上面電極6,7を,ニッケルの粉末にガラスフリット及び溶剤を混合して成るニッケルペーストを塗布・焼成した場合にも,このニッケル製の補助上面電極6,7に大気空気に起因する酸化腐食又は硫化腐食等の腐食が発生し,その酸化物又は硫化物等の腐食物がカバーコート5に沿って横に流れでることになるから,前記と同様の問題が発生する。
【0015】
これに対して,各補助上面電極6,7を,前記したように,硼化二ニッケル(Ni2 B)又は硼化一ニッケル(NiB)の粉末にガラスフリット及び溶剤を混合して成る硼化ニッケルペーストを塗布・焼成することによって形成した場合には,硼素がニッケルの酸化又は硫化を防止することにより,この補助上面電極6,7を,耐酸化性又は耐硫化性の高いものにすることができる。
【0016】
【発明の効果】
従って,本発明によると,多連のチップ型抵抗器において,その各抵抗膜の各々における両端に対する各上面電極に重ねて補助上面電極を形成することによって,真空吸着式のコレットにて吸着するときにおける吸着ミス又は落下を防止するとともに,プリント基板等に半田付け実装するときにおける片側の浮き上がりを防止するように構成する場合に,前記各上面電極に重ねて形成した補助上面電極に起因して,各抵抗膜の間にショートが発生することを確実に低減できる効果を有する。
【図面の簡単な説明】
【図1】本発明の実施の形態により多連のチップ型抵抗器を示す斜視図である。
【図2】図1のII−II視拡大断面図である。
【符号の説明】
1 絶縁基板
2 抵抗膜
3,4 上面電極
5 カバーコート
6,7 補助上面電極
8,9 側面電極
10,11 下面電極
12,13 金属メッキ層

Claims (1)

  1. チップ型に構成した絶縁基板の上面に,複数本の抵抗膜を並列に並べて形成するとともに,この各抵抗膜の各々における両端に対する端子用の銀ペーストによる上面電極を形成,更に,前記絶縁基板の上面に,前記各抵抗膜を覆うカバーコートを形成する一方,前記各上面電極の各々における表面に,これを覆う補助上面電極を,当該補助上面電極の一部が前記カバーコートの端部に重なるように形成して成る多連のチップ型抵抗器において,
    前記補助上面電極を,硼化二ニッケル又は硼化一ニッケルの粉末にガラスフリット及び溶剤を混合して成る硼化ニッケルペーストにて形成したことを特徴とする多連のチップ型抵抗器の構造。
JP18996799A 1999-07-05 1999-07-05 多連のチップ型抵抗器の構造 Expired - Fee Related JP3967040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18996799A JP3967040B2 (ja) 1999-07-05 1999-07-05 多連のチップ型抵抗器の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18996799A JP3967040B2 (ja) 1999-07-05 1999-07-05 多連のチップ型抵抗器の構造

Publications (2)

Publication Number Publication Date
JP2001023801A JP2001023801A (ja) 2001-01-26
JP3967040B2 true JP3967040B2 (ja) 2007-08-29

Family

ID=16250192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18996799A Expired - Fee Related JP3967040B2 (ja) 1999-07-05 1999-07-05 多連のチップ型抵抗器の構造

Country Status (1)

Country Link
JP (1) JP3967040B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098768B2 (en) * 2001-11-28 2006-08-29 Rohm Co., Ltd. Chip resistor and method for making the same
JP4424298B2 (ja) 2005-10-26 2010-03-03 Tdk株式会社 電子部品
US7982582B2 (en) * 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP2008263054A (ja) * 2007-04-12 2008-10-30 Rohm Co Ltd チップ抵抗器
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
CN109148065B (zh) * 2018-08-21 2020-02-18 广东风华高新科技股份有限公司 一种抗硫化片式电阻器及其制造方法

Also Published As

Publication number Publication date
JP2001023801A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
WO2007034759A1 (ja) チップ抵抗器
JP7086985B2 (ja) チップ抵抗器
JP3497840B2 (ja) ガラスコーティング膜を有するチップバリスタの製造方法
JP3967040B2 (ja) 多連のチップ型抵抗器の構造
JP5249566B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JP2002064003A (ja) チップ抵抗器及びその製造方法
JP4198133B2 (ja) チップ抵抗器とその製造方法
JP4081873B2 (ja) 抵抗器およびその製造方法
JPH08236302A (ja) チップ型抵抗器の構造
JP4051783B2 (ja) ジャンパー抵抗器
JP3867587B2 (ja) チップ抵抗器
JPH0410670Y2 (ja)
JPH05283273A (ja) 積層セラミックコンデンサ
JPH03214601A (ja) 可変抵抗器
JP4005649B2 (ja) 高温焼成アルミナ配線基板
JP3223917B2 (ja) 角形チップ抵抗器
JPH10223404A (ja) 抵抗器およびその製造方法
JP4526117B2 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JPH0727610Y2 (ja) 可変抵抗器の電極構造
JPH11273901A (ja) チップ型抵抗器の構造
JPH09246006A (ja) 角形チップ抵抗器およびその製造方法
JPH09330802A (ja) 抵抗器およびその製造方法
JPH1064701A (ja) チップ抵抗器
JP2020181916A (ja) チップ型抵抗器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees