JP2020181916A - チップ型抵抗器及びその製造方法 - Google Patents

チップ型抵抗器及びその製造方法 Download PDF

Info

Publication number
JP2020181916A
JP2020181916A JP2019084764A JP2019084764A JP2020181916A JP 2020181916 A JP2020181916 A JP 2020181916A JP 2019084764 A JP2019084764 A JP 2019084764A JP 2019084764 A JP2019084764 A JP 2019084764A JP 2020181916 A JP2020181916 A JP 2020181916A
Authority
JP
Japan
Prior art keywords
jig
insulating substrate
resistor
suction surface
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019084764A
Other languages
English (en)
Other versions
JP7274205B2 (ja
Inventor
森 康裕
Yasuhiro Mori
康裕 森
昭一 三沢
Shoichi Misawa
昭一 三沢
佐藤 忠
Tadashi Sato
忠 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teikoku Tsushin Kogyo Co Ltd
Original Assignee
Teikoku Tsushin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teikoku Tsushin Kogyo Co Ltd filed Critical Teikoku Tsushin Kogyo Co Ltd
Priority to JP2019084764A priority Critical patent/JP7274205B2/ja
Publication of JP2020181916A publication Critical patent/JP2020181916A/ja
Application granted granted Critical
Publication of JP7274205B2 publication Critical patent/JP7274205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】製造コストの低減化が図れると共に、耐サージ特性の向上を図ることができるチップ型抵抗器及びその製造方法を提供すること。【解決手段】矩形状の絶縁基板11の表面に抵抗体膜13を形成し、且つ絶縁基板11の両端部にそれぞれ端子15,15を設けてなるチップ型抵抗器1である。絶縁基板11の端子15,15を設ける一方の端部側の一面を、絶縁基板11を吸着搬送する吸着冶具50の冶具吸着面111とする。冶具吸着面111と、冶具吸着面111の外周辺に接続されている4つの冶具吸着面近傍部分113a,115a,117a,119aと、を除く全ての表面に抵抗体膜13を形成する。さらに両端子15,15は金属製のキャップ状に構成されていて、それぞれ絶縁基板11の短辺側の両端部に圧入される。【選択図】図2

Description

本発明は、チップ型抵抗器及びその製造方法に関するものである。
従来、チップ型抵抗器の中には、回路に瞬間的に加わる高電圧(高電流)であるサージ電圧(電流)に対する耐サージ特性を向上させた耐サージチップ型抵抗器がある。
この種の従来のチップ型抵抗器は、例えば特許文献1に示すように、矩形状の絶縁基板(21)の上面に抵抗体膜(抵抗膜41)を印刷などによって形成し、さらに絶縁基板(21)の両端に端子(端子部端面電極膜61,63)をメッキなどによって形成して構成されていた。
特開平9−35905号公報
上記従来のチップ型抵抗器においては、その端子がメッキによって形成されているため、メッキ設備が必要になってコストが増大することに加え、市町村への届出や許可などが必要になって煩雑さも増大してしまうという問題があった。
また、抵抗体膜は、絶縁基板の片面(上面)のみに形成されていたので、耐サージ特性を向上させる上で不利になっていた。
本発明は上述の点に鑑みてなされたものでありその目的は、製造コストの低減化が図れると共に、耐サージ特性の向上を図ることができるチップ型抵抗器及びその製造方法を提供することにある。
本発明は、矩形状の絶縁基板の表面に抵抗体膜を形成し、且つ当該絶縁基板の両端部にそれぞれ端子を設けてなるチップ型抵抗器において、前記絶縁基板の前記端子を設ける一方の端部側の一面を、当該絶縁基板を吸着搬送する吸着冶具の冶具吸着面とし、当該冶具吸着面と、当該冶具吸着面の外周辺に接続されている4つの面の当該冶具吸着面近傍部分と、を除く全ての表面に前記抵抗体膜を形成し、さらに前記両端子は、金属製のキャップ状に構成されていて、それぞれ前記絶縁基板の両端部に圧入されることを特徴としている。
本発明によれば、絶縁基板の端子が取り付けられていない表面全体に抵抗体膜を形成できるので、効果的に電気エネルギーを熱エネルギーに変換することができ、高いサージ電圧(電流)が印可されても抵抗器が破壊されることがなくなる(絶縁破壊が生じにくくなる)。即ち、耐サージ特性を向上させることができる。
また、端子を絶縁基板の両端部に圧入する構成なので、メッキ設備などの大掛かりな端子形成設備は不要で、製造設備の簡素化が図れ、さらにメッキ廃液の処理や地方自治体への届出も不要になる。
また、絶縁基板の一方の端部に冶具吸着面を設け、且つこの冶具吸着面には抵抗体膜を形成しないので、当該冶具吸着面に吸着冶具を吸着させてその他の面に容易に抵抗体膜を形成することが可能になる。また冶具吸着面に吸着冶具を吸着することができるので、絶縁基板を容易に移動し各種処理を行うことができる。
また本発明は、上記特徴に加え、前記両端子は、前記絶縁基板の前記冶具吸着面を設けた側の端部と、当該端部とは反対側の端部とに、それぞれ圧入されることを特徴としている。
これによって、絶縁基板の冶具吸着面を設けた部分を端子によって覆うことができ、絶縁基板の両端子が覆う部分を除く面全体に抵抗体膜を形成することができ、耐サージ特性を向上させることができる。
また本発明は、上記特徴に加え、前記両端子は、前記絶縁基板の短辺側の両端部に圧入されることを特徴としている。
両端子を、絶縁基板の短辺側の両端部に設けたので、両端子間の離間距離を長くすることができ、これによって、両端子間の電位勾配をなだらかにすることができ、耐サージ特性を向上させることができる。
また本発明にかかるチップ型抵抗器の製造方法は、矩形状の絶縁基板と、金属製でキャップ状の一対の端子と、前記絶縁基板を吸着する吸着冶具と、抵抗体インクを貯留した抵抗体インク貯留槽と、を用意し、前記絶縁基板の一端部側の一面を冶具吸着面として当該冶具吸着面を前記吸着冶具によって吸着する工程と、前記吸着冶具に吸着された絶縁基板を前記抵抗体インク貯留槽にディップし、これによって前記冶具吸着面と、当該冶具吸着面の外周辺に接続されている4つの面の当該冶具吸着面近傍部分と、を除く全ての表面に前記抵抗体インクを塗布する工程と、前記塗布した抵抗体インクを乾燥・焼成することで抵抗体膜を形成する工程と、前記抵抗体膜を形成した絶縁基板の前記冶具吸着面側の端部と、当該端部とは反対側の端部とに、前記一対の端子をそれぞれ圧入して取り付ける工程と、を具備することを特徴としている。
本発明によれば、絶縁基板の冶具吸着面を吸着冶具によって吸着して抵抗体インク貯留槽にディップすることで、容易に、冶具吸着面と、当該冶具吸着面の外周辺に接続されている4つの面の当該冶具吸着面近傍部分と、を除く全ての表面に抵抗体インクを塗布することが可能となる。
これによって、絶縁基板の端子が取り付けられていない表面全体に抵抗体膜を形成することができるので、効果的に電気エネルギーを熱エネルギーに変換することができ、高いサージ電圧(電流)が印可されても抵抗器が破壊されることがなくなる。即ち、耐サージ特性を向上させることができる。
また、端子を絶縁基板の両端部に圧入する構成なので、メッキ設備などの大掛かりな端子形成設備が不要になり、製造設備の簡素化が図れ、さらにメッキ廃液の処理や地方自治体への届出も不要になる。
本発明によれば、製造コストの低減化が図れると共に、耐サージ特性の向上を図ることができる。
耐サージチップ型抵抗器(チップ型抵抗器)1の斜視図である。 耐サージチップ型抵抗器1の分解斜視図である。 耐サージチップ型抵抗器1を下側から見た斜視図である。 耐サージチップ型抵抗器1を下側から見た分解斜視図である。 耐サージチップ型抵抗器1の概略断面図である。 耐サージチップ型抵抗器1の製造工程を示す図である。 抵抗体インクの塗布工程を示す図である。
以下、本発明の実施形態を、図面を参照して詳細に説明する。図1は本発明の1実施形態に係る耐サージチップ型抵抗器(以下「チップ型抵抗器」という)1の斜視図、図2はチップ型抵抗器1の分解斜視図、図3はチップ型抵抗器1を下側から見た斜視図、図4はチップ型抵抗器1を下側から見た分解斜視図、図5はチップ型抵抗器1の概略断面図(図1のA−A概略断面図)である。これらの図に示すように、チップ型抵抗器1は、表面に抵抗体膜13を形成した絶縁基板11と、絶縁基板11の両端部に取り付けられる端子15,15とを具備して構成されている。なお以下の説明において、「上」とは絶縁基板11の最も面積の広い2つの面の内の一方の面から垂直に離れる方向をいい、「下」とはその反対方向をいうものとする。
絶縁基板11は、略矩形平板状のセラミック基板であり、この例ではアルミナが用いられているが、他の材質のセラミックを用いても良い。絶縁基板11の外周6面(6側面)の内、短辺となる側の一方の面は、冶具吸着面111となっている。なお、絶縁基板11の冶具吸着面111の外周辺に接続されている4つの面を、それぞれ面113,115,117,119とし、冶具吸着面111の反対側の面を面121とする。
抵抗体膜13は、厚膜抵抗体膜であり、下記するように、抵抗体インク71にディップすることで塗布されて形成される。抵抗体膜13は、絶縁基板11の冶具吸着面111と、当該冶具吸着面111の外周辺に接続されている4つの面113,115,117,119の冶具吸着面近傍部分113a,115a,117a,119aと、を除く全ての表面に形成されている。抵抗体膜13は、この例では、メタルグレーズ皮膜(酸化金属皮膜や金属皮膜)や炭素皮膜を用いているが、他の各種材質からなる皮膜を用いても良い。
端子15は、金属板を矩形のキャップ状にフォーミングして構成されている。即ち、端子15は、金属板(この例では鉄に銅メッキと錫メッキを施したもの)を箱型であって、一方の側面に開口部151を設けて構成されている。開口部151の内形形状は横長の矩形状であって、前記絶縁基板11の両端部の外形形状とほぼ同一であり、且つ当該絶縁基板11の両端部に圧入される寸法に形成されている。また端子15の開口部151の深さ寸法(その入り口面から底面までの寸法)は、上記絶縁基板11の抵抗体膜13が塗布されていない部分(冶具吸着面近傍部分113a,115a,117a,119aの部分)を覆うことができる寸法に形成されている。端子15の製造は、金属板をプレス金型によって絞り加工(プレス加工)することで行われる。
次に、上記チップ型抵抗器1の製造方法の一例を説明する。図6はチップ型抵抗器1の製造工程を示す図、図7はチップ型抵抗器1の製造工程の内の抵抗体インクの塗布工程を示す図である。
チップ型抵抗器1を製造するには、まず絶縁基板11を用意する。次に、図7(a)に示すように、当該絶縁基板11の冶具吸着面111の長手方向の中央部分を、吸着冶具50の先端の吸着口51に吸着する(吸着工程、ステップ1)。このように、冶具吸着面111に吸着冶具50を吸着することができるので、絶縁基板11を容易に移動し各種処理を行うことができる。
次に、絶縁基板11を吸着した吸着冶具50を、図7(a)に示すように、抵抗体インク貯留槽70の上方に移動する。そして、図7(b)に示すように、吸着冶具50を下降することで、絶縁基板11を、抵抗体インク貯留槽70に貯留したメタルグレーズインクや炭素インクなどからなる抵抗体インク71中にディップ(浸漬)する。このディップは、吸着冶具50が抵抗体インク71に触れて汚染されないようにするため、絶縁基板11の冶具吸着面111と、当該冶具吸着面111の外周辺に接続されている4つの面113,115,117,119の冶具吸着面近傍部分113a,115a,117a,119aとには、抵抗体インク71を塗布せず、それ以外の全ての表面に抵抗体インク71を塗布する。4つの面113,115,117,119の冶具吸着面近傍部分113a,115a,117a,119aに抵抗体インク71を塗布しないこととしたのは、吸着冶具50への抵抗体インク71の付着や吸引の虞を確実になくすためである。このように、絶縁基板11の一方の端部に冶具吸着面111を設け、且つこの冶具吸着面111には抵抗体膜13を形成しないので、当該冶具吸着面111に吸着冶具50を吸着させてその他の面に容易に抵抗体膜13を形成することが可能になる。そして、図7(c)に示すように、吸着冶具50及び絶縁基板11を上昇させて、絶縁基板11を抵抗体インク71から引き上げる(塗布工程、ステップ2)。
上記吸着・塗布工程によれば、絶縁基板11の冶具吸着面111を吸着冶具50によって吸着して抵抗体インク貯留槽70にディップすることで、容易に、冶具吸着面111と、当該冶具吸着面111の外周辺に接続されている4つの面113,115,117,119の冶具吸着面近傍部分113a,115a,117a,119aと、を除く全ての表面に容易且つ確実に抵抗体インク71を塗布することが可能になる。
次に、前記絶縁基板11に塗布した抵抗体インク71を乾燥・焼成し、これによって抵抗体インク71を抵抗体膜13とする(乾燥・焼成工程、ステップ3)。
次に、前記抵抗体膜13を形成した絶縁基板11の前記冶具吸着面111側の端部と、当該端部とは反対側の端部とに、それぞれ端子15,15の開口部151,151を圧入し、取り付ける(端子取付工程、ステップ4)。そして次に、前記抵抗体膜13を、レーザーやディスクカッターによってトリミングし、抵抗値調整用溝(図示は省略)を形成する。さらに、前記抵抗体膜13の前記端子15,15を取り付けた部分以外の表面に、端子15,15の厚みよりも薄い絶縁膜(図示は省略)を塗布する。これによって、チップ型抵抗器1が完成する。
以上のようにして製造されたチップ型抵抗器1は、図5に示すように、絶縁基板11の抵抗体膜13が塗布されていない部分が端子15によって覆われる。このため、抵抗体膜13は、絶縁基板11の端子15に覆われている部分を除く全ての表面に露出する。言い換えれば、抵抗体膜13を絶縁基板11の全ての表面に形成した場合と比べ、電気的に同一の性能を有することとなる。このように、絶縁基板11の端子15,15が取り付けられていない表面全体に抵抗体膜13が形成されているので、抵抗体膜13を絶縁基板11の一方の表面のみに形成した場合に比べて、より効果的に電気エネルギーを熱エネルギーに変換することができる。即ち、抵抗体膜13が絶縁基板11の片面のみに形成されている場合は、絶縁基板11の全面に形成されている場合に比べて、電気エネルギーを熱エネルギーに変換できる量が少ないので、電気エネルギーを熱エネルギーに変換する前に絶縁破壊が起きてしまい、他の回路を保護することができなくなる虞が大きくなる。これに対して、上記チップ型抵抗器1によれば、高いサージ電圧(電流)が印可されてもチップ型抵抗器1が破壊されることがなくなる(絶縁破壊が生じにくくなる)。即ち、耐サージ特性を向上させることができる。
また上記チップ型抵抗器1によれば、両端子15,15を、絶縁基板11の短辺側の両端部に設けたので、両端子15,15間の離間距離を長くすることができる。これによって、両端子15,15間の電位勾配をなだらかにすることができ、この点からも耐サージ特性を向上させることができる。
また、端子15,15を絶縁基板11の両端部に圧入する構成なので、メッキ設備などの大掛かりな端子形成設備が不要になり、製造設備の簡素化が図れ、さらにメッキ廃液の処理や地方自治体への届出も不要になる。また量産性も良くなる。
ところで、絶縁基板11の両端に銀ペーストを塗布することでも端子を形成することはできる。しかし、銀ペーストで端子を形成した場合は、このチップ型抵抗器を硫黄を含む雰囲気中で使用する際に、銀が硫化して硫化銀(絶縁物)が形成される。このため、端子と回路基板の回路パターンとの接続部(または端子と抵抗体膜13との接続部)における抵抗値が高くなってしまう。結果としてチップ型抵抗器の抵抗値が所定の抵抗値より上昇してしまい、機器の誤動作につながる虞がある。これに対して、本願発明にかかる上記チップ型抵抗器1は、端子15,15として金属板を用いているので、硫化の虞がなく、上記抵抗値上昇という問題は生じない。
以上本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、特許請求の範囲、及び明細書と図面に記載された技術的思想の範囲内において種々の変形が可能である。なお直接明細書及び図面に記載がない何れの形状や構造や材質であっても、本願発明の作用・効果を奏する以上、本願発明の技術的思想の範囲内である。例えば、上記絶縁基板11の材質、抵抗体膜13の材質、端子15の材質などは、種々の変更が可能である。また、上記記載及び各図の記載内容は、その一部であっても、それぞれ独立した実施形態になり得るものであり、本発明の実施形態は上記記載及び各図を組み合わせた一つの実施形態に限定されるものではない。
1 チップ型抵抗器(耐サージチップ型抵抗器)
11 絶縁基板
111 冶具吸着面
113,115,117,119,121 面
113a,115a,117a,119a 冶具吸着面近傍部分
13 抵抗体膜
15 端子
50 吸着冶具
70 抵抗体インク貯留槽
71 抵抗体インク

Claims (4)

  1. 矩形状の絶縁基板の表面に抵抗体膜を形成し、且つ当該絶縁基板の両端部にそれぞれ端子を設けてなるチップ型抵抗器において、
    前記絶縁基板の前記端子を設ける一方の端部側の一面を、当該絶縁基板を吸着搬送する吸着冶具の冶具吸着面とし、当該冶具吸着面と、当該冶具吸着面の外周辺に接続されている4つの面の当該冶具吸着面近傍部分と、を除く全ての表面に前記抵抗体膜を形成し、
    さらに前記両端子は、金属製のキャップ状に構成されていて、それぞれ前記絶縁基板の両端部に圧入される
    ことを特徴とするチップ型抵抗器。
  2. 請求項1に記載のチップ型抵抗器であって、
    前記両端子は、前記絶縁基板の前記冶具吸着面を設けた側の端部と、当該端部とは反対側の端部とに、それぞれ圧入される
    ことを特徴とするチップ型抵抗器。
  3. 請求項1に記載のチップ型抵抗器であって、
    前記両端子は、前記絶縁基板の短辺側の両端部に圧入される
    ことを特徴とするチップ型抵抗器。
  4. 矩形状の絶縁基板と、
    金属製でキャップ状の一対の端子と、
    前記絶縁基板を吸着する吸着冶具と、
    抵抗体インクを貯留した抵抗体インク貯留槽と、
    を用意し、
    前記絶縁基板の一端部側の一面を冶具吸着面として当該冶具吸着面を前記吸着冶具によって吸着する工程と、
    前記吸着冶具に吸着された絶縁基板を前記抵抗体インク貯留槽にディップし、これによって前記冶具吸着面と、当該冶具吸着面の外周辺に接続されている4つの面の当該冶具吸着面近傍部分と、を除く全ての表面に前記抵抗体インクを塗布する工程と、
    前記塗布した抵抗体インクを乾燥・焼成することで抵抗体膜を形成する工程と、
    前記抵抗体膜を形成した絶縁基板の前記冶具吸着面側の端部と、当該端部とは反対側の端部とに、前記一対の端子をそれぞれ圧入して取り付ける工程と、
    を具備することを特徴とするチップ型抵抗器の製造方法。
JP2019084764A 2019-04-25 2019-04-25 チップ型抵抗器及びその製造方法 Active JP7274205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019084764A JP7274205B2 (ja) 2019-04-25 2019-04-25 チップ型抵抗器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019084764A JP7274205B2 (ja) 2019-04-25 2019-04-25 チップ型抵抗器及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020181916A true JP2020181916A (ja) 2020-11-05
JP7274205B2 JP7274205B2 (ja) 2023-05-16

Family

ID=73023512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019084764A Active JP7274205B2 (ja) 2019-04-25 2019-04-25 チップ型抵抗器及びその製造方法

Country Status (1)

Country Link
JP (1) JP7274205B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761829U (ja) * 1980-09-30 1982-04-13
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
JPH10112404A (ja) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd 抵抗器
JP2015201570A (ja) * 2014-04-09 2015-11-12 帝国通信工業株式会社 チップ型抵抗器及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761829U (ja) * 1980-09-30 1982-04-13
JPH09246001A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 抵抗組成物およびこれを用いた抵抗器
JPH10112404A (ja) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd 抵抗器
JP2015201570A (ja) * 2014-04-09 2015-11-12 帝国通信工業株式会社 チップ型抵抗器及びその製造方法

Also Published As

Publication number Publication date
JP7274205B2 (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
JP4947076B2 (ja) 電子部品の製造方法
US9881741B2 (en) Multilayer ceramic electronic component
US9336952B2 (en) Multilayer ceramic electronic part and method of manufacturing the same
JP6914617B2 (ja) 積層コイル部品
US8584348B2 (en) Method of making a surface coated electronic ceramic component
US10593467B2 (en) Passive component and electronic device
JP2004040084A (ja) めっき端子
US10847318B2 (en) Method of manufacturing ceramic electronic component
US11087909B2 (en) Electronic component, electronic apparatus, and method for manufacturing electronic component
JP2005260227A (ja) 表面実装型チップコンデンサー
JP2019220602A (ja) 電子部品および電子部品の製造方法
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
JP5040983B2 (ja) 電子部品の製造方法及び電子部品
JP2017011142A (ja) セラミック電子部品
US3118095A (en) Capacitor and terminal therefor
JP7274205B2 (ja) チップ型抵抗器及びその製造方法
JP6834167B2 (ja) 積層コイル部品
JP2011108875A (ja) 電子部品の製造方法及び電子部品
JP6079880B2 (ja) Esd保護装置
JP2005223280A (ja) チップ型電子部品及びその製造方法
US20240212892A1 (en) Laminated ceramic component
US20240112835A1 (en) Electronic component
US11955289B2 (en) Multilayer capacitor
JP2004165294A (ja) 電子部品およびその製造方法
JPH06260302A (ja) チップ型ptcサーミスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7274205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150