JP2004040084A - めっき端子 - Google Patents

Abstract

【課題】多層電子コンポーネントのための端子フィーチャを設ける
【解決手段】電極層５２および５４には、各電極層と同一平面をなすとともに、電極層５２および５４ごとに列状に整列するように、電極タブ５６が突出させてある。多層電子コンポーネントの選択位置で露出するが、内部において電気的に接続されないようにするため、アンカータブ５８も、活性電極層５２および５４と同一平面に設けられている。電子コンポーネントの外面に延在させた自己決定的メッキ端子の形成が可能になるように、追加のアンカータブを、多層電子コンポーネントのカバー層に設けて、選択面に露出させることもできる。
【選択図】　　　　図２Ａ

Description

【０００１】
【発明の属する技術分野】
本主題は、一般に、多層電子コンポーネントのための改良された端子フィーチャに関し、具体的には、多層コンデンサまたは集積受動コンポーネントのためのメッキ端子に関する。本主題の端子設計は、内部および／または外部電極タブの選択的構成を利用してメッキ電気接続の形成を容易にする。外部接続が形成されることが好ましく、それにより、通常の厚膜端子ストライプが排除されるか著しく簡略化される。
【０００２】
【従来の技術】
近年のコンポーネントは、多くの場合、モノリシックデバイスとしてパッケージされ、単一のチップパッケージ内に単一コンポーネントまたは複数コンポーネントを含むことがある。このようなモノリシックデバイスの具体例としては、多層コンデンサまたはコンデンサアレイがあり、開示する本技術に関して特に重要なのは、インタディジテイティッド（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）内部電極層と対応する電極タブとを備えた多層コンデンサである。インタディジテイティッドコンデンサ（ＩＤＣ、ｉｎｔｅｒｄｉｇｉｔａｔｅｄ　ｃａｐａｃｉｔｏｒ）技術の特徴を含む多層コンデンサの例を特許文献１および２に見ることができる。その他のモノリシックコンポーネントは、複数の受動コンポーネントを単一のチップ構造に集積したデバイスに対応する。このような集積受動コンポーネントは、抵抗器、コンデンサ、インダクタ、および／またはその他の受動コンポーネントの選択された組合せが多層構成に形成されてモノリシック電子デバイスとしてパッケージされたものを実現することができる。
【０００３】
種々のモノリシックコンポーネントのための電気接続を形成するには、選択的な端子がしばしば必要とされる。集積モノリシックデバイスのそれぞれのコンポーネントへの電気接続を提供するには、複数端子が必要である。複数端子は、望ましくないインダクタンスを低減するために、ＩＤＣおよびその他の多層アレイと共に使用されることも多い。複数端子を多層コンポーネント中に形成するのに用いられてきた方式の一例は、チップ構造の選択領域を通るビア（ｖｉａ）をドリルで開け、このビアを導電材料で埋めて、デバイスの選択された電極部分間に電気接続が形成されるようにするものである。
【０００４】
対象デバイスのために外部端子を形成する別の方式は、ガラスマトリックス上の銀または銅の厚膜ストライプを内部電極層の露出部分に付加し、続いて追加の金属層を端子ストライプの上にメッキして、ある部分をサブストレート（ｓｕｂｓｔｒａｔｅ）にはんだ付け可能にするものである。ベークされた端子とその上にメッキされた金属膜とで形成された外部電極を備えたコンポーネントの一例が特許文献３に開示されている。端子の追加は制御しにくいことが多く、チップサイズの縮小に伴って問題が生じる可能性がある。特許文献４および５は、電子デバイスの選択された領域に端子を形成する方法に関する文献である。
【０００５】
コンポーネントのサイズが絶えず縮小しているため、要求精度で端子ストライプを所定領域にプリントすることは非常に困難である。厚膜端子ストライプは、典型的には、チップを掴んで、特別設計のホイールで選択的に端子を追加する機械によって追加される。端子ストライプをチップ構造に追加することに関する機械機構およびステップが、特許文献６、７、８、９に開示されている。電子チップデバイスのコンポーネントサイズが縮小するか、端子接点の数が増加すると、典型的には、端子形成機械の分解能が限界に達する。
【０００６】
選択的に端子形成を行うときに生じる問題としては、端子ランド（ｌａｎｄ）がずれること、端子が誤った位置に配置され、これにより内部電極タブが露出するか完全に欠損すること、及び抱き（ｗｒａｐ−ａｒｏｕｎｄ）端子が欠損すること、が含まれる。さらに、端子の塗装様材料のコーティングが薄過ぎたり、端子のコーティングの一部で別の部分が汚されて端子ランドが短絡したりすると、別の問題が生じる虞がある。厚膜システムのもう１つの問題は、垂直面のようなデバイスの選択面だけに、端子を形成するのが困難なことが多いことである。モノリシックデバイスに電気端子を設けることに関しては、電子チップコンポーネントのための安価で効率的な端子フィーチャを提供する必要がある。
【０００７】
端子形成に関して知られている別のオプションは、複数の個別サブストレートコンポーネントをシャドウマスクに整列させるものである。特許文献１０に開示されているような特別設計された固定具中に各部を搭載し、ついで、マスクを介してスパッタリングすることができる。これは、典型的には、非常に高価な製造プロセスであるから、効率的でコストの高い端子を提供することが望ましい。
【０００８】
特許文献１１、１２、１３、１４は、種々のコンポーネントのための端子を形成する態様を扱っている。
【０００９】
多層セラミックデバイスを形成する方法を対象とする他の背景参考文献としては、特許文献１５、１６、１７、１８が含まれる。
【００１０】
電子コンポーネントとこれらの端子との分野においては、種々の態様および代替フィーチャが知られているが、本明細書で述べるどの問題にも対処できるような設計は１つとしてない。前述の米国特許の開示は、番号を付して本明細書の一部とする。
【００１１】
【特許文献１】
米国特許第５８８０９２５号明細書
【特許文献２】
米国特許第６２４３２５３Ｂ１号明細書
【特許文献３】
米国特許第５０２１９２１号明細書
【特許文献４】
米国特許第６２３２１４４Ｂ１号明細書
【特許文献５】
米国特許第６２１４６８５Ｂ１号明細書
【特許文献６】
米国特許第５９９４８９７号明細書
【特許文献７】
米国特許第５８６３３３１号明細書
【特許文献８】
米国特許第５７５３２９９号明細書
【特許文献９】
米国特許第５２２６３８２号明細書
【特許文献１０】
米国特許第４９１９０７６号明細書
【特許文献１１】
米国特許第５８８００１１号明細書
【特許文献１２】
米国特許第５７７０４７６号明細書
【特許文献１３】
米国特許第６１４１８４６号明細書
【特許文献１４】
米国特許第３２５８８９８号明細書
【特許文献１５】
米国特許第４８１１１６４号明細書
【特許文献１６】
米国特許第４２６６２６５号明細書
【特許文献１７】
米国特許第４２４１３７８号明細書
【特許文献１８】
米国特許第３９８８４９８号明細書
【００１２】
【発明が解決しようとする課題】
本主題は、前述の種々の問題を認識して解決し、電気端子の形成及び関連する技術の他の関連する態様を認識し対処することにある。そこで、ここに開示した技術の幾つかの実施形態の第１の目的は、一般的には、電子コンポーネントの端子フィーチャにある。具体的には、開示した端子フィーチャにおいては、メッキするだけであるから、典型的には、端子形成のためにモノリシックデバイスの一部にプリントされる厚膜ストライプが、除去されるか、あるいは著しく簡略化されるように設計されている。
【００１３】
【課題を解決するための手段】
ここに開示する技術の別の主要な目的は、内部電極タブを設け、追加のアンカータブをオプションで配置することにより、メッキ端子の形成をガイドする方法を提供することにある。内部電極タブと追加のアンカータブは、共に、固定され信頼性のある外部メッキの形成を容易にすることができる。アンカータブは、典型的には、内部的には電気接続せず、アンカータブを設けることにより、外部端子の接続性を向上させ、機械的な整合性やメッキ材料の堆積をより良くすることができる。
【００１４】
本主題の別の目的は、典型的な厚膜端子ストライプを除去するか簡略化した電子コンポーネントに端子フィーチャを提供することにあり、外部電極に接続するには、メッキ端子だけを必要とする。開示した技術によるメッキ材料には、金属導体、抵抗材料、および／または半導電材料が含まれる。
【００１５】
本主題の端子技術の別の目的は、種々の多層モノリシックデバイスに従って端子フィーチャを使用できることにあり、これら多層モノリシックデバイスには、例えば、インタディジテイティッド（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）コンデンサ、多層コンデンサアレイ、および集積受動コンポーネントが含まれる。集積受動コンポーネントには、抵抗器、コンデンサ、バリスタ、インダクタ、バラン、および／またはその他の受動コンポーネントを選択的に組み合わせたものを含めることができる。
【００１６】
開示する主題によって得られる利点は、端子形成機械で端子形成せずに、電子コンポーネントの端子フィーチャを設けることができるから、通常なら得られない分解能の外部端子が得られることにある。このように端子分解能が向上すると、所定のコンポーネント領域内に、より多くの端子を設けることができ、端子をより微細なピッチで設けることができる。
【００１７】
本技術の一般的な目的は、はんだ浸出の影響が低減されたはんだベースを可能にした端子フィーチャを提供することにある。露出した電極部分とアンカータブ部分は、異なる端子位置間が不必要にブリッジされず、選択された隣接する露出タブ部分にメッキ端子材料が付着するように、設計されている。
【００１８】
本主題の別の目的は、種々の数および配置の外部端子を含む異なる多くの端子構成に従って、開示する技術を利用できることである。メッキ端子は、本明細書に開示される異なる種々のメッキ技法に従って、電子コンポーネントの外面に露出する導電要素を設けることによって、自己決定される位置に形成することができる。
【００１９】
本主題のメッキコンポーネントの形成技術の他の目的は、より安価で効率的な電子コンポーネントを、適正かつ信頼性のある方式で、製造することを容易にすることにある。
【００２０】
本発明の他の目的および利点は、本明細書の詳細な説明に述べてあるから、この詳細な説明から当業者には明らかになる。また、当業者にとって明らかなことであるが、具体例、参照、および考察する特徴、および／またはステップは、開示される技術への言及に基づいて、その趣旨および範囲を逸脱することなく、その種々の実施形態および使用において実施することができる。このような変形としては、手段、ステップ、又はフィーチャの等価のものか、あるいは図示され、参照され、または考察された物と等価なものを置換することを含み、しかも種々の部品、フィーチャ、ステップ等の機能的、動作的、又は位置的に反転することを含めることができるが、これらに限定されるものではない。
【００２１】
さらに、次のことも当然のことである。すなわち、本技術の種々の実施形態と、現時点で好ましい種々の実施形態には、ここに開示するステップ、フィーチャ、又は要素の組み合わせたもの、あるいは均等物（特に図示せず詳細な説明で述べない本発明の特徴または構成の組み合わせたものを含む）を含めることができる。本主題の第１の実施形態は、多層電子コンポーネントのメッキ端子に関するものである。このような多層電子コンポーネントは、複数の離間サブストレートを含み、これら複数の離間サブストレートの間にそれぞれ電極が配置されているのが好ましい。これら電極は、それぞれ、この電極から延在され、複数の離間サブストレートの選択された端部に露出させたタブ部分を少なくとも１つ有するのが好ましい。露出させたタブ部分のうちの選択されたタブ部分は、電子コンポーネントの外面に複数のメッキ端子が形成できるように、互いに所定の距離をあけてスタックされるのが好ましい。
【００２２】
開示する技術に関連する別の実施形態は、前述の第１の実施形態のような電子コンポーネントに関するものであり、追加のアンカータブをさらに含む。このような実施形態では、アンカータブも複数のサブストレート層の間にそれぞれ配置して所定位置で露出させることができ、これにより、露出した電極タブ部分と、露出したアンカータブの位置とによってメッキ端子の形成がガイドされる。充分な露出タブのスタックと、この露出タブのスタックと整列させた誘電材料本体の上面及び下面にある露出タブとを用意すれば、露出面全体にメッキ端子を形成し、しかも当該電子コンポーネントの上面及び下面の両方を抱く（ｗｒａｐ−ａｒｏｕｎｄ）メッキ端子を形成することが、可能であり、望ましい（必ずしもそうとは言えないが）。
【００２３】
本発明の別の実施形態は、少なくとも２つの受動電子コンポーネントを含む集積モノリシックデバイスに対応する。各受動電子コンポーネントは、セラミック部分に特徴を有し、しかも内部電極層から延在され、集積モノリシックデバイスの少なくとも１つの選択面に露出するタブ部分を有する少なくとも１つの内部電極層に特徴を有するのが好ましい。モノリシックデバイスの各受動電子コンポーネントは、複数のタブ部分セットを選択的に接続し、各受動電子コンポーネントの電極層に電気的に接続するために形成された複数のメタライジング部分を含むのが好ましい。追加の端子オプションを提供するためには、アンカータブを、前述の集積モノリシックデバイスの例に従って利用することもできる。内部電極タブを、当該モノリシックデバイス内の選択された位置に配置することにより、異なる種々の端子オプションが利用可能になる。メッキ端子の形成は、露出した電極タブおよびアンカータブの位置によってガイドされ、場合によっては、モノリシックデバイスの上面と下面を抱く（ｗｒａｐ−ａｒｏｕｎｄ）ようにもできる。
【００２４】
本主題の別の実施形態は、複数の電極層と複数の誘電層を交互に設けてなるインタディジテイティッドコンデンサであって、その最上層および最下層に特徴を有するインタディジテイティッドコンデンサに関するものである。当該多層インタディジテイティッドコンデンサの最上層および最下層は、厚みが、スタック構成した他の誘電層よりも厚い誘電カバー層を含むことが好ましい。電極層には、それぞれ、インタディジテイティッドコンデンサの選択面に延在させた複数の電極タブが含まれている。電極タブは、コンデンサの面に沿った選択位置のスタック部分で露出することが好ましい。アンカータブは、上下のカバー層内に埋め込むのが好ましく、またオプションでは、露出したタブスタックが多層デバイスの面に露出するように活性層（ａｃｔｉｖｅ　ｌａｙｅｒ）内に埋め込まれるのが好ましい。そうすると、露出したタブスタックに外部端子をメッキすることができ、仮にアンカータブが最上層および最下層上に配置され、しかも露出した内部タブのスタックと整列された場合には、最上層および最下層を抱く（ｗｒａｐ−ａｒｏｕｎｄ）ことができる。
【００２５】
本主題の他の実施形態は、課題を解決するための手段の欄で必ずしも述べなかったものであるが、上述した目的において参照したフィーチャ若しくは部品、および／または、これ以外に本明細書で述べたフィーチャまたは部品、の態様を種々に組み合わせたものを含めることができる。
【００２６】
このような実施形態の特徴、態様その他については、当業者であれば、本明細書の残りの部分を検討すれば理解できるものである。
【００２７】
当業者を対象とした本主題の完全かつ実施可能な説明を、その最良の形態を含めて本明細書に述べる。本明細書では添付の図を参照する。
【００２８】
本明細書および添付の図面において参照符号を繰り返し使用する場合には、本発明の同一または類似の特徴または要素を表すものとする。
【００２９】
【発明の実施の形態】
課題を解決するための手段の欄で言及したように、本主題は、モノリシック電子コンポーネントのための端子フィーチャの改良を対象とする。
【００３０】
本主題の端子手法は、構造、例えば、モノリシックコンデンサアレイと、インタディジテイティッド電極構成を有する多層コンデンサアレイと、集積受動電子コンポーネントと、その他の電子チップの構造の、露出した電極部分を利用するものである。スタックされた複数の内部導電部分の露出した部分に、メッキを施して端子を形成し、デバイスの面に固定するためには、アンカータブを、このようなモノリシック電子コンポーネントに埋め込むことができる。
【００３１】
チップデバイスの上面および下面に追加のアンカータブを設けると、抱き（ｗｒａｐ−ａｒｏｕｎｄ）メッキ端子を形成することができ、この端子は、上層又は下層の一方からチップの側面を介して他方に至ることができる。プリント回路板その他の適正なサブストレートへのチップのはんだ付けを容易にするためには、ある応用例においては、このような抱きメッキ端子が望ましい。
【００３２】
本主題のメッキ技術およびアンカータブフィーチャは、異なる複数のモノリシック電子コンポーネントに従って利用することができる。図１Ａおよび図１Ｂは、既知のインタディジテイティッド電極層の態様を示しており、この態様においては、電極タブが、一般に、多層電子コンポーネントの２つの選択面まで延在されて露出している。この後に、本主題に係るメッキ端子形成の態様が、図２Ａおよび図２Ｂに関して提示され、これらの態様も、デバイスの２つの選択面に露出した導電部分を有する多層電子コンポーネントに関するものである。
【００３３】
図３Ａは、多層電子デバイスの１つの選択面に露出させるための電極を備えた既知の電極層構成の態様を示す。図３Ｂおよび４Ａは、それぞれ、図３Ａに示した実施形態の改良したものに関し、これら実施の形態の多層コンデンサにおいては、内部電極タブをコンデンサの１つの選択面に露出させてあり、本技術に係るアンカータブを特徴とする。図４Ｂは、多層インタディジテイティッドコンポーネントに関するものであり、当該コンポーネントは、本主題ににより、内部電極タブおよびアンカータブがこのコンポーネントの４つの選択面に露出させてある。
【００３４】
本主題の他の実施形態は、図６Ａないし図６Ｃにそれぞれ示す多層コンデンサ構成に関するものであり、これらは、図５Ａないし図５Ｃの多層コンデンサ構成をそれぞれ改良したものである。開示する技術の追加の実施形態を、図７Ａおよび図７Ｂのコンデンサアレイに関して提示する。そして、図８Ａおよび８Ｂは、本主題に係るメッキ端子フィーチャの態様を示し、図９Ａおよび図９Ｂは、本主題に係る選択的に端子形成した集積受動電子コンポーネントに関するものである。
【００３５】
本明細書に提示する実施形態は、それぞれ、開示する技術を限定するものではないことに留意されたい。一実施形態の一部として図示又は説明した特徴は、別の実施形態と組み合わせることにより、他の実施形態とすることができる。加えて、ある特徴は、言及しなかったが同一、同様、又は等価の機能を有する同様のデバイスと置換することができる。
【００３６】
開示する技術の現時点で好ましい実施形態を詳細に説明する。図１Ａは、多層インタディジテイティッドコンデンサまたはコンデンサアレイで使用するための電極タブ１４を備えた電極層１０および１２の既知の構成例を示す。各電極層には、各電極層と同一平面をなすとともに、電極層１０および１２ごとに列状に整列するようにタブ１４が突出させてある。図１Ａには、このようなタブを有する４つの電極層を示すが、本技術とともに利用される典型的な構成の中には、多くの電極層およびタブを含むことができる構成もある。この特徴によれば、オプションとして、（電極数を選択することにより）広範囲のキャパシタンスを有する容量性素子を作成することができる。
【００３７】
図１Ａの電極層構成は、完成したコンデンサの例を示すものではない。図１Ａは、コンデンサおよびコンデンサアレイの構成例の中間態様を参照するためのものである。図１Ａの電極層構成は、図１Ｂに示すような多層インタディジテイティッドコンデンサの例に従って利用することができる。
【００３８】
インタディジテイティッドコンデンサは、典型的には、図１Ａに示すような複数の電極層からなり、図１Ｂのインタディジテイティッドコンデンサ構成１６にみられるような誘電材料１８の本体中に配置されている。電極層１０および１２は、タブ１４がＩＤＣ１６の２つの面まで延在して露出するように、誘電材料１８中に配置されている。このような電極層の材料の例としては、白金、ニッケル、パラジウム銀合金その他の適正な導電物質を含めることができる。誘電材料１８としては、チタン酸バリウム、酸化亜鉛、低焼成ガラスを有するアルミナ、その他の適正なセラミック材料またはガラス結合材料を含めることができる。あるいはまた、誘電体は、有機化合物、例えば回路板材料として一般的なエポキシ（セラミックを混入したものとそうでないもの、繊維ガラス入りとそうでないもの）とするか、誘電体としての他のプラスティックとすることができる。これらの場合には、導体は、典型的には、化学的にエッチングしてパターンを形成するための銅箔である。
【００３９】
あるいはまた、ＩＤＣ１６においては、部分２０が、電極層と誘電層を交互に重ねて多層構成としたものと見ることができる。ＩＤＣ１６は、さらに、典型的には、最上層の誘電層２２と、最下層の誘電層２４に特徴があり、これらの層はＩＤＣ１６の他の層よりも一般的に厚くすることができる。誘電層２２および２４は、当該デバイスを保護する被覆層として働くから、コンデンサ本体に焼成されるガラス／金属フリット（ｆｒｉｔ）の応力に耐えるのに充分なバルク（ｂｕｌｋ）を提供する。既知のコンデンサの例は、図１Ｂの多層構成を利用しているが、本主題においては、このような構成１６の態様を、本明細書に開示する追加の特徴に従って利用する。
【００４０】
図１Ｂのような多層ＩＤＣコンポーネント１６は、図１Ａの既知の電極層構成を組み入れたものであるが、ＩＤＣコンポーネント１６の２つの選択面に露出した電極部分１４を特徴とする。内部電極構成の他の例は、多層電子コンポーネントにおいて採用できるものであるが、内部電極部分が、異なる位置および／または異なる数のデバイス面で露出するようにすることもできる。
【００４１】
例えば、図３Ａの分解図に示す内部電極層構成を考察する。電極層２６および２８が交互に設けてあり、電極タブ部分３０が１つの選択方向に延在させてある。電極層のセットの電極タブ３０は、スタック構成にし、これにより、例えば電極層２６のタブ３０が２つの列でそれぞれ整列するのが好ましい。電極層２８のタブ３０についても、同様の整列状態が維持される。図３Ａの内部電極構成を利用する多層コンデンサその他の受動電子コンポーネントは、典型的には、電極タブ部分３０が電子コンポーネントの１つの選択面に露出するように構成されている。
【００４２】
内部電極層構成の別の例では、電極タブが、多層インタディジテイティッド電子コンポーネントの４つの面に露出させることができる。このような内部電極層は、その構成を、電極層１０および１２の突出させたタブ部分が電極層１０及び電極層１２ごとに隣接するようにした図１Ａと同様にすることができる。図５Ａないし図５Ｃは、他の電極層構成の例と、対応する多層コンデンサの例をそれぞれ示す。図５Ａに示すような複数の第１内部電極層３２が、図５Ｂに示すような内部電極層３４と、誘電材料３６の本体中で交互に配置されて、図５Ｃに示すような多層コンデンサ３８が形成される。このような多層コンデンサ３８においては、あるセットを構成する電極層３２または３４の一部４０が、多層コンデンサ３８の面４２に露出している。そして、多層コンデンサ３８の面４２と対向する面（図５Ｃでは見えない）には、他のセットを構成する電極層３２または３４の一部が露出している。
【００４３】
図１Ｂを説明する。ＩＤＣ１６その他のモノリシック電子コンポーネントのための典型的な慣用の端子は、銀、銅その他の適正な金属のプリント厚膜ストライプ又は焼成厚膜ストライプをガラスマトリックスに備え、ガラスマトリックスの上部は、耐浸出性を高めるために、ニッケルで層状にメッキされ、このニッケル層の上に、錫またははんだ合金の層が形成され、この層によりニッケルの酸化が防止され、はんだ付けが容易になる。
【００４４】
この種の端子形成に係る厚膜ストライプは、典型的には、端子形成機械およびプリントホイールによるプリントが必要であり、あるいは金属粉（ｍｅｔａｌ−ｌｏａｄｅｄ）ペーストの転写に適した他のコンポーネントが必要である。このようなプリント用ハードウェアの分解能には限界があるから、厚膜ストライプを特に小さいチップに設けるのは困難である。ＩＤＣ１６その他の電子コンポーネントは、対向する側面の間の現行の典型的なサイズが、約１２０ｍｉｌ（１ｉｎｃｈ（２．５４ｃｍ）の１／１０００）（３．０４８ｍｍ）×６０ｍｉｌ（１．５２４ｍｍ）であり、上層と下層の間の厚さが約３０ｍｉｌ（０．７６２ｍｍ）である。このサイズの部品に５つ以上の端子を形成する必要があるか、あるいはより小さい寸法の部品に端子が所望されるとき、専用の端子形成機械の分解能に限界があるため、多くの場合、端子ストライプを効率的に設けることができない。
【００４５】
本主題によれば、このような典型的な厚膜端子ストライプを設けないか簡略化する端子形成手法が提供される。充分に制御できない厚膜ストライプを設けないので、典型的な端子プリント用ハードウェアは必要がない。開示する技術に係る端子フィーチャは、ニッケル、錫、銅などのメッキ層であって、典型的には、厚膜端子ストライプ上に形成されるメッキ層に焦点を合わせている。
【００４６】
図７Ａのコンデンサアレイ４４の構成を考察する。コンデンサアレイ４４は、複数の内部電極と、対応する電極タブ４６とが誘電材料４８の本体に埋め込まれていることを特徴とする。ＩＤＣ１６の電極層に対して、コンデンサアレイ４４の各電極タブ４６は、典型的には、別々の内部電極に対応する。同様に露出した電極タブを備えたコンデンサアレイ４４その他の電子コンポーネントを、例えばニッケルまたは銅イオン溶液のような無電解メッキ溶液に浸漬することにより、図７Ｂに示すようなメッキ端子５０が形成されることが好ましい。このような溶液に浸漬することにより、露出した電極タブ４６に、ニッケル、銅、錫その他の金属メッキ材料を堆積させることができる。このメッキ材料の堆積は、スタック列中の隣接する電極タブ４６間が電気的に接続されるだけの堆積であるのが好ましい。適正にメッキされるためには、電極タブ列中の隣接する電極タブ間の距離は、約１０ミクロンであるのが好ましい。したがって、端子５０どうしが繋がらないようにするためには、電極タブ４６の隣接するスタック列間の距離を、この最小距離の少なくとも２倍にするべきである。本技術の幾つかの実施形態では、露出メタライゼーションの隣接するスタック列間の距離は、特定のスタック中の隣接する露出電極タブ４６間の距離の約４倍である。露出した内部導体部分の間の距離を制御して、端子の接続性を操作することにより、所望の端子構成に応じて、ブリッジした端子か、又はブリッジしていない端子を形成することができる。
【００４７】
したがって、メッキ端子５０は、露出した電極タブ４６の配置によってガイドされる。以下、この現象を「自己決定的（ｓｅｌｆ−ｄｅｔｅｒｍｉｎｉｎｇ）」という。というのは、メッキ端子５０の形成は、多層電子コンポーネントまたはコンデンサアレイ４４の選択面における露出メタライゼーションの構成によって決定されるからである。露出した内部電極タブ４６は、端子５０をコンデンサアレイ４４′の外面に固定するのにも役立つ。コンデンサアレイ４４′は、図７Ａに４４で示す多層コンデンサに、メッキ端子５０が設けられたものである。抵抗値を低減するための添加剤をメッキ溶液に加えることにより、メッキ被覆および金属結合をさらに完全なものにすることができる。本主題のメッキ端子を形成する金属堆積の接着性を向上させるための他のメカニズムは、その後に、ベーク、レーザ露光、ＵＶ照射、マイクロ波照射、アーク溶接のような技術に従って、電子コンポーネントを加熱するものである。
【００４８】
図７Ｂのメッキ端子５０は、電子コンポーネントの幾つかの応用例のためには、充分に形成可能なものであるが、本技術の自己決定的端子を形成するには、内部電極タブからの露出メタライゼーションが不充分なこともある。このような場合においては、モノリシック電子コンポーネントの選択部分にアンカータブを埋め込むことが有益である場合がある。アンカータブは、短い導電タブであって、典型的には電子コンポーネントに電気的な機能を提供するものではないが、機械的な核となるものであり、モノリシックデバイスの外面に追加のメッキ端子を固定するものである。露出したアンカータブは、露出した内部電極部分と共に、より効果的な自己決定的端子を作成できるだけの露出メタライゼーションを施すことができる。
【００４９】
例えば、図２Ａの内部メタライゼーションの分解組立構成を考察する。電極層５２および５４は、図１Ａの電極層と同様の構成になっており、電極タブ部分５６が電極層５２および５４の選択位置から延在させてある。多層電子コンポーネントの選択位置で露出するが、内部において電気的に接続されないようにするため、アンカータブ５８も、活性電極層５２および５４と同一平面に設けられるのが好ましい。電子コンポーネントの外面に延在させた自己決定的メッキ端子の形成が可能になるように、追加のアンカータブを、多層電子コンポーネントのカバー層に設けて、選択面に露出させることもできる。
【００５０】
図２Ｂを説明する。多層電子コンポーネント６０は、本主題に係る多層コンデンサに対応する。多層電子コンポーネント６０の部分６２は、誘電材料の一部に埋め込まれた図２Ａのインタディジテイティッド電極層およびアンカータブの構成を含むことが好ましい。部分６２の外面に見られる実線５６は、図２Ａの電極タブ５６の露出部分を示し、部分６２の外面に見られる破線５８は、露出したアンカータブ５８を示す。追加のアンカータブを誘電カバー層６４および６６に埋め込んで（この露出部分を破線６８で示す）、本主題に係る自己決定的メッキ端子の形成を容易にするための露出メタライゼーション構成をさらに提供することもできる。内部アンカータブは、全ての内部タブが幾つかの共通スタックに構成されるように、内部電極タブのスタックと同様の列状に整列されるのが好ましい。
【００５１】
電子コンポーネントの応用例においては、端子を電子コンポーネントの幅全体に亘って設けるだけでなく、上層と下層を抱く（ｗｒａｐ−ａｒｏｕｎｄ）ようにするのが好ましい。この場合、メッキ端子を多層ＩＤＣ６０の上層と下層に設け、はんだランドを延在させることができるから、外部アンカータブ７０を、多層ＩＤＣ６０の上層と下層に設けることができる。例えば、エンベッド（ｅｍｂｅｄ）された内部アンカータブ５８および６８と、外部アンカータブ７０とを、図２Ｂに示すようなＩＤＣ６０の既存の露出電極タブ５６に設けると、図８Ａに示すような抱き（ｗｒａｐ−ａｒｏｕｎｄ）メッキ端子７２を容易に形成することができる。
【００５２】
メッキ端子、例えば図８Ａの多層電子コンポーネント７４に設けた端子７２を形成するのに使用できる可能性のある技術としては、幾つか異なる技術がある。前述したが、第１の方法は、電気メッキまたは電気化学的堆積の技術であり、これら技術においては、露出した導電部分を有する電子コンポーネントを、メッキ溶液、例えば電気的バイアスに特徴がある電解ニッケルまたは電解錫に浸漬する。ついで、メッキ溶液と逆の極性のバイアスを電子コンポーネント自体にかける。すると、メッキ溶液中の導電要素が、電子コンポーネントの露出メタライゼーションに引き付けられる。このようなメッキ技法で極性バイアスを伴わないものは、無電解メッキと呼ばれ、ニッケルや銅イオン溶液のような無電解メッキ溶液と共に採用することができる。
【００５３】
電気化学的な堆積技法および無電解メッキ技法に従って、図８ＡのＩＤＣ７４のような電子コンポーネントを、特定の時間、適正なメッキ溶液に浸漬するのが好ましい。本主題の実施形態においては、メッキ材料を露出導電位置に対して垂直な方向に広げて、選択された隣接する露出導電部分の間を接続できるだけ蓄積させるため、メッキ材料を、電子コンポーネントの露出導電位置に充分に堆積させるのに、１５分しか必要でない。
【００５４】
本主題のメッキ端子形成に従って利用できる別の技法には、メッキ材料の磁気吸引が含まれる。例えば、処理槽の溶液中に懸濁しているニッケル粒子は、ニッケルに磁気特性があるから、多層電子コンポーネントと同様に、導電性の露出電極タブおよびアンカータブに引き付けられる。他の同様の磁気特性を有する材料もメッキ端子の形成に採用することができる。
【００５５】
メッキ端子材料を多層電子コンポーネントの露出電極タブおよびアンカータブに追加することに関する他の技法としては、電気泳動または静電気の原理を利用するものがある。このような技術においては、処理槽溶液に、静電帯電した粒子が含まれる。この場合、帯電粒子が電子コンポーネントの選択位置で堆積するように、露出した導電部分を有するＩＤＣその他の多層電子コンポーネントに、逆の極性でバイアスをかけて処理槽溶液に浸漬することができる。この技法は、ガラスと、他の半導電材料または離間材料の応用例において特に有用である。一度このような材料が堆積されると、電子コンポーネントを充分に加熱すれば、この堆積された材料を導電材料に変換できる。
【００５６】
開示する技術に係るメッキ端子を形成する１つの方法は、前述のメッキ技法を組み合せたものに関する。まず、多層電子コンポーネントを、銅イオン溶液のような無電解メッキ溶液に浸漬して、銅の最初の層を露出タブ部分の上に堆積させると、より大きな接触領域が得られる。ついで、このメッキ技法を電気化学的メッキシステムに切り替えると、銅を、より高速に、この電子コンポーネントの選択部分に蓄積させることができる。
【００５７】
本技術に係る多層電子コンポーネントの露出メタライゼーションに、材料をメッキするのに利用可能な異なる技法によれば、メッキ端子を作成するため、及び電子コンポーネントの内部フィーチャを電気的に接続するため、異なる材料を使用することができる。例えば、ニッケル、銅、錫のような金属導体を利用することができ、同様に、適した抵抗導体または半導電材料、および／あるいはこれら異なるタイプの材料を選択的に組み合せたものを利用することができる。
【００５８】
本主題に係るメッキ端子であって複数の異なる材料を含むメッキ端子の例について、図８Ｂを参照して述べる。図８Ｂは、図８Ａの電子コンポーネント７４のＡ−Ａ線断面図であり、メッキ端子７２の実施形態に係るものである。当然のことであるが、端子７２は、この例で示すように、追加の層は含まず、最初のメッキ層だけを含んでいる。図８Ａおよび図８Ｂの多層電子コンポーネントおよび端子の実施形態においては、メッキ層の層数が変化する可能性があるから、それぞれ、参照番号として７４および７４′を付してあるが、これは、これら２つの実施形態の一方が他方と異なることを暗示するものではない。
【００５９】
図８Ｂに示す端子形成における第１のステップは、無電解銅メッキ溶液中に電子コンポーネントを浸漬し、これにより、電子コンポーネント７４′の外面において、内部アンカータブ５８および６８と、電極層５２および５４から延在させ露出させた内部電極タブと、外部アンカータブ７０とが露出するところで、銅その他の金属の層７６を堆積させることを含む。そこで、金属メッキ７６で被覆されたタブ領域を、抵抗器高分子材料７８で被覆し、再び、金属銅その他の材料８０でメッキすることができる。
【００６０】
他のメッキ代替法においては、金属メッキ層が形成され、このような金属メッキの上に抵抗合金が電気メッキされる。メッキ層は、種々の異なるメッキ端子構成を得るため、単独で設けることもでき、組み合わせて設けることもできる。このようなメッキ端子の基本となるものは、電子コンポーネントの外面に、露出させた導電部分を設計するとともに配置することにより、自己決定的なメッキを構成することである。
【００６１】
本主題に係るメッキ端子を容易に形成するため、種々の異なる構成において、内部電極部分およびアンカータブをこのように配向することができる。例えば、電極層２６および２８を有する図３Ｂの内部導電構成を考察する。電極タブ３０および内部アンカータブ８２を誘電材料の本体に設けて、図４Ａと同様の多層電子コンポーネントを作成することができる。内部アンカータブ８４および外部アンカータブ８６も追加して設けることができる。この場合、所定のメッキ技法の１つを利用して、多層電子コンポーネント８８に露出したメタライゼーション領域にメッキ端子を形成することができる。
【００６２】
図４Ｂは、本主題の態様に係る別の多層電子コンポーネントを、電子コンポーネント９０として示す。内部電極層は、電子コンポーネント９０の４つの面にまで延在させた電極タブを有する。追加した内部アンカータブ９４と、露出させた電極タブ９２とを交互に配置することができる。他の内部アンカータブ９６を電子コンポーネント９０の被覆層にエンベッド（ｅｍｂｅｄ）して、メッキ端子を延長させることもできる。外部アンカータブ９８を設けることにより、抱き（ｗｒａｐ−ａｒｏｕｎｄ）メッキ端子を容易に形成することができる。
【００６３】
ここに開示する技術の他の応用例は、一般的な多層電子コンポーネント構成、例えば図６Ａ、図６Ｂ、図６Ｃに示すような構成に関するものである。図６Ａの電極層１００と、図６Ｂの電極層１０２とが、それぞれ、電極層から電極タブ部分１０４へ延在させるため、それぞれＴ字形に構成されている。電極層１００および１０２と誘電層とが交互に配置され、図６Ｃに示すような多層デバイスが形成される場合には、各電極タブ部分１０４がデバイス１０８の２つの隣接面に露出する。アンカータブ部分１０６を電極層平面内に設けることもでき、これにより、露出した導電部分がデバイス１０８の対向面で整列するから、この対向面上に容易にメッキ電極を形成することができる。
【００６４】
開示する技術の別の実施態様を、図９Ａおよび図９Ｂに関して提示する。図９Ａは、単一のモノリシック構造内に設けた受動電子コンポーネントを組み合せたものを含む集積受動電子コンポーネント１１０を示す。集積電子コンポーネント１１０は、抵抗器、バリスタ、コンデンサ、インダクタ、カプラ、バラン、および／またはその他の受動電子コンポーネントの選択された組み合せたものを含むことができる。異なる受動電子コンポーネントは、それぞれ、典型的には、少なくとも１つの導電電極様の部分を特徴とし、この部分から少なくとも１つの電極タブ部分１１２が延在され、電子コンポーネント１１０の外面に露出する。
【００６５】
図９Ａに示すような集積受動電子コンポーネント１１０は、図示したように、複数の異なる内部電極構成を有することができる。対応する電極タブ１１２を、対称または非対称に設けることができ、種々にグループ化することができる。重要な特徴は、露出する電極タブ１１２を電子コンポーネント１１０内で構成して、メッキ端子を選択的に容易に形成することができることにある。加えて、集積受動電子コンポーネントに内部アンカータブ１１４および／または外部アンカータブ１１６を設けて、追加の端子構成を選択的に形成することもできる。例えば、多くの露出した内部電極タブ１１２と、内部アンカータブ１１４と、外部アンカータブ１１６とを有する図９Ａの露出タブ構成を考察する。ここに開示する種々の技術によれば、このような構成をメッキ溶液に浸漬すると、好ましくは、メッキされた複数の端子１１８と、メッキされた抱き（ｗｒａｐ−ａｒｏｕｎｄ）端子１２０、例えば図９Ｂに示すような端子が形成されることになる。集積受動電子コンポーネントまたは多層電子デバイス１１０′は、単に、図９Ａに１１０で示す集積受動電子コンポーネントに、メッキ端子１１８および１２０がそれぞれ追加されたものに対応する。そこで、集積受動電子コンポーネントのタブは、メッキ端子を、異なる電極間、及び異なる電子コンポーネント層間に形成できるように、設計することができる。
【００６６】
図１Ａないし図９Ｂにそれぞれ提示するモノリシック電子コンポーネントの実施形態は、当然、開示した技術にすぎず、これらの中間態様も含む。これらの例においては、多くの場合、４つ以上の一般的な電極列を示しているが、所望の電子コンポーネント構成に応じて、電極列の数を増減することも可能である。開示した技術によれば、選択された任意の電子コンポーネント面の任意の選択部分に沿ってメッキ端子を形成することが可能である。このようなメッキ端子は、単層のメッキ導電材料、抵抗材料、または半導電材料、あるいはこのような材料から選択的に組み合わせた多層のものも含むことができる。
【００６７】
当然のことであるが、内部アンカータブおよび外部アンカータブを、異なる端子プレファランス（ｐｒｅｆｅｒｅｎｃｅ）のために選択的に使用して、種々のサイズの端子または抱き（ｗｒａｐ−ａｒｏｕｎｄ）端子を設けることができる。本明細書に図示は記載した、内部アンカータブと外部アンカータブの両方のアンカータブを特徴とするＩＤＣは、例えば、特定の応用例において抱き（ｗｒａｐ−ａｒｏｕｎｄ）端末が好ましくないときは、内部アンカータブフィーチャのみを利用することができる。異なる多層電子コンポーネント上で、内部及び外部アンカータブの両方と既存の露出電極タブとを種々に組み合わせることにより、１つのデバイスに対して、多くの端子スキームが可能になる。
【００６８】
以上、本主題をその具体的な実施形態に関して詳細に述べたが、このような実施形態を改変し、変形し、均等物を得るために、本技術を容易に適合させることができる、ことは当業者にとって当然のことである。したがって、本開示の範囲は、限定するものではなく、例にすぎず、本開示は、本主題を修正し、変形し、および／または追加することを妨げるものではない。このことは当業者に顕著である。
【図面の簡単な説明】
【図１Ａ】多層インタディジテイティッドコンデンサにおける既知の電極層構成の分解図である。
【図１Ｂ】図１Ａに示した既知の実施形態のような内部電極層構成を有する多層インタディジテイティッドコンデンサの外観図である。
【図２Ａ】本主題に係る多層インタディジテイティッドコンデンサについての内部電極層およびアンカータブ構成の分解図である。
【図２Ｂ】図２Ａに示したような内部電極およびアンカータブ部分を有する本主題に係る多層インタディジテイティッドコンデンサの外観図である。
【図３Ａ】多層コンデンサにおける既知の内部電極層構成の分解図である。
【図３Ｂ】本主題に係る多層コンデンサにおける内部電極層およびアンカータブ構成の分解図である。
【図４Ａ】図３Ｂに示したような内部電極およびアンカータブ部分を有する本主題に係る多層コンデンサの外観図である。
【図４Ｂ】本主題に係る多層インタディジテイティッドコンデンサの外観図であり、コンデンサ構成の４つの選択面に露出した内部電極およびアンカータブ部分を特徴とする外観図である。
【図５Ａ】多層コンデンサの例で用いるための既知の電極構成の上面図である。
【図５Ｂ】多層コンデンサの例で用いるための既知の電極構成の上面図である。
【図５Ｃ】図５Ａおよび図５Ｂの例のような電極層構成を有する多層コンデンサの例の外観図である。
【図６Ａ】多層コンデンサの例で用いるための本主題に係る電極層構成の上面図である。
【図６Ｂ】多層コンデンサの例で用いるための本主題に係る電極層構成の上面図である。
【図６Ｃ】図６Ａおよび６Ｂに示したような電極層構成を有する本主題に係る多層コンデンサの例の外観図である。
【図７Ａ】電極タブが露出したコンデンサアレイの外観図である。
【図７Ｂ】本主題に係るメッキ端子を有するコンデンサアレイの外観図である。
【図８Ａ】本主題に係るメッキ端子を有する多層インタディジテイティッドコンデンサの外観図である。
【図８Ｂ】図８ＡのＡ−Ａ線断面図であって、本開示技術に係るメッキ端子を有する多層インタディジテイティッドコンデンサの断面図である。
【図９Ａ】本開示技術に係る露出した電極タブと追加のアンカータブとを有するモノリシック集積受動電子コンポーネントの概略面図であって上面透視図もわずかに含む図である。
【図９Ｂ】本主題に係るメッキ端子を有するモノリシック集積受動電子コンポーネントの外観図である。
【符号の説明】
１０、１２　電極層
１４　電極タブ
１６　インタディジテイティッドコンデンサ（ＩＤＣ）
１８　誘電材料
２２　最上部の誘電層
２４　最下部の誘電層
２６、２８　電極層
３０　電極タブ
３２、３４　内部電極層
３６　誘電材料
３８　多層電子コンポーネント
４０　電極層
４４、４４′　コンデンサアレイ
４６　電極タブ
４８　誘電材料
５０　メッキ端子
５２、５４　電極層
５６　電極タブ
５８　アンカータブ
６０　多層電子コンポーネント
６４、６６　誘電被覆層
６８　内部アンカータブ
７０　外部アンカータブ
７２　抱きメッキ端子
７４　多層電子コンポーネント
７６　金属層
７８　抵抗器高分子材料
８０　金属銅
８２、８４　内部アンカータブ
８６　外部アンカータブ
８８　多層電子コンポーネント
９０　多層電子コンポーネント
９２　電極タブ
９４、９６　内部アンカータブ
９８　外部アンカータブ
１００、１０２　電極層
１０４　電極タブ
１０６　アンカータブ
１０８　デバイス
１１０、１１０′　集積受動電子コンポーネント
１１２　電極タブ
１１４　内部アンカータブ
１１６　外部アンカータブ
１１８、１２０　メッキ端子

Claims (50)

1. 上面及び下面を有し縁部によって側方を画定した離間サブストレートを複数有する複数の離間サブストレートと、
   前記複数の離間サブストレートの間にそれぞれ配置した複数の電極であって、前記複数のサブストレートの少なくとも１つの端部に露出するタブ部分を有することを特徴とする電極と、
   前記複数のタブ部分のうちの選択されたタブ部分を接続する少なくとも１つのメッキ端子材料層であって、前記複数のタブ部分の間隔が所定距離だけあけてあり、前記メッキ端子材料のための核形成およびガイドポイントとして働くメッキ端子材料層と
   を備えたことを特徴とする多層電子コンポーネント。
2. 請求項１において、
   前記複数の離間サブストレートの上面及び下面の少なくとも１つに、少なくとも１つの電気的に離間されたアンカータブをさらに備え、
   前記少なくとも１つのアンカータブは、前記複数のサブストレートの端部で露出する部分を有する
   ことを特徴とする多層電子コンポーネント。
3. 請求項２において、前記メッキ端子材料層は、選択された電極の選択された露出タブ部分と、前記少なくとも１つの電気的に離間されたアンカータブの露出部分を接続することを特徴とする多層電子コンポーネント。
4. 請求項２において、選択された電極の選択された露出タブ部分と、前記少なくとも１つの電気的に離間されたアンカータブとは、前記複数の離間サブストレートの端部で列状に整列することを特徴とする多層電子コンポーネント。
5. 請求項１において、前記メッキ端子材料層は、金属導電材料、抵抗材料、または半導電材料を含むことを特徴とする多層電子コンポーネント。
6. 請求項１において、前記メッキ端子材料層は、複数の材料層を含むことを特徴とする多層電子コンポーネント。
7. 請求項１において、前記メッキ端子材料層は、電気的に異なる材料の複数の層を備えたことを特徴とする多層電子コンポーネント。
8. 請求項７において、前記電気的に異なる材料の複数の層は、導電材料層の間に挟まれた抵抗材料層を少なくとも備えたことを特徴とする多層電子コンポーネント。
9. 端部によって側方を画定した誘電層を複数有する複数の誘電層と、
   前記複数の誘電層の間にそれぞれ配置した電極層であって、選択された電極層が前記複数の誘電層の選択された端部で露出するタブ部分を有する電極層と、
   選択された誘電層の選択された端部の間に点在して露出する複数の電気的に離間されたアンカータブと、
   前記複数の電気的に離間された露出アンカータブのうちの選択されたアンカータブと、選択された電極層の露出タブ部分とを接続する少なくとも１つの端子層と
   を備えたことを特徴とする多層電子コンポーネント。
10. 請求項９において、複数の端子材料層が設けられ、
    選択された端子材料層は、選択された電極層の選択された露出タブ部分と、前記複数の電気的に離間されたアンカータブのうちの選択されたアンカータブの露出部分とを接続する
    ことを特徴とする多層電子コンポーネント。
11. 請求項１０において、前記選択された電極層の前記選択された露出タブ部分と、前記複数の電気的に離間されたアンカータブの前記露出部分のうちの選択された露出部分は、前記複数の誘電層の選択された端部で列状に整列することを特徴とする多層電子コンポーネント。
12. 請求項９において、前記選択された露出タブ部分と、選択された露出アンカータブとは、所定距離で間隔があけてあり、前記少なくとも１つの端子層のための核形成およびガイドポイントとして働くことを特徴とする多層電子コンポーネント。
13. 請求項１２において、前記少なくとも１つの端子層は、金属導電材料、抵抗材料、または半導電材料を備えたことを特徴とする多層電子コンポーネント。
14. 請求項１２において、前記少なくとも１つの端子層は、複数の材料層を備えたことを特徴とする多層電子コンポーネント。
15. 請求項１２において、前記少なくとも１つの端子層は、電気的に異なる材料の複数の層を備えたことを特徴とする多層電子コンポーネント。
16. 請求項１５において、前記電気的に異なる材料の複数の層は、導電材料層の間に挟まれた抵抗材料層を少なくとも備えたことを特徴とする多層電子コンポーネント。
17. 請求項９において、前記複数の誘電層は、最上層および最下層を含み、
    前記複数の電気的に離間されたアンカータブのうちの選択されたアンカータブは、前記最上層の上部の選択された端部と、前記最下層の下部の選択された端部とで露出することを特徴とする多層電子コンポーネント。
18. 請求項１７において、複数の端子材料層が設けられ、
    前記複数の端子材料層は、選択された電極層の選択された露出タブ部分と、前記複数の電気的に離間されたアンカータブの露出部分のうちの選択された露出部分を接続することを特徴とする多層電子コンポーネント。
19. 請求項１８において、選択された電極層の選択された露出タブ部分と、前記複数の電気的に離間されたアンカータブのうちの選択されたアンカータブとは、前記複数の誘電層の選択された端部で列状に整列することを特徴とする多層電子コンポーネント。
20. 請求項１７において、前記少なくとも１つの端子層は、前記電極層の前記タブ部分および前記アンカータブの露出部分上にメッキされ、
    前記電極層の前記タブ部分および前記アンカータブは、所定距離で間隔があけてあり、
    前記電極層の前記タブ部分と前記アンカータブとの露出部分は、前記少なくとも１つの端子層のための核形成およびガイドポイントとして働く
    ことを特徴とする多層電子コンポーネント。
21. 請求項２０において、前記少なくとも１つの端子層は、金属導電材料、抵抗材料、または半導電材料を備えたことを特徴とする多層電子コンポーネント。
22. 請求項２０において、前記少なくとも１つの端子層は、複数の材料層を備えたことを特徴とする多層電子コンポーネント。
23. 請求項２０において、前記少なくとも１つの端子層は、電気的に異なる材料の複数の層を備えたことを特徴とする多層電子コンポーネント。
24. 請求項２３において、前記電気的に異なる材料の複数の層は、導電材料層の間に挟まれた抵抗材料層を少なくとも備えたことを特徴とする多層電子コンポーネント。
25. 請求項１７において、前記少なくとも１つの端子層は、前記最上層の誘電層の前記上部と、前記最下層の誘電層の前記下部と、介在する誘電層の前記端部とを抱くことを特徴とする多層電子コンポーネント。
26. 請求項２５において、前記少なくとも１つの端子材料層は、金属導電材料、抵抗材料、または半導電材料を備えたことを特徴とする多層電子コンポーネント。
27. 請求項２５において、前記少なくとも１つの端子材料層は、複数の材料層を備えたことを特徴とする多層電子コンポーネント。
28. 請求項２５において、前記少なくとも１つの端子材料層は、電気的に異なる材料の複数の層を備えたことを特徴とする多層電子コンポーネント。
29. 請求項２８において、前記電気的に異なる材料の複数の層は、導電材料層の間に挟まれた抵抗材料層を少なくとも備えたことを特徴とする多層電子コンポーネント。
30. 多層電子コンポーネントを製造する方法において、
    上面および下面を有し、端部によって側方を画定した離間サブストレートを複数有する複数の離間サブストレートを提供するステップと、
    前記複数の離間サブストレートのうちの選択された離間サブストレートの間にそれぞれ電極を配置するステップと、
    前記電極の選択部分を前記サブストレートの少なくとも１つの端部に露出させるステップと、
    前記電極の前記露出部分に少なくとも１つの端子材料層をメッキするステップと
    を備えたことを特徴とする方法。
31. 請求項３０において、選択された電極の前記露出部分が接続されるまで前記メッキプロセスを続行するステップをさらに備えたことを特徴とする方法。
32. 請求項３０において、前記メッキするステップは、無電解プロセスに続いて、電気化学的プロセスを用いて実施されることを特徴とする方法。
33. 請求項３０の方法において、前記メッキするステップは、無電解プロセスを用いて実施されることを特徴とする方法。
34. 請求項３３において、前記無電解プロセスは、前記多層電子コンポーネントを無電解銅メッキ溶液に浸漬して銅端子層を形成することを備えたことを特徴とする方法。
35. 請求項３４において、前記銅端子層を抵抗層で覆うステップをさらに備えたことを特徴とする方法。
36. 請求項３５において、前記抵抗層を導電層でメッキするステップをさらに備えたことを特徴とする方法。
37. 請求項３０において、
    前記離間サブストレートの間の選択された位置に、電気的に離間されたアンカータブをそれぞれ設けるステップと、
    前記アンカータブの一部を前記離間サブストレートの選択された端部で露出させるステップと
    をさらに備え、
    前記メッキするステップは、前記アンカータブの前記露出部分を端子材料で追加メッキする
    ことを特徴とする方法。
38. 多層電子コンポーネント上にメッキ端子を形成する方法において、
    電極層と誘電層とを交互に設けるステップと、
    前記電極層の選択された部分を露出させるステップと、
    前記電極層の露出部分を端子材料でメッキするステップと
    を備えたことを特徴とする方法。
39. 請求項３８において、前記電極層の前記露出部分は、前記メッキ材料のための核形成ポイントおよびガイドとして働くように構成され、これにより前記メッキプロセスが自己決定的であることを特徴とする方法。
40. 請求項３９において、
    前記離間層の間の選択された位置に、電気的に離間されたアンカータブをそれぞれ設けるステップと、
    前記アンカータブの一部を前記離間層の選択された端部で露出させるステップとをさらに含み、
    前記アンカータブの前記露出部分は、前記メッキ材料のための追加の核形成ポイントおよびガイドとして機能するように構成される
    ことを特徴とする方法。
41. 請求項３９において、選択された電極の前記露出部分が接続されるまで、前記メッキプロセスを続行するステップをさらに備えたことを特徴とする方法。
42. 請求項４１において、前記メッキするステップは、無電解プロセスに続いて電気化学的プロセスを用いて実施されることを特徴とする方法。
43. 請求項４１の方法において、前記メッキするステップは、無電解プロセスを用いて実施されることを特徴とする方法。
44. 請求項４３において、前記無電解プロセスは、前記多層電子コンポーネントを無電解銅メッキ溶液に浸漬して銅端子層を形成することを備えたことを特徴とする方法。
45. 請求項４３において、前記銅端子層を抵抗層で覆うステップをさらに備えたことを特徴とする方法。
46. 請求項４５において、前記抵抗層を導電層でメッキするステップをさらに備えたことを特徴とする方法。
47. 誘電材料本体と、
    第１の受動構成要素を、一部、集積モノリシックデバイス内に形成するため、前記誘電材料本体に埋め込まれた第１の複数の電極層であって、該電極層から延在させ前記誘電材料本体の選択面で露出させたタブ部分を有する第１の複数の電極層と、
    前記第１の複数の電極層の露出タブ部分のうちの選択された露出タブ部分を接続する少なくとも１つのメッキ端子材料部分であって、前記選択されたタブ部分が、前記誘電材料本体の前記選択面に所定距離で間隔をあけてあり、少なくとも１つのメッキ端子材料部分ための核形成およびガイドポイントとして働く、メッキ端子材料部分と、
    第２の受動構成要素を、一部、集積モノリシックデバイス内に形成するため、前記誘電材料本体に埋め込まれた第２の複数の電極層であって、該電極層から延在させ前記誘電材料本体の選択面で露出させたタブ部分を有する第２の複数の電極層と、
    前記第２の複数の電極層の前記露出タブ部分のうちの選択された露出タブ部分を接続する少なくとも１つの追加のメッキ端子材料部分であって、前記選択されたタブ部分が、前記誘電材料本体の前記選択面に所定距離で間隔をあけてあり、少なくとも１つの追加のメッキ端子材料部分のための核形成およびガイドポイントとして働く、追加のメッキ端子材料部分と
    を備えたことを特徴とする集積モノリシックデバイス。
48. 請求項４７において、前記第１および第２の受動構成要素は、それぞれ、抵抗器、コンデンサ、バリスタ、インダクタ、バラン、カプラからなる群から選択される受動構成要素として機能するように構成されることを特徴とする集積モノリシック構成要素。
49. 請求項４７において、前記誘電材料本体に埋め込まれ、前記誘電材料本体の選択面に露出する複数の電気的に離間されたアンカータブをさらに備え、
    前記少なくとも１つのメッキ端子材料部分と、前記少なくとも１つの追加のメッキ端子材料部分とは、前記電気的に離間されたアンカータブの前記露出部分に追加して接続され、
    前記アンカータブは、さらに、前記メッキ端子材料部分のための核形成およびガイドポイントとして働く
    ことを特徴とする集積モノリシック構成要素。
50. 請求項４９において、前記第１および第２の受動構成要素は、それぞれ、抵抗器、コンデンサ、バリスタ、インダクタ、バラン、カプラからなる群から選択される受動構成要素として機能するように構成されることを特徴とする集積モノリシック構成要素。

Images