CN116072429A - 表面安装的多层耦合电容器和包含该电容器的电路板 - Google Patents

表面安装的多层耦合电容器和包含该电容器的电路板 Download PDF

Info

Publication number
CN116072429A
CN116072429A CN202211547871.6A CN202211547871A CN116072429A CN 116072429 A CN116072429 A CN 116072429A CN 202211547871 A CN202211547871 A CN 202211547871A CN 116072429 A CN116072429 A CN 116072429A
Authority
CN
China
Prior art keywords
coupling capacitor
internal electrode
circuit board
capacitor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211547871.6A
Other languages
English (en)
Inventor
J.凯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN116072429A publication Critical patent/CN116072429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种表面安装的耦合电容器以及包括表面安装的耦合电容器的电路板。耦合电容器包括主体，其包含至少两组交替的介电层和内部电极层。耦合电容器包括电连接到内部电极层的外部端子，其中外部端子形成在耦合电容器的顶表面和与耦合电容器的顶表面相背的耦合电容器的底表面上。

Description

表面安装的多层耦合电容器和包含该电容器的电路板
本申请是申请号为201880043212.4、申请日为2018年6月22日、发明名称为“表面安装的多层耦合电容器和包含该电容器的电路板”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求申请日为2017年06月29日的美国临时专利申请第62/526,744号的申请权益，其全部内容通过引用合并于此。
背景技术
多层耦合电容器通常被构造为具有堆叠布置的多个介电层和内部电极层。在制造期间，堆叠的介电层和内部电极层被压制和烧结以获得基本一体的电容器本体。为了改进这些电容器的性能，已经对介电层和内部电极层采用了各种构造和设计。
但是，由于在电子工业中发生的迅速变化需要新的性能标准，因此通常会操纵这些构造。特别地，各种应用程序设计考虑产生了对于重新定义电容器参数及其在高速环境中的性能的需求，尤其是考虑到更快和更密集的集成电路时。例如，更大的电流、更密集的电路板和不断增加的成本都聚焦在关注对更好和更高效电容器的需求上。另外，各种电子部件的设计已受到朝着小型化以及功能增强的一般工业趋势的推动。
在这方面，需要提供一种具有改善的工作特性的耦合电容器。另外，某些应用也将受益于提供耦合电容器，该耦合电容器在电路板上的占用面积可能较小。
发明内容
根据本发明的一个实施例，公开了一种表面安装的耦合电容器。耦合电容器包括主体，主体包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层。每组交替的介电层和内部电极层包含第一内部电极层和第二内部电极层。每个内部电极层包括顶部边缘、与顶部边缘相背的底部边缘，以及在顶部边缘和底部边缘之间延伸的两个侧边缘，其限定了内部电极层的主体。耦合电容器包括电连接到内部电极层的外部端子，其中外部端子形成在耦合电容器的顶表面和与耦合电容器的顶表面相背的耦合电容器的底表面上。该电容器的插入损耗为0.25dB或更小。
根据本发明的另一个实施例，公开了一种包括表面安装的耦合电容器的电路板。表面安装的耦合电容器包括主体，主体包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层。耦合电容器还包括外部端子，其位于耦合电容器的顶表面和与耦合电容器的顶部表面相背的耦合电容器的底表面上。耦合电容器的顶表面或与顶表面相背的底表面上的外部端子电连接至电路板的表面。
本发明的其他特征和方面在下面更详细地阐述。
附图说明
在本说明书的其余部分中，更具体地阐述了本发明的完整而可行的公开，包括对于本领域技术人员来说的较佳模式，包括参考附图，其中：
图1A示出了根据本发明的1乘2封装的耦合电容器的一个实施例的大体顶部和侧面的外部透视图；
图1B示出了图1A的耦合电容器的侧面外部透视图；
图1C示出了图1A和图1B的耦合电容器的前方外部透视图；
图2示出了包含本发明的封装的耦合电容器的电路板和集成电路封装的侧视图；以及
图3示出了包含现有技术的耦合电容器的电路板和集成电路封装的侧视图。
具体实施方式
本领域的普通技术人员应理解，本讨论仅是对示例性实施例的描述，而无意于限制本发明的更宽的方面。
一般而言，本发明涉及一种表面安装的多层耦合电容器，其例如用于安装到电路板上。表面安装的多层耦合电容器在主体内包含多个电容元件。即，多层耦合电容器在单个整体封装中包含多个电容元件。在这方面，多层耦合电容器包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层。每组交替的介电层和内部电极层限定电容元件。
在单个整体封装(即，单体)内的电容元件的特定布置可以提供多个优点。例如，如下面进一步讨论的，本发明的耦合电容器可以作为表面安装电容器安装在电路板上，并且可以在电路板上提供更小的占用面积。这又可以允许减小电路板的尺寸。
转到图2，可以将耦合电容器408安装(例如，表面安装)到电路板406上，该电路板406包含具有上表面和下表面的基板(例如，绝缘层)。电路板406具有在其中限定的多个电流路径(未示出)。耦合电容器408的外部端子分别与电路板406的预定电流路径电连通。另外，可以使用本领域中通常已知的任何方法，例如一般的焊接技术，将耦合电容器408的外部端子物理地连接到电路板406。
如图2所示，集成电路封装402还可以设置在电路板406上。集成电路封装402可以使用球栅阵列(ball grid array)404连接至电路板406。电路板还可以包括处理器400。处理器400也可以使用球栅阵列412连接至集成电路封装402。
通常，球栅阵列404可以被配置为具有一定的节距。如本领域中通常已知的，节距是指中心之间的标称距离(也称为中心到中心的间隔)。耦合电容器408的外部端子和球栅阵列404的节距可以由特定的电路板配置决定。一个方向(即，x或y方向)上的外部端子之间的节距可以与另一方向(即，y或x方向)上的相邻外部端子之间的节距相同。即，任何两个相邻外部端子之间的节距可以与任何其他两个相邻外部端子之间的节距基本相同。
节距可以是大约0.1mm或更大，例如大约0.2mm或更大，例如大约0.3mm或更大，例如大约0.4mm或更大，例如大约0.5mm或更大，例如大约0.6mm或更大，例如大约0.7mm或更大，例如大约0.8mm或更大，例如大约0.9mm或更大，例如大约1.0m或更大。节距可以是大约2.0mm或更小，例如大约1.5mm或更小，例如大约1.4mm或更小，例如大约1.3mm或更小，例如大约1.2mm或更小，例如大约1.1mm或更小，例如大约1.0mm或更小。例如，节距可以是大约0.2mm，大约0.4mm，大约0.6mm，大约0.8mm，大约1.0mm，大约1.2mm等。特别地，节距可以是0.6mm，0.8mm或1.0mm。在一实施例中，节距可为约0.6mm，例如0.6mm+/-10％，例如+/-5％，例如+/-2％，例如+/-1％。在另一实施例中，节距可以是大约0.8mm，例如0.8mm+/-10％，例如+/-5％，例如+/-2％，例如+/-1％。在另一实施例中，节距可以是大约1mm，例如1mm+/-10％，例如+/-5％，例如+/-2％，例如+/-1％。
以类似的方式，耦合电容器408的外部端子的节距也可以与球栅阵列404的节距相同。例如，可以提供外部端子以形成触头，如球栅阵列、特别是周围的球栅阵列通常采用的触头。就这一点而言，外部端子的节距可以与周围的球栅阵列的节距相同。即，节距可以在周围球栅阵列的节距的10％以内，例如5％以内，例如2％以内，例如1％以内，例如0.5％以内，例如0.1％以内。
另外，类似于球栅阵列，外部端子可以以行和/或列设置。即，可以设置外部端子使得它们以至少一行和至少两列存在。例如，外部端子可以以至少两行、例如至少三行、例如至少四行的形式出现。另外，外部端子可以以至少两列、例如至少三列、例如至少四列的形式出现。行和列的数量可由交替的介电层和内部电极层的不同组的数量决定。
另外，球栅阵列412将具有如上所述的关于球栅阵列404的节距。在一实施例中，球栅阵列412的节距可以小于球栅阵列404和耦合电容器408的外部端子的节距。球栅阵列412的一些常见节距包括0.1mm和0.2mm。
另外，集成电路封装402也可以使用如本文定义的耦合电容器408连接到电路板406。就这一点而言，耦合电容器408的内部电极层可以被定位为使得它们与电路板406和集成电路封装402的水平面正交。换句话说，耦合电容器408的内部电极层可以被定位成使得它们与电路板406基本不平行。例如，耦合电容器408可以被定位在集成电路封装402和电路板406之间，使得耦合电容器408被“夹在”两个部件之间。就这一点而言，耦合电容器408直接连接到集成电路封装402和电路板406。另外，可以使用本领域中通常已知的任何方法，例如一般的焊接技术，将耦合电容器408物理地连接到电路板406和/或电路封装402。
通过按以上述布置采用耦合电容器，耦合电容器408可以允许去除一些原始的球栅阵列404。然而，如图2所示，耦合电容器408仍然可以被球栅阵列404包围。
同时，图3示出了现有技术的电路板506。电路板506包括处理器500，集成电路封装502以及球栅阵列504和512。但是，不同于采用图2中的耦合电容器408的单个整体电容器封装，图3的电路板506采用单独的多层陶瓷电容器508。另外，多层陶瓷电容器508位于电路板506上的其他位置，并通过通孔514连接到处理器500和集成电路封装502。
然而，由于本文中提到的原因，与采用单个多层陶瓷电容器的电路板相比，这里采用单一单体电容器的配置可以具有各种优点和益处。
通常，可以使用耦合电容器来允许AC信号通过或被传输，同时通常阻止DC信号。即，它可以被用来阻止低频信号并传输高频信号。通常，耦合电容器在低频下通常可以具有高阻抗/电阻，这允许阻止DC信号。相反，耦合电容器在高频下通常可以具有低阻抗/电阻，这允许传输AC信号。
本发明的耦合电容器和配置的一个明显的优点是，当如本文所述在电路板内使用时，从处理器到耦合电容器的电气长度被大大减小。例如，如图2所示，从处理器400到耦合电容器408的距离基本上小于图3中的处理器500和电容器508之间的距离。通过以这种方式放置耦合电容器，还允许消除如图3所示的孔514。另外，通过以这种方式放置电容器，电容器可以在均衡器窗口(equalizer window)内，希望该均衡器窗口尽可能小。在这方面，通过允许电容器位于该窗口内，可以允许清理信号以进行传输。
另外，本发明的耦合电容器和配置的另一个明显的优点是，能够调整电容器以便获得尽可能接近100Ω的阻抗差。就这一点而言，阻抗差可以是100Ω的±25％，例如±15％，例如±10％，例如±5％，例如±2％，例如±1％，例如±0.5％。应当理解，上述100Ω阻抗差仅是本发明的一个实施例，并且可以将耦合电容器配置为获得任何期望的阻抗差。可以使用本领域中通常已知的任何方法来计算这样的阻抗差。
此外，本发明的耦合电容器和配置的另一个明显的优点是能够使插入损耗(insert loss)最小化。这样的最小插入损耗可以归因于使阻抗差异最小化的能力。就这一点而言，插入损耗可以是0.5dB或更小，例如0.25dB或更小，例如0.15dB或更小，例如0.1dB或更小，例如0.05dB或更小。可以使用本领域中通常已知的任何方法来计算这种插入损耗。
另外，电容值可以不必受到限制。例如，耦合电容器的电容可以在皮法或纳法的范围内。特别地，电容可以是1000μF或更小，例如750μF或更小，例如500μF或更小，例如250μF或更小，例如100μF或更小，例如50μF或更小，例如25μF或更小，例如10μF或更小，例如5μF或更小，例如2.5μF或更小，例如1μF或更小，例如750纳法或更小，例如500纳法或更小，例如250纳法或更小，例如100纳法或更小。电容可以是1皮法或更大，例如10皮法或更大，例如25皮法或更大，例如50皮法或更大，例如100皮法或更大，例如250皮法或更大，例如500皮法或更大，例如750皮法或更多，例如1纳法或更大，例如10纳法或更大。可以使用本领域中已知的一般技术来测量电容。
此外，电容器的电阻可以不必受到限制。例如，耦合电容器的电阻可以是100mOhm或更小，例如75mOhm或更小，例如50mOhm或更小，例如40mOhm或更小，例如30mOhm或更小，例如25mOhm或更小，例如20mOhm或更小，例如15mOhm或更小，例如10mOhm或更小，例如5mOhm或更小。电阻可以是0.01mOhm或更大，例如0.1mOhm或更大，例如0.25mOhm或更大，例如0.5mOhm或更大，例如1mOhm或更大，例如1.5mOhm或更大，例如2mOhm或更大，例如5mOhm或更大，例如10mOhm或更大。可以使用本领域已知的一般技术来测量电阻。
此外，电容器的电感可以不必受到限制。例如，耦合电容器的电感可以在1纳亨或更小。特别地，电感可以是在900皮亨或更小，例如在750皮亨或更小，例如在500皮亨或更小，例如在400皮亨或更小，例如在250皮亨或更小，例如在100皮亨或更小，例如在50皮亨或更小，例如在25皮亨或更小，例如在15皮亨或更小，例如在10皮亨或更小。电感可以在1飞亨或更大，例如在25飞亨或更大，例如在50飞亨或更大，例如在100飞亨或更大，例如在250飞亨或更大，例如在500飞亨或更大，例如在750飞亨或更大。
本发明人发现，通过控制内部电极层的宽度可以获得上述优点。这种控制还允许控制第一组中的内部电极层和第二组中的内部电极层之间的间隔。在这点上，内部电极层的形状不必受到本发明的限制，只要可以实现特定的操作特性和性能即可。在一实施例中，耦合电容器可具有一定的内部电极层宽度与间隔比。通常，该间隔被称为第一组和第二组的内部电极层的侧向边缘之间的如图1C所示的间隔“s”。
如上所述，本发明包括多层耦合电容器，该多层耦合电容器包含在单个整体封装内的多个电容元件。电容器包括顶表面和与顶表面相背的底表面。电容器还包括在顶表面和底表面之间延伸的至少一个侧面。电容器可包括至少三个侧面，例如至少四个侧面。在一实施例中，电容器包括至少六个总表面(例如，一个顶部、一个底部、四个侧面)。例如，电容器可以具有平行六面体形状，例如矩形平行六面体形状。
另外，电容器可以具有期望的高度。例如，高度可以是10微米或更大，例如25微米或更大，例如50微米或更大，例如100微米或更大，例如200微米或更大，例如250微米或更大，例如300微米或更大，例如350微米或更大，例如500微米或更大，例如1000微米或更大，例如2000微米或更大。高度可以是5000微米或更小，例如4000微米或更小，例如2500微米或更小，例如2000微米或更小，例如1000微米或更小，例如750微米或更小，例如500微米或更小，例如450微米或更小。当被球栅阵列围绕时，电容器的高度可以在球栅阵列的球的高度(或直径)的10％之内，例如在7％之内，例如在5％之内，例如在3％之内，例如在2％之内，例如在1％之内。例如，该高度可以是任何回流焊之前的初始高度。
在一个实施例中，电容器的高度可以是节距的10％或更大，例如20％或更大，例如30％或更大，例如40％或更大，例如45％或更大。高度可以是节距的100％或更小，例如90％或更小，例如80％或更小，例如70％或更小，例如60％或更小，例如55％或更小。
通常，多层耦合电容器包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层。电容器还包括电连接到内部电极层的外部端子，其中外部端子形成在电容器的顶表面上以及与电容器的顶表面相背的电容器的底表面上。
通常，电容器包括至少两组交替的介电层和内部电极层。然而，应该理解，本发明可以包括任何数量组的交替的介电层和内部电极层，并且不必限于此。例如，电容器可以包括至少三组，例如至少四组交替的介电层和内部电极层。
第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层可以形成电容器的主体的至少一部分。通过将介电层和内部电极层布置成堆叠或层叠构造，例如当介电层包括陶瓷时，该电容器可以被称为多层耦合电容器，特别是多层陶瓷电容器。
每组交替的介电层和内部电极层包括与内部电极层交替布置的介电层。特别地，内部电极层包括第一内部电极层和第二内部电极层，所述第一内部电极层和第二内部电极层与位于每个内部电极层之间的介电层以相对且间隔开的关系交错。在这方面，各个内部电极层是不同的且分离的内部电极层。然而，在一个实施例中，分隔内部电极层的介电层可以不是不同的。例如，将第一组的内部电极层和第二组的内部电极层分隔开的介电层可以是相同的，使得其沿着耦合电容器的宽度延伸。
通常，介电层和内部电极层的厚度不受限制，并且取决于性能特征，可以根据需要具有任意厚度。例如，内部电极层的厚度可以是但不限于约500nm或更大、例如约1μm或更大、例如约2μm或更大，至例如约10μm或更小、例如约5μm或更小、例如约4μm或更小、例如约3μm或更小、例如约2μm或更小。例如，内部电极层的厚度可以为约1μm至约2μm。
另外，本发明不必受限于每组交替的介电层和内部电极层或整个电容器中的内部电极层的数量。例如，每组可以包括5个或更多，例如10个或更多，例如25个或更多，例如50个或更多，例如100个或更多，例如200个或更多，例如300个或更多，例如500个或更多，例如600个或更多，例如750个或更多，例如1000个或更多的内部电极层。每组可具有5000个或更少，例如4000个或更少，例如3000个或更少，例如2000个或更少，例如1500个或更少，例如1000个或更少，例如750个或更少，例如500个或更少，例如400个或更少，例如300个或更少，例如250个或更少，例如200个或更少，例如175个或更少，例如150个或更少的内部电极层。而且，整个电容器可以包括上述数量的电极层。
内部电极层具有顶边缘和与顶边缘相背的底边缘。内部电极层还具有在顶边缘和底边缘之间延伸的两个侧边缘或横向边缘。在一个实施例中，侧边缘、顶边缘和底边缘限定了内部电极层的主体。
通常，在一个实施例中，顶边缘和底边缘可以具有相同的尺寸(例如，长度)。在另一个实施例中，顶边缘和底边缘可以具有不同的尺寸(例如，长度)。侧边缘可以具有相同的尺寸(例如，高度)。另外，在内部电极层的侧边缘在电容器的顶表面和底表面之间延伸时内部电极层的侧边缘的高度可以小于电容器的高度。换句话说，在一个实施例中，内部电极层可以形成电连接，例如直接电连接，其中内部电极层接触外部端子，仅外部端子在电容器的顶表面上，或外部端子在电容器的底表面上。
例如，每组交替的介电层和内部电极层包括与内部电极层交替布置的介电层。特别地，内部电极层包括第一内部电极层和第二内部电极层，所述第一内部电极层和第二内部电极层与位于每个内部电极层之间的介电层以相对且间隔开的关系交错。在一个实施例中，第一内部电极层电接触第一外部端子，而第二内部电极层电接触第二外部端子。例如，相应组的第一内部电极层可以电接触电容器的顶表面上的外部端子，而相应组的第二内部电极层可以电接触电容器的底表面上的外部端子。
相应组的每个内部电极可以基本对准。例如，在一个实施例中，第一内部电极层的至少一个侧边缘可以与第二内部电极层的至少一个侧边缘基本对准。在另一实施例中，第一内部电极层的至少一个横向边缘与相应的外部端子的电接触点可以与第二内部电极层的至少一个横向边缘与相反的外部端子的电接触点基本对准。在一个实施例中，第一内部电极层的两个横向边缘与相应的外部端子的电接触点可以基本对准于第二内部电极层的两个横向边缘与相反的外部端子的电接触点。
“基本对准”是指，基于与耦合电容器的侧边缘相距的距离，第一内部电极层的侧边缘或接触点在第二内电极层的侧边缘或接触点的+/-10％之内，例如+/-5％之内，例如+/-4％之内，例如+/-3％之内，例如+/-2％之内，例如+/-1％之内，例如+/-0.5％之内。
通常，一组的内部电极层可以不与另一组的内部电极层重叠。但是，通常，给定组内的内部电极层可以重叠。例如，这些内部电极层可以至少部分重叠。在一实施例中，内部电极层仅部分重叠。作为示例，相应组内的第一内部电极层和第二内部电极层可以至少部分地重叠。特别地，一个内部电极层的顶部边缘与另一内部电极层的底部边缘重叠。在第一内部电极层包括与电容器的顶表面上的外部端子接触的顶部边缘并且第二内部电极层包括与电容器的底表面上的外部端子接触的底部边缘的情况下，第一内部电极层的底部边缘和第二内部电极层的顶部边缘重叠。此外，基于由内部电极层的横向边缘以及电容器的顶表面和底表面限定的面积，第一内部电极层和第二内部电极层的重叠可以为至少10％或更大，例如25％或更大，例如35％或更大，例如50％或更大，例如60％或更大，例如70％或更大，例如80％或更大。可替代地，该百分比可以基于内部电极层的面积。
类似地，至少两组交替的介电层和内部电极层在纵向方向上(即，在横跨电容器的长度以及内部电极层和介电层的主表面的方向上)间隔开。为了清楚起见，将横向方向(即，横跨内部电极层和介电层的厚度的方向)定义为电容器的宽度，该宽度由电容器中的层数决定。
在给定组或列中的内部电极层之间的距离和间隔可以被特别设计以确保端子的引导形成。给定列中的内部电极层之间的这种距离可以是大约10微米或更小，例如大约8微米或更小，例如从大约2微米到大约8微米。然而，应当理解，这种距离可以不必受到限制。
此外，相邻列状电极堆叠结构之间的距离可以比给定列中相邻内部电极层之间的距离大至少两倍，但不限于此，以确保不同的端子不会一起延伸。在一些实施例中，暴露的金属化的相邻列状堆叠结构之间的距离是特定堆叠结构中的相邻暴露电极接片之间的距离的大约四倍。然而，该距离可以根据期望的电容性能和电路板配置而变化。
另外，如本文所述，外部端子具有一定的节距。就这一点而言，第一组和第二组的内部电极层的相应底部边缘和相应顶部边缘可以具有相同或相似的节距。另外，内部电极层的宽度，特别是在电接触点处的宽度，可以与外部端子的宽度相同。在另一实施例中，内部电极层的宽度，例如在电接触点处或沿横向尺寸的其他地方，可以小于外部端子的宽度。
另外，内部电极层可以在给定方向上对称和/或对称地定位在电容器内。例如，内部电极层可以关于穿过内部电极层的主体的中心的竖直线(即，从内部电极层的顶部边缘的中心延伸到底部边缘的中心的线)对称。另外，第一组和第二组的内部电极可以对称地定位在电容器内，使得它们关于穿过电容器的主体中心的竖直线(即，从顶表面延伸到底表面的线)对称。
本发明的电容器还包括在顶表面和底表面上的外部端子。在一特定实施例中，外部端子可以不存在于电容器的侧表面上。
外部端子包括至少一个第一极性端子和至少一个第二相反极性端子。电容器可在电容器的顶表面上包括至少一个、例如至少两个、例如至少四个、例如至少六个、例如至少八个第一极性端子和/或第二相反极性端子。另外，电容器可以在电容器的底表面上包括上述数量的端子。
电容器可以包括在电容器的顶表面和电容器的底表面上的相同数量的第一极性端子和/或第二极性端子。第一极性端子的数量可以等于电容器的顶表面上的第二相反极性端子的数量。第一极性端子的数量可以等于电容器的底表面上的第二相反极性端子的数量。存在于电容器的顶表面上的端子的总数可以等于存在于电容器的底表面上的端子的总数。存在于电容器的顶表面和底表面上的第一极性端子的总数可以等于存在于电容器的顶表面和底表面上的第二相反极性端子的总数。
通常，位于电容器的顶表面和底表面上的极性端子可以不交叉。就这一点而言，顶表面和底表面上的对应极性端子可以不偏移端子位置，而是可以直接定位在相背的顶表面或底表面上的另一极性端子的上方或下方。换句话说，对应于特定组交替的介电层和内部电极层的对应极性端子可以基本对准。基本对准是指相对于顶表面上的极性端子的一个横向边缘的电容器的侧表面的偏移为相对于底表面上的对应极性端子的横向边缘的偏移的+/-10％之内，例如在+/-5％之内，例如在+/-4％之后，例如在+/-3％之内，例如在+/-2％之内，例如在+/-1％之内，例如在+/-0.5％之内。然而，在一个实施例中，外部端子可以是交叉的。
根据图1A-1C所示的实施例，可以进一步描述本发明的电容器。
图1A示出了2乘1配置的电容器10。即，电容器包括沿着顶表面和底表面的一个尺度的两个端子。就这一点而言，电容器10包括在顶表面上的总共两个外部端子12、14和在底表面上的两个对应的外部端子(未示出)，其中顶表面上的外部端子对应于底表面上的外部端子。
如图1C所示，图1A的电容器10包括外部端子12、14以及两组交替的介电层和内部电极层110。如图1B和1C所示，每组交替的介电层和内部电极层110包括交替布置的内部电极层105、115和介电层(未示出)。
通常，内部电极层105延伸到电容器的顶表面，内部电极层115延伸到电容器的底表面。延伸部有助于形成外部端子。在这方面，内部电极层可以暴露在电容器的顶表面和底表面上，并允许内部电极层的主体与外部端子之间的连接。例如，内部电极层105、115延伸到介电层的边缘并允许形成外部端子。
内部电极层105、115的横向边缘或侧边缘可以在竖直方向上对准。即，第一内部电极层105的横向边缘可以与第二内部电极层115的横向边缘对准。在一实施例中，两个横向边缘可以对齐。在另一实施例中，第一内部电极层105与外部端子的接触点可以与第二内部电极层115与外部端子的接触点对准。
另外，图1A的电容器10包括在顶表面上的至少一个第一极性端子以及至少一个第二相反极性的端子。尽管未示出，但是底表面至少包括第一极性端子和第二相反端子。
如图1A-1C所示，电容器在每个表面上包含两个外部端子，以及两组交替的介电层和内部电极层。然而，如上所述，本发明不受外部端子的数量和/或交替的介电层和内部电极层的组的数量的限制。而且，图1B对于每组交替的介电层和内部电极层仅采用十一个内部层。然而，应该理解，本发明对于每组可以包括任何数量的内部电极层，并且不必受到限制。
通常，本发明提供了一种具有独特构造的电容器，该电容器具有各种优点和优点。在这方面，应当理解，构成电容器所采用的材料可以不受限制，并且可以是本领域通常采用的任何材料，并且可以使用本领域通常采用的任何方法来形成。
通常，介电层通常由具有相对高介电常数(K)的材料形成，例如，约10至约40000，在一些实施例中为约50至约30000，并且在一些实施例中为约100至约20000。
就这一点而言，介电材料可以是陶瓷。可以以多种形式提供陶瓷，例如晶片(例如，预烧制的)或在设备本身内部共烧制的介电材料。
高介电材料类型的特定示例包括例如NPO(COG)(最大至约100)，X7R(从约3000到约7000)，X7S，Z5U和/或Y5V材料。应当理解，上述材料通过它们的行业接受的定义来描述，其中一些是由电子工业联盟(EIA)建立的标准分类，因此本领域的普通技术人员应该认识到。例如，这种材料可以包括陶瓷。这样的材料可以包括钙钛矿，例如钛酸钡和相关的固溶体(例如，钛酸锶钡，钛酸钡钙，钛酸钡锆，钛酸锆锶钡，钛酸钡钙锆等)，钛酸铅和相关固溶体(例如，钛酸锆铅，钛酸锆镧铅)，钛酸铋钠等。在一个特定的实施方案中，例如，可以使用BaxSr1-xTiO3式的钛酸锶钡(“BSTO”)，其中x为0至1，在一些实施方案中为约0.15至约0.65，在一些实施方案中为约0.25至约0.6。其他合适的钙钛矿可以包括例如BaxCa1-xTiO3，其中x为约0.2至约0.8，并且在一些实施方式中，为约0.4至约0.6，PbxZr1-xTiO3(“PZT”)，其中x为约0.05至约0.4，钛酸铅镧锆(“PLZT”)，钛酸铅(PbTiO3)，钛酸钡钙锆(BaCaZrTiO3)，硝酸钠(NaNO3)，KNbO3，LiNbO3，LiTaO3，PbNb2O6，KSr(NbO3)和NaBa2(NbO3)5KHb2PO4。其他复杂的钙钛矿可以包括A[B11/3B22/3]O3材料，其中A为BaxSr1-x(x可以为0到1的值)；B1是MgyZn1-y(y可以是0到1的值)；B2是TazNb1-z(z可以是0到1的值)。在一个特定实施例中，介电层可以包括钛酸盐。
内部电极层可以由本领域中已知的多种不同金属中的任何一种形成。内部电极层可以由诸如导电金属的金属制成。这些材料可以包括贵金属(例如，银，金，钯，铂等)，普通金属(例如，铜，锡，镍，铬，钛，钨等)等等，以及其各种组合。溅射的钛/钨(Ti/W)合金以及相应的铬、镍和金的溅射层也是合适的。在一特定实施例中，内部电极层可包含镍或其合金。
外部端子可以由本领域中已知的多种不同金属中的任何一种形成。外部端子可以由诸如导电金属的金属制成。这些材料可以包括贵金属(例如，银，金，钯，铂等)，普通金属(例如，铜，锡，镍，铬，钛，钨等)等等，以及其各种组合。在一特定实施例中，外部端子可包含铜或其合金。
可以使用本领域中通常已知的任何方法来形成外部端子。可以使用诸如溅射、涂漆、印刷、化学镀或精制铜终止(FCT)、电镀、等离子体沉积、推进剂喷雾/空气刷等技术来形成外部端子。
外部端子可以形成为使得外部端子是金属的薄膜镀层。这种薄膜镀层可以通过在内部电极层的暴露部分上沉积诸如导电金属的导电材料来形成。例如，内部电极层的前边缘可以被暴露，使得其可以允许形成镀覆的终端。
外部端子的平均厚度可以为约50μm或更小，例如约40μm或更小，例如约30μm或更小，例如约25μm或更小，例如约20μm或更小，至约5μm或更大，例如约10μm或更大，例如约15μm或更大。例如，外部端子的平均厚度可以为大约5μm至大约50μm，例如大约10μm至大约40μm，例如大约15μm至大约30μm，例如大约15μm至大约25微米。
通常，外部端子可以包括镀覆端子。例如，外部端子可以包括电镀端子，非电镀端子或它们的组合。例如，可以通过电镀形成电镀端子。可以经由非电镀形成非电镀端子。
当多层构成外部端子时，外部端子可以包括电镀端子和非电镀端子。例如，可以首先采用非电镀来沉积材料的初始层。然后，可以将镀覆技术切换到电化学镀覆系统，该系统可以允许更快的材料堆积。
当通过任何一种镀覆方法形成镀覆端子时，从电容器的主体暴露的内部电极层的前边缘经受镀覆溶液。在一个实施例中，通过经受，可以将电容器浸入镀覆溶液中。
镀覆溶液包含导电材料，例如导电金属，其被采用以形成镀覆端子。这样的导电材料可以是任何前述材料或本领域中通常已知的任何材料。例如，镀覆溶液可以是氨基磺酸镍浴液或其他镍溶液，使得镀层和外部端子包含镍。替代地，镀覆溶液可以是铜酸浴液或其他合适的铜溶液，使得镀覆层和外部端子包含铜。
另外，应当理解，镀覆溶液可以包含本领域通常已知的其他添加剂。例如，添加剂可包括可有助于镀覆过程的其他有机添加剂和介质。另外，可以使用添加剂以便在期望的pH下使用镀覆溶液。在一实施例中，可在溶液中采用降低电阻的添加剂，以辅助完全的镀覆覆盖以及将镀覆材料粘结到电容器和内部电极层的暴露前边缘。
可以将电容器暴露、浸没或浸入镀覆溶液中一段预定的时间。这样的暴露时间没有必要限制，而可以是足够的时间以允许足够的镀覆材料沉积以形成镀覆端子。在这方面，时间应足以允许在一组交替的介电层和内部电极内的相应内部电极层的给定极性的内部电极层的期望的暴露相邻前边缘之间形成连续连接。
通常，电镀和非电镀之间的区别在于电镀采用电偏压，例如通过使用外部电源。电镀液通常可以承受高电流密度范围，例如10至15安培/英尺2(额定9.4伏)。可以利用需要形成镀敷端子的电容器的负极连接和在同一镀覆溶液中的固体材料(例如，Cu镀覆溶液中的Cu)的正极连接形成连接。即，电容器被偏置到与镀覆溶液相反的极性。
使用这种方法，电镀液的导电材料被吸附到内部电极层的暴露的前边缘的金属上。
在将电容器浸没或经受镀覆溶液之前，可以采用各种预处理步骤。可以出于多种目的进行这样的步骤，包括催化、加速和/或改善镀覆材料对内部电极层的前边缘的附着。
另外，在镀覆或任何其他预处理步骤之前，可以采用初始清洁步骤。可以采用该步骤去除在内部电极层的暴露边缘上形成的任何氧化物堆积。当内部电极或其他导电元件由镍形成时，这一清洁步骤可能特别有助于协助去除氧化镍的任何堆积。组件清洁可通过完全浸入预清洁浴中进行，例如包括酸清洁剂的浴。在一实施例中，暴露可以持续预定时间，例如大约10分钟。替代地，清洁也可以通过化学抛光或研磨步骤来进行。
另外，可以进行活化内部电极层的暴露的金属前边缘的步骤，以促进导电材料的沉积。可以通过浸入钯盐、光图案化钯有机金属前体(通过掩模或激光)、丝网印刷或喷墨沉积的钯化合物或电泳钯沉积来实现活化。应当理解，目前仅公开了基于钯的活化作为活化溶液的实例，该活化溶液通常与由镍或其合金形成的暴露的接片部分的活化很好地协同工作。但是，应当理解，也可以使用其他活化解决方案。
另外，代替上述活化步骤或在其之外，当形成电容器的内部电极层时，可以将活化掺杂剂引入导电材料中。例如，当内部电极层包括镍并且活化掺杂剂包括钯时，可以将钯掺杂剂引入形成内部电极层的镍墨或组合物中。这样做可以消除钯活化步骤。应当进一步理解的是，上述某些活化方法，例如有机金属前驱体，自身也适合于玻璃形成剂的共沉积，以增加与电容器的一般陶瓷体的附着。当如上所述采取活化步骤时，在终止镀覆之前和之后，活化剂材料的痕迹可能经常保留在暴露的导电部分处。
另外，也可以采用在镀覆之后的后处理步骤。可以出于多种目的进行这样的步骤，包括增强和/或改善材料的附着。例如，可以在执行镀覆步骤之后采用加热(或退火)步骤。可以通过烘烤、激光照射、紫外线照射、微波照射、电弧焊等进行这种加热。
如本文所指示，外部端子包括至少一个镀层。在一实施例中，外部端子可仅包括一个镀层。然而，应当理解，外部端子可以包括多个镀层。例如，外部端子可以包括第一镀层和第二镀层。另外，外部端子还可包括第三镀层。这些镀层的材料可以是前述的并且在本领域中通常已知的任何材料。
例如，一个镀层，例如第一镀层，可以包括铜或其合金。另一镀层，例如第二镀层，可以包含镍或其合金。另一镀层，例如第三镀层，可以包括锡、铅、金或诸如合金的组合。替代地，初始镀层可以包括镍，随后镀锡或金的层。在另一实施例中，可以形成初始的铜镀层，然后形成镍层。
在一个实施例中，初始或第一镀层可以是导电金属(例如，铜)。然后，可以用第二层覆盖该区域，该第二层包含用于密封的电阻聚合物材料。然后，可以对该区域进行抛光以选择性地去除电阻性聚合材料，然后再次镀覆包含导电金属材料(例如，铜)的第三层。
初始镀层上方的上述第二层可以对应于焊料阻挡层，例如镍焊料阻挡层。在一些实施例中，可以通过在初始的非电镀或电镀层(例如，镀铜)的顶部上电镀附加的金属(例如，镍)层来形成前述层。用于上述焊料阻挡层的其他示例性材料包括镍-磷、金和银。在一些实施例中，上述阻焊层上的第三层可以对应于导电层，例如镀镍、镍/铬、银、钯、锡、铅/锡或其他合适的镀焊料。
另外，可以形成金属镀层，然后进行电镀步骤，以在这种金属镀层上提供电阻合金或更高电阻的金属合金涂层，例如，非电镀Ni-P合金。然而，应当理解，可以包括任何金属涂层，如本领域普通技术人员从本文的全部公开内容中可以理解的。
应当理解，任何前述步骤都可以作为批量工艺发生，例如滚镀、流化床镀覆和/或流通式镀覆终止过程(termination process)，所有这些都是本领域公知的。这样的批量处理使多个组件能够被立即处理，从而提供有效而快捷的终止过程。相对于传统的终止方法，例如印刷需要单独组件处理的厚膜终止，这是一个特别的优势。
如本文所述，外部端子的形成通常由内部电极层的暴露的前边缘的位置引导。因此这种现象可以称为“自决”，因为外部镀覆端子的形成由电容器上选定的外围位置处的内部电极层的暴露导电金属的配置决定。
在Ritter等人的第7,177,137号和Ritter等人的第7,463,474号美国专利中描述了用于形成薄膜镀覆端子的上述技术的其他方面，其出于所有目的通过引用并入本文。应当理解，用于形成电容器端子的附加技术也可以在本技术的范围内。示例性替代包括但不限于通过镀覆、磁性、掩蔽、电泳/静电、溅射、真空沉积、印刷或用于形成厚膜或薄膜导电层的其他技术来形成端子。
本发明的耦合电容器可用于许多应用中。例如，它们可用于需要高速接口(例如，高速差分接口)的各种应用中。这些应用程序可以包括采用SerDes(即，串行器/解串器)功能或架构的应用程序。这些还可以包括采用PCIE(即PCI Express)和/或QPI(即Quick PathInterconnect)功能或架构的应用程序。这些应用程序可以包括各种通信设备。例如，它们可以包括以太网系统，例如千兆以太网系统，无线网络路由器，光纤通信系统和存储设备。
在不脱离本发明的精神和范围的情况下，本领域的普通技术人员可以实践本发明的这些和其他修改和变化。另外，应当理解，各个实施例的方面可以全部或部分互换。此外，本领域普通技术人员将理解，前述描述仅是示例性的，并且无意于限制在所附权利要求中进一步描述的本发明。

Claims (38)

1.一种表面安装的耦合电容器，包括：
主体，其包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层，
每组交替的介电层和内部电极层包含第一内部电极层和第二内部电极层，
每个内部电极层包括顶部边缘、与顶部边缘相背的底部边缘、以及在顶部边缘和底部边缘之间延伸的两个侧边缘，它们限定内部电极层的主体，
外部端子，其电连接到内部电极层，其中，外部端子形成在耦合电容器的顶表面和与耦合电容器的顶表面相背的耦合电容器的底表面上，
其中，电容器呈现0.25dB或更小的插入损耗。
2.根据权利要求1所述的多层耦合电容器，其中，插入损耗为0.1dB或更小。
3.根据权利要求1所述的多层耦合电容器，其中，阻抗差为100Ω±25％。
4.根据权利要求1所述的多层耦合电容器，其中，电容器提供100Ω±5％的阻抗差。
5.根据权利要求1所述的多层耦合电容器，其中，电容值为1皮法至1微法。
6.根据权利要求1所述的多层耦合电容器，其中，第一内部电极层或第二内部电极层中的至少一个电接触耦合电容器的顶表面上的外部端子，并且另一内部电极层电接触与耦合电容器的顶表面相背的耦合电容器的底表面上的外部端子。
7.根据权利要求1所述的多层耦合电容器，其中，第一内部电极层的至少一个横向边缘与第二内部电极层的至少一个横向边缘基本对准。
8.根据权利要求1所述的多层耦合电容器，其中，第一内部电极层的两个横向边缘与第二内部电极层的两个横向边缘基本对准。
9.根据权利要求1所述的多层耦合电容器，其中，介电层包括陶瓷。
10.根据权利要求9所述的多层耦合电容器，其中，陶瓷包括钛酸盐。
11.根据权利要求1所述的多层耦合电容器，其中，内部电极层包括导电金属。
12.根据权利要求11所述的多层耦合电容器，其中，导电金属包括银、金、钯、铂、铜、锡、铬、钛、钨或其组合或合金。
13.根据权利要求11所述的多层耦合电容器，其中，导电金属包括镍或其合金。
14.根据权利要求1所述的多层耦合电容器，其中，外部端子是电镀层。
15.根据权利要求1所述的多层耦合电容器，其中，外部端子是无电镀层。
16.根据权利要求1所述的多层耦合电容器，其中，外部端子包括导电金属。
17.根据权利要求16所述的多层耦合电容器，其中，导电金属包括银、金、钯、铂、锡、镍、铬、钛、钨或其组合或合金。
18.根据权利要求16所述的多层耦合电容器，其中，导电金属包括铜或其合金。
19.一种电路板，包括权利要求1所述的耦合电容器。
20.一种通信设备，包括权利要求1所述的耦合电容器。
21.根据权利要求20所述的通信设备，其中，该设备包括以太网系统、无线网络路由器、光纤通信系统、存储设备。
22.一种电路板，包括：
表面安装的耦合电容器，其包括主体，该主体包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层，该耦合电容器还包括位于耦合电容器顶表面以及与耦合电容器的顶表面相背的耦合电容器底表面上的外部端子，
其中，耦合电容器顶表面或与顶表面相背的底表面上的外部端子电连接至电路板的表面。
23.根据权利要求22所述的电路板，其中，电路板还包括集成电路封装。
24.根据权利要求23所述的电路板，其中，耦合电容器沿竖直方向定位在电路板和集成电路封装之间，使得电路板、耦合电容器和集成电路封装以堆叠布置结构呈现。
25.根据权利要求23所述的电路板，其中，耦合电容器直接连接至电路板和集成电路封装。
26.根据权利要求22所述的电路板，其中，耦合电容器由电路板上的球栅阵列围绕。
27.根据权利要求22所述的电路板，其中，耦合电容器包括：
主体，其包含第一组交替的介电层和内部电极层以及第二组交替的介电层和内部电极层，
每组交替的介电层和内部电极层包含第一内部电极层和第二内部电极层，
每个内部电极层包括顶部边缘、与顶部边缘相背的底部边缘、以及在顶部边缘和底部边缘之间延伸的两个侧边缘，其限定内部电极层的主体。
28.根据权利要求27所述的电路板，其中，第一内部电极层或第二内部电极层中的至少一个电接触耦合电容器的顶表面上的外部端子，并且另一内部电极层电接触与耦合电容器的顶表面相背的耦合电容器的底表面上的外部端子。
29.根据权利要求27所述的电路板，其中，所述第一组中的第一内部电极层与所述第二组中的第二内部电极层之间的节距与耦合电容器顶表面上或与耦合电容器的顶表面相背的耦合电容器的底表面上的外部端子的节距相同。
30.根据权利要求29所述的电路板，其中，所述节距为0.5mm至1.2mm的范围。
31.根据权利要求27所述的电路板，其中，第一内部电极层和第二内部电极层以相对的关系交叉，并且介电层位于第一内部电极层和第二内部电极层之间。
32.根据权利要求22所述的电路板，其中，电容器提供100Ω±25％的阻抗差。
33.根据权利要求22所述的电路板，其中，电容器提供100Ω±5％的阻抗差。
34.根据权利要求22所述的电路板，其中，插入损耗为0.25dB或更小。
35.根据权利要求22所述的电路板，其中，插入损耗为0.1dB或更小。
36.根据权利要求22所述的电路板，其中，电容值为1皮法至1微法。
37.一种通信设备，包括权利要求22所述的电路板。
38.根据权利要求37所述的通信设备，其中，该设备包括以太网系统、无线网络路由器、光纤通信系统、存储设备。
CN202211547871.6A 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板 Pending CN116072429A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762526744P 2017-06-29 2017-06-29
US62/526,744 2017-06-29
CN201880043212.4A CN110800076B (zh) 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板
PCT/US2018/039037 WO2019005616A1 (en) 2017-06-29 2018-06-22 MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880043212.4A Division CN110800076B (zh) 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板

Publications (1)

Publication Number Publication Date
CN116072429A true CN116072429A (zh) 2023-05-05

Family

ID=64738325

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211547871.6A Pending CN116072429A (zh) 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板
CN201880043212.4A Active CN110800076B (zh) 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880043212.4A Active CN110800076B (zh) 2017-06-29 2018-06-22 表面安装的多层耦合电容器和包含该电容器的电路板

Country Status (9)

Country Link
US (2) US10672563B2 (zh)
EP (1) EP3646356A4 (zh)
JP (2) JP2020526041A (zh)
KR (1) KR20200014358A (zh)
CN (2) CN116072429A (zh)
IL (1) IL271711A (zh)
PH (1) PH12019502806A1 (zh)
SG (1) SG11201910935YA (zh)
WO (1) WO2019005616A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018213293A1 (en) 2017-05-15 2018-11-22 Avx Corporation Multilayer capacitor and circuit board containing the same
US11373809B2 (en) 2019-02-13 2022-06-28 KYOCERA AVX Components Corporation Multilayer ceramic capacitor including conductive vias
EP3866573A1 (en) 2020-02-14 2021-08-18 Veoneer Sweden AB Capacitor support for mounting in a housing for a printed circuit board
EP3982384B1 (en) 2020-10-06 2023-07-26 Veoneer Passive Co. AB Electronic control unit
EP4102942A1 (en) 2021-06-09 2022-12-14 Veoneer Sweden AB Backup power mounting structure, electronic control unit (ecu) and method for manufacturing a backup power mounting structure
WO2023129588A1 (en) * 2021-12-30 2023-07-06 KYOCERA AVX Components Corporation Surface mount multilayer ceramic capacitor

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JPH0935998A (ja) * 1995-07-21 1997-02-07 Matsushita Electric Ind Co Ltd 積層貫通コンデンサー
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3489728B2 (ja) 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6816356B2 (en) * 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
JP2004128219A (ja) * 2002-10-02 2004-04-22 Shinko Electric Ind Co Ltd 付加機能を有する半導体装置及びその製造方法
US6898070B2 (en) * 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US20040125580A1 (en) 2002-12-31 2004-07-01 Intel Corporation Mounting capacitors under ball grid array
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
JP3988651B2 (ja) * 2003-01-31 2007-10-10 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
KR100691146B1 (ko) * 2004-12-24 2007-03-09 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판
CN1993783B (zh) 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
JP4650007B2 (ja) * 2005-02-01 2011-03-16 株式会社村田製作所 積層コンデンサ
US20070035014A1 (en) * 2005-08-15 2007-02-15 Fung Patrick Y C Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA)
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7292429B2 (en) 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2007220751A (ja) * 2006-02-14 2007-08-30 Tdk Corp セラミックコンデンサの実装構造及びセラミックコンデンサ
JP4896642B2 (ja) 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
US7545623B2 (en) * 2006-11-27 2009-06-09 Kemet Electronics Corporation Interposer decoupling array having reduced electrical shorts
US7633739B2 (en) 2007-05-24 2009-12-15 Daniel Devoe Stacked multilayer capacitor
JP2009194096A (ja) * 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP4957737B2 (ja) * 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP5448393B2 (ja) * 2008-08-27 2014-03-19 京セラ株式会社 積層型半導体パッケージおよび積層型半導体装置
WO2011041801A2 (en) * 2009-10-02 2011-04-07 Transtector Systems, Inc. Rf coaxial surge protectors with non-linear protection devices
US8267718B2 (en) * 2010-04-07 2012-09-18 Panduit Corp. High data rate electrical connector and cable assembly
CN103035406A (zh) * 2011-10-04 2013-04-10 三星电机株式会社 多层电容器及其制造方法
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
KR20140038871A (ko) 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101514532B1 (ko) * 2013-07-22 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
US9627142B2 (en) 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
KR101548814B1 (ko) * 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9330849B2 (en) 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150294791A1 (en) * 2014-04-14 2015-10-15 Qualcomm Incorporated Ceramic interposer capacitor
KR101630040B1 (ko) * 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
KR102016485B1 (ko) 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5994958B2 (ja) * 2014-09-30 2016-09-21 株式会社村田製作所 半導体パッケージおよびその実装構造
US9847173B2 (en) * 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
WO2018213293A1 (en) 2017-05-15 2018-11-22 Avx Corporation Multilayer capacitor and circuit board containing the same

Also Published As

Publication number Publication date
KR20200014358A (ko) 2020-02-10
SG11201910935YA (en) 2020-01-30
PH12019502806A1 (en) 2020-10-19
WO2019005616A1 (en) 2019-01-03
US10672563B2 (en) 2020-06-02
US20200303127A1 (en) 2020-09-24
JP2020526041A (ja) 2020-08-27
CN110800076B (zh) 2022-12-20
US20190006104A1 (en) 2019-01-03
US11139115B2 (en) 2021-10-05
EP3646356A1 (en) 2020-05-06
IL271711A (en) 2020-02-27
CN110800076A (zh) 2020-02-14
EP3646356A4 (en) 2021-12-22
JP2023100905A (ja) 2023-07-19

Similar Documents

Publication Publication Date Title
CN110800076B (zh) 表面安装的多层耦合电容器和包含该电容器的电路板
CN111886663B (zh) 具有超宽带性能的多层陶瓷电容器
US20220392705A1 (en) Multilayer Capacitor and Circuit Board Containing the Same
US20220328248A1 (en) Multilayer Ceramic Capacitor Including Conductive Vias
JP7410356B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20230019800A1 (en) Multilayer Ceramic Capacitor
US20240145172A1 (en) Multilayer Capacitor
US20240145169A1 (en) Multilayer Capacitor
WO2023129588A1 (en) Surface mount multilayer ceramic capacitor
JP2024525093A (ja) 多層セラミックコンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40086481

Country of ref document: HK