JPH07335473A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JPH07335473A JPH07335473A JP15265894A JP15265894A JPH07335473A JP H07335473 A JPH07335473 A JP H07335473A JP 15265894 A JP15265894 A JP 15265894A JP 15265894 A JP15265894 A JP 15265894A JP H07335473 A JPH07335473 A JP H07335473A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ceramic
- layer
- layers
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 外部電極などへのメッキ工程で、メッキ液が
内部に浸透することを抑制、防止して、絶縁抵抗などの
特性の劣化のない信頼性の高い積層セラミックコンデン
サを得る。 【構成】 セラミック層１を介して対向するように、複
数層の内部電極２を誘電体セラミック中に配設してなる
積層素子３に、内部電極２と導通する外部電極４を配設
することにより形成された積層セラミックコンデンサ
の、外層用セラミック層１ａ，１ｂに、静電容量の形成
に寄与しない電極（ダミー電極）５ａ，５ｂを配設す
る。
内部に浸透することを抑制、防止して、絶縁抵抗などの
特性の劣化のない信頼性の高い積層セラミックコンデン
サを得る。 【構成】 セラミック層１を介して対向するように、複
数層の内部電極２を誘電体セラミック中に配設してなる
積層素子３に、内部電極２と導通する外部電極４を配設
することにより形成された積層セラミックコンデンサ
の、外層用セラミック層１ａ，１ｂに、静電容量の形成
に寄与しない電極（ダミー電極）５ａ，５ｂを配設す
る。
Description
【０００１】
【産業上の利用分野】この発明は、セラミック中に内部
電極が配設された構造を有する積層セラミックコンデン
サに関する。
電極が配設された構造を有する積層セラミックコンデン
サに関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】図３
は、従来の積層セラミックコンデンサの一例を示す断面
図である。この積層セラミックコンデンサは、セラミッ
ク層（誘電体セラミック層）５１と内部電極５２が交互
に積層された積層素子５３の両端側に外部電極５４を配
設することにより形成されており、外部電極５４は、一
層おきに積層素子５３の逆側の端面に引き出された内部
電極５２と導通している。
は、従来の積層セラミックコンデンサの一例を示す断面
図である。この積層セラミックコンデンサは、セラミッ
ク層（誘電体セラミック層）５１と内部電極５２が交互
に積層された積層素子５３の両端側に外部電極５４を配
設することにより形成されており、外部電極５４は、一
層おきに積層素子５３の逆側の端面に引き出された内部
電極５２と導通している。
【０００３】ところで、上述のような構造を有する積層
セラミックコンデンサに関しては、小型化、大容量化が
進み、外層部（最上層または最下層の内部電極５２ａ，
５２ｂより外側のセラミック層（外層用セラミック層）
５１ａ，５１ｂの厚みＡを極力小さくし、かつ、静電容
量を取得するためのセラミック層５１の厚み（誘電体素
子厚）Ｂを１０μm以下とした積層セラミックコンデン
サが設計されるようになっている。
セラミックコンデンサに関しては、小型化、大容量化が
進み、外層部（最上層または最下層の内部電極５２ａ，
５２ｂより外側のセラミック層（外層用セラミック層）
５１ａ，５１ｂの厚みＡを極力小さくし、かつ、静電容
量を取得するためのセラミック層５１の厚み（誘電体素
子厚）Ｂを１０μm以下とした積層セラミックコンデン
サが設計されるようになっている。
【０００４】ところで、積層セラミックコンデンサにお
いては、外部電極５４の半田付け性の向上などを目的と
して、厚膜電極（外部電極）上にＮｉメッキ＋Ｓｎメッ
キあるいはＮｉメッキ＋半田メッキなどが施される場合
がある。
いては、外部電極５４の半田付け性の向上などを目的と
して、厚膜電極（外部電極）上にＮｉメッキ＋Ｓｎメッ
キあるいはＮｉメッキ＋半田メッキなどが施される場合
がある。
【０００５】そして、このメッキ工程で、メッキ液が外
層用セラミック層５１ａ，５１ｂから内部に浸透し、外
層用セラミック層５１ａ，５１ｂやセラミック層５１な
どを還元して耐電圧や絶縁抵抗の劣化を生じさせるとい
う問題点がある。
層用セラミック層５１ａ，５１ｂから内部に浸透し、外
層用セラミック層５１ａ，５１ｂやセラミック層５１な
どを還元して耐電圧や絶縁抵抗の劣化を生じさせるとい
う問題点がある。
【０００６】特に、外層用セラミック層５１ａ，５１ｂ
やセラミック層５１の厚み（誘電体素子厚）が小さくな
るほど耐電圧や絶縁抵抗の劣化を生じさせるおそれが大
きくなる。
やセラミック層５１の厚み（誘電体素子厚）が小さくな
るほど耐電圧や絶縁抵抗の劣化を生じさせるおそれが大
きくなる。
【０００７】さらに、積層セラミックコンデンサは、通
常、内部電極材料と誘電体セラミック材料を一体焼成す
る工程を経て製造されるため、例えば図４に示すよう
に、内部電極５２にボイド５５が形成される場合があ
る。
常、内部電極材料と誘電体セラミック材料を一体焼成す
る工程を経て製造されるため、例えば図４に示すよう
に、内部電極５２にボイド５５が形成される場合があ
る。
【０００８】このボイド５５は、内部電極材料中の凝集
物の燃焼や、誘電体セラミック材料（特に偏析物）と内
部電極材料との反応などによって生じるものであって、
耐電圧や絶縁抵抗の劣化の原因となる。
物の燃焼や、誘電体セラミック材料（特に偏析物）と内
部電極材料との反応などによって生じるものであって、
耐電圧や絶縁抵抗の劣化の原因となる。
【０００９】特に、外層用セラミック層５１ａ，５１ｂ
の厚みＡが１００μm以下で、しかも最上層や最下層の
内部電極５２ａ，５２ｂにボイド５５が存在しているよ
うな場合には、メッキ工程で、メッキ液が薄い外層用セ
ラミック層５１ａ，５１ｂから内部に浸透し、最上下層
の内部電極５２ａ，５２ｂのボイド５５が形成された部
分に達してその近傍のセラミック層５１などを還元させ
絶縁抵抗の劣化を生じさせるという問題点がある。
の厚みＡが１００μm以下で、しかも最上層や最下層の
内部電極５２ａ，５２ｂにボイド５５が存在しているよ
うな場合には、メッキ工程で、メッキ液が薄い外層用セ
ラミック層５１ａ，５１ｂから内部に浸透し、最上下層
の内部電極５２ａ，５２ｂのボイド５５が形成された部
分に達してその近傍のセラミック層５１などを還元させ
絶縁抵抗の劣化を生じさせるという問題点がある。
【００１０】この発明は、上記問題点を解決するもので
あり、メッキ工程において、メッキ液が外層用セラミッ
ク層から内部電極などにまで浸透することを抑制、防止
することが可能で、絶縁抵抗などの特性の劣化がなく信
頼性の高い積層セラミックコンデンサを提供することを
目的とする。
あり、メッキ工程において、メッキ液が外層用セラミッ
ク層から内部電極などにまで浸透することを抑制、防止
することが可能で、絶縁抵抗などの特性の劣化がなく信
頼性の高い積層セラミックコンデンサを提供することを
目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明の積層セラミックコンデンサは、セラミッ
ク層を介して対向するように、複数層の内部電極を誘電
体セラミック中に配設してなる積層素子に、前記内部電
極と導通する外部電極を配設することにより形成され
た、最上下層の内部電極より外側の外層用セラミック層
の厚みが１５０μm以下である積層セラミックコンデン
サにおいて、最上下層の内部電極より外側（上下側）の
外層用セラミック層の少なくとも一方に、静電容量の形
成に寄与しない電極を配設したことを特徴とする。
に、この発明の積層セラミックコンデンサは、セラミッ
ク層を介して対向するように、複数層の内部電極を誘電
体セラミック中に配設してなる積層素子に、前記内部電
極と導通する外部電極を配設することにより形成され
た、最上下層の内部電極より外側の外層用セラミック層
の厚みが１５０μm以下である積層セラミックコンデン
サにおいて、最上下層の内部電極より外側（上下側）の
外層用セラミック層の少なくとも一方に、静電容量の形
成に寄与しない電極を配設したことを特徴とする。
【００１２】また、この発明の積層セラミックコンデン
サは、最上層の内部電極の外側（上側）の外層用セラミ
ック層及び最下層の内部電極の外側（下側）の外層用セ
ラミック層の少なくとも一方に、前記最上下層の内部電
極と同じ極性となるダミー電極を配設したことを特徴と
する。
サは、最上層の内部電極の外側（上側）の外層用セラミ
ック層及び最下層の内部電極の外側（下側）の外層用セ
ラミック層の少なくとも一方に、前記最上下層の内部電
極と同じ極性となるダミー電極を配設したことを特徴と
する。
【００１３】さらに、この発明の積層セラミックコンデ
ンサは、最上下層の内部電極より外側（上下側）の外層
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設したことを特徴としている。
ンサは、最上下層の内部電極より外側（上下側）の外層
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設したことを特徴としている。
【００１４】
【作用】この発明の積層セラミックコンデンサにおいて
は、最上下層の内部電極より外側の外層用セラミック層
の少なくとも一方に配設された静電容量の形成に寄与し
ない電極（層）により、メッキ工程におけるメッキ液の
素子内部への浸透が抑制、防止される。なお、上記の電
極（層）は、静電容量の形成に寄与しない電極であるた
め、仮にメッキ工程でメッキ液が該電極（層）にまで浸
透しても製品である積層セラミックコンデンサの特性に
悪影響を与えることはない。
は、最上下層の内部電極より外側の外層用セラミック層
の少なくとも一方に配設された静電容量の形成に寄与し
ない電極（層）により、メッキ工程におけるメッキ液の
素子内部への浸透が抑制、防止される。なお、上記の電
極（層）は、静電容量の形成に寄与しない電極であるた
め、仮にメッキ工程でメッキ液が該電極（層）にまで浸
透しても製品である積層セラミックコンデンサの特性に
悪影響を与えることはない。
【００１５】なお、この発明は、最上下層の内部電極よ
り外側の外層用セラミック層の厚みが１５０μm以下、
さらには、１００μm以下であるような積層セラミック
コンデンサに適用した場合に特に有意義である。
り外側の外層用セラミック層の厚みが１５０μm以下、
さらには、１００μm以下であるような積層セラミック
コンデンサに適用した場合に特に有意義である。
【００１６】また、最上下層の内部電極の外側（上下
側）の外層用セラミック層の少なくとも一方に、最上層
または最下層の内部電極と同じ極性となるダミー電極を
配設することにより、最上下層の内部電極より外側の外
層用セラミック層の厚みが１５０μm以下であるような
積層セラミックコンデンサにおいても、メッキ工程でメ
ッキ液が内部に浸透することを抑制、防止して、絶縁抵
抗などの特性の劣化がなく信頼性の高い積層セラミック
コンデンサが得られるようになる。
側）の外層用セラミック層の少なくとも一方に、最上層
または最下層の内部電極と同じ極性となるダミー電極を
配設することにより、最上下層の内部電極より外側の外
層用セラミック層の厚みが１５０μm以下であるような
積層セラミックコンデンサにおいても、メッキ工程でメ
ッキ液が内部に浸透することを抑制、防止して、絶縁抵
抗などの特性の劣化がなく信頼性の高い積層セラミック
コンデンサが得られるようになる。
【００１７】また、最上下層の内部電極より外側の外層
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設することにより、最上下層の内部電
極より外側の外層用セラミック層の厚みが１５０μm以
下であるような積層セラミックコンデンサにおいても、
メッキ工程でメッキ液が内部に浸透することを抑制、防
止して、絶縁抵抗などの特性の劣化がなく信頼性の高い
積層セラミックコンデンサが得られるようになる。
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設することにより、最上下層の内部電
極より外側の外層用セラミック層の厚みが１５０μm以
下であるような積層セラミックコンデンサにおいても、
メッキ工程でメッキ液が内部に浸透することを抑制、防
止して、絶縁抵抗などの特性の劣化がなく信頼性の高い
積層セラミックコンデンサが得られるようになる。
【００１８】
【実施例】以下、この発明の実施例を図に基づいて説明
する。
する。
【００１９】以下の方法により、この発明の実施例にか
かる積層セラミックコンデンサを作製した。
かる積層セラミックコンデンサを作製した。
【００２０】まず、チタン酸バリウムを主成分とする
誘電体セラミック原料を用いてセラミックグリーンシー
トを作成する。 それから、得られたセラミックグリーンシート上に、
Ａｇ−Ｐｄを導電成分とする電極ペーストを印刷するこ
とにより内部電極を形成する。 ついで、内部電極の形成されたセラミックグリーンシ
ートを積層、圧着した後、切断し、焼成する。 次に、焼成された素子に外部電極を形成する。 それから、外部電極上にＮｉメッキ、及びＳｎメッキ
を施す。
誘電体セラミック原料を用いてセラミックグリーンシー
トを作成する。 それから、得られたセラミックグリーンシート上に、
Ａｇ−Ｐｄを導電成分とする電極ペーストを印刷するこ
とにより内部電極を形成する。 ついで、内部電極の形成されたセラミックグリーンシ
ートを積層、圧着した後、切断し、焼成する。 次に、焼成された素子に外部電極を形成する。 それから、外部電極上にＮｉメッキ、及びＳｎメッキ
を施す。
【００２１】図１は、上記の手順により作製された積層
セラミックコンデンサ（実施例１）の構造を示す断面図
である。
セラミックコンデンサ（実施例１）の構造を示す断面図
である。
【００２２】この積層セラミックコンデンサは、セラミ
ック層（誘電体セラミック層）１と内部電極２が交互に
積層された積層素子３の両端側に外部電極４を配設する
ことにより形成されており、外部電極４は、一層おきに
積層素子３の逆側の端面に引き出された内部電極２と導
通している。
ック層（誘電体セラミック層）１と内部電極２が交互に
積層された積層素子３の両端側に外部電極４を配設する
ことにより形成されており、外部電極４は、一層おきに
積層素子３の逆側の端面に引き出された内部電極２と導
通している。
【００２３】そして、この実施例の積層セラミックコン
デンサにおいては、最上層の内部電極２ａの外側（上
側）の外層用セラミック層１ａに、最上層の内部電極２
ａと同じ極性で同じ電位となるダミー電極５ａが配設さ
れているとともに、最下層の内部電極２ｂの外側（下
側）の外層用セラミック層１ｂに、最下層の内部電極２
ｂと同じ極性、同じ電位となるダミー電極５ｂが配設さ
れている。
デンサにおいては、最上層の内部電極２ａの外側（上
側）の外層用セラミック層１ａに、最上層の内部電極２
ａと同じ極性で同じ電位となるダミー電極５ａが配設さ
れているとともに、最下層の内部電極２ｂの外側（下
側）の外層用セラミック層１ｂに、最下層の内部電極２
ｂと同じ極性、同じ電位となるダミー電極５ｂが配設さ
れている。
【００２４】なお、この実施例１の積層セラミックコン
デンサにおいて、外層用セラミック層１ａ，１ｂの厚み
は１００μmであり、ダミー電極５ａ，５ｂは、外層用
セラミック層１ａ，１ｂの厚み方向の略中央部分に配設
されている。
デンサにおいて、外層用セラミック層１ａ，１ｂの厚み
は１００μmであり、ダミー電極５ａ，５ｂは、外層用
セラミック層１ａ，１ｂの厚み方向の略中央部分に配設
されている。
【００２５】また、図２は、上記の手順により作製され
たこの発明の他の実施例にかかる積層セラミックコンデ
ンサ（実施例２）の構造を示す断面図である。
たこの発明の他の実施例にかかる積層セラミックコンデ
ンサ（実施例２）の構造を示す断面図である。
【００２６】この積層セラミックコンデンサは、セラミ
ック層（誘電体セラミック層）１と内部電極２が交互に
積層された積層素子３の両端側に外部電極４を配設する
ことにより形成されており、外部電極４は、一層おきに
積層素子３の逆側の端面に引き出された内部電極２と導
通している。
ック層（誘電体セラミック層）１と内部電極２が交互に
積層された積層素子３の両端側に外部電極４を配設する
ことにより形成されており、外部電極４は、一層おきに
積層素子３の逆側の端面に引き出された内部電極２と導
通している。
【００２７】そして、この積層セラミックコンデンサに
おいては、最上下層の内部電極２ａ，２ｂより外側の外
層用セラミック層１ａ，１ｂに、外部電極４と導通しな
い浮遊電極６ａ，６ｂが配設されている。
おいては、最上下層の内部電極２ａ，２ｂより外側の外
層用セラミック層１ａ，１ｂに、外部電極４と導通しな
い浮遊電極６ａ，６ｂが配設されている。
【００２８】なお、この実施例２の積層セラミックコン
デンサにおいて、外層用セラミック層１ａ，１ｂの厚み
は１００μmであり、浮遊電極６ａ，６ｂは、外層用セ
ラミック層１ａ，１ｂの厚み方向の略中央部分に配設さ
れている。
デンサにおいて、外層用セラミック層１ａ，１ｂの厚み
は１００μmであり、浮遊電極６ａ，６ｂは、外層用セ
ラミック層１ａ，１ｂの厚み方向の略中央部分に配設さ
れている。
【００２９】また、比較のため、上記の手順により、図
３に示すような従来の積層セラミックコンデンサ（従来
例）を作製した。その構造は、従来の技術の欄で説明し
た通りである。
３に示すような従来の積層セラミックコンデンサ（従来
例）を作製した。その構造は、従来の技術の欄で説明し
た通りである。
【００３０】なお、メッキ液の浸透に対するバリヤー効
果を明確にするために、実施例１、実施例２及び従来例
の各積層セラミックコンデンサの最上下層の内部電極２
ａ，２ｂ，５２ａ，５２ｂを、Ａｇ−Ｐｄペースト中に
鉄粉を混合した電極ペーストを用いて形成し、他の内部
電極は、鉄粉を含まないＡｇ−Ｐｄペーストを用いて形
成した。また、実施例１の積層セラミックコンデンサの
ダミー電極５ａ，５ｂ、及び実施例２の積層セラミック
コンデンサの浮遊電極６ａ，６ｂは、鉄粉を含まないＡ
ｇ−Ｐｄペーストを用いて形成した。
果を明確にするために、実施例１、実施例２及び従来例
の各積層セラミックコンデンサの最上下層の内部電極２
ａ，２ｂ，５２ａ，５２ｂを、Ａｇ−Ｐｄペースト中に
鉄粉を混合した電極ペーストを用いて形成し、他の内部
電極は、鉄粉を含まないＡｇ−Ｐｄペーストを用いて形
成した。また、実施例１の積層セラミックコンデンサの
ダミー電極５ａ，５ｂ、及び実施例２の積層セラミック
コンデンサの浮遊電極６ａ，６ｂは、鉄粉を含まないＡ
ｇ−Ｐｄペーストを用いて形成した。
【００３１】なお、上記実施例１，２及び従来例の積層
セラミックコンデンサにおいては、外層用セラミック層
１ａ，１ｂ，５１ａ，５１ｂの厚みＡ、セラミック層
（誘電体セラミック層）１の厚みＢ、セラミック層１，
５１の積層数、製品サイズを、それぞれ、以下の条件と
した。 外層用セラミック層の厚みＡ：１００μm 誘電体セラミック層の厚みＢ： １０μm セラミック層積層数 ：１００枚 製品サイズ ：３．２mm×１．６mm
セラミックコンデンサにおいては、外層用セラミック層
１ａ，１ｂ，５１ａ，５１ｂの厚みＡ、セラミック層
（誘電体セラミック層）１の厚みＢ、セラミック層１，
５１の積層数、製品サイズを、それぞれ、以下の条件と
した。 外層用セラミック層の厚みＡ：１００μm 誘電体セラミック層の厚みＢ： １０μm セラミック層積層数 ：１００枚 製品サイズ ：３．２mm×１．６mm
【００３２】それから、上記実施例１，２及び従来例の
積層セラミックコンデンサについて、初期絶縁抵抗不良
（印加電圧＝１６Ｖ）、初期耐電圧不良（印加電圧４０
Ｖ）、及び低電圧耐湿負荷不良（温度８５℃，相対湿度
ＲＨ８５％，印加電圧１．５Ｖ，時間１６８時間）の発
生割合を調べた。その結果を表１に示す。
積層セラミックコンデンサについて、初期絶縁抵抗不良
（印加電圧＝１６Ｖ）、初期耐電圧不良（印加電圧４０
Ｖ）、及び低電圧耐湿負荷不良（温度８５℃，相対湿度
ＲＨ８５％，印加電圧１．５Ｖ，時間１６８時間）の発
生割合を調べた。その結果を表１に示す。
【００３３】
【表１】
【００３４】表１に示すように、ダミー電極を配設した
実施例１の積層セラミックコンデンサ及び浮遊電極を配
設した実施例２の積層セラミックコンデンサにおいて
は、初期絶縁抵抗不良、初期耐電圧不良、及び低電圧耐
湿負荷不良の発生割合が、従来例の積層セラミックコン
デンサより小さくなっており、ダミー電極及び浮遊電極
を配設することにより絶縁抵抗などの特性の劣化を抑
制、防止できることがわかる。
実施例１の積層セラミックコンデンサ及び浮遊電極を配
設した実施例２の積層セラミックコンデンサにおいて
は、初期絶縁抵抗不良、初期耐電圧不良、及び低電圧耐
湿負荷不良の発生割合が、従来例の積層セラミックコン
デンサより小さくなっており、ダミー電極及び浮遊電極
を配設することにより絶縁抵抗などの特性の劣化を抑
制、防止できることがわかる。
【００３５】この発明は、さらにその他の点においても
上記実施例に限定されるものではなく、セラミック誘電
体の種類、内部電極のパターンや積層数、ダミー電極や
浮遊電極のパターンなどに関し、発明の要旨の範囲内に
おいて、種々の応用、変形を加えることが可能である。
なお、この発明において、ダミー電極や浮遊電極は、両
外層用セラミック層に形成されることが好ましいが、い
ずれか一方にのみ形成した場合でも従来の積層セラミッ
クコンデンサよりも優れたものとなる。この場合、ダミ
ー電極や浮遊電極を形成しない方の外層用セラミック層
の厚みは１５０μmを越えていてもよい。
上記実施例に限定されるものではなく、セラミック誘電
体の種類、内部電極のパターンや積層数、ダミー電極や
浮遊電極のパターンなどに関し、発明の要旨の範囲内に
おいて、種々の応用、変形を加えることが可能である。
なお、この発明において、ダミー電極や浮遊電極は、両
外層用セラミック層に形成されることが好ましいが、い
ずれか一方にのみ形成した場合でも従来の積層セラミッ
クコンデンサよりも優れたものとなる。この場合、ダミ
ー電極や浮遊電極を形成しない方の外層用セラミック層
の厚みは１５０μmを越えていてもよい。
【００３６】
【発明の効果】上述のように、この発明の積層セラミッ
クコンデンサは、最上下層の内部電極より外側（上下
側）の外層用セラミック層の少なくとも一方に、静電容
量の形成に寄与しない電極を配設するようにしているの
で、メッキ工程におけるメッキ液の浸透を、上記静電容
量の形成に寄与しない電極（層）によって抑制、防止す
ることができる。
クコンデンサは、最上下層の内部電極より外側（上下
側）の外層用セラミック層の少なくとも一方に、静電容
量の形成に寄与しない電極を配設するようにしているの
で、メッキ工程におけるメッキ液の浸透を、上記静電容
量の形成に寄与しない電極（層）によって抑制、防止す
ることができる。
【００３７】したがって、メッキ液が最上下層の内部電
極のボイド部などにまで浸透して生じる絶縁抵抗などの
特性の劣化を防止して、信頼性の高い積層セラミックコ
ンデンサを得ることが可能になる。
極のボイド部などにまで浸透して生じる絶縁抵抗などの
特性の劣化を防止して、信頼性の高い積層セラミックコ
ンデンサを得ることが可能になる。
【００３８】また、最上層の内部電極の外側（上側）の
外層用セラミック層と、最下層の内部電極の外側（下
側）の外層用セラミック層の少なくとも一方に、最上層
または最下層の内部電極と同じ極性となるダミー電極を
配設することにより、最上下層の内部電極より外側の外
層用セラミック層の厚みが１５０μm以下である場合に
も、メッキ工程でメッキ液が内部に浸透することを効率
よく抑制、防止することが可能になる。
外層用セラミック層と、最下層の内部電極の外側（下
側）の外層用セラミック層の少なくとも一方に、最上層
または最下層の内部電極と同じ極性となるダミー電極を
配設することにより、最上下層の内部電極より外側の外
層用セラミック層の厚みが１５０μm以下である場合に
も、メッキ工程でメッキ液が内部に浸透することを効率
よく抑制、防止することが可能になる。
【００３９】また、最上下層の内部電極より外側の外層
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設することにより、最上下層の内部電
極より外側の外層用セラミック層の厚みが１５０μm以
下である場合にも、メッキ工程でメッキ液が内部に浸透
することを効率よく抑制、防止して、絶縁抵抗の劣化な
どの不具合の生じない信頼性の高い積層セラミックコン
デンサが得ることができる。
用セラミック層の少なくとも一方に、外部電極と導通し
ない浮遊電極を配設することにより、最上下層の内部電
極より外側の外層用セラミック層の厚みが１５０μm以
下である場合にも、メッキ工程でメッキ液が内部に浸透
することを効率よく抑制、防止して、絶縁抵抗の劣化な
どの不具合の生じない信頼性の高い積層セラミックコン
デンサが得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかる積層セラミックコ
ンデンサ（実施例１）の構造を示す断面図である。
ンデンサ（実施例１）の構造を示す断面図である。
【図２】この発明の一実施例にかかる積層セラミックコ
ンデンサ（実施例２）の構造を示す断面図である。
ンデンサ（実施例２）の構造を示す断面図である。
【図３】従来の積層セラミックコンデンサの構造を示す
断面図である。
断面図である。
【図４】従来の積層セラミックコンデンサの内部電極に
ボイドが形成された状態を示す断面図である。
ボイドが形成された状態を示す断面図である。
１ セラミック層（誘電体セラミック
層） １ａ 最上層のセラミック層（外層用セ
ラミック層） １ｂ 最下層のセラミック層（外層用セ
ラミック層） ２ 内部電極 ２ａ 最上層の内部電極 ２ｂ 最下層の内部電極 ３ 積層素子 ４ 外部電極 ５ａ，５ｂ ダミー電極 ６ａ，６ｂ 浮遊電極
層） １ａ 最上層のセラミック層（外層用セ
ラミック層） １ｂ 最下層のセラミック層（外層用セ
ラミック層） ２ 内部電極 ２ａ 最上層の内部電極 ２ｂ 最下層の内部電極 ３ 積層素子 ４ 外部電極 ５ａ，５ｂ ダミー電極 ６ａ，６ｂ 浮遊電極
Claims (3)
- 【請求項１】 セラミック層を介して対向するように、
複数層の内部電極を誘電体セラミック中に配設してなる
積層素子に、前記内部電極と導通する外部電極を配設す
ることにより形成された、最上下層の内部電極より外側
の外層用セラミック層の厚みが１５０μm以下である積
層セラミックコンデンサにおいて、 最上下層の内部電極より外側（上下側）の外層用セラミ
ック層の少なくとも一方に、静電容量の形成に寄与しな
い電極を配設したことを特徴とする積層セラミックコン
デンサ。 - 【請求項２】 最上層の内部電極の外側（上側）の外層
用セラミック層及び最下層の内部電極の外側（下側）の
外層用セラミック層の少なくとも一方に、前記最上下層
の内部電極と同じ極性となるダミー電極を配設したこと
を特徴とする請求項１記載の積層セラミックコンデン
サ。 - 【請求項３】 最上下層の内部電極より外側（上下側）
の外層用セラミック層の少なくとも一方に、外部電極と
導通しない浮遊電極を配設したことを特徴とする請求項
１記載の積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15265894A JPH07335473A (ja) | 1994-06-10 | 1994-06-10 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15265894A JPH07335473A (ja) | 1994-06-10 | 1994-06-10 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335473A true JPH07335473A (ja) | 1995-12-22 |
Family
ID=15545256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15265894A Pending JPH07335473A (ja) | 1994-06-10 | 1994-06-10 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335473A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033236A (ja) * | 2000-07-13 | 2002-01-31 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| US7190566B2 (en) | 2005-08-01 | 2007-03-13 | Tdk Corporation | Laminated electronic component |
| JP2007194617A (ja) * | 2005-12-22 | 2007-08-02 | Ngk Spark Plug Co Ltd | 配線基板内蔵用コンデンサ及び配線基板 |
| KR100826071B1 (ko) * | 2005-08-01 | 2008-04-29 | 티디케이가부시기가이샤 | 적층 전자부품 |
| KR100826408B1 (ko) * | 2006-10-11 | 2008-05-02 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
| JP2009224569A (ja) * | 2008-03-17 | 2009-10-01 | Samsung Electro Mech Co Ltd | 積層セラミックスキャパシタ |
| CN102347133A (zh) * | 2010-07-26 | 2012-02-08 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
| CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
| US8350306B2 (en) | 2005-12-22 | 2013-01-08 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
| JP2013150015A (ja) * | 2013-05-07 | 2013-08-01 | Taiyo Yuden Co Ltd | 積層型コンデンサ |
| JP2013191820A (ja) * | 2012-03-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| CN103811171A (zh) * | 2012-11-09 | 2014-05-21 | 三星电机株式会社 | 多层陶瓷电容器、电路板的安装结构以及封装单元 |
| US20140290993A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component |
| KR101504015B1 (ko) * | 2013-07-09 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US20170084396A1 (en) * | 2002-04-15 | 2017-03-23 | Avx Corporation | Plated terminations |
| US20170345569A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US20180158608A1 (en) * | 2016-12-02 | 2018-06-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| US10224147B2 (en) | 2013-07-10 | 2019-03-05 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US11037733B2 (en) * | 2018-10-11 | 2021-06-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having dummy pattern |
-
1994
- 1994-06-10 JP JP15265894A patent/JPH07335473A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581194B2 (ja) * | 2000-07-13 | 2010-11-17 | パナソニック株式会社 | チップ型電子部品 |
| JP2002033236A (ja) * | 2000-07-13 | 2002-01-31 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
| US10020116B2 (en) * | 2002-04-15 | 2018-07-10 | Avx Corporation | Plated terminations |
| US20170084396A1 (en) * | 2002-04-15 | 2017-03-23 | Avx Corporation | Plated terminations |
| US7190566B2 (en) | 2005-08-01 | 2007-03-13 | Tdk Corporation | Laminated electronic component |
| KR100826071B1 (ko) * | 2005-08-01 | 2008-04-29 | 티디케이가부시기가이샤 | 적층 전자부품 |
| US8350306B2 (en) | 2005-12-22 | 2013-01-08 | Ngk Spark Plug Co., Ltd. | Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate |
| JP2007194617A (ja) * | 2005-12-22 | 2007-08-02 | Ngk Spark Plug Co Ltd | 配線基板内蔵用コンデンサ及び配線基板 |
| KR100826408B1 (ko) * | 2006-10-11 | 2008-05-02 | 삼성전기주식회사 | 적층 세라믹 캐패시터 |
| JP2009224569A (ja) * | 2008-03-17 | 2009-10-01 | Samsung Electro Mech Co Ltd | 積層セラミックスキャパシタ |
| CN102347133A (zh) * | 2010-07-26 | 2012-02-08 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
| CN102737841A (zh) * | 2011-04-13 | 2012-10-17 | 太阳诱电株式会社 | 叠层型电容器 |
| US8564930B2 (en) | 2011-04-13 | 2013-10-22 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| US8810993B2 (en) | 2011-04-13 | 2014-08-19 | Taiyo Yuden Co., Ltd. | Laminated capacitor |
| CN105788857A (zh) * | 2011-04-13 | 2016-07-20 | 太阳诱电株式会社 | 叠层型电容器 |
| JP2012222276A (ja) * | 2011-04-13 | 2012-11-12 | Taiyo Yuden Co Ltd | 積層型コンデンサ |
| JP2013191820A (ja) * | 2012-03-13 | 2013-09-26 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2014027255A (ja) * | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| CN103811171A (zh) * | 2012-11-09 | 2014-05-21 | 三星电机株式会社 | 多层陶瓷电容器、电路板的安装结构以及封装单元 |
| US20140290993A1 (en) * | 2013-04-02 | 2014-10-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component |
| JP2014204115A (ja) * | 2013-04-02 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板 |
| JP2013150015A (ja) * | 2013-05-07 | 2013-08-01 | Taiyo Yuden Co Ltd | 積層型コンデンサ |
| KR101504015B1 (ko) * | 2013-07-09 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US10224147B2 (en) | 2013-07-10 | 2019-03-05 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US20170345569A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US20180158608A1 (en) * | 2016-12-02 | 2018-06-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| US10529488B2 (en) * | 2016-12-02 | 2020-01-07 | Murata Manufacturing Co., Ltd. | Electronic component |
| US11037733B2 (en) * | 2018-10-11 | 2021-06-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor having dummy pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335473A (ja) | 積層セラミックコンデンサ | |
| CN112117126B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| US5835338A (en) | Multilayer ceramic capacitor | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| US8125763B2 (en) | Multilayer ceramic electronic component and method for making the same | |
| KR101474138B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| JP5483498B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2018186291A (ja) | 積層セラミックコンデンサ | |
| KR101029689B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| KR20010015337A (ko) | 전자 다층 세라믹 부품 | |
| JP2020102608A (ja) | キャパシタ部品 | |
| KR20190121148A (ko) | 적층형 커패시터 | |
| KR20180070866A (ko) | 적층 세라믹 커패시터 | |
| US11776746B2 (en) | Multilayer capacitor | |
| KR20190116140A (ko) | 적층 세라믹 커패시터 | |
| KR20210106689A (ko) | 적층형 전자 부품 | |
| JP2021013012A (ja) | キャパシタ部品 | |
| CN110853921B (zh) | 多层陶瓷电容器及制造多层陶瓷电容器的方法 | |
| JPH09180956A (ja) | 積層型セラミックコンデンサ | |
| JP2014078674A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2001185436A (ja) | 積層セラミックコンデンサ | |
| KR101499726B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20190121174A (ko) | 적층 세라믹 커패시터 | |
| KR20190118293A (ko) | 적층형 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |