JP4581194B2 - チップ型電子部品 - Google Patents
チップ型電子部品 Download PDFInfo
- Publication number
- JP4581194B2 JP4581194B2 JP2000212354A JP2000212354A JP4581194B2 JP 4581194 B2 JP4581194 B2 JP 4581194B2 JP 2000212354 A JP2000212354 A JP 2000212354A JP 2000212354 A JP2000212354 A JP 2000212354A JP 4581194 B2 JP4581194 B2 JP 4581194B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- electronic component
- type electronic
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003014 reinforcing effect Effects 0.000 claims description 90
- 239000000919 ceramic Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 29
- 230000035882 stress Effects 0.000 description 18
- 238000005452 bending Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000010030 laminating Methods 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 BaTiO 3 Chemical class 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路、ＤＣ−ＤＣコンバータ回路、照明用インバータ回路用としてプリント基板に表面実装される例えば積層セラミックコンデンサ等のチップ型電子部品に関するものである。
【０００２】
【従来の技術】
従来より、プリント基板に表面実装される種々のチップ型電子部品が知られているが、例えばその一例として積層セラミックコンデンサがある。以下にこの積層セラミックコンデンサの従来の技術について図面を用いて説明する。
【０００３】
従来の積層セラミックコンデンサとして、例えば特開平９−２５１９０３号公報に開示されているようなものがある。それによると、図５に示すように、まずセラミック層５３と内部電極５２ａ，５２ｂ，５２ｃとを交互に積層して有効層を形成し、該有効層の上下に設けられた無効層中に補強層５４が、その一方の端部が内部電極５２ｂ，５２ｃの露出した両端面に設けられた外部電極５０と接続されるように構成されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では積層体５１の上下の無効層中に設けられた補強層５４が１層のみであるため、積層体５１の曲げや引っ張り等の機械的応力に対する強度が弱く、場合によっては破壊に至ることがあり、さらには熱応力に対する耐久性が不足しているという問題点を有していた。また、一般的に上記のような補強層が形成された積層セラミックコンデンサにおいて、補強層と積層体の表面との間隔により期待通りの結果が得られず、場合によっては積層体の表面に亀裂が発生して曲げや引っ張り等の機械的強度が低下したり、或いは積層体の機械的強度の向上に全く効果がないなどの問題点を有していた。
【０００５】
そこで本発明は以上の様な課題を解決し、曲げや引っ張り等の機械的応力やさらに熱応力に対する耐久性が高く、重要な評価項目であるたわみ強度の向上を図り、電気特性の安定性と信頼性に優れた高性能のチップ型電子部品を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
この目的を達成するために本発明のチップ型電子部品は、第１の複数のセラミック層の間に内部電極層を設けた有効層と第２の複数のセラミック層の間に設けられ所定間隔で配置された複数の補強層を備えた無効層とを有した基体と、前記基体の両端部に設けられ前記内部電極層と電気的に接合された一対の外部電極とを備え、前記第１及び第２の複数のセラミック層をチタン酸塩系セラミック材料を含む材料で構成し、前記無効層は前記有効層を挟むように前記有効層の両側に設けられ、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の外表面との間隔Ｔ１が５０〜５００μｍの範囲内で、且つ隣り合う補強層同士の間隔Ｔ２が１０〜１００μｍの範囲内とした。
【０００７】
【発明の実施の形態】
請求項１記載の発明は、第１の複数のセラミック層の間に内部電極層を設けた有効層と第２の複数のセラミック層の間に設けられ所定間隔で配置された複数の補強層を備えた無効層とを有した基体と、前記基体の両端部に設けられ前記内部電極層と電気的に接合された一対の外部電極とを備え、前記第１及び第２の複数のセラミック層をチタン酸塩系セラミック材料を含む材料で構成し、前記無効層は前記有効層を挟むように前記有効層の両側に設けられ、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の外表面との間隔Ｔ１が５０〜５００μｍの範囲内であることを特徴とするチップ型電子部品とすることで、曲げや引っ張り等の機械的応力に対する耐久性が向上し、亀裂の発生を防止すると共に、たとえ亀裂が発生したとしても、発生した亀裂の進展が抑制される。ここで、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の表面との間隔Ｔ１が５０μｍ未満ではセラミック層と補強層との熱膨張係数の相違が顕著になり無効層の表面に亀裂が発生し易くなり、また５００μｍを越えると特に曲げ応力に対する耐久性に効果が得られずいずれも好ましくない。補強層同士の間隔Ｔ２が１０μｍ未満では補強層間のセラミック層と補強層との熱膨張係数の相違により無効層内に亀裂が発生し易くなり、また１００μｍを越えると複数の補強層を備えた効果が得られずいずれも好ましくない。
【０００９】
請求項２記載の発明は、複数の補強層の内少なくとも一層の補強層はセラミック層の表面において複数に分割されていることを特徴とする請求項１記載のチップ型電子部品とすることで、分割された補強層の配置を様々換えることで、仕様に応じた機械的強度を得ることができる。
【００１０】
請求項３記載の発明は、複数の補強層の内少なくとも一層の補強層はセラミック層の表面において連続した一つの補強層であることを特徴とする請求項１記載のチップ型電子部品とすることで、補強層の作製が容易になり生産性が向上する。
【００１１】
請求項４記載の発明は、全ての補強層が外部電極とは非接触となるように構成されたことを特徴とする請求項１記載のチップ型電子部品とすることで、複数の補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１２】
請求項５記載の発明は、全ての補強層が外部電極と接触するように構成されたことを特徴とする請求項１記載のチップ型電子部品とすることで、最も応力のかかりやすい補強層の他方の端部が対向する外部電極と物理的に接合されている為、機械的応力や熱応力に対し高度な耐久性を有し、信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１３】
請求項６記載の発明は、複数の補強層の内一部の補強層は外部電極と非接触に設けられており、他の補強層は外部電極と接触していることを特徴とする請求項１記載のチップ型電子部品とすることで、最も応力のかかりやすい補強層の他方の端部が対向する外部電極と物理的に接合されている為、機械的応力や熱応力に対し高度な耐久性を有し、信頼性に優れたチップ型電子部品を実現できるという作用を有するとともに、補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１４】
請求項７記載の発明は、補強層と外部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１記載のチップ型電子部品とすることで、補強層と外部電極の物理的接合を容易に行うことができるという作用を有する。
【００１５】
請求項８記載の発明は、同一元素はＮｉであることを特徴とする請求項７に記載のチップ型電子部品とすることで、周波数特性に優れた、高性能のチップ型電子部品を実現できるという作用を有する。
【００１６】
請求項９記載の発明は、補強層を構成する金属と外部電極を構成する金属とは合金を形成することを特徴とする請求項１記載のチップ型電子部品とすることによって、補強層を構成する金属と外部電極を構成する金属が合金を形成することで、補強層と外部電極の物理的及び電気的接合が容易になり、引っ張りや曲げ等の機械的応力を分散することができるため、機械的応力に対する耐久性が高いチップ型電子部品を実現できるという作用を有する。
【００１７】
請求項１０記載の発明は、外部電極は上層、下層の二層構造であり、下層は積層体の端面のみに設けたことを特徴とする請求項１記載のチップ型電子部品とすることで、外部電極を２層構造にすることにより外部電極側に分散された引っ張りや曲げ等の機械的応力をさらに分散できるため、亀裂などの発生を防止できる。
【００１８】
請求項１１記載の発明は、外部電極の下層と内部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１０に記載のチップ型電子部品とするものであり、外部電極の下層と内部電極との物理的接合が容易になり引っ張りや曲げ等の機械的応力が外部電極側に分散され易くなり、また外部電極の下層と内部電極との電気的接続が完璧なものとなるため、機械的耐久性及び電気特性に優れた高信頼性のチップ型電子部品を実現できるという作用を有する。
【００１９】
本発明のチップ型電子部品において、セラミック層を構成する主成分化合物としては主にＢａＴｉＯ3，ＳｒＴｉＯ3，ＭｇＴｉＯ3等のチタン酸塩系が適用され、内部電極層を構成する金属としては、Ｎｉの他に場合によってはＡｇ−Ｐｄ系，Ｃｕ系を使用しても差し支えない。また、工法上積層体と同時に焼成される下層外部電極としては上記したようにＮｉが適用できるが、その場合上層外部電極には、主としてＡｇ系が用いられる。また、外部電極にＣｕを適用しても差し支えない。
【００２０】
また、本発明のチップ型電子部品において、積層体の無効層中に設けられる補強層としてはセラミック層よりも展性や延性に富む金属が好ましく、Ｎｉ，Ｃｕ，Ａｇ−Ｐｄ系等が用いられる。
【００２１】
以下、実施の形態において、本発明のチップ型電子部品について、当該電子部品の一つである積層セラミックコンデンサを用いて、図面を参照しながら詳しく説明する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１におけるチップ型電子部品を示す断面図であり、１１は積層体、１２ａ，１２ｂ，１２ｃは内部電極、１３はセラミック層、１４は補強層、１５は下層外部電極、１６は上層外部電極である。
【００２３】
ここで、該積層セラミックコンデンサの製造方法を説明する。
【００２４】
主成分であるＢａＴｉＯ3粉末と添加剤の各粉末を電子天秤で所定量を秤量し、焼結助剤成分と共にボールミル中で２０時間混合した。混合物はシルクスクリーンで濾過して、テフロンシートを敷いたステンレスバット中に投入し乾燥させた。乾燥した塊状物はアルミナ乳鉢中で解砕した後、熱処理してスラリー用粉末とした。
【００２５】
次に、スラリー用粉末の所定量を溶剤及び可塑剤と共に混合することにより湿潤した。湿潤後、ポリビニルブチラール樹脂より成るビヒクルを使用してシート成形用スラリーを作製した。
【００２６】
次に、該スラリーを１５０メッシュのシルクスクリーンで濾過した後、成膜してセラミック生シートを得た。そして、該セラミック生シートと、Ｎｉペーストより作製した内部電極シート及び補強層となるシートを用いて転写工法により所定の積層仕様に基ずいて積層した後、切断してグリーンチップを得た。ここで、セラミック生シート、内部電極シート及び補強層となるシートは、焼成後の構造において、補強層と積層体の表面との間隔Ｔ１が２５〜６００μｍの範囲内になるように、また補強層同士の間隔Ｔ２が６〜１５０μｍの範囲内になるように調整して積層した。なお、Ｔ２の間隔は、隣り合う補強層それぞれの補強層の中心間の距離である。例えば、第１の補強層と、第１の補強層に隣り合う第２の補強層の膜厚をそれぞれ２μｍとし、第１及び第２の補強層の間に設けられたセラミック層の間隔を１０μｍとすると、第１及び第２の補強層の膜厚は２μｍであるので、第１及び第２の補強層の中心とセラミック層との間隔は１μｍとなる。従ってこの場合には、セラミック層が１０μｍの厚さを有し、しかもセラミック層から第１及び第２の補強層の中心までは両側部でそれぞれ１μｍとなるので、第１の補強層と第２の補強層の間隔Ｔ２は１２μｍの間隔を有することになる。
【００２７】
次に、得られたグリーンチップを面取りした後、その両端面に下層外部電極となるＮｉペーストを塗布し乾燥した後、脱脂した。そして、回転式雰囲気炉により還元雰囲気焼成を実施した。グリーンガス、ＣＯ2及びＮ2により調整したＮｉの平衡酸素分圧よりも２桁低い酸素分圧雰囲気中で１２５０゜Ｃの温度で２時間保持した。そして、焼成したチップの両端面に上層外部電極となるＡｇを塗布して大気中で焼き付けた後、Ｎｉ鍍金及びＳｎ鍍金を施して本実施の形態の積層セラミックコンデンサを完成させた。
【００２８】
該積層セラミックコンデンサは、図１に示したようにＢａＴｉＯ3質セラミック層１３とＮｉを含む内部電極層１２ａ，１２ｂ，１２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層１３が積層されて積層体１１が形成されており、該無効層中に複数のＮｉ質補強層１４形成されていた。そして、該複数のＮｉ質補強層１４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部は対向するＮｉ質下層外部電極１５と接合されており、該Ｎｉ質下層外部電極１５の上にＡｇ質上層外部電極１６が設けられていた。
【００２９】
次に、本実施の形態の積層セラミックコンデンサを図５に示した従来の構造より成る積層セラミックコンデンサと共にたわみ試験に供した。なお、試験に供した積層セラミックコンデンサは定格電圧が６３０ＶＤＣで３２１６サイズの１００００ＰＦ品として作製したものであり、各々２０個試験した。その結果を（表１）に示す。（表１）において、※印を記したものは本発明範囲外の積層セラミックコンデンサ及び従来の構造より成る積層セラミックコンデンサである。
【００３０】
【表１】
【００３１】
たわみ試験はチップ型電子部品の信頼性を判断する為の重要な評価項目であり、専用のプリント基板に被試験品を半田付けした後、専用の治具で３点曲げを付加させながら静電容量を測定し、静電容量値が急激に低下した時点での基板のたわみ幅（ｍｍ）をたわみ強度とするものである。通常、静電容量値が急激に低下した時点で被試験品に亀裂が発生している。本発明範囲外の積層セラミックコンデンサは従来の構造より成る積層セラミックコンデンサと同じように、たわみ幅（ｍｍ）が３ｍｍで静電容量値が急激に低下して亀裂が発生した被試験品が見られたのに対して、本発明の積層セラミックコンデンサは、補強層１４の内最外部の補強層と積層体１１の表面との間隔Ｔ１が５０〜５００μｍの範囲内で、かつ補強層１４同士の間隔Ｔ２が１０〜１００μｍの範囲内であり、全てたわみ幅（ｍｍ）が７ｍｍ以上あり、たわみ強度の優れたものであった。
【００３２】
本実施の形態の積層セラミックコンデンサは、補強層１４と下層外部電極１５は共にＮｉ質であるため、物理的接合が完璧になり機械的応力を外部電極側に分散する事が可能で、たわみ強度が向上し、さらに良好な周波数特性を有するものである。また、外部電極を２層構造とすることにより、機械的応力の外部電極側分散効果が更に高くなる。
【００３３】
以上の様に本実施の形態によれば、機械的応力に対し高度な耐久性を有し、たわみ強度に優れたチップ型電子部品を実現できるという作用を有する。
【００３４】
（実施の形態２）
図２は本発明の実施の形態２におけるチップ型電子部品を示す断面図であり、２１は積層体、２２ａ，２２ｂ，２２ｃは内部電極、２３はセラミック層、２４は補強層、２５は下層外部電極、２６は上層外部電極である。
【００３５】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図２に示したようにＢａＴｉＯ3質セラミック層２３とＮｉ質内部電極層２２ａ，２２ｂ，２２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層２３が積層されて積層体２１が形成されており、該無効層中に複数のＮｉ質補強層２４形成されていた。そして、該複数のＮｉ質補強層２４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部の内少なくとも１層は対向するＮｉ質下層外部電極と物理的に非接触であり、該Ｎｉ質下層外部電極２５の上にＡｇ質上層外部電極が設けられていた。
【００３６】
また、Ｎｉ質補強層２４の内最外部の補強層と積層体２１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層２４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００３７】
本実施の形態の積層セラミックコンデンサも実施の形態１と同様に機械的耐久性に優れ、たわみ強度の良好なものであった。
【００３８】
（実施の形態３）
図３は本発明の実施の形態３におけるチップ型電子部品を示す断面図であり、３１は積層体、３２ａ，３２ｂ，３２ｃは内部電極、３３はセラミック層、３４は補強層、３５は下層外部電極、３６は上層外部電極である。
【００３９】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図３に示したようにＢａＴｉＯ3質セラミック層３３とＮｉ質内部電極層３２ａ，３２ｂ，３２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層３３が積層されて積層体３１が形成されており、該無効層中に複数のＮｉ質補強層３４形成されていた。そして、該複数のＮｉ質補強層３４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部は対向する下層外部電極３５と物理的に非接触であり、該Ｎｉ質下層外部電極３５の上にＡｇ質上層外部電極３６が設けられていた。
【００４０】
また、Ｎｉ質補強層３４の内最外部の補強層と積層体３１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層３４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００４１】
本実施の形態の積層セラミックコンデンサは、複数の補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたものであった。
【００４２】
（実施の形態４）
図４は本発明の実施の形態４におけるチップ型電子部品を示す断面図であり、４１は積層体、４２ａ，４２ｂ，４２ｃは内部電極、４３はセラミック層、４４は補強層、４５は下層外部電極、４６は上層外部電極である。
【００４３】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図４に示したようにＢａＴｉＯ3質セラミック層４３とＮｉ質内部電極層４２ａ，４２ｂ，４２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層４３が積層されて積層体４１が形成されており、無効層中に複数のＮｉ質補強層４４形成されていた。そして、該複数のＮｉ質補強層４４は一方の端部及び他方の端部共に対向する外部電極と物理的に非接触であり、該Ｎｉ質下層外部電極４５の上にＡｇ質上層外部電極４６が設けられていた。
【００４４】
また、Ｎｉ質補強層４４の内最外部の補強層と積層体４１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層４４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００４５】
本実施の形態の積層セラミックコンデンサは、余分な静電容量成分が発生することがなく、また引っ張りや曲げ等の機械的応力や熱的応力に対し十分な耐久性を有するものであった。
【００４６】
なお、上記実施の形態においては内部電極層が直列構造を有する積層セラミックコンデンサについて説明したが、内部電極層が並列構造を有する積層セラミックコンデンサはもちろん、セラミック層と内部電極層とを交互に積層したチップ型電子部品全般において本発明は同様の効果が得られるものである。
【００４７】
【発明の効果】
以上のように本発明によれば、セラミック層と内部電極層とを交互に積層して形成した有効層の上下にセラミック層のみを積層して形成した無効層中に複数の補強層を設け、設けられた複数の補強層の内最外部の補強層と積層体の表面との間隔及び補強層同士の間隔を限定することにより、曲げや引っ張り等の機械的応力や熱応力に対する耐久性が高く、特にたわみ強度に優れたチップ型電子部品を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるチップ型電子部品を示す断面図
【図２】本発明の実施の形態２におけるチップ型電子部品を示す断面図
【図３】本発明の実施の形態３におけるチップ型電子部品を示す断面図
【図４】本発明の実施の形態４におけるチップ型電子部品を示す断面図
【図５】従来のチップ型電子部品を示す断面図
【符号の説明】
１１，２１，３１，４１ 積層体
１２ａ，２２ａ，３２ａ，４２ａ 内部電極
１２ｂ，２２ｂ，３２ｂ，４２ｂ 内部電極
１２ｃ，２２ｃ，３２ｃ，４２ｃ 内部電極
１３，２３，３３，４３ セラミック層
１４，２４，３４，４４ 補強層
１５，２５，３５，４５ 下層外部電極
１６，２６，３６，４６ 上層外部電極
５１ 積層体
５２ａ 内部電極
５２ｂ 内部電極
５２ｃ 内部電極
５３ セラミック層
５４ 補強層
５０ 外部電極
【発明の属する技術分野】
本発明は、スイッチング電源回路、ＤＣ−ＤＣコンバータ回路、照明用インバータ回路用としてプリント基板に表面実装される例えば積層セラミックコンデンサ等のチップ型電子部品に関するものである。
【０００２】
【従来の技術】
従来より、プリント基板に表面実装される種々のチップ型電子部品が知られているが、例えばその一例として積層セラミックコンデンサがある。以下にこの積層セラミックコンデンサの従来の技術について図面を用いて説明する。
【０００３】
従来の積層セラミックコンデンサとして、例えば特開平９−２５１９０３号公報に開示されているようなものがある。それによると、図５に示すように、まずセラミック層５３と内部電極５２ａ，５２ｂ，５２ｃとを交互に積層して有効層を形成し、該有効層の上下に設けられた無効層中に補強層５４が、その一方の端部が内部電極５２ｂ，５２ｃの露出した両端面に設けられた外部電極５０と接続されるように構成されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来の構成では積層体５１の上下の無効層中に設けられた補強層５４が１層のみであるため、積層体５１の曲げや引っ張り等の機械的応力に対する強度が弱く、場合によっては破壊に至ることがあり、さらには熱応力に対する耐久性が不足しているという問題点を有していた。また、一般的に上記のような補強層が形成された積層セラミックコンデンサにおいて、補強層と積層体の表面との間隔により期待通りの結果が得られず、場合によっては積層体の表面に亀裂が発生して曲げや引っ張り等の機械的強度が低下したり、或いは積層体の機械的強度の向上に全く効果がないなどの問題点を有していた。
【０００５】
そこで本発明は以上の様な課題を解決し、曲げや引っ張り等の機械的応力やさらに熱応力に対する耐久性が高く、重要な評価項目であるたわみ強度の向上を図り、電気特性の安定性と信頼性に優れた高性能のチップ型電子部品を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
この目的を達成するために本発明のチップ型電子部品は、第１の複数のセラミック層の間に内部電極層を設けた有効層と第２の複数のセラミック層の間に設けられ所定間隔で配置された複数の補強層を備えた無効層とを有した基体と、前記基体の両端部に設けられ前記内部電極層と電気的に接合された一対の外部電極とを備え、前記第１及び第２の複数のセラミック層をチタン酸塩系セラミック材料を含む材料で構成し、前記無効層は前記有効層を挟むように前記有効層の両側に設けられ、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の外表面との間隔Ｔ１が５０〜５００μｍの範囲内で、且つ隣り合う補強層同士の間隔Ｔ２が１０〜１００μｍの範囲内とした。
【０００７】
【発明の実施の形態】
請求項１記載の発明は、第１の複数のセラミック層の間に内部電極層を設けた有効層と第２の複数のセラミック層の間に設けられ所定間隔で配置された複数の補強層を備えた無効層とを有した基体と、前記基体の両端部に設けられ前記内部電極層と電気的に接合された一対の外部電極とを備え、前記第１及び第２の複数のセラミック層をチタン酸塩系セラミック材料を含む材料で構成し、前記無効層は前記有効層を挟むように前記有効層の両側に設けられ、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の外表面との間隔Ｔ１が５０〜５００μｍの範囲内であることを特徴とするチップ型電子部品とすることで、曲げや引っ張り等の機械的応力に対する耐久性が向上し、亀裂の発生を防止すると共に、たとえ亀裂が発生したとしても、発生した亀裂の進展が抑制される。ここで、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の表面との間隔Ｔ１が５０μｍ未満ではセラミック層と補強層との熱膨張係数の相違が顕著になり無効層の表面に亀裂が発生し易くなり、また５００μｍを越えると特に曲げ応力に対する耐久性に効果が得られずいずれも好ましくない。補強層同士の間隔Ｔ２が１０μｍ未満では補強層間のセラミック層と補強層との熱膨張係数の相違により無効層内に亀裂が発生し易くなり、また１００μｍを越えると複数の補強層を備えた効果が得られずいずれも好ましくない。
【０００９】
請求項２記載の発明は、複数の補強層の内少なくとも一層の補強層はセラミック層の表面において複数に分割されていることを特徴とする請求項１記載のチップ型電子部品とすることで、分割された補強層の配置を様々換えることで、仕様に応じた機械的強度を得ることができる。
【００１０】
請求項３記載の発明は、複数の補強層の内少なくとも一層の補強層はセラミック層の表面において連続した一つの補強層であることを特徴とする請求項１記載のチップ型電子部品とすることで、補強層の作製が容易になり生産性が向上する。
【００１１】
請求項４記載の発明は、全ての補強層が外部電極とは非接触となるように構成されたことを特徴とする請求項１記載のチップ型電子部品とすることで、複数の補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１２】
請求項５記載の発明は、全ての補強層が外部電極と接触するように構成されたことを特徴とする請求項１記載のチップ型電子部品とすることで、最も応力のかかりやすい補強層の他方の端部が対向する外部電極と物理的に接合されている為、機械的応力や熱応力に対し高度な耐久性を有し、信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１３】
請求項６記載の発明は、複数の補強層の内一部の補強層は外部電極と非接触に設けられており、他の補強層は外部電極と接触していることを特徴とする請求項１記載のチップ型電子部品とすることで、最も応力のかかりやすい補強層の他方の端部が対向する外部電極と物理的に接合されている為、機械的応力や熱応力に対し高度な耐久性を有し、信頼性に優れたチップ型電子部品を実現できるという作用を有するとともに、補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたチップ型電子部品を実現できるという作用を有する。
【００１４】
請求項７記載の発明は、補強層と外部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１記載のチップ型電子部品とすることで、補強層と外部電極の物理的接合を容易に行うことができるという作用を有する。
【００１５】
請求項８記載の発明は、同一元素はＮｉであることを特徴とする請求項７に記載のチップ型電子部品とすることで、周波数特性に優れた、高性能のチップ型電子部品を実現できるという作用を有する。
【００１６】
請求項９記載の発明は、補強層を構成する金属と外部電極を構成する金属とは合金を形成することを特徴とする請求項１記載のチップ型電子部品とすることによって、補強層を構成する金属と外部電極を構成する金属が合金を形成することで、補強層と外部電極の物理的及び電気的接合が容易になり、引っ張りや曲げ等の機械的応力を分散することができるため、機械的応力に対する耐久性が高いチップ型電子部品を実現できるという作用を有する。
【００１７】
請求項１０記載の発明は、外部電極は上層、下層の二層構造であり、下層は積層体の端面のみに設けたことを特徴とする請求項１記載のチップ型電子部品とすることで、外部電極を２層構造にすることにより外部電極側に分散された引っ張りや曲げ等の機械的応力をさらに分散できるため、亀裂などの発生を防止できる。
【００１８】
請求項１１記載の発明は、外部電極の下層と内部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１０に記載のチップ型電子部品とするものであり、外部電極の下層と内部電極との物理的接合が容易になり引っ張りや曲げ等の機械的応力が外部電極側に分散され易くなり、また外部電極の下層と内部電極との電気的接続が完璧なものとなるため、機械的耐久性及び電気特性に優れた高信頼性のチップ型電子部品を実現できるという作用を有する。
【００１９】
本発明のチップ型電子部品において、セラミック層を構成する主成分化合物としては主にＢａＴｉＯ3，ＳｒＴｉＯ3，ＭｇＴｉＯ3等のチタン酸塩系が適用され、内部電極層を構成する金属としては、Ｎｉの他に場合によってはＡｇ−Ｐｄ系，Ｃｕ系を使用しても差し支えない。また、工法上積層体と同時に焼成される下層外部電極としては上記したようにＮｉが適用できるが、その場合上層外部電極には、主としてＡｇ系が用いられる。また、外部電極にＣｕを適用しても差し支えない。
【００２０】
また、本発明のチップ型電子部品において、積層体の無効層中に設けられる補強層としてはセラミック層よりも展性や延性に富む金属が好ましく、Ｎｉ，Ｃｕ，Ａｇ−Ｐｄ系等が用いられる。
【００２１】
以下、実施の形態において、本発明のチップ型電子部品について、当該電子部品の一つである積層セラミックコンデンサを用いて、図面を参照しながら詳しく説明する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１におけるチップ型電子部品を示す断面図であり、１１は積層体、１２ａ，１２ｂ，１２ｃは内部電極、１３はセラミック層、１４は補強層、１５は下層外部電極、１６は上層外部電極である。
【００２３】
ここで、該積層セラミックコンデンサの製造方法を説明する。
【００２４】
主成分であるＢａＴｉＯ3粉末と添加剤の各粉末を電子天秤で所定量を秤量し、焼結助剤成分と共にボールミル中で２０時間混合した。混合物はシルクスクリーンで濾過して、テフロンシートを敷いたステンレスバット中に投入し乾燥させた。乾燥した塊状物はアルミナ乳鉢中で解砕した後、熱処理してスラリー用粉末とした。
【００２５】
次に、スラリー用粉末の所定量を溶剤及び可塑剤と共に混合することにより湿潤した。湿潤後、ポリビニルブチラール樹脂より成るビヒクルを使用してシート成形用スラリーを作製した。
【００２６】
次に、該スラリーを１５０メッシュのシルクスクリーンで濾過した後、成膜してセラミック生シートを得た。そして、該セラミック生シートと、Ｎｉペーストより作製した内部電極シート及び補強層となるシートを用いて転写工法により所定の積層仕様に基ずいて積層した後、切断してグリーンチップを得た。ここで、セラミック生シート、内部電極シート及び補強層となるシートは、焼成後の構造において、補強層と積層体の表面との間隔Ｔ１が２５〜６００μｍの範囲内になるように、また補強層同士の間隔Ｔ２が６〜１５０μｍの範囲内になるように調整して積層した。なお、Ｔ２の間隔は、隣り合う補強層それぞれの補強層の中心間の距離である。例えば、第１の補強層と、第１の補強層に隣り合う第２の補強層の膜厚をそれぞれ２μｍとし、第１及び第２の補強層の間に設けられたセラミック層の間隔を１０μｍとすると、第１及び第２の補強層の膜厚は２μｍであるので、第１及び第２の補強層の中心とセラミック層との間隔は１μｍとなる。従ってこの場合には、セラミック層が１０μｍの厚さを有し、しかもセラミック層から第１及び第２の補強層の中心までは両側部でそれぞれ１μｍとなるので、第１の補強層と第２の補強層の間隔Ｔ２は１２μｍの間隔を有することになる。
【００２７】
次に、得られたグリーンチップを面取りした後、その両端面に下層外部電極となるＮｉペーストを塗布し乾燥した後、脱脂した。そして、回転式雰囲気炉により還元雰囲気焼成を実施した。グリーンガス、ＣＯ2及びＮ2により調整したＮｉの平衡酸素分圧よりも２桁低い酸素分圧雰囲気中で１２５０゜Ｃの温度で２時間保持した。そして、焼成したチップの両端面に上層外部電極となるＡｇを塗布して大気中で焼き付けた後、Ｎｉ鍍金及びＳｎ鍍金を施して本実施の形態の積層セラミックコンデンサを完成させた。
【００２８】
該積層セラミックコンデンサは、図１に示したようにＢａＴｉＯ3質セラミック層１３とＮｉを含む内部電極層１２ａ，１２ｂ，１２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層１３が積層されて積層体１１が形成されており、該無効層中に複数のＮｉ質補強層１４形成されていた。そして、該複数のＮｉ質補強層１４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部は対向するＮｉ質下層外部電極１５と接合されており、該Ｎｉ質下層外部電極１５の上にＡｇ質上層外部電極１６が設けられていた。
【００２９】
次に、本実施の形態の積層セラミックコンデンサを図５に示した従来の構造より成る積層セラミックコンデンサと共にたわみ試験に供した。なお、試験に供した積層セラミックコンデンサは定格電圧が６３０ＶＤＣで３２１６サイズの１００００ＰＦ品として作製したものであり、各々２０個試験した。その結果を（表１）に示す。（表１）において、※印を記したものは本発明範囲外の積層セラミックコンデンサ及び従来の構造より成る積層セラミックコンデンサである。
【００３０】
【表１】
たわみ試験はチップ型電子部品の信頼性を判断する為の重要な評価項目であり、専用のプリント基板に被試験品を半田付けした後、専用の治具で３点曲げを付加させながら静電容量を測定し、静電容量値が急激に低下した時点での基板のたわみ幅（ｍｍ）をたわみ強度とするものである。通常、静電容量値が急激に低下した時点で被試験品に亀裂が発生している。本発明範囲外の積層セラミックコンデンサは従来の構造より成る積層セラミックコンデンサと同じように、たわみ幅（ｍｍ）が３ｍｍで静電容量値が急激に低下して亀裂が発生した被試験品が見られたのに対して、本発明の積層セラミックコンデンサは、補強層１４の内最外部の補強層と積層体１１の表面との間隔Ｔ１が５０〜５００μｍの範囲内で、かつ補強層１４同士の間隔Ｔ２が１０〜１００μｍの範囲内であり、全てたわみ幅（ｍｍ）が７ｍｍ以上あり、たわみ強度の優れたものであった。
【００３２】
本実施の形態の積層セラミックコンデンサは、補強層１４と下層外部電極１５は共にＮｉ質であるため、物理的接合が完璧になり機械的応力を外部電極側に分散する事が可能で、たわみ強度が向上し、さらに良好な周波数特性を有するものである。また、外部電極を２層構造とすることにより、機械的応力の外部電極側分散効果が更に高くなる。
【００３３】
以上の様に本実施の形態によれば、機械的応力に対し高度な耐久性を有し、たわみ強度に優れたチップ型電子部品を実現できるという作用を有する。
【００３４】
（実施の形態２）
図２は本発明の実施の形態２におけるチップ型電子部品を示す断面図であり、２１は積層体、２２ａ，２２ｂ，２２ｃは内部電極、２３はセラミック層、２４は補強層、２５は下層外部電極、２６は上層外部電極である。
【００３５】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図２に示したようにＢａＴｉＯ3質セラミック層２３とＮｉ質内部電極層２２ａ，２２ｂ，２２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層２３が積層されて積層体２１が形成されており、該無効層中に複数のＮｉ質補強層２４形成されていた。そして、該複数のＮｉ質補強層２４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部の内少なくとも１層は対向するＮｉ質下層外部電極と物理的に非接触であり、該Ｎｉ質下層外部電極２５の上にＡｇ質上層外部電極が設けられていた。
【００３６】
また、Ｎｉ質補強層２４の内最外部の補強層と積層体２１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層２４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００３７】
本実施の形態の積層セラミックコンデンサも実施の形態１と同様に機械的耐久性に優れ、たわみ強度の良好なものであった。
【００３８】
（実施の形態３）
図３は本発明の実施の形態３におけるチップ型電子部品を示す断面図であり、３１は積層体、３２ａ，３２ｂ，３２ｃは内部電極、３３はセラミック層、３４は補強層、３５は下層外部電極、３６は上層外部電極である。
【００３９】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図３に示したようにＢａＴｉＯ3質セラミック層３３とＮｉ質内部電極層３２ａ，３２ｂ，３２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層３３が積層されて積層体３１が形成されており、該無効層中に複数のＮｉ質補強層３４形成されていた。そして、該複数のＮｉ質補強層３４は同一平面上でギャップを隔てて一方の端部同士が向かい合い、他方の端部は対向する下層外部電極３５と物理的に非接触であり、該Ｎｉ質下層外部電極３５の上にＡｇ質上層外部電極３６が設けられていた。
【００４０】
また、Ｎｉ質補強層３４の内最外部の補強層と積層体３１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層３４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００４１】
本実施の形態の積層セラミックコンデンサは、複数の補強層と外部電極を非接触としているため積層セラミックコンデンサとして余分な静電容量成分が発生することがなく、また機械的応力に対し十分な耐久性を有する信頼性に優れたものであった。
【００４２】
（実施の形態４）
図４は本発明の実施の形態４におけるチップ型電子部品を示す断面図であり、４１は積層体、４２ａ，４２ｂ，４２ｃは内部電極、４３はセラミック層、４４は補強層、４５は下層外部電極、４６は上層外部電極である。
【００４３】
実施の形態１と同様の方法で作製した該積層セラミックコンデンサは、図４に示したようにＢａＴｉＯ3質セラミック層４３とＮｉ質内部電極層４２ａ，４２ｂ，４２ｃとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてＢａＴｉＯ3質セラミック層４３が積層されて積層体４１が形成されており、無効層中に複数のＮｉ質補強層４４形成されていた。そして、該複数のＮｉ質補強層４４は一方の端部及び他方の端部共に対向する外部電極と物理的に非接触であり、該Ｎｉ質下層外部電極４５の上にＡｇ質上層外部電極４６が設けられていた。
【００４４】
また、Ｎｉ質補強層４４の内最外部の補強層と積層体４１の表面との間隔Ｔ１は５０〜５００μｍの範囲内で、かつＮｉ質補強層４４同士の間隔Ｔ２は１０〜１００μｍの範囲内であった。
【００４５】
本実施の形態の積層セラミックコンデンサは、余分な静電容量成分が発生することがなく、また引っ張りや曲げ等の機械的応力や熱的応力に対し十分な耐久性を有するものであった。
【００４６】
なお、上記実施の形態においては内部電極層が直列構造を有する積層セラミックコンデンサについて説明したが、内部電極層が並列構造を有する積層セラミックコンデンサはもちろん、セラミック層と内部電極層とを交互に積層したチップ型電子部品全般において本発明は同様の効果が得られるものである。
【００４７】
【発明の効果】
以上のように本発明によれば、セラミック層と内部電極層とを交互に積層して形成した有効層の上下にセラミック層のみを積層して形成した無効層中に複数の補強層を設け、設けられた複数の補強層の内最外部の補強層と積層体の表面との間隔及び補強層同士の間隔を限定することにより、曲げや引っ張り等の機械的応力や熱応力に対する耐久性が高く、特にたわみ強度に優れたチップ型電子部品を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるチップ型電子部品を示す断面図
【図２】本発明の実施の形態２におけるチップ型電子部品を示す断面図
【図３】本発明の実施の形態３におけるチップ型電子部品を示す断面図
【図４】本発明の実施の形態４におけるチップ型電子部品を示す断面図
【図５】従来のチップ型電子部品を示す断面図
【符号の説明】
１１，２１，３１，４１ 積層体
１２ａ，２２ａ，３２ａ，４２ａ 内部電極
１２ｂ，２２ｂ，３２ｂ，４２ｂ 内部電極
１２ｃ，２２ｃ，３２ｃ，４２ｃ 内部電極
１３，２３，３３，４３ セラミック層
１４，２４，３４，４４ 補強層
１５，２５，３５，４５ 下層外部電極
１６，２６，３６，４６ 上層外部電極
５１ 積層体
５２ａ 内部電極
５２ｂ 内部電極
５２ｃ 内部電極
５３ セラミック層
５４ 補強層
５０ 外部電極
Claims (11)
- 第１の複数のセラミック層の間に内部電極層を設けた有効層と第２の複数のセラミック層の間に設けられ所定間隔で配置された複数の補強層を備えた無効層とを有した基体と、前記基体の両端部に設けられ前記内部電極層と電気的に接合された一対の外部電極とを備え、前記第１及び第２の複数のセラミック層をチタン酸塩系セラミック材料を含む材料で構成し、前記無効層は前記有効層を挟むように前記有効層の両側に設けられ、無効層中に備えられた複数の補強層の内一方の最外部に備えられた補強層と無効層の外表面との間隔Ｔ１が５０〜５００μｍの範囲内で、且つ隣り合う補強層同士の間隔Ｔ２が１０〜１００μｍの範囲内であることを特徴とするチップ型電子部品。
- 複数の補強層の内少なくとも一層の補強層はセラミック層の表面において複数に分割されていることを特徴とする請求項１記載のチップ型電子部品。
- 複数の補強層の内少なくとも一層の補強層はセラミック層の表面において連続した一つの補強層であることを特徴とする請求項１記載のチップ型電子部品。
- 全ての補強層が外部電極とは非接触となるように構成されたことを特徴とする請求項１記載のチップ型電子部品。
- 全ての補強層が外部電極と接触するように構成されたことを特徴とする請求項１記載のチップ型電子部品。
- 複数の補強層の内一部の補強層は外部電極と非接触に設けられており、他の補強層は外部電極と接触していることを特徴とする請求項１記載のチップ型電子部品。
- 補強層と外部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１記載のチップ型電子部品。
- 同一元素はＮｉであることを特徴とする請求項７に記載のチップ型電子部品。
- 補強層を構成する金属と外部電極を構成する金属とは合金を形成することを特徴とする請求項１記載のチップ型電子部品。
- 外部電極は上層、下層の二層構造であり、下層は積層体の端面のみに設けたことを特徴とする請求項１記載のチップ型電子部品。
- 外部電極の下層と内部電極のそれぞれの構成材料は、同一元素を含むことを特徴とする請求項１０に記載のチップ型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212354A JP4581194B2 (ja) | 2000-07-13 | 2000-07-13 | チップ型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000212354A JP4581194B2 (ja) | 2000-07-13 | 2000-07-13 | チップ型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033236A JP2002033236A (ja) | 2002-01-31 |
| JP4581194B2 true JP4581194B2 (ja) | 2010-11-17 |
Family
ID=18708287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000212354A Expired - Fee Related JP4581194B2 (ja) | 2000-07-13 | 2000-07-13 | チップ型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4581194B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101514509B1 (ko) * | 2013-02-26 | 2015-04-22 | 삼성전기주식회사 | 다층 세라믹 소자 |
| US9336945B2 (en) | 2013-10-28 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5736982B2 (ja) | 2010-07-21 | 2015-06-17 | 株式会社村田製作所 | セラミック電子部品 |
| JP5699819B2 (ja) * | 2010-07-21 | 2015-04-15 | 株式会社村田製作所 | セラミック電子部品 |
| JP5276137B2 (ja) | 2011-04-13 | 2013-08-28 | 太陽誘電株式会社 | 積層型コンデンサ |
| JP5287934B2 (ja) * | 2011-06-13 | 2013-09-11 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| KR102089694B1 (ko) * | 2014-04-30 | 2020-03-16 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102653215B1 (ko) * | 2018-10-10 | 2024-04-01 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183913A (ja) * | 1985-02-08 | 1986-08-16 | 株式会社村田製作所 | 積層コンデンサ |
| JPH07183163A (ja) * | 1993-12-22 | 1995-07-21 | Tdk Corp | トリミングコンデンサ |
| JPH07297071A (ja) * | 1994-04-25 | 1995-11-10 | Matsushita Electric Ind Co Ltd | 積層型粒界絶縁型半導体セラミックコンデンサ |
| JPH07335473A (ja) * | 1994-06-10 | 1995-12-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH08181032A (ja) * | 1994-12-22 | 1996-07-12 | Tokin Corp | 積層セラミックコンデンサ |
| JPH09180956A (ja) * | 1995-10-03 | 1997-07-11 | Tdk Corp | 積層型セラミックコンデンサ |
| JPH11228235A (ja) * | 1998-02-13 | 1999-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
-
2000
- 2000-07-13 JP JP2000212354A patent/JP4581194B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183913A (ja) * | 1985-02-08 | 1986-08-16 | 株式会社村田製作所 | 積層コンデンサ |
| JPH07183163A (ja) * | 1993-12-22 | 1995-07-21 | Tdk Corp | トリミングコンデンサ |
| JPH07297071A (ja) * | 1994-04-25 | 1995-11-10 | Matsushita Electric Ind Co Ltd | 積層型粒界絶縁型半導体セラミックコンデンサ |
| JPH07335473A (ja) * | 1994-06-10 | 1995-12-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH08181032A (ja) * | 1994-12-22 | 1996-07-12 | Tokin Corp | 積層セラミックコンデンサ |
| JPH09180956A (ja) * | 1995-10-03 | 1997-07-11 | Tdk Corp | 積層型セラミックコンデンサ |
| JPH11228235A (ja) * | 1998-02-13 | 1999-08-24 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101514509B1 (ko) * | 2013-02-26 | 2015-04-22 | 삼성전기주식회사 | 다층 세라믹 소자 |
| US9336945B2 (en) | 2013-10-28 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033236A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829134B2 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
| US10224147B2 (en) | Multilayer ceramic capacitor | |
| JP6798766B2 (ja) | 積層セラミックコンデンサ | |
| JP2002075780A (ja) | チップ型電子部品 | |
| JP2017022365A (ja) | 積層セラミックコンデンサ | |
| KR20200042860A (ko) | 적층 세라믹 전자부품 | |
| JP4581194B2 (ja) | チップ型電子部品 | |
| CN113555216A (zh) | 层叠陶瓷电容器 | |
| JP2002184648A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2002015941A (ja) | チップ型電子部品 | |
| JPH0897071A (ja) | 積層型磁器コンデンサ | |
| US7567427B2 (en) | Monolithic ceramic electronic component | |
| JPH10312933A (ja) | 積層セラミック電子部品 | |
| KR102018310B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP3918095B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP4175284B2 (ja) | 積層セラミック電子部品の製造方法 | |
| KR20040084724A (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JPH11214240A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP6317119B2 (ja) | 積層型電子部品 | |
| JP6321346B2 (ja) | 積層型電子部品 | |
| JP2005101301A (ja) | 積層型電子部品およびその製法 | |
| JP2002015940A (ja) | チップ型電子部品 | |
| JP6657947B2 (ja) | 電子部品 | |
| JPH11162777A (ja) | 積層セラミックコンデンサ | |
| JP3383558B2 (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |