JP3363369B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ

Info

Publication number
JP3363369B2
JP3363369B2 JP01841098A JP1841098A JP3363369B2 JP 3363369 B2 JP3363369 B2 JP 3363369B2 JP 01841098 A JP01841098 A JP 01841098A JP 1841098 A JP1841098 A JP 1841098A JP 3363369 B2 JP3363369 B2 JP 3363369B2
Authority
JP
Japan
Prior art keywords
conductor layer
layer
conductor
conductive
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01841098A
Other languages
English (en)
Other versions
JPH11219849A (ja
Inventor
努 家村
恒 佐藤
伊藤  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11970899&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3363369(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP01841098A priority Critical patent/JP3363369B2/ja
Publication of JPH11219849A publication Critical patent/JPH11219849A/ja
Application granted granted Critical
Publication of JP3363369B2 publication Critical patent/JP3363369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は、コンデンサ磁器
素体の端部に、焼き付け導体である第1導体層、導電性
樹脂の硬化による第2導体層、メッキ処理により形成し
た第3導体層を有する外部電極を形成した積層セラミッ
クコンデンサに関するものである。 【0002】 【従来の技術】従来の積層セラミックコンデンサは、例
えばチタン酸バリウムなどの誘電体セラミック材料から
なる誘電体層と、銀または銀−パラジウム合金などの貴
金属材料あるいはニッケルや銅などの卑金属材料からな
る内部電極層とが互いに積層された直方体形状の磁器素
体の対向する端部、即ち、端面及びその外周面に外部電
極が形成されて構成されていた。磁器素体に配置された
積層方向に互いに隣接しあう内部電極層は、磁器素体の
異なる端面に導出されており、この導出部分で外部電極
と接続していた。 【0003】磁器素体の両端部に形成した外部電極は、
例えば、磁器素体側からAg、Ag−Pd合金、Cu、
Niからなる導電ペーストの焼き付けによって形成され
た厚膜導体層、該厚膜導体層の表面を被覆し、半田食わ
れが生じ難い材料からなるニッケルメッキ層、該ニッケ
ルメッキ層8の表面を被覆するにスズ(Sn)または半
田(Sn−Pb合金)からなる電極層から構成されてい
た(厚膜導体−メッキ型外部電極という)。 【0004】また、別の構造の外部電極として、例え
ば、特公昭58−40161号公報に示すように、磁器
素体の端部に、Ag、Ag−Pd合金からなる導電ペー
ストの焼き付けによって厚膜下地導体膜を形成し、該厚
膜下地導体膜上に、Ag粉末を含有するレジン系の導電
性樹脂ペーストの硬化によって第2導体層を被着してい
た(厚膜導体−樹脂硬化型外部電極という)。これによ
り、磁器素体と厚膜下地導体膜との密着強度を高め、部
品の交換可能回数を向上させていた。 【0005】さらに、別の構造の外部電極として、例え
ば、特開平4−257211号公報に示すように、磁器
素体の端部に厚膜下地導体膜を形成し、この厚膜下地導
体膜上にAg粉末を含有するエポキシ/フェノール系の
熱硬化性樹脂ペーストの硬化して緩衝材層を被着し、さ
らに緩衝材層にメッキ層を被着していた(厚膜導体膜−
樹脂−メッキ型外部電極という)。 【0006】これのような構造により、特に、緩衝材層
で機械的および熱的なストレスを吸収していた。 【0007】 【発明が解決しようとする課題】しかしながら、厚膜導
体−メッキ型外部電極を有する積層セラミックコンデン
サでは、厚膜導体膜が外部電極の主体となる導体とな
り、充分な厚みを有していた。このため、厚膜導体膜と
磁器素体との間に、特に磁器素体の端部の外周部分に、
厚膜導体膜の焼き付け時に金属粉末の焼結収縮、誘電体
セラミック層へのガラス成分の拡散によってストレスが
生じてしまう。このような積層セラミックコンデンサを
プリント配線基板上に半田を用いて接合し、温度サイク
ル試験や熱衝撃試験のような急激な熱変化する厳しい環
境にさらすと、外部電極、半田、プリント配線基板の各
々の熱膨張係数差による応力の吸収が不十分となり、上
述のストレスの残存する磁器素体にクラックが発生して
しまうという問題点があった。 【0008】その結果、積層セラミックコンデンサとし
て全く機能しなくなってしまう。 【0009】また、厚膜導体−樹脂硬化型外部電極や厚
膜導体膜−樹脂−メッキ型外部電極を有する積層セラミ
ックコンデンサでは、外部電極に対し、磁器素体側から
外側に働く応力が加わると、導電性樹脂層に部分的な剥
離が生じやすくなる。このような導電性樹脂層に剥離が
発生した積層セラミックコンデンサをプリント配線基板
に半田接合性すると固着力の低下により、積層セラミッ
クコンデンサ自体がプリント配線基板から脱落してしま
う。 【0010】また、許容量以上の急激な熱応力や外部応
力が外部電極にかかると、外部電極内に破壊が発生し、
磁器素体にクラックが入ることもある。これは、磁器素
体と厚膜下地導体層との接合強度、厚膜下地導体層と導
電性樹脂層との接合強度のバラランスが不良であると考
えられる。 【0011】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は過激な温度環境の変化によっ
て応力が生じても、外部電極内の欠陥が乗じにくい高信
頼性の積層セラミックコンデンサを提供することにあ
る。さらに、磁器素体にクラックが発生しない高信頼性
の積層セラミックコンデンサを提供することにある。 【0012】 【課題を解決するための手段】本発明は、誘電体層と内
部電極層とを交互に積層してなる磁器素体の両端面に、
磁器素体側から金属成分とガラス成分を含有する第1導
体層、金属成分と樹脂成分を含有する第2導体層、メッ
キ金属から成る第3導体層からなる外部電極を形成した
積層セラミックコンデンサにおいて、前記第1導電層
は、金属成分に対してガラス成分が5〜20重量%含有
し、第2導電層は金属成分に対して樹脂成分が10〜4
0重量%含有するとともに、前記磁器素体と第1導体層
との接合強度をF1、第1導体層と第2導体層との接合
強度F2とした時、 F1 2.0kgf、 F2 1.0kgf、 F1>F2 を満足している。 【0013】また、前記磁器素体の両端面に形成した第
1導体層、第2導体層、第3導体層からなる外部電極の
一部が、磁器素体の下面に延在しており、且つ前記第2
導体層の延在長さが、第1導体層の延在長さよりも0.
05mm以上長くすることが望ましい。 【0014】 【作用】本発明では、磁器素体の端面と外部電極の第1
導体層との第1の接合界面の接合強度F1 と前記第1導
体層と第2導体層との第2の接合界面の接合強度F2
の関係を特定したものである。 【0015】上述の磁器素体の端面と外部電極の第1導
体層との第1の接合界面の接合強度F1 は、第1導体層
を形成する際に用いる導電性ペーストのガラス成分の組
成によって制御が可能である。また、前記第1導体層と
第2導体層との第2の接合界面の接合強度F2 は、第2
導体層を形成する導電性樹脂ペーストの例えばエポキシ
系熱硬化性樹脂の重量比率によって制御することができ
る。 【0016】たとえば磁器素体の長手方向に外部電極を
引っ張った時、1608型(サイズ:長さ×幅×厚み=
1.6×0.8×0.8mm)では磁器素体と第1導体
層との第1の接合界面の接着の接合強度F1 が2.0k
gf以上、第1導体層と第2導体層との第2の接合界面
の接着の接合強度F2 が1.5〜2.0kgfとなるよ
うにする。また、2012型(サイズ:2.0×1.2
5×0.6〜1.25mm)では接合強度F1 が2.5
kgf以上、接合強度F2 が1.5〜2.5kgfとな
るようにする。3216型(サイズ:3.2×1.6×
0.6〜1.6mm)では接合強度F1 が3.0kgf
以上、接合強度F2 が1.5〜3.0kgfとなるよう
にする。 【0017】このような接合強度F1 、F2 との組み合
わせた2層の導体層上に、Niメッキ層とSnメッキ層
が被着された外部電極は、その引っ張り固着強度が、第
1導体層と第2導体層間の接合強度F2 で律速されるこ
とになる。この場合、接合強度F2 は、実用的な要求接
合強度である1kgf以上であるため、プリント配線基
板に積層セラミックコンデンサを半田接合しても、十分
な接合強度が達成される。 【0018】また、許容以上の外力により破壊される時
には、まず第1導体層と第2導体層間の剥離が発生する
ので、磁器素体と第1導体層との接合界面には悪影響な
く、従来のような素体磁器にクラックなどの破壊が発生
することがない。 【0019】また、磁器素体の端部の外周部において、
第2導体層は第1導体層を完全被覆して、さらに、第1
導体層の先端から0.05mm以上延在して磁器素体の
少なくとも下面と直接被着することになる。 【0020】これにより、外部電極に外部から過度の応
力が加わった時に、外部電極と磁器素体との際に集中し
た応力を、第2導体層で吸収させることができるため、
磁器素体の端部の外周で発生するクラックなどの破損を
有効に防止できる。 【0021】特に、第2導体層が第1導体層の先端から
0.05mm以上延在していると、その効果は高く、逆
に、0.05mm未満では、従来の厚膜導体−メッキ型
のように磁器素体の端部の外周で発生するクラックなど
の破損が顕著となる。 【0022】 【発明の実施の形態】以下、本発明の積層セラミックコ
ンデンサを図面に基づいて詳説する。 【0023】図1は本発明の積層セラミックコンデンサ
の外観斜視図であり、図2は縦断面を示す構造である。 【0024】図において、積層セラミックコンデンサ1
0は、チタン酸バリウムなどの誘電体磁器材料となる誘
電体層2と内部電極3、4とが交互に積層されて磁器素
体1と、該磁器素体1の両端部に形成された外部電極
5、5とから構成されている。 【0025】内部電極3、4は、PdまたはAg−Pd
合金などの貴金属材料あるいはニッケル(Ni)などの
卑金属材料からなり、内部電極3の一方端部は磁器素体
1の一方の端面に延出し、一方の外部電極5に接続され
ている。また、内部電極4の他方端部は磁器素体1の他
方の端面に延出し、他方の外部電極5に接続されてい
る。 【0026】外部電極5、5は、磁器素体の両端部、即
ち、端面及びその周囲の外周面に形成されており、磁器
素体側から、AgまたはAg合金などからなる導電ペー
ストの焼き付けにより形成された第1導体層11、前記
第1導体層表面にAg粉末をエポキシ系熱硬化性樹脂に
混合した導電性樹脂の硬化により形成された第2導体層
12、第2導体層12の表面に半田食われが発生しにく
い材料のニッケルなどのメッキ形成した第3導体層13
を被着する。尚、必要応じて、第3導体層13上にスズ
(Sn)または半田(Sn−Pb合金)などの材料から
なるスズまたは半田のメッキ層を形成する。 【0027】ここで、第2導体層12は、第1導体層1
1を完全に覆うように形成されており、その結果、磁器
素体1の端面部分は勿論のこと、端面の周囲の外周部、
即ち磁器素体の上面、下面及び両側面部分の端部に延在
して被着されている。しかも、第2導体層12の延在部
12aの長さは、第1導体層11の延在部11aの長さ
よりも、0.05mm以上長くなっている。この延在長
さの差を延在変位量としてΔxと記載する。 【0028】次に、上述の構造の積層セラミックコンデ
ンサの製造方法を説明する。 【0029】まず、誘電体層2となり、複数の素子が抽
出できる形状のセラミックグリーンシートを周知のテー
プ成型により形成する。次に、各素子領域に内部電極3
または4となる導体膜を金属粉末のペーストを用いて印
刷・乾燥により形成する。この導体膜はセラミックグリ
ーンシート上に多数の長方形が規則的に並ぶように配列
されることになる。 【0030】次にこのように印刷されたセラミックグリ
ーンシートを磁器素体の積層数に応じた枚数を積層し、
熱圧着を行い、各素子ごとに所定形状に寸法に切断して
積層チップ体を形成する。この時、積層チップ体の一対
の端面から内部電極3、4となる導体膜が露出するよう
にする。 【0031】次に裁断した積層チップ体を所定の雰囲
気、温度で焼成して、磁器素体1を形成する。 【0032】次に、磁器素体1の両端部に外部電極5、
5を形成する。まず、外部電極5、5の第1導体層11
は、磁器素体1の両端部を、AgまたはAg合金、Cu
などの卑金属などからなる導電ペーストに浸漬し、乾燥
して塗布膜を形成した後、この塗布膜を所定の雰囲気お
よび温度で焼き付けることにより形成する。焼成された
第1導体層11の厚みは、例えば20〜30μmであ
る。具体的には、1608型が20μm、2012型が
30μm、3216型が30μmである。ここで、第1
導体層11は浸漬により形成されるため、端面から浸漬
した量に相当して磁器素体1の端面のみならず、端面の
周囲の外周部にも第1導体膜が形成されることになる。 【0033】その後、第1導体層11の表面に導電性エ
ポキシ系熱硬化性樹脂からなる第2導体層12を形成す
る。具体的には、AgまたはAg合金などからなる金属
粉末にエポキシ系熱硬化性樹脂に混合された導電性樹脂
ペーストに、第1導体層11が被着形成された磁器素体
1の端部を浸漬し、乾燥してのち、塗布膜を約150〜
250℃で硬化させて形成する。硬化された第2導体層
12の厚みは、例えば25〜70μmである。具体的に
は、1608型が25μm、2012型が60μm、3
216型が70μmである。ここで、第2導体層12を
浸漬により形成すれば、磁器素体1の端面から浸漬した
量に相当して磁器素体1の端面周囲の外周部にも第2導
体膜12を形成することができる。即ち、端面外周部に
おいて、第1導体層11の先端部から延在変位量Δxと
して0.05mm以上延在されて第2導体層を形成する
ことから、第2導体層を樹脂ペーストの浸漬形成するに
あたり、浸漬量を、第1導体層を形成するために導電性
ペーストに浸漬した浸漬量に比較して、さらに、0.0
5mm以上深く浸漬させればよい。 【0034】尚、第2導体層12は、上述のように、樹
脂ペーストの浸漬、乾燥、硬化で形成するだけでなく、
例えば、樹脂ペーストの所定位置への印刷、乾燥、硬化
で形成しても構わない。 【0035】次に、第2導体層12上に、外部電極5,
5の半田食われを防止するために、例えば、ニッケルメ
ッキなどの第3導体層を形成する。さらに、外部電極
5、5に半田付着を容易にするために、例えばスズ(S
n)または半田(Sn−Pb合金)などの材料からなる
スズまたは半田のメッキ層を形成する。このようなメッ
キは電解メッキなどで形成できる。 【0036】これにより、図1に示す積層セラミックコ
ンデンサが完成する。 【0037】尚、外部電極4、5の形成にあたり、上述
のように積層素体1の両端部を、導電性ペーストや導電
性樹脂ペーストに浸漬するために、積層素体1の端部の
外周部に第1導体層11、第2導体層12が夫々延在す
るが、例えば、プリント配線基板への半田接合を考慮し
て、磁器素体1の端部の下面側のみに外部電極4、5の
延在部分を形成しても構わない。 【0038】上述の第1導体層11を形成するために用
いる導電性ペーストは、AgやAg合金などの金属粉
末、低融点ガラスフリット、分散材、バインダー、溶剤
との混合組成物、またはこれにアルミナやシリカなどの
セラミック粉体を入れた混合組成物で構成される。金属
粉末に対するガラスフリットの重量比を5〜20重量%
とすることが重要である。このガラスフリットの添加量
によって、磁器素体と第1導体層11との接合強度F1
を制御できるためである。上述の量比でガラスフリット
を添加することにより、磁器素体の端面の面積が小さい
例えば、1608型(端面の面積:0.8×0.8m
m)であっても、接合強度F1 を2kgf以上にするこ
とができ、外部電極5、5の引っ張り強度が使用上問題
のないレベルである1kg以上とすることができる。 【0039】上述のガラスフリットの比率が5重量%未
満であると、磁器素体1と第1導体層11の強度F1
低下してしまい、接合強度F1 を1kgf以上とできて
も、第1導体層11と第2導体層12との接合強度F2
よりも大きくすることが困難となる。 【0040】上述のガラスフリットの比率が20重量%
を越えると磁器素体1と第1導体層11の強度F1 は増
加するものの、逆に第1導体層11の表面にガラス成分
が析出されてしまい、第2導体層12との電気的導通の
劣化や接合強度を劣化させることになる。 【0041】上記金属粉末は、Ag、Pd、Cu、N
i、及びそれらの合金が用いられ、ガラスフリットは、
Zn、Pb、Biなどのホウケイ酸塩などの混合物が用
いられ、バインダーには炭化水素系、アクリル系、アル
キド系、アミノ系のポリエステルやロジン誘導体などが
用いられ、溶剤は炭化水素系、アルコール系、エーテル
系、ケトン系、脂肪族系などが用いられる。 【0042】第2導体層12を形成する導電性樹脂ペー
ストは、金属粉末と熱硬化性エポキシ系樹脂と硬化剤と
の混合組成物に有機媒体を入れた混合組成物によって形
成される。 【0043】熱硬化性エポキシ系樹脂の分子量あるいは
金属粉末と熱硬化性エポキシ系樹脂重量比で第1導体層
に対する接合強度を制御することができる。 【0044】熱硬化性エポキシ系樹脂の分子量は、比較
的低いことが望ましく、例えば、千数百以下が望まし
い。 【0045】また、金属粉末に対する熱硬化性樹脂組成
分の重量比が10〜40重量%の程度が望ましい。 【0046】比較的低い分子量のエポキシ系樹脂を上述
の範囲で用いることにより、磁器素体の端面の面積が小
さい1608型(端面の面積:0.8×0.8mm)で
あっても、外部電極の引っ張り強度を使用上問題ないレ
ベルである1kgf以上が達成できる。しかも、この導
電性樹脂ペーストによって形成した第2導体層12と第
1導体層11との接合強度F2 を、磁器素体1と第1導
体層11との接合強度F1 未満に容易に制御することが
できる。 【0047】尚、上記熱硬化性エポキシ樹脂の分子量が
非常に低い場合、例えば300以下では過剰な反応性と
なってしまい、接合強度F2 を接合強度F1 未満にする
ことが困難となる。また、分子量が高い場合、例えば1
200を超えると、接合強度F2 自身が得られなくな
る。 【0048】また、エポキシ樹脂と金属粉末との重量比
率において、樹脂比率が多いほど固着強度が増加する。
そして、エポキシ樹脂の金属粉末に対する比率が40重
量%を越えるでは、硬化した第2導体層12の表面に樹
脂が偏在してしまい、第3導体層13であるメッキ層の
被覆が不可能となってしまう。 【0049】また、エポキシ樹脂の比率が10重量%未
満では、第1導体層11と第2導体層12との接合強度
2 を1.0kgf以上とすることが困難となる。 【0050】上記金属粉末は金、銀、白金、パラジウ
ム、ロジウム、ニッケル、銅を単独でまた、それらの合
金などからなる。 【0051】また、エポキシ系樹脂は分子中に2個また
はそれ以上のエポキシ基を有する化合物からなり、硬化
剤または触媒の作用で硬化する。そして、このエポキシ
系樹脂はビスフェノールA型エポキシ系樹脂、ビスフェ
ノールF型エポキシ系樹脂、ビスフェノールAD型エポ
キシ系樹脂の液状エポキシ樹脂より選択する。 【0052】硬化剤にはポリアミト硬化剤、脂肪族ポリ
アミン硬化剤、環状脂肪族ポリアミン硬化剤、芳香族ポ
リアミン硬化剤、ジシアンジアミド等を使用する。上記
有機媒体として、各種の脂肪族アルコールとそのエステ
ル、カルビトール系溶媒、ケトン系溶媒、または炭化水
素系溶媒などが挙げられる。 【0053】第2導体層12は、上述したように、導電
性樹脂ペーストをスクリーン印刷、浸漬などによって塗
布膜を形成し、80〜140℃の温度にて仮乾燥させ、
その後、導電性樹脂ペースト中の溶媒成分を完全に除去
するために60〜120℃の温度雰囲気で15〜90分
間脱溶剤を行い、しかる後に、150〜250℃の温度
にて30〜120分間加熱することで、硬化されて形成
される。 【0054】以上のように、本発明のの積層セラミック
コンデンサによれば、磁器素体2と第1導体層11との
接続強度F1 及び第1導体層11と第2導体層12との
接続強度F2 との関係を、上述のようにして制御して、
各々の接続1.0kgf以上として、且つ両接合強度F
1 及びF2 の関係が、F1 >F2 となるように設定し
た。 【0055】これにより、外部電極5、5を剥離しよう
とする通常の外部からの応力がかかっても、磁器素体1
と第1導体層11との接合界面及び第1導体層11と第
2導体層12との接合界面で剥離発生がない。しかも、
急激な熱変化や過度の外力による衝撃を受けても、第2
導体層12である導電性を有するエポキシ系熱硬化性樹
脂層でその急激な衝撃を吸収するために、磁器素体1に
クラックや破損を発生させることがない。 【0056】仮に、許容衝撃を超える外力などが印加さ
れたときには、磁器素体1の誘電体磁器層2にクラック
が発生せず、接合強度F1 とF2 との差により、外部電
極5、5の第1導体層11と第2導体層12との界面で
剥離が発生するだけであり、コンデンサ磁器素体にクラ
ックが入るという最も致命的な内部電極3、4間の電気
的短絡故障を回避することができる。 【0057】また、本願発明は同時に、磁器素体1の両
端部の外周部、即ち、磁器素体1の両端部の両主面及び
両側面に、第2導体層12が、第1導体層11の端縁よ
りも中央部寄りに延在変位量Δxとして0.05mm以
上延在して被覆している。尚、第1導体層の延在部を符
号11aで、第2導体層12の延在部を符号12aで示
す。 【0058】従って、上述したように、外部電極5、5
に外部から衝撃等の応力が加わっても、第1導体層11
にその応力が加わる前に、第2導体層12全体で吸収し
ている。この第1及び第2導体層11、12の延在部1
1a、12aにおいても、同様に、第1導体層11の延
在部11aから磁器素体1の表面にかかる応力を、第1
導体層11の延在部11aに印加される前に、第2導体
層12の延在部12aで吸収することになる。 【0059】従って、第1及び第2導体層11、12の
延在部11a及び12aと磁器素体1との接合部分で磁
器中にクラックの発生を有効に抑えられることになる。 【0060】これに対して、第2導体層12の延在部1
2aが、第1導体層11の延在部11aよりも中央寄り
に延出していない場合や、仮に延出していても、0. 0
5mm未満であると、第1導体層11の延在部11aと
磁器素体1との接合界面部分で応力集中してしまい、そ
の結果、磁器にクラックなどが発生してしまう。 【0061】 【実施例】(例1)本発明の2012型(2.0×1.
25×0.85mm)の積層セラミックコンデンサの磁
器素体1を用いて、磁器素体1の対向する端部に厚み3
0μmの第1導体層11を形成した。第1導体層11を
形成する導電性ペーストは、Agを主成分とし、ガラス
フリットにホウケイ酸亜鉛系のものとホウケイ酸鉛系の
2種類用い、Ag粉末に対してガラスフリットの添加量
を重量にして5〜20%の範囲で変化させた。尚、あら
かじめ、異質な塗布形状とならないようにペースト粘度
を溶剤量で調整した。また、焼き付け時の電極割れが起
こらないように銀粉末を微粉タイプとフレーク状の粗粒
タイプとの混合比率を変えて調整した。 【0062】そして、第1導体層11のみを形成した
後、磁器素体と第1導体層との接合強度を測定可能とす
るために、ニッケル及びスズメッキを施して、リード線
を端面中央に垂直に半田接合し、ロードセル試験器で、
引っ張り強度試験を行った。その際に50個の試料につ
いて調べた。 【0063】その結果、磁器素体1と第1導体層11と
の間の接合強度F1 は、図3の特性図に示す結果となっ
た。尚、縦軸は強度、横軸は金属成分を100とした時
のガラス重量比率である。 【0064】Agに対してガラスフリットの添加量を多
くするにつれて固着強度が向上してきている。また、ガ
ラスフリット量が多くなるにつれて焼き付け電極表面に
ガラスがにじみ出てくる現象が強くなり、ガラスフリッ
ト量が20重量%を超えると、その後にアルミナ研磨粉
と水を入れたポットで回転バレルをかけても表面浮きガ
ラス層がきれいにとれなかった。この表面ガラス層は電
気的導電性ばかりでなく、この後の熱硬化性樹脂への接
合強度も低下させる。 【0065】(例2)上述の例1にて作成した積層セラ
ミックコンデンサの試料の第1導体層11を形成した試
料を用いて、第1導体層11上に第2導体層12を熱硬
化型導電性ペースト形成し、第1導体層11と第2導体
層との接合強度について測定した。尚、第1導体層11
である焼き付けAg導体膜上にAg系導電性粉末をエポ
キシ系樹脂に分散した導電性樹脂ペーストを第1導体層
11を完全に覆うように60μmの厚みで塗布し、さら
に乾燥し、ついで80〜120℃の温度にて脱溶剤し、
その後、150〜200℃の温度で硬化させ、これによ
ってエポキシ系熱硬化性樹脂からなる第2導体層12を
形成した。そして、ニッケルメッキ層13を電解メッキ
で形成し、このニッケルメッキ層13の上にスズ系層を
電解メッキで形成した。このような積層セラミックコン
デンサを作製するに当たって、導電性樹脂ペーストの金
属成分100に対して樹脂固形分比率を10〜40重量
%変化させて測定した。 【0066】その結果、第1導体層11と第2導体層1
2との間の接合強度F2 は、図4の特性図に示す結果と
なった。 【0067】その結果、図4に示すように、接合強度F
2 は、図4の特性図において、尚、線a、線bともに横
軸は固形成分に対するガラスフリットの重量比率を示
す。 【0068】尚、エポキシ樹脂の重量比率が、40重量
%を越えると、第2導体層12の表面に樹脂成分が析出
されて、安定してニッケルメッキ層13を形成すること
ができなくなる。 【0069】また、温度サイクル耐久性テストは、−5
5℃の雰囲気に30分間保持し、そして、150℃の雰
囲気に30分間保持し、その冷却/加熱サイクルを10
00回おこなって、容量の低下状況を調べた。その際に
50個の試料について、磁器素体のクラックの発生頻度
と外部電極の剥離を測定した。 【0070】温度サイクルテストの結果、固形分比率が
銀粉末に対して10〜40wt%の試料は初期の固着強
度が高く、さらに温度サイクル耐久性テストをおこなっ
ても、ほとんど低下しなった。また、コンデンサ本体に
クラックが発生せず、外部電極の剥離もなった。 【0071】(例3)図3、図4に示す2つの接合強度
1 、F2 との関係をF1 >F2 とすることが重要であ
る。従って、例えば、第1導体層11を形成する導電性
ペーストのガラス重量比率が10重量%で、第2導体層
12を形成する導電性樹脂ペーストの樹脂重量比率が2
0重量%以上では、強度のバラツキなどにより、F1
2 とならない場合がある。従って、各々の接合強度F
1 、F2 を測定し、F1 >F2が満足するように制御し
なくてはならない。 【0072】そこで、本発明者らは、1608型、20
12型、3216型の積層セラミックコンデンサの外部
電極を構成する第1導体層11の導電性ペーストのガラ
ス重量比率を10重量%に設定し、第2導体層13の導
電性樹脂ペーストのエポキシ樹脂の20重量%に設定し
た。そして、磁器素体1と第1導体層11との接合強度
1 と第1導体層11と第2導体層12との接合強度F
2 を図5で合成した。 【0073】尚、試料の形式による第1導体層の11、
第2導体層12の厚みは、夫々先の具体例に示す値とし
た。また、図5において、横軸は、各形式、縦軸は接合
強度を示している。 【0074】図5から理解できるように、この組み合わ
せでは、各々の接合強度F1 、F2にばらつきが生じて
も、接合強度F1 、F2 を各々1.0kgf以上とし
て、しかも、F1 >F2 となっている。 【0075】また、この例で、第1導体層11のガラス
重量比率が10重量%であるが、図3の結果を参酌すれ
ば、第2導体層12のエポキシ樹脂の重量比率を変えず
に、ガラス重量比率を10重量%以上に設定しても、な
んら支障のないことがわかる。 【0076】(例4)(例2)の積層セラミックコンデ
ンサ試料の中で良好な結果を得た条件で、第2導体層1
2を第1導体層11の表面を完全に覆い、しかも、磁器
素体1の端部の外周面で、第1導体層11の延在部11
aの先端部から延在する距離Δxを種々変えた試料を作
成した。 【0077】そして、上述した温度サイクル耐久性テス
トを行い、磁器素体1の内部に発生する内部クラック観
察を併用した。 【0078】その結果、磁器素体1の端部の外周部に延
在する第1導体層11の延在部よりも、第2導体層12
の延在部12aが、磁器素体の中央部側に少なくとも
0. 05mm以上延在すると、密着強度テスト、さらに
温度サイクル耐久性テストのいずれにも良好な結果が得
られた。これに対し、第2導体層12の延在部12aが
第1導体層11の延在部11aからさらに延在する延在
変位量Δxが0.05mm未満の場合には、クラックの
発生が観察された。 【0079】このことは、プリント配線基板に試料を半
田接合した後、プリント配線基板を強制的にたわませ
て、試料に機械的応力を与えたのみ試験に検証された。
例えば、90mmのスパンで10mmたわませる加速た
わみ試験で図6に示すように、延在変位量Δxが0.0
5mm以上では、全数の試料でクラックは発生しない。 【0080】以上の結果より磁器素体1の端部の外周部
に、第2導体層12の延在部12aを第1導体層11の
延在部11aよりも磁器素体中央寄りに少なくとも0.
05mm以上延ばさなければならないとが判明した。 【0081】尚、上述の実験例では、2012型サイズ
の磁器素体を用いて実験を行ったが、端面の面積が比較
的小さな1608型サイズ、端面の面積が比較的大きな
3216型サイズであっても同様な結果が得られた。 【0082】 【発明の効果】以上のとおり、本発明のによれば、回路
基板に実装し、その後、温度サイクルや熱衝撃によって
応力が発生したとしても、磁器素体にクラックが発生す
ることがなく、さらに外部電極が剥離しなくなり、しか
も、実装基板との固着強度にも優れ、その結果、高品質
かつ長期信頼性の積層セラミックコンデンサとなる。
【図面の簡単な説明】 【図1】本発明に係る積層セラミックコンデンサの外観
斜視図である。 【図2】本発明の積層セラミックコンデンサの断面図で
ある。 【図3】本発明の積層セラミックコンデンサの磁器素体
と第1導体層との接合強度及び第1導体層と第2導体層
の接合強度を示す特性図である。 【図4】本発明の積層セラミックコンデンサの第1導体
層と第2導体層の接合強度を示す特性図である。 【図5】本発明の形状別の積層セラミックコンデンサの
磁器素体と第1導体層との接合強度及び第1導体層と第
2導体層の接合強度を示す特性図である。 【図6】本発明の積層セラミックコンデンサの磁器素体
表面における第2導体層延在距離Δxによるクラック発
生率を示す特性図である。 【符号の説明】 10・・・積層セラミックコンデンサ 1・・・磁器素体 2・・・誘電体磁器層 3、4・・・内部電極 5、5・・・外部電極 11・・・第1導体層 12・・・第2導体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−37127(JP,A) 特開 平3−214715(JP,A) 特開 平9−205035(JP,A) 特開 平4−329616(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/42

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 誘電体層と内部電極層とを交互に積層し
    てなる磁器素体の両端面に、磁器素体側から金属成分
    ガラス成分を含有する第1導体層、金属成分と樹脂成分
    を含有する第2導体層、メッキ金属から成る第3導体層
    からなる外部電極を形成した積層セラミックコンデンサ
    において、前記第1導電層は、金属成分に対してガラス成分が5〜
    20重量%含有し、第2導電層は金属成分に対して樹脂
    成分が10〜40重量%含有するとともに、 前記磁器素
    体と第1導体層との接合強度をF1、第1導体層と第2
    導体層との接合強度F2とした時、 1 ≧2.0kgf、 2 ≧1.0kgf、 1 >F 2 を満足していることを特徴とする積層セラミックコンデ
    ンサ。
JP01841098A 1998-01-30 1998-01-30 積層セラミックコンデンサ Expired - Fee Related JP3363369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01841098A JP3363369B2 (ja) 1998-01-30 1998-01-30 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01841098A JP3363369B2 (ja) 1998-01-30 1998-01-30 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JPH11219849A JPH11219849A (ja) 1999-08-10
JP3363369B2 true JP3363369B2 (ja) 2003-01-08

Family

ID=11970899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01841098A Expired - Fee Related JP3363369B2 (ja) 1998-01-30 1998-01-30 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP3363369B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001542A1 (fr) 2006-06-28 2008-01-03 Murata Manufacturing Co., Ltd. Composant électronique en céramique et son procédé de fabrication

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528749B2 (ja) * 2000-03-17 2004-05-24 株式会社村田製作所 積層セラミックコンデンサ
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP2007234828A (ja) 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP2007234800A (ja) 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP4844311B2 (ja) * 2006-09-14 2011-12-28 株式会社村田製作所 セラミック電子部品
JP5278709B2 (ja) * 2009-12-04 2013-09-04 株式会社村田製作所 導電性樹脂組成物およびチップ型電子部品
JP5246207B2 (ja) 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
WO2012053313A1 (ja) 2010-10-18 2012-04-26 株式会社村田製作所 チップ型セラミック電子部品およびその製造方法
JPWO2012114818A1 (ja) * 2011-02-23 2014-07-07 株式会社村田製作所 セラミック電子部品、及びセラミック電子部品の設計方法
JP5853735B2 (ja) * 2012-02-02 2016-02-09 Tdk株式会社 電子部品
JP5567647B2 (ja) * 2012-12-06 2014-08-06 太陽誘電株式会社 セラミック電子部品
JP6673273B2 (ja) * 2016-09-28 2020-03-25 株式会社村田製作所 電子部品
JP6683108B2 (ja) * 2016-11-16 2020-04-15 Tdk株式会社 電子部品
JP6780673B2 (ja) * 2018-03-30 2020-11-04 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP7089404B2 (ja) 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7173080B2 (ja) * 2020-04-07 2022-11-16 株式会社村田製作所 インダクタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969716B2 (ja) * 1990-01-19 1999-11-02 松下電器産業株式会社 積層セラミックコンデンサ
JPH04329616A (ja) * 1991-04-30 1992-11-18 Marcon Electron Co Ltd 積層形電子部品
JPH0837127A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JPH09205035A (ja) * 1996-01-26 1997-08-05 Hitachi Aic Inc 積層セラミックコンデンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008001542A1 (fr) 2006-06-28 2008-01-03 Murata Manufacturing Co., Ltd. Composant électronique en céramique et son procédé de fabrication

Also Published As

Publication number Publication date
JPH11219849A (ja) 1999-08-10

Similar Documents

Publication Publication Date Title
JP3363369B2 (ja) 積層セラミックコンデンサ
CN109994317B (zh) 多层电容器及其制造方法
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
CN107658095B (zh) 线圈组件及制造线圈组件的方法
US8174816B2 (en) Ceramic electronic component
JP4844311B2 (ja) セラミック電子部品
JPH11162771A (ja) 積層セラミックコンデンサ
JP2007281400A (ja) 表面実装型セラミック電子部品
JP2019179778A (ja) 積層セラミックコンデンサおよびその実装構造
JPS5929414A (ja) セラミツクチツプコンデンサ用コンプライアント成端
WO2008023496A1 (fr) Composant électronique feuilleté et procédé pour le fabriquer
JP2010123865A (ja) セラミック電子部品および部品内蔵基板
JPS63107087A (ja) 混成集積回路基板
US6316726B1 (en) Surface mount electronic component having electrodes suppressing the occurrence of migration
JP3760770B2 (ja) 積層セラミック電子部品及びその製造方法
JP3267067B2 (ja) セラミック電子部品
JPH08107039A (ja) セラミック電子部品
JP7331622B2 (ja) 積層セラミック電子部品
CN110620012A (zh) 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
JPH04259205A (ja) チップ形セラミックコンデンサ
JP2000138131A (ja) チップ型電子部品
JPH07201636A (ja) 積層電子部品及びその製造方法
JP2850200B2 (ja) 積層セラミック電子部品
JP4715000B2 (ja) チップ型電子部品の製造方法
JPH11233370A (ja) セラミックコンデンサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees