KR20170083352A

KR20170083352A - 칩 저항 소자

Info

Publication number: KR20170083352A
Application number: KR1020160002698A
Authority: KR
Inventors: 윤장석; 김형민; 한진만
Original assignee: 삼성전기주식회사
Priority date: 2016-01-08
Filing date: 2016-01-08
Publication date: 2017-07-18
Also published as: CN106960708A; US20170202089A1; KR101883040B1; CN106960708B; US10104776B2; JP2017123456A

Abstract

본 발명의 일 실시형태는, 서로 반대에 위치한 제1 및 제2 면을 갖는 절연 기판과, 상기 절연 기판의 제1 면에 배치된 저항층과, 상기 절연 기판의 제1 면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 내부 전극과, 상기 저항층을 덮으며 상기 제1 및 제2 내부 전극의 일부에 연장된 저항 보호층과, 상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 내부 전극 상에 각각 배치되며, 제1 도전성 분말과 수지를 포함하는 제1 전극 보호층과, 상기 제1 전극 보호층 상에 각각 배치되며, 제2 도전성 분말과 수지를 포함하며, 상기 제1 전극 보호층에서의 수지 함량비보다 낮은 수지 함량비를 갖는 제2 전극 보호층과, 상기 제2 전극 보호층을 덮도록 상기 제1 및 제2 내부 전극 상에 배치되며, 상기 저항 보호층에 연결되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자를 제공한다.

Description

칩 저항 소자{CHIP RESISTOR}

본 발명은 칩 저항 소자에 관한 것이다.

일반적으로, 칩 저항 소자는 외부 환경에서 장기간 사용될 때에 내부 전극과 같은 요소에서 원하지 않는 반응이 일어나 소자의 신뢰성이 저하되거나 성능을 상실할 수 있다. 예를 들어, 내부 전극에 주로 사용되는 은(Ag)과 같은 금속은 쉽게 황화되기 때문에 불이익한 반응물(예, Ag₂S)을 형성하고, 심지어 단선을 일으킬 수 있다.

종래에는, 이러한 문제를 해결하기 위해서 내부 전극을 대체하거나 내부 전극의 보호층을 도입하는 방안이 제안되고 있으나, 이는 우수한 전도성을 확보하기 어려울 뿐만 아니라, 도금성이 불량해져 외부 전극을 위한 도금층이 잘 형성되지 않거나, 하부 구조와 접착력이 약해져 박리되는 문제가 있어 왔다.

일본특허공개공보 2004-0259864호

본 발명의 일 실시형태의 목적은 도금성이 우수하고 하부 구조와의 접착력이 강한 전극 보호층을 갖는 칩 저항 소자를 제공하는데 있다.

일 예에서, 상기 제1 전극 보호층은 상기 제1 도전성 분말을 제1 중량비로 함유하고, 상기 제2 전극 보호층은 상기 제2 도전성 분말을 상기 제1 중량비보다 큰 제2 중량비로 함유할 수 있다.

일 예에서, 상기 제2 도전성 분말은 상기 제1 도전성 분말의 입도(d50)보다 큰 입도를 가질 수 있다.

일 예에서, 상기 제1 전극 보호층의 수지 함량비는 전체 중량의 95∼99 wt% 범위일 수 있다. 이 경우에, 상기 제1 도전성 분말은 1∼5 wt%의 탄소 나노튜브를 포함할 수 있다.

일 예에서, 상기 제2 전극 보호층의 수지 함량비는 전체 중량의 3∼10 wt% 범위일 수 있다. 이 경우에, 상기 제2 도전성 분말은 90∼97 wt%의 CuNi 합금 분말을 포함할 수 있다. 상기 제2 도전성 분말은 탄소 나노튜브를 더 포함할 수 있다.

본 발명의 일 실시형태는, 절연 기판과, 상기 절연 기판의 상면에 배치된 저항층과, 상기 절연 기판의 상면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 상면 전극과, 상기 저항층을 덮으며 상기 제1 및 제2 상면 전극의 일부에 각각 연장된 저항 보호층과, 상기 절연 기판의 양 측면에 배치되며, 상기 제1 및 제2 상면 전극에 각각 연결된 제1 및 제2 측면 전극과, 상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 상면 전극 상에 각각 배치되며, 제1 도전성 분말과 수지를 포함하는 제1 전극 보호층과, 상기 제1 전극 보호층 상에 각각 배치되며, 제2 도전성 분말과 수지를 포함하며, 상기 제1 전극 보호층에서의 수지 함량비보다 낮은 수지 함량비를 갖는 제2 전극 보호층과, 상기 제1 및 제2 측면 전극 상에 각각 배치되며, 상기 제2 전극 보호층을 덮도록 연장되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자를 제공한다.

본 실시형태에서는 수지 함량비가 다른 다층 전극 보호 구조를 도입함으로써 하부에 위치한 저항 보호층으로부터의 박리를 방지할 뿐만 아니라 외부 전극을 위한 도금층을 용이하게 형성시킬 수 있다.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도1은 본 발명의 일 실시형태에 따른 칩 저항 소자를 나타내는 측단면도이다.
도2는 도1에 도시된 칩 저항 소자를 나타내는 상부 평면도이다.
도3a 및 도3b는 각각 본 발명의 일 실시형태에 따른 칩 저항 소자에 채용가능한 제1 전극 보호층의 SEM 사진와 모식도이다.
도4a 및 도4b는 각각 본 발명의 일 실시형태에 따른 칩 저항 소자에 채용가능한 제2 전극 보호층의 SEM 사진와 모식도이다.
도5는 도1에 도시된 저항 소자가 실장 기판에 탑재된 저항 소자 어셈블리를 나타내는 사시도이다.
도6은 본 발명의 일 실시형태에 따른 칩 저항 소자를 나타내는 측단면도이다.
도7은 도6에 도시된 칩 저항 소자를 나타내는 상부 평면도이다.
도8은 본 발명에 따른 실시예1와 비교예에 따른 칩 저항 소자의 내황화 특성을 비교하는 그래프이다.
도10는 본 발명에 따른 실시예2(합금 비율 변화)에 따른 칩 저항 소자의 내황화 특성을 비교하는 그래프이다.
도9는 본 발명에 따른 실시예2(CNT 추가량 변화)에 따른 칩 저항 소자의 내황화 특성을 비교하는 그래프이다.
도11은 본 발명의 일 실시형태에 따른 칩 저항 소자를 나타내는 사시도이다.
도12는 도11에 도시된 칩 저항 소자를 나타내는 측단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 상세히 설명한다.

본 실시형태들은 다른 형태로 변형되거나 여러 실시형태의 특징이 서로 조합될 수 있다. 일 실시형태에서 설명된 사항이 다른 실시형태에서 설명되어 있지 않더라도, 다른 실시형태에서 반대되거나 모순되는 설명이 없는 한, 다른 실시형태의 설명으로 결합될 수 있다.

첨부된 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일하거나 유사한 요소로 이해될 수 있다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 첨부된 도면의 방향을 기준으로 표현되고 있으며, 실제로, 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.

도1은 본 발명의 일 실시형태에 따른 칩 저항 소자를 나타내는 사시도이며, 며, 도2는 도1에 도시된 저항 소자의 I-I'을 따라 절개하여 본 측단면도이다.

도1 및 도2를 참조하면, 본 실시형태에 따른 칩 저항 소자(10)는 절연 기판(11)과, 저항층(15), 제1 및 제2 내부 전극(12,13)과 제1 및 제2 외부 전극(18,19)을 포함한다. 상기 칩 저항 소자(10)는 상기 저항층(15)을 보호하기 위한 저항 보호층(16)과, 상기 제1 및 제2 내부 전극(12,13)을 보호하기 위한 전극 보호층(17)을 더 포함한다.

상기 절연 기판(11)은 그 일 면에 배치된 저항층(12)을 포함한다. 상기 절연 기판(11)은 비교적 얇은 저항층(15)을 지지하며 칩 저항 소자(10)의 내구성을 확보할 수 있다. 상기 절연 기판(11)은 열전전도가 우수한 재질일 수 있다. 상기 절연 기판(11)은 사용시에 저항층(15)에서 생성된 열을 외부로 효과적으로 방출시킬 수 있다. 예를 들어, 상기 절연 기판(11)은 알루미나(Al₂O₃)와 같은 세라믹 또는 폴리머 기재일 수 있다. 특정 예에서, 상기 절연 기판(11)은 얇은 판형의 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻어진 알루미나 기판일 수 있다.

상기 제1 및 제2 내부 전극(12,13)은 상기 절연 기판의 양측에 배치된다. 상기 저항층(15)은 상기 제1 및 제2 내부 전극(12,13)에 연결되도록 상기 절연 기판(11)의 일 면에 배치된다. 상기 저항층(15)으로는 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, CuNi계 합금, NiCr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다. 상기 저항층(15)은 페이스트로 제조되어 원하는 영역에 인쇄될 수 있다.

상기 제1 및 제2 내부 전극(12,13)은 상기 저항층(15)에 연결되며, 상기 절연 기판(11)의 상면('제1면'라고도 함)에 배치된 상면 전극(12a,13a)을 포함한다. 상기 제1 및 제2 내부 전극(12,13)은 상면 전극(12a,13a) 외에도 외부 전극(18,19)이 형성될 영역에 추가로 형성될 수 있다. 본 실시형태와 같이, 상기 제1 및 제2 내부 전극(12,13)은 상기 절연 기판(11)의 양 측면에 배치된 측면 전극(12b,13b)을 포함할 수 있다. 도1에 도시된 바와 같이, 상기 측면 전극(12b,13b)은 상기 절연 기판(11)의 제1 면과 반대에 위치한 제2 면까지 연장될 수 있다.

상기 제1 및 제2 내부 전극(12,13)은 도전성 페이스트를 이용한 인쇄 공정(인쇄 후 소성) 또는 증착 공정을 이용하여 형성될 수 있다. 상기 제1 및 제2 내부 전극(12,13)은 각각 제1 및 제2 외부 전극(18,19)을 위한 도금공정에 시드(seed)로서 사용될 수 있다. 예를 들어, 상기 제1 및 제2 내부 전극(12,13)은 은(Ag), 구리(Cu), 니켈(Ni), 백금(Pt) 중 적어도 하나를 포함할 수 있다. 상기 내부 전극(12,13)은 형성 위치에 따라 다른 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 상면 전극(12a,13a)은 상기 저항층(15)과 직접 연결되므로 높은 전도성을 확보하기 위해서 Ag와 같은 높은 전도성 성분으로 함유할 수 있다. 측면 전극(12b,13b)은 Ni 또는 Pd과 같은 성분을 함유할 수 있다.

상기 저항 보호층(16)은 도2에 도시된 바와 같이 상기 저항층(15)을 덮도록 배치되어 상기 저항층(15)을 외부의 충격으로부터 보호할 수 있다. 예를 들어, 상기 저항 보호층(16)은 실리콘(SiO₂)이나 글래스(glass) 또는 폴리머를 포함할 수 있다. 본 실시예에서, 상기 저항 보호층(16)은 2층 구조로서, 상기 저항층(15)에 순차적으로 적층된 제1 저항 보호층(16a)과 제2 저항 보호층(16b)을 포함한다. 상기 제1 저항 보호층(16a)은 트리밍(trimming) 공정 전에 배치되어 트리밍 과정에서 레이저 등에 의한 원하지 않는 영역에 손상을 방지할 수 있다. 상기 제2 저항 보호층(16b)은 트리밍 공정 후에 배치되어 사용과정에서 외부 충격으로부터 상기 저항층(15)을 보호할 수 있다. 예를 들어, 상기 제1 저항 보호층(16a)은 글래스계 물질을 포함할 수 있으며, 상기 제2 저항 보호층(16b)은 폴리머인 수지(resin)를 함유할 수 있다.

도1 및 도2에 도시된 바와 같이, 상기 전극 보호층(17)은 상기 저항 보호층(16)의 일부와 겹치도록 상기 제1 및 제2 내부 전극(12,13) 상에 각각 배치될 수 있다. 상기 전극 보호층(17)은 상기 제1 및 제2 내부 전극(12,13)을 외부로의 노출에 의한 손상으로부터 보호하는 역할을 한다. 예를 들어, 상기 제1 및 제2 내부 전극(12,13) 중 상면 전극(12a,13a)은 Ag를 함유할 수 있는데, 외부 대기의 황 성분에 접촉되어 쉽게 Ag₂S와 같은 황화물이 형성되고, 이로 인해 심각한 단선 불량이 발생될 수 있다.

본 실시형태에 채용된 전극 보호층(17)은 2층 구조를 갖는다. 상기 전극 보호층(17)은 상기 제1 및 제2 내부 전극(12,13) 상에 각각 배치된 제1 전극 보호층(17a)과, 상기 제1 전극 보호층(17a) 상에 각각 배치된 제2 전극 보호층(17b)을 포함한다. 상기 제1 및 제2 전극 보호층(17a,17b)은 각각 제1 및 제2 도전성 분말이 함유된 수지로 이루어질 수 있으며, 서로 다른 수지 함량비를 갖는다. 구체적으로, 상기 제2 전극 보호층(17b)은 상기 제1 전극 보호층(17a)의 수지 함량비보다 낮은 수지 함량비를 가질 수 있다.

상기 전극 보호층(17)은 전극의 일부로서 충분한 전도성을 가질 뿐만 아니라, 그 하부에 위치한 층(즉, 내부 전극(12,13)과 저항 보호층(16))과의 견고한 결합과 그 상부에 제1 및 제2 외부 전극(18,19)을 형성하기 위해서 도금성이 우수한 표면을 제공할 필요가 있다.

상기 제1 전극 보호층(17a)은 상대적으로 높은 수지 함량을 가지므로, 유사한 성분(예, 수지)을 갖는 저항 보호층(16)과 높은 접합력을 가질 수 있다. 따라서, 상기 제1 전극 보호층(17a)은 상기 저항 보호층(16)과의 계면 부근(A)으로부터의 침투경로를 효과적으로 차단하여 상기 제1 및 제2 내부 전극(12,13)을 효과적으로 보호할 수 있다.

상기 제2 전극 보호층(17b)은 상대적으로 낮은 수지 함량을 가지면서 높은 함량비로 제2 도전성 분말을 포함할 수 있다. 따라서, 그 상부에 위치할 제1 및 제2 외부 전극(18,19)을 위한 도금 공정이 원활하게 이루어질 수 있다.

이와 같이, 본 실시형태에 채용된 전극 보호층(17)은 적어도 2층 구조로 구분하고 각 층에서 수지의 함량(또는 도전성 분말의 함량)을 달리함으로써 상반되는 특성들(예, 접착력과 도금성)을 동시에 만족시킬 수 있다.

도3a 및 도4a는 상기 제1 및 제2 전극 보호층(17a,17b)의 일 예를 촬영한 SEM 사진이며, 내부 구성을 모식하여 각각 도3b 및 도4b에 도시하였다.

우선, 도3a 및 도3b를 참조하면, 제1 전극 보호층(17a)은 제1 도전성 분말로서 탄소 나노튜브(C1)를 함유한 수지(E1)를 포함한다. 예를 들어, 상기 제1 전극 보호층(17a)의 수지(E1)는 에폭시, 실리콘 수지 또는 그 조합일 수 있다.

탄소 나노 튜브(C1)를 사용함으로써 수지 함량비를 높이면서도 원하는 전도성을 쉽게 확보할 수 있다. 이에 한정되지는 않으나, 상기 제1 전극 보호층(17a)의 수지(E1) 함량비는 전체 중량의 95∼99 wt% 범위일 수 있다. 상기 탄소 나노 튜브(C1)는 전체 대비 1∼5 wt%로 함유될 수 있다. 상기 제1 전극 보호층(17a)의 형성은 제1 전극 보호층(17a)을 위한 페이스트를 제조한 후에 인쇄함으로써 구현될 수 있다. 이러한 작업성을 고려하여, 탄소 나노 튜브의 길이는 1㎜∼5㎜ 범위이고(이거나), 탄소 나노 튜브의 직경은 5㎚∼15㎚ 범위일 수 있다.

도4a 및 도4b을 참조하면, 제1 전극 보호층(17b)은 제2 도전성 분말로서 구리니켈(CuNi) 합금 분말(P)을 함유한 수지(E2)를 포함한다. 예를 들어, 상기 제2 전극 보호층(17b)의 수지(E2)는 에폭시, 실리콘 수지 또는 그 조합일 수 있다. 상기 제2 전극 보호층(17b)의 수지(E2)는 상기 제1 전극 보호층(17a)의 수지(E1)와 동일한 수지일 수 있다.

CuNi 합금 분말(P)은 충분한 도금성을 확보하기 위해서 90∼97 wt%로 함유될 수 있다. 상기 제2 전극 보호층(17b)의 수지(E2)는 CuNi 합금 분말(P)이 결속되고 제1 전극 보호층과 접착가능할 정도의 가능한 적게 함유될 수 있다. 예를 들어, 상기 제2 전극 보호층(17b)의 수지(E2) 함량비는 3∼10 wt% 범위일 수 있다. CuNi 분말이 표면에 들어나 도금성을 높이기 위해서 CuNi 합금 분말(P)의 평균 입도(d50)는 2㎛∼30㎛ 범위일 수 있다. 이러한 바람직한 입도 조건은 CuNi 합금 분말 외에 다른 도전성 분말에도 유사하게 적용될 수 있다.

CuNi 합금 분말(P)은 내황화성이 우수하여 안정적이지만 Ag와 같은 금속과 비교하여 다소 낮은 전도성을 갖는다. 이를 보완하기 위해서, CuNi 합금 분말의 Ni 중량비를 20 wt% 이상, 나아가 50 wt% 이상으로 조절하여 전도성을 높일 수 있다. 또한, 본 실시예와 같이, 상기 제2 전극 보호층(17b)에 추가적으로 탄소 나노 튜브(C2)를 소량 포함시킬 수 있다. 예를 들어, 탄소 나노 튜브(C2)는 전체 대비 1∼5 wt%로 함유될 수 있다. 이러한 내용은 도9 및 도10을 참조하여 상세히 설명하기로 한다.

본 실시형태에 채용가능한 제1 및 제2 전극 보호층(17a,17b)은 다양한 구성의 조합을 가질 수 있다. 상기 제1 및 제2 도전성 분말은 탄소 나노튜브 또는 CuNi 합금 외에도, Ag보다 화학적 안정성이 우수한 다른 도전성 분말을 포함할 수 있다. 예를 들어, 상기 제1 및 제2 도전성 분말은 다른 Cu계 또는 Ni계 합금, AgPd와 같은 Pd계 합금 등을 포함할 수 있다. 상기 제1 및 제2 도전성 분말은 앞선 예와 같이 상이한 물질 또는 상이한 조합으로 구성될 수 있으나, 동일한 물질로 하면서 다른 조건(입도 또는 함량)을 조절하여 원하는 제1 및 제2 전극 보호층(17a,17b)의 조건을 만족할 수 있다. 이는 도6을 참조하여 상세히 설명하기로 한다.

상기 제1 전극 보호층(17a)의 수지는, 이에 한정되지는 않으나 상기 제2 전극 보호층(17b)의 수지와 동일한 물질을 포함할 수 있다. 상기 제2 저항 보호층(16b)은 상기 제1 전극 보호층(17a)의 수지와 동일한 수지를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 전극 보호층(17a,17b)의 수지와 상기 제2 저항 보호층(16b)의 수지는 모두 에폭시 수지를 포함할 수 있다.

도5는 도1에 도시된 저항 소자가 실장 기판에 탑재된 저항 소자 어셈블리를 나타내는 사시도이다.

도5를 참조하면, 본 실시형태에 따른 칩 저항소자 어셈블리(100)는, 도1에 도시된 칩 저항 소자(10)와 상기 칩 저항 소자(10)가 실장된 회로 기판(110)을 포함한다.

상기 회로 기판(110)은 소자 실장 영역에 제1 및 제2 전극 패드(118,119)를 포함한다. 상기 제1 및 제2 전극 패드(118,119)는 상기 회로 기판(110)에 구현된 회로 패턴에 연결되며 소자 실장을 위해 제공되는 랜드 패턴들을 말한다. 상기 제1 및 제2 외부 전극(18,19)는 솔더(120)에 의해 제1 및 제2 전극 패드(118,119)에 연결될 수 있다.

도5에 도시된 바와 같이, 상기 칩 저항 소자(10)는 저항층(15)이 형성된 면(여기서는, 저항 보호층(16)에 의해 표시됨)이 상부를 향하도록 실장될 수 있다. 이 경우에, 외부 대기에 쉽게 노출되므로 내부 전극이 황화되기 쉬우나 앞서 설명한 바와 같이, 수지 함량비가 높은 제1 전극 보호층(17a)을 의해 높은 밀착력으로 외부의 침투를 차단할 수 있으며, 외부 전극층(18,19)을 위한 도금성은 제2 전극 보호층(17b)에 의해 보장될 수 있으므로, 내황화 특성이 우수한 칩 저항 소자 및 어셈블리 제품을 제공할 수 있다.

도6은 본 발명의 일 실시형태에 따른 칩 저항 소자를 나타내는 측단면도이다.

도6에 도시된 칩 저항 소자(10A)는, 전극보호층(17')의 구성 차이, 트리밍 공정의 적용 여부 및 내부 전극(12')의 형성방법 차이를 제외하고 도1 및 도2에 도시된 칩 저항 소자(10)와 유사한 것으로 이해할 수 있다. 본 실시형태의 구성요소는 특별히 반대되는 설명이 없는 한 도1 및 도2에 도시된 칩 저항 소자(10)의 동일하거나 유사한 구성요소에 대한 설명을 참조하여 이해될 수 있다.

상기 전극 보호층(17')은 수지 함량비가 상이한 제1 및 제2 전극 보호층(17a',17b')을 포함한다. 상기 제1 전극 보호층(17a')은 제1 도전성 분말을 제1 중량비로 함유하고 상기 제2 전극 보호층(17b')은 제2 도전성 분말을 상기 제1 중량비보다 큰 제2 중량비로 함유할 수 있다.

본 실시형태에서, 상기 제1 도전성 분말과 상기 제2 도전성 분말은 모두 CuNi 합금과 같은 합금 분말(P1,P2)을 포함할 수 있다. 상기 제2 전극 보호층(17b')의 합금 분말(P2)은 상기 제1 전극 보호층(16a')의 합금 분말의 입도(d2)보다 큰 입도(d1)를 가질 수 있다. 상기 제1 및 제2 전극 보호층(17a',17b')의 전도성 확보를 위해서 탄소 나노 튜브(C)를 추가로 포함할 수 있다.

이에 한정되지는 않으나, 상기 제1 전극 보호층(17a')의 수지 함량비는 전체 중량의 95∼99 wt% 범위이며, 상기 제2 전극 보호층(17b')의 수지 함량비는 전체 중량의 3∼10 wt% 범위일 수 있다.

이와 같이, 제1 및 제2 도전성 분말은 다양한 조합으로 구현될 수 있으며, 함량 뿐만 아니라 입도 및/또는 다른 분말(예, 탄소나노튜브)과 조합으로 원하는 특성(밀착성, 도금성, 전도성)을 선택적으로 강화시킬 수 있다.

상기 제1 및 제2 전극 보호층(17a',17b')의 수지(E1,E2)는 에폭시, 실리콘 수지 또는 그 조합일 수 있다. 상기 제2 전극 보호층(17b')의 수지(E2)는 상기 제1 전극 보호층(17a')의 수지(E1)와 동일한 수지일 수 있다.

본 실시형태에 채용된 제1 및 제2 내부 전극(12',13')은 앞선 실시형태와 다른 공정으로 형성될 수 있다. 제1 및 제2 내부 전극(12',13')은 상면 전극(12a,13a)은 앞선 실시형태와 유사하게, 저항층(15')에 연결되도록 상기 절연 기판(11)의 제1 면에 배치된다. 하지만, 앞선 실시형태와 달리, 측면 전극(12b',13b')은, 상기 절연 기판(11)의 측면뿐만 아니라 상기 제1 및 제2 전극 보호층(17a',17b')의 측면에도 제공될 수 있다. 이는 측면 전극(12b',13b')이 제1 및 제2 전극 보호층(17a',17b')이 형성된 후에 형성되기 때문이다. 이에 한정되지는 않으나, 도6에 도시된 바와 같이, 상기 측면 전극(12b',13b')은 상기 절연 기판(11)의 제1 면과 반대에 위치한 제2 면까지 연장될 수 있다.

상기 저항층(15')은 부분적으로 제거된 부분(T)을 포함할 수 있다. 이는 저항값이 정밀하게 튜닝하기 위해서 트리밍된 결과이다. 여기서, "트리밍"이란 상기 저항층(15')을 형성한 후에 회로 설계에 필요한 저항값을 얻기 위해서 미세 커팅(cutting) 등과 같은 부분적 제거공정을 말한다.

도7에 도시된 바와 같이, 저항층(15') 상에 제1 저항 보호층(16a')을 형성한 후에 원하는 저항값을 얻기 위한 트리밍 공정을 수행할 수 있다 상기 제1 저항 보호층(16a')은 글래스계 물질을 포함할 수 있으며, 트리밍 과정에서 레이저 등에 의한 원하지 않는 영역에 손상을 방지할 수 있다. 트리밍 과정에서, 도7에 도시된 바와 같이, 부분적으로 제거되어 원하는 저항값을 가질 수 있다. 이어, 상기 제2 저항 보호층(16b)은 상기 제1 저항 보호층(16a') 상에 배치되며, 트리밍 과정에서 노출된 저항층(15')도 덮어서 보호할 수 있다. 상기 제2 저항 보호층(16b')은 폴리머인 수지를 함유할 수 있다. 상기 제2 저항 보호층(16b')의 수지는 상기 전극 보호층(17')의 수지(E)와 동일한 수지를 포함할 수 있다.

본 발명의 구체적인 실시형태에 따른 작용과 효과를 확인하기 위해서 하기와 같이 테스트를 실시하였다.

실시예1

도1과 유사한 칩 저항 소자에 제1 및 제2 전극 보호층을 본 발명의 조건에 따라 제조하였다.

우선, 상면 전극은 Ag 주성분으로 하는 페이스트를 이용하여 형성하였다. 제1 전극 보호층으로서, 탄소 나노튜브와 에폭시 수지를 3:97 중량비로 혼합한 페이스트로 형성하였다. 탄소 나노튜브는 약 8㎚ 직경과 1∼3㎜의 길이를 갖는 제품을 사용하였다. 제2 전극 보호층으로서, CuNi 합금(Ni: 70wt%)와 CNT와 에폭시 수지를 94:1:5로 혼합한 페이스트로 상기 제1 전극 보호층 상에 형성하였다. 이어, Ni 도금 및 Sn 도금을 연속적으로 실시하여 외부 전극을 형성하였다.

비교예

실시예1과 동일한 방법으로 칩 저항 소자를 제조하되, 제1 및 제2 전극 보호층을 형성하지 않고, Ni 도금 및 Sn 도금을 연속적으로 실시하여 외부 전극을 형성하였다.

내황 특성 평가 테스트( FoS )

실시예1 및 비교예에 따른 칩 저항 소자에 대해서 IBM에서 제안된 Fos 테스트를 실시하였다. 구체적으로 105°로 유지된 오븐에서 글래스 데시케이터(glass desicator)를 넣고 내부에 일정한 고체 황(S₈)과 함께 실시예1 및 비교예에 따른 칩 저항 소자를 투입하고, 시간의 경과에 따라 초기 저항값 대비 저항율 변화를 측정하였다. 테스트 결과인 저항율 변화를 도8에 그래프로 나타내었다.

도8을 참조하면, 비교예에 따른 칩 저항 소자는 480 시간 후에 저항값 변화율이 30% 이상으로 심각한 불량이 발생하였으나 본 실시예1에 따른 칩 저항 소자는 1000 시간 노출한 후에도 저항값 변화율이 0.5% 이하로 우수한 안정성을 나타내었다.

도금성 테스트

추가적으로, 에폭시 수지의 함량에 따른 Ni 도금성 평가를 실시하였다. 평가 방법은 CuNi 합금(Ni: 70wt%)와 에폭시 수지를 혼합하여 5개의 샘플(A,B,C,D,E)을 마련하되, 에폭시 수지의 함량(3wt%, 5wt%, 6wt%, 8wt%, 10wt%)을 달리하였다. 각 샘플의 표면에 동일한 조건에서 Ni 도금층을 형성하고 도금층의 저항값을 측정하고, 테이프 테스트(tape test)로 밀착성을 평가하였다.

구분	A	B	C	D	E
에폭시 수지 함량(wt%)	3	5	6	8	10
저항값(Kohm)	5.0	6.7	7.0	10.4	67.3
테이프 테스트	양호	양호	양호	양호	다소 불량
도금성 평가	매우 양	매우 양	매우 양호	양호	다소 불량

표1에 나타난 바와 같이, 에폭시 수지 함량 8 wt% 이하가 매우 양호한 것으로 나타났으며, 특히 10 wt% 함량을 초과할 경우에 양질의 도금층이 형성되지 않고, 도금층이 쉽게 박리될 수 있는 것을 확인하였다.

실시예2 : CuNi 합금 평가

본 실시형태에서 유익하게 채용될 수 있는 CuNi 합금에 대한 평가를 실시하였다. Cu/Ni 비율(Ni 함량: 0wt%, 20wt%, 45wt%, 80wt%, 100wt%)에 달리하여 각 샘플들을 위한 합금 분말의 내황화 특성과 비저항값을 측정하였다. 상기한 조건에 따른 합금 분말을 에폭시 수지 10 wt%와 함께 90 wt% 혼합하여 전극 보호층을 제조하였다. 본 실험에 제조되는 전극 보호층은 제2 전극 보호층일 수 있다.

우선, 각 샘플에 대해서, 합금비율에 따른 FoS 테스트를 실시하였다. 테스트 방법은 앞선 방법과 동일한 방법으로 실시하였다. 추가적으로, 탄소 나노 튜브 첨가량에 따른 각 샘플의 비저항값 변화를 함께 측정하였다.

그 결과를 표2와 함께 도9 및 도10의 그래프에 나타내었다. 표2에서 FoS의 평가결과는 비저항값 변화율이 ±1% 이하로 유지된 최대 시간을 기재하였다.

샘플 번호	합금비율 (wt%)		FoS 최대유지시간 (±1%)	CNT 첨가량에 따른 비저항(Ω㎝) 변화
샘플 번호	Cu	Ni	FoS 최대유지시간 (±1%)	0 wt%	0.2 wt%	0.5 wt%	1.0 wt%	1.5 wt%
a	100	0	15	2 X 10²	4 X 10	3 X 10⁰	6 X 10^-1	3 X 10^-1
b	80	20	480	9 X 10²	8 X 10	6 X 10⁰	8 X 10^-1	5 X 10^-1
c	55	45	1000∼	5 X 10³	7 X 10²	2 X 10	3 X 10⁰	1 X 10⁰
d	20	80	1000∼	open	2 X 10²	5 X 10	5 X 10⁰	3 X 10⁰
e	0	100	1000∼	open	9 X 10³	8 X 10	7 X 10⁰	4 X 10⁰

표2와 도9를 참조하면, FoS 최대 유지시간이 샘플 a은 15시간에 불과한 것으로 나타났으나, 니켈을 함유한 경우에는 증가하여, 니켈 함량이 45 wt% 이상인 경우에 1000시간 이상으로 내황화 특성이 강화된 것을 확인할 수 있다.

이와 같이 내황화 특성 측면에서 CuNi 합금은 Ni 중량비가 20 wt% 이상, 나아가 50 wt% 이상으로 할 수 있다. 다만, Ni 중량비가 증가하면 비저항이 높아지므로, 높은 Ni 중량비를 갖는 합금인 경우, 탄소 나노 튜브를 적절히 혼합할 수 있다.

표2와 도10을 참조하면, 탄소 나노 튜브의 첨가량을 증가시킴으로써 전체 비비저항을 크게 감소시키는 것을 확인할 수 있다. 특히, 니켈 중량비가 80 wt% 이상인 CuNi 합금 분말인 경우에도 탄소 나노 튜브와 혼합하여 비저항을 크게 낮출 수 있다. 필요한 경우에, 페이스트의 작업성을 위해서 탄소 나노 튜브의 첨가량을 1.5 wt% 이하, 나아가 1.0 wt% 이하로 조절될 수 있다.

본 실시형태에 따른 칩 저항 소자에 채용되는 다층 전극 보호층 구조는 다양한 타입의 칩 저항 소자에도 유익하게 적용될 수 있다. 예를 들어, 어레이 타입 칩 저항 소자는 물론 다단자(예, 3단자) 칩 저항 소자에도 유익하게 적용될 수 있다.

도11은 본 발명의 일 실시형태(어레이 타입) 에 따른 칩 저항 소자를 나타내는 사시도이며, 도12는 도11에 도시된 칩 저항 소자를 나타내는 측단면도이다.

도11을 참조하면, 본 실시형태에 따른 칩 저항 소자(50)는 5개의 저항부가 일정한 간격(D)으로 배열된 절연 기판(51)을 포함한다.

상기 칩 저항 소자(50)의 각 저항부는 도12에 도시된 바와 같이, 저항층(55), 제1 및 제2 내부 전극(52,53)과 제1 및 제2 외부 전극(58,59)과, 저항 보호층(56)과, 전극 보호층(57)을 포함한다. 본 실시형태의 구성요소는 특별히 반대되는 설명이 없는 한 도11 및 도12에 도시된 칩 저항 소자(10A)의 유사한 구성요소에 대한 설명을 참조하여 이해될 수 있다.

상기 절연 기판(51) 상면(또는 제1 면)에는 배치된 5개의 저항층(55)이 소정의 간격으로 배치될 수 있다. 각 저항층(55)에 상기 제1 및 제2 내부 전극(52,53)은 상기 절연 기판(51)의 양측에 배치된다. 상기 제1 및 제2 내부 전극(52,53)은 상기 저항층(55)에 연결되며, 상기 제1 및 제2 내부 전극(52,53)은 상기 절연 기판(51)의 상면에 배치된 상면 전극(52a,53a)과, 상기 절연 기판(51)의 양 측면에 배치된 측면 전극(52b,53b)을 포함할 수 있다. 도12에 도시된 바와 같이, 상기 측면 전극(52b,53b)은 상기 절연 기판(51)의 제1 면과 반대에 위치한 제2 면까지 연장될 수 있다.

상기 저항 보호층(56)은 상기 저항층(55)을 덮도록 배치될 수 있으며, 제1 저항 보호층(56a)과 제2 저항 보호층(56b)을 포함한다. 상기 제1 저항 보호층(56a)은 트리밍 공정 전에 형성되고, 트리밍 공정 후에 상기 제2 저항 보호층(56b)이 형성될 수 있다.

상기 전극 보호층(57)은 상기 저항 보호층(56)의 일부와 겹치도록 상기 제1 및 제2 내부 전극(52,53) 상에 각각 배치될 수 있다. 상기 전극 보호층(57)은 상기 상면 전극(52a,53a) 상에 각각 배치된 제1 전극 보호층(57a)과, 상기 제1 전극 보호층(57a) 상에 각각 배치된 제2 전극 보호층(57b)을 포함한다. 상기 제1 및 제2 전극 보호층(57a,57b)은 각각 제1 및 제2 도전성 분말이 함유된 수지로 이루어질 수 있으며, 상기 제2 전극 보호층(57b)은 상기 제1 전극 보호층(57a)의 수지 함량비보다 낮은 수지 함량비를 가질 수 있다.

상기 제1 전극 보호층(57a)은 상대적으로 높은 수지 함량을 가지므로, 유사한 성분을 갖는 저항 보호층(56)과 높은 접합력을 가질 수 있다. 상기 제2 전극 보호층(57b)은 상대적으로 낮은 수지 함량을 가지면서 높은 함량비로 제2 도전성 분말을 포함할 수 있다. 따라서, 그 상부에 위치할 제1 및 제2 외부 전극(58,59)을 위한 도금 공정이 원활하게 이루어질 수 있다.

이와 같이, 본 실시형태에 채용된 전극 보호층(57)은 적어도 2층 구조로 구분하고 각 층에서 수지의 함량(또는 도전성 분말의 함량)을 달리함으로써 상반되는 특성들(예, 접착력과 도금성)을 동시에 만족시킬 수 있다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.

10: 칩 저항 소자
11: 절연 기판
12, 13: 제1 및 제2 내부 전극
15: 저항층
16: 저항 보호층
16a,16b: 제1 및 제2 저항 보호층
17: 전극 보호층
17a,17b: 제1 및 제2 전극 보호층
18,19: 제1 및 제2 외부 전극

Claims

서로 반대에 위치한 제1 및 제2 면을 갖는 절연 기판;
상기 절연 기판의 제1 면에 배치된 저항층;
상기 절연 기판의 제1 면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 내부 전극;
상기 저항층을 덮으며 상기 제1 및 제2 내부 전극의 일부에 연장된 저항 보호층;
상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 내부 전극 상에 각각 배치되며, 제1 도전성 분말과 수지를 포함하는 제1 전극 보호층;
상기 제1 전극 보호층 상에 각각 배치되며, 제2 도전성 분말과 수지를 포함하며, 상기 제1 전극 보호층에서의 수지 함량비보다 낮은 수지 함량비를 갖는 제2 전극 보호층; 및
상기 제2 전극 보호층을 덮도록 상기 제1 및 제2 내부 전극 상에 배치되며, 상기 저항 보호층에 연결되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자.
제1항에 있어서,
상기 제1 전극 보호층은 상기 제1 도전성 분말을 제1 중량비로 함유하고
상기 제2 전극 보호층은 상기 제2 도전성 분말을 상기 제1 중량비보다 큰 제2 중량비로 함유하는 칩 저항 소자.
제1항에 있어서,
상기 제2 도전성 분말은 상기 제1 도전성 분말의 입도(d50)보다 큰 입도를 갖는 칩 저항 소자.
제1항에 있어서,
상기 제1 전극 보호층의 수지 함량비는 전체 중량의 95∼99 wt% 범위인 칩 저항 소자.
제4항에 있어서,
상기 제1 도전성 분말은 1∼5 wt%의 탄소 나노튜브를 포함하는 칩 저항 소자.
제5항에 있어서,
상기 탄소 나노 튜브는 1㎜∼5㎜ 범위의 길이와 5㎚∼15㎚ 범위의 직경을 갖는 칩 저항 소자.
제1항에 있어서,
상기 제2 전극 보호층의 수지 함량비는 전체 중량의 3∼10 wt% 범위인 칩 저항 소자.
제7항에 있어서,
상기 제2 도전성 분말은 90∼97 wt%의 CuNi 합금 분말을 포함하는 칩 저항 소자.
제8항에 있어서,
상기 CuNi 합금 분말의 평균 입도(d50)는 2㎛∼30㎛ 범위인 칩 저항 소자.
제8항에 있어서,
상기 CuNi 합금 분말의 Ni 중량비가 50 wt% 이상인 칩 저항 소자.
제8항에 있어서,
상기 제2 도전성 분말은 탄소 나노튜브를 더 포함하는 칩 저항 소자.
제1항에 있어서,
상기 제1 및 제2 내부 전극은 은(Ag)을 포함하는 것을 특징으로 하는 칩 저항 소자.
제1항에 있어서,
상기 제1 전극 보호층의 수지는 상기 제2 전극 보호층의 수지와 동일한 물질을 포함하는 칩 저항 소자.
제1항에 있어서,
상기 저항 보호층은 상기 제1 전극 보호층의 수지와 동일한 수지를 포함하는 칩 저항 소자.
제1항에 있어서,
상기 저항 보호층은,
상기 저항층 상에 배치되며 글래스를 함유한 제1 저항 보호층과, 상기 제1 저항 보호층 상에 배치되며 수지를 함유한 제2 저항 보호층을 포함하는 칩 저항 소자.
제1항에 있어서,
상기 내부 전극은 상기 절연 기판의 측면으로 연장되는 칩 저항 소자.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 각각, 니켈(Ni)을 함유한 제1 도금층과, 상기 제1 도금층 상에 배치되며 Sn 및 Pb 중 적어도 하나를 함유한 제2 도금층을 포함하는 칩 저항 소자.
절연 기판;
상기 절연 기판의 상면에 배치된 저항층;
상기 절연 기판의 상면 양측에 각각 배치되며 상기 저항층에 연결된 제1 및 제2 상면 전극;
상기 저항층을 덮으며 상기 제1 및 제2 상면 전극의 일부에 각각 연장된 저항 보호층;
상기 절연 기판의 양 측면에 배치되며, 상기 제1 및 제2 상면 전극에 각각 연결된 제1 및 제2 측면 전극;
상기 저항 보호층의 일부와 겹치도록 상기 제1 및 제2 상면 전극 상에 각각 배치되며, 제1 도전성 분말과 수지를 포함하는 제1 전극 보호층;
상기 제1 전극 보호층 상에 각각 배치되며, 제2 도전성 분말과 수지를 포함하며, 상기 제1 전극 보호층에서의 수지 함량비보다 낮은 수지 함량비를 갖는 제2 전극 보호층; 및
상기 제1 및 제2 측면 전극 상에 각각 배치되며, 상기 제2 전극 보호층을 덮도록 연장되는 제1 및 제2 외부 전극을 포함하는 칩 저항 소자.
제18항에 있어서,
상기 제1 및 제2 상면 전극은 은(Ag)을 포함하는 것을 특징으로 하는 칩 저항 소자.
제18항에 있어서,
상기 제2 도전성 분말은 상기 제1 도전성 분말의 입도(d50)보다 큰 입도를 가지며,
상기 제1 전극 보호층은 상기 제1 도전성 분말을 제1 중량비로 함유하고, 상기 제2 전극 보호층은 상기 제2 도전성 분말을 상기 제1 중량비보다 큰 제2 중량비로 함유하는 칩 저항 소자.
제18항에 있어서,
상기 제1 전극 보호층의 수지 함량비는 전체 중량의 95∼99 wt% 범위이며, 상기 제1 도전성 분말은 1∼5 wt%의 탄소 나노튜브를 포함하고,
상기 제2 전극 보호층의 수지 함량비는 전체 중량의 3∼10 wt% 범위이며, 상기 제2 도전성 분말은 90∼97 wt%의 CuNi 합금 분말을 포함하는 칩 저항 소자.
제21항에 있어서,
상기 제2 도전성 분말은 0.2∼0.5 wt%의 탄소 나노튜브를 더 포함하는 칩 저항 소자.