KR102632374B1 - 칩 저항 소자 및 칩 저항 소자 어셈블리 - Google Patents

칩 저항 소자 및 칩 저항 소자 어셈블리 Download PDF

Info

Publication number
KR102632374B1
KR102632374B1 KR1020230034655A KR20230034655A KR102632374B1 KR 102632374 B1 KR102632374 B1 KR 102632374B1 KR 1020230034655 A KR1020230034655 A KR 1020230034655A KR 20230034655 A KR20230034655 A KR 20230034655A KR 102632374 B1 KR102632374 B1 KR 102632374B1
Authority
KR
South Korea
Prior art keywords
region
resistance
disposed
layer
chip
Prior art date
Application number
KR1020230034655A
Other languages
English (en)
Other versions
KR20230042242A (ko
Inventor
박광현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020230034655A priority Critical patent/KR102632374B1/ko
Publication of KR20230042242A publication Critical patent/KR20230042242A/ko
Application granted granted Critical
Publication of KR102632374B1 publication Critical patent/KR102632374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명의 일 실시예는, 서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판; 상기 제1 면에 배치되는 저항층; 및 상기 제1 면의 길이 방향의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 각각 연결되는 제1 및 제2 단자;를 포함하고, 상기 저항층은 상기 제1 및 제2 단자를 연결하며 제1 연화점을 갖는 글래스 물질을 포함하는 제1 영역; 및 상기 제1 영역과 접하되 상기 제1 및 제2 단자와 이격하여 배치되며, 상기 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함하는 적어도 하나의 제2 영역;을 포함하는 것을 특징으로 하는 칩 저항 소자를 제공한다.

Description

칩 저항 소자 및 칩 저항 소자 어셈블리{CHIP RESISTOR AND CHIP RESISTOR ASSEMBLY}
본 발명은 칩 저항 소자 및 칩 저항 소자 어셈블리에 관한 것이다.
칩 저항 소자는 정밀 저항을 구현하기 위한 칩 부품으로서, 전자 회로 내에서 전류를 조절하고, 전압을 강하시키는 역할을 한다.
최근 전자기기가 점차 소형화 및 정밀화됨에 따라, 전자기기에 채용되는 전자회로의 크기도 점점 소형화되고 있으며, 칩 저항 소자의 크기도 점점 소형화되고 있다. 이와 같이 칩 저항 소자의 크기가 점점 소형화되고 있으나, 전자기기가 고성능화됨에 따라 칩 저항 소자에 인가되는 전류량은 오히려 증가되고 있다.
따라서, 점차 소형화되는 칩 저항 소자의 발열 성능을 향상시키기 위한 연구가 필요한 실정이다.
한국공개특허 제10-2001-0014285호
본 발명의 일 실시형태의 목적은, 내전압 특성이 우수한 칩 저항 소자 및 그 어셈블리를 제공하는데 있다.
본 발명의 일 실시예는 서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판; 상기 제1 면에 배치되는 저항층; 및 상기 제1 면의 길이 방향의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 각각 연결되는 제1 및 제2 단자; 를 포함하고, 상기 저항층은 상기 제1 및 제2 단자를 연결하며 제1 연화점을 갖는 글래스 물질을 포함하는 제1 영역; 및 상기 제1 영역과 접하되 상기 제1 및 제2 단자와 이격하여 배치되며, 상기 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함하는 적어도 하나의 제2 영역을 포함하는 것을 특징으로 하는 칩 저항 소자를 제공한다.
본 발명의 일 실시예는 복수의 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판에 배치되어 상기 복수의 전극 패드에 전기적으로 연결된 칩 저항 소자;를 포함하며, 상기 칩 저항 소자는, 서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판; 상기 제1 면에 배치되는 저항층; 및 상기 제1 면의 길이 방향의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 각각 연결되는 제1 및 제2 단자; 를 포함하고, 상기 저항층은 상기 제1 및 제2 단자를 연결하며 제1 연화점을 갖는 글래스 물질을 포함하는 제1 영역; 및 상기 제1 영역과 접하되 상기 제1 및 제2 단자와 이격하여 배치되며, 상기 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함하는 적어도 하나의 제2 영역을 포함하는 것을 특징으로 하는 칩 저항 소자 어셈블리를 제공한다.
본 발명의 일 실시예에 의하면, 내전압 특성이 우수한 칩 저항 소자 및 칩 저항 소자 어셈블리를 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 저항 소자를 나타내는 사시도이다.
도 2는 도 1에 도시된 칩 저항 소자를 I 방향에서 바라본 평면도이다.
도 3은 도 1에 도시된 칩 저항 소자의 Ⅱ-Ⅱ'을 따라 절개하여 본 측단면도이다.
도 4는 도 2에서 저항체만을 도시한 도면이다.
도 5 및 도 6은 도 1의 칩 소장 소자의 변형예이다.
도 7 내지 도 11은 도 1의 칩 저항 소자의 주요 제조공정을 개략적으로 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 따른 칩 저항 소자가 실장된 기판을 구비한 칩 저항 소자 어셈블리를 나타내는 사시도이다.
도 13은 도 12에 도시된 칩 저항 소자 어셈블리의 Ⅲ-Ⅲ'을 따라 절개하여 본 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 소자를 나타내는 사시도이고, 도 2는 도 1에 도시된 칩 저항 소자를 I 방향에서 바라본 평면도이다. 도 3은 도 1에 도시된 칩 저항 소자의 Ⅱ-Ⅱ'을 따라 절개하여 본 측단면도이고, 도 4는 도 2에서 저항체만을 도시한 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 칩 저항 소자(100)는 절연 기판(110), 저항층(120), 저항 보호층(130) 및 제1 및 제2 단자(140, 150)를 포함할 수 있다.
상기 절연 기판(110)은 서로 대향하는 제1 및 제2 면(A, B)를 가질 수 있으며, 제1 면(A)에 저항층(120)이 배치될 수 있다. 상기 절연 기판(110)은 소정의 두께(Th1)를 갖는 얇은 판형으로 형성될 수 있으며, 폭 방향(W)보다 길이 방향(L)으로 긴 형상일 수 있다. 상기 절연 기판(110)은 비교적 얇은 저항층(120)을 지지하며 저항 소자(100)의 강도를 확보할 수 있는 재질로 이루어질 수 있다. 상기 절연 기판(110)은 열전전도가 우수한 재질로 형성되어, 상기 칩 저항 소자(100)를 사용할 때에 저항층(120)에서 발생하는 열을 외부로 효과적으로 방출시킬 수 있다. 예를 들어, 상기 절연 기판(110)은 알루미나(Al2O3)와 같은 세라믹 또는 폴리머 기재일 수 있다. 특정 예에서, 상기 절연 기판(110)은 얇은 판형의 알루미늄의 표면을 아노다이징(anodizing) 처리하여 얻어진 알루미나 기판일 수 있다.
저항층(120)은 상기 절연 기판(110)의 제1 면(A)에 배치될 수 있다. 실시예에 따라서는 상기 저항층(120)은 절연 기판(110)의 제2 면(B)에 배치될 수도 있다. 상기 저항층(120)은 서로 이격된 제1 및 제2 단자(140, 150)의 사이를 연결하는 전기적 저항 요소로 사용될 수 있다. 상기 저항층(120)으로는 다양한 금속 또는 합금이나, 산화물과 같은 화합물이 사용될 수 있다. 예를 들어, Cu-Ni계 합금, Ni-Cr계 합금, Ru 산화물, Si 산화물, Mn 및 Mn계 합금 중 적어도 하나를 포함할 수 있다. 저항층(120)은 상기 절연 기판(110)의 표면에 상기 금속 또는 합금이나, 산화물과 같은 화합물이 혼합된 페이스트를 스크린 인쇄 등과 같은 방법을 통해 도포하고 소정의 온도에서 소성하여 형성할 수 있다.
도 2 및 도 4에 도시된 바와 같이, 저항층(120)은 제1 영역(121)과 제2 영역(122)을 포함할 수 있다. 제1 영역(121)은 제1 및 제2 단자(140, 150)을 연결하도록 배치될 수 있으며, 제1 연화점(softening point)을 갖는 글래스(glass) 물질을 포함할 수 있다. 제1 연화점은 640℃ 내지 700℃의 온도일 수 있다.
제2 영역(122)은 제1 영역(121)과 접하며, 제1 및 제2 단자(140, 150)와 이격되도록 배치될 수 있으며, 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함할 수 있다. 제2 연화점은 530℃ 내지 640℃ 일 수 있다. 본 실시예의 경우, 하나의 제2 영역(122)이 저항층(120)의 일 측면에 배치되었으나, 이에 한정하는 것은 아니며, 복수개의 제2 영역(122)이 배치될 수도 있으며, 제2 영역(122)이 저항층(120)의 폭 방향의 중앙에 배치될 수도 있다. 실시예에 따라서는 제2 영역(122)의 일부 영역(122b)은 제1 영역(121)과 중첩되도록 배치될 수 있다.
제2 영역(122)은 절연 기판(110) 상에 제1 영역(121)을 형성하기 위한 페이스트를 스크린 인쇄 한 후, 제1 영역(121)과 접하도록 제2 영역(122)을 형성하기 위한 페이스트를 스크린 인쇄함으로써 형성할 수 있다. 이러한 제2 영역(122)은, 트리밍(trimming)을 통해 홈(T)을 형성하여 칩 저항 소자(100)의 저항값을 조절하는 영역으로서, 레이저 트리밍이 수행될 수 있도록 제1 영역(121)의 제1 연화점보다 낮은 제2 연화점을 가질 수 있다.
이에 대해 자세하게 설명한다. 칩 저항 소자(100)의 저항층(120)은 트리밍에 의해 저항값이 결정될 수 있다. 트리밍이란 저항층(120)을 형성한 후에 목표로 하는 저항값을 얻기 위해서, 저항층(120)을 부분적으로 제거하는 공정을 일컫는다. 트리밍에는 다양한 미세 컷팅(cutting) 방법이 사용될 수 있으나, 본 실시예에서는 YAG 레이저(laser)를 이용하여 저항층(120)의 일 영역을 제거하는 레이저 트리밍이 적용될 수 있다. 레이저 트리밍에는 레이저에 의해 제거되는 트리밍 홈의 형상에 따라, L컷, D컷, P컷과 같은 다양한 트리밍 방법이 있으나, 본 실시예에서는 L컷 레이저 트리밍이 적용되는 경우를 예를 들어 도시하였다. 이러한, 레이저 트리밍은 레이저에 의해 저항층을 제거하는 과정에서 소성된 글래스 물질에 균열이 발생되어 저항값의 산포 및 노이즈 특성을 악화시킬 수 있으며, 이러한 균열은 소성되는 글래스 물질의 연화점이 높을수록 심해진다. 따라서, 최근에 칩 저항 소자(100)가 점점 고전압, 고출력화 됨에 따라, 내전압 특성이 우수한 연화점이 높은 고연화점 글래스가 포함된 저항체가 적용되고 있으나, 고연화점 글래스를 포함하는 저항층은 레이저 트리밍을 적용할 수 없는 한계가 있다. 그러므로, 고연화점 글래스가 포함된 저항체는 저항값의 편차를 정밀하게 조절할 수 없다.
본 실시예의 칩 저항 소자(100)는 하나의 저항층(120)에 고연화점 글래스가 포함된 제1 영역(121)과 저연화점 글래스가 포함된 제2 영역(122)을 배치하고, 제2 영역(122)에만 레이저 트리밍을 수행하므로, 고전압, 고출력을 만족하는 칩 저항 소자(100)를 제공하면서도, 레이저 트리밍을 통해 저항값을 정밀하게 조정할 수 있다.
도 4를 참조하면, 제2 영역(122)의 폭(W1)은 제1 영역(121)의 폭(W2)의 30%이하로 배치될 수 있다. 제2 영역(122)의 폭(W1)이 제1 영역(121)의 폭(W2)의 30%를 초과하면, 고전압의 전류가 흐르는 제1 영역(121)이 충분하게 확보되지 않아 칩 저항 소자(100)의 내전압 특성이 나빠지는 문제점이 발생하는 것으로 조사되었다.
도 3에 도시된 바와 같이, 상기 제1 및 제2 단자(140, 150)는 상기 절연 기판(110)의 양 단부에 배치되어 상기 저항층(120)의 양 측에 연결될 수 있다.
상기 제1 및 제2 단자(140, 150)는 각각 상기 저항층(120) 상에 배치된 제1 및 제2 내부 전극(141, 151)과, 상기 제1 및 제2 내부 전극(141, 151)의 일 영역을 각각 덮는 제1 및 제2 외부 전극(142, 152)을 포함할 수 있다. 실시예에 따라서는 상기 제1 및 제2 내부 전극(141, 151)과 상기 제1 및 제2 외부 전극(142, 152)은 각각 다층으로 구성될 수도 있다.
상기 제1 및 제2 내부 전극(141, 151)은 도전성 페이스트를 이용한 인쇄 공정(인쇄 후 소성) 또는 증착 공정을 이용하여 형성될 수 있다. 상기 제1 및 제2 내부 전극(141, 151)은 제1 및 제2 외부 전극(142, 152)을 위한 도금공정에 시드(seed)로서 작용할 수 있다. 예를 들어, 제1 및 제2 내부 전극(141, 151)은 은(Ag), 구리(Cu), 니켈(Ni), 백금(Pt) 중 적어도 하나를 포함할 수 있다. 이에 제한되는 것은 아니나, 상기 제1 및 제2 외부 전극(142, 152)은 도금공정에 의해 형성될 수 있다. 상기 제1 및 제2 외부 전극(142, 152)은 니켈(Ni), 주석(Sn), 납(Pd), 크롬(Cr) 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 외부 전극(142, 152)은 Ni 도금층과 Sn 도금층의 이중층을 가질 수 있다. Ni 도금층은 소자 실장시에 내부 전극의 성분(예, Ag)이 솔더 성분에 침출(leaching)되는 것을 방지할 수 있으며, Sn 도금층은 소자 실장시에 솔더 성분과 접합이 용이하도록 제공될 수 있다.
상기 저항층(120)의 표면에는 상기 저항층(120)이 외부로 노출되는 것을 방지하고 외부 충격으로부터 저항층(120)을 보호하기 위한 저항 보호층(130)이 배치될 수 있다.
상기 저항 보호층(130)은 제1 및 제2 내부 전극(141, 151)을 배치한 후, 소재 물질의 페이스트를 노출된 저항층(120)의 표면을 덮도록 스크린 인쇄와 같은 방법으로 도포하고, 건조하여 형성할 수 있다.
이러한 저항 보호층(130)은 다층으로 구성될 수 있다. 구체적으로, 상기 저항 보호층(130)은 제1 및 제2 저항 보호층(131, 132)을 포함할 수 있다.
도 3에 도시된 바와 같이, 상기 제1 저항 보호층(131)은 상기 저항층(120)을 직접 덮도록 배치될 수 있다. 상기 제1 저항 보호층(131)은 제2 영역(122)과 유사하게 제2 연화점을 갖는 글래스(glass)를 포함하는 재질로 형성될 수 있다. 따라서, 제1 저항 보호층(131)은 저항층(120)의 제2 영역(122)을 레이저 트리밍하는 과정에서, 제2 영역(122)이 레이저의 고열에 의해 변형되는 것을 효과적으로 방지할 수 있다. 상기 제1 저항 보호층(131)은 스크린 인쇄 등과 같은 방법에 의해 도포된 후 소정 온도에서 소성하여 형성할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 상기 제2 저항 보호층(132)은 상기 제1 저항 보호층(131)을 덮도록 배치될 수 있다. 상기 제2 저항 보호층(132)은 높은 열전도율을 갖는 물질로 이루어질 수 있다. 상기 제2 저항 보호층(132) 폴리머(polymer)에 Al2O3, AlN, BN, SiO2과 같은 열 전도성이 높은 물질을 혼합한 물질을 포함할 수 있다.
도 5 및 도 6은 도 1의 칩 저항 소자(100)의 저항체의 변형예로서, 도 5는 저항체(220)가 제1 영역(221) 및 제2 영역(222)을 포함하며, 제2 영역(222)에 레이저 트리밍에 의해 두개의 홈(T')이 형성된 D컷 레이저 트리밍이 적용된 예를 도시하고 있다. 앞서 설명한 일 실시예와 마찬가지로, 제2 영역(222)의 폭(W3)은 제1 영역(221)의 폭(W4)의 30%이하로 배치될 수 있다.
도 6은 저항체(320)가 제1 영역(321) 및 두 개의 제2 영역(322)을 포함하며, 두 개의 제2 영역(322)은 각각 제1 영역(321)의 측면에 배치되고, 두 개의 제2 영역(322)은 각각 한 개의 트리밍된 홈(T'')이 형성된 P컷 레이저 트리밍이 적용된 예를 도시하고 있다. 앞서 설명한 실시예들와 유사하게, 제2 영역(322)의 폭의 합(W5+W6)은 제1 영역(321)의 폭(W7)의 30%이하로 배치될 수 있다.
다음으로, 도 7 내지 도 11을 참조하여 칩 저항 소자(100)의 제조공정에 대해 설명한다. 도 7 내지 도 11은 도 1의 칩 저항 소자의 주요 제조공정을 개략적으로 나타낸 평면도이다.
일 실시예에 의한 칩 저항 소자의 제조방법은, 절연 기판을 준비하고 제1 및 제2 전극을 형성하는 단계, 상기 절연 기판의 일면에 저항층의 제1 영역을 형성하는 단계, 저항층의 제2 영역을 형성하는 단계, 제1 보호층을 형성하고 레이저 트리밍을 수행하는 단계, 제2 보호층을 형성하는 단계, 및 제1 및 제2 단자를 형성하는 단계를 포함한다. 앞서 일 실시예의 칩 저항 소자와 동일한 내용은 생략한다.
먼저, 도 7에 도시된 바와 같이, 절연 기판(110)을 마련하고, 절연 기판(110) 상에 서로 이격되게 도전성 페이스트를 인쇄하여 제1 및 제2 내부 전극(141, 151)을 형성한다.
다음으로, 도 8에 도시된 바와 같이, 절연 기판(110) 상에 제1 및 제2 내부 전극(141, 151)이 연결되도록, 소재 물질의 페이스트를 스크린 인쇄하고 건조하여 저항층의 제1 영역(121)을 형성할 수 있다. 이러한 소재 물질의 페이스트에는 고연화점 글래스 물질이 포함되어, 저항층의 제1 영역(121)이 고전압, 고출력을 만족하는 저항체로서 기능할 수 있다. 제1 영역(121)은 후속 공정에서 제2 영역을 형성하기 위한 만입된 영역(121a)을 가질 수 있다.
다음으로, 도 9에 도시된 바와 같이, 제1 영역(121)과 접하도록 페이스트를 스크린 인쇄하여 제2 영역(122)을 형성할 수 있다. 실시예에 따라서는 제2 영역(122)은 제1 영역(121)과 중첩되는 영역(122b)을 갖도록 인쇄될 수 있다. 제2 영역(122)에 스크린 인쇄된 페이스트에는 제1 영역(121)의 고연화점 글래스 물질의 연화점 보다 낮은 저연화점 글래스 물질이 포함될 수 있다. 이러한 저연화점 글래스 물질은 고연화점 글래스 물질에 비해 레이저 트리밍 공정에서 조사되는 레이저에 의해 상대적으로 균열이 적게 발생하는 장점이 있다. 후속 공정에서 레이저 트리밍은 제2 영역(122) 중 제1 영역(121)과 중첩되는 영역(122b)을 제외한 영역(122a)에서 수행되도록 조정되어, 제1 영역(121)에서 레이저 트리밍이 수행되는 것을 방지할 수 있다.
다음으로, 도 10에 도시된 바와 같이, 저항층(120)을 덮도록 제1 저항 보호층(131)을 스크린 인쇄하고 레이저 트리밍을 수행하여 제1 저항 보호층(131) 및 제2 영역(122)을 관통하는 홈(T)을 형성할 수 있다. 레이저 트리밍은 제2 영역(122) 중 제1 영역(121)과 중첩된 영역(122b)을 제외한 영역(122a)에서만 수행되도록 조정될 수 있다.
다음으로, 도 11에 도시된 바와 같이, 폴리머(polymer)에 Al2O3, AlN, BN, SiO2과 같은 열 전도성이 높은 물질을 혼합한 물질을 포함하는 페이스트를 스크린 인쇄하여, 제1 저항 보호층(131)을 덮는 제2 저항 보호층(132)을 형성할 수 있다.
다음으로, 제1 및 제2 내부 전극(141, 151)을 시드층으로 하여, 도금층을 형성함으로써, 제1 및 제2 외부 전극(142, 152)을 형성하면, 도 2에 도시된 칩 저항 소자(100)가 제조된다.
도 12는 본 발명의 일 실시예에 따른 칩 저항 소자가 실장된 기판을 구비한 칩 저항 소자 어셈블리를 나타내는 사시도이고, 도 13은 도 12에 도시된 칩 저항 소자 어셈블리의 Ⅲ-Ⅲ'을 따라 절개하여 본 측단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 칩 저항소자 어셈블리(1)는, 도 1에 도시된 칩 저항 소자(100)와 상기 칩 저항 소자(100)가 실장된 회로 기판(10)을 포함한다.
상기 회로 기판(10)은 소자 실장 영역에 제1 및 제2 전극 패드(11, 12)를 포함한다. 상기 제1 및 제2 전극 패드(11, 12)는 상기 회로 기판(10)에 구현된 회로 패턴에 연결되며 소자 실장을 위해 제공되는 랜드 패턴들을 말한다.
도 12에 도시된 칩 저항 소자(100)는, 도 1에 도시된 칩 저항 소자(100)와 유사한 것으로 이해할 수 있다. 또한, 본 실시예의 구성요소는 특별히 반대되는 설명이 없는 한, 도 1에 도시된 칩 저항 소자(100)의 동일하거나 유사한 구성요소에 대한 설명을 참조하여 이해될 수 있다.
도 13에 도시된 바와 같이, 상기 칩 저항 소자(100)는 절연 기판(110), 상기 절연 기판의 일면에 배치되며 제1 영역(121)과 제2 영역(122)을 갖는 저항층(120), 상기 저항층(120)을 덮는 저항 보호층(130), 상기 저항층(120) 상에 이격되어 배치된 제1 및 제2 단자(140, 150)를 포함할 수 있다.
회로 기판(10)은 전자회로가 형성되는 부분으로, 전자기기의 특정 작동 내지 제어를 위한 집적 회로(IC) 등이 형성되어 별도의 전원으로부터 공급되는 전류가 흐를 수 있다.
이 경우, 회로 기판(10)은 다양한 배선 라인을 포함하거나 또는 트랜지스터 등과 같은 다른 종류의 반도체 소자들을 더 포함할 수 있다. 또한, 회로 기판(10)은 도전층을 포함하거나, 유전층을 포함하는 등 필요에 따라 다양하게 구성될 수 있다.
제1 및 제2 전극 패드(11, 12)는 회로 기판(10) 상에 서로 이격되게 배치되는 것으로, 저항 소자의 제1 및 제2 단자(140, 150)와 각각 솔더(14)를 통해 접속될 수 있다. 본 실시예는, 저항층(120)의 열이 제2 저항 보호층(132)을 통해 제1 및 제2 단자(140, 150)로 방열되어, 칩 저항 소자의 전격 전력이 향상될 수 있는 효과가 있다.
칩 저항소자 어셈블리(1)는 제1 및 제2 전극 패드(11, 12)를 통해, 제1 및 제2 단자(140, 150)가 전기회로와 전기적으로 연결됨으로써, 제1 및 제2 단자(140, 150) 사이의 저항층(120)이 회로에 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
10: 칩 저항 소자
110: 절연 기판
120: 저항체
121: 제1 영역
122: 제2 영역
130: 저항 보호층
131: 제1 저항 보호층
132: 제2 보호 저항층
140: 제1 단자
141: 제1 내부 전극
142: 제1 외부 전극
150: 제2 단자
151: 제2 내부 전극
152: 제2 외부 전극
1: 칩 저항 소자 어셈블리
T: 트리밍 영역

Claims (11)

  1. 서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판;
    상기 제1 면에 배치되는 저항층; 및
    상기 제1 면의 길이 방향의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 각각 연결되는 제1 및 제2 단자;를 포함하고,
    상기 저항층은 상기 제1 및 제2 단자를 연결하며 제1 연화점을 갖는 글래스 물질을 포함하는 제1 영역; 및
    상기 제1 영역과 접하되 상기 제1 및 제2 단자와 이격하여 배치되며, 상기 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함하는 적어도 하나의 제2 영역;을 포함하며,
    상기 저항층은 적어도 하나의 홈을 포함하고, 상기 적어도 하나의 홈은 상기 적어도 하나의 제2 영역 내에 배치되고, 상기 제1 영역에는 배치되지 않는 것을 특징으로 하며,
    상기 제1 영역의 일부는 상기 적어도 하나의 제2 영역과 접하는, 칩 저항 소자.
  2. 제1항에 있어서,
    상기 제1 연화점은 640℃ 내지 700℃ 인 것을 특징으로 하는 칩 저항 소자.
  3. 제1항에 있어서,
    상기 제2 연화점은 530℃ 내지 640℃ 인 것을 특징으로 하는 칩 저항 소자.
  4. 제1항에 있어서,
    상기 제2 영역의 폭은 상기 제1 영역의 폭의 30% 이하인 것을 특징으로 하는 칩 저항 소자.
  5. 제1항에 있어서,
    상기 제2 영역은 복수 개가 구비되며,
    복수의 상기 제2 영역의 폭의 합은 상기 제1 영역의 폭의 30% 이하인 것을 특징으로 하는 칩 저항 소자.
  6. 제1항에 있어서,
    상기 제2 영역은 레이저 트리밍되는 영역인 것을 특징으로 하는 칩 저항 소자.
  7. 제1항에 있어서,
    상기 제1 및 제2 단자는 각각,
    상기 절연 기판 상에 상기 제1 영역과 각각 접하도록 배치되는 제1 및 제2 내부 전극; 및
    상기 제1 및 제2 내부 전극을 각각 덮는 제1 및 제2 외부 전극;을 포함하는 것을 특징으로 하는 칩 저항 소자.
  8. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역은 중첩된 영역을 갖는 것을 특징으로 하는 칩 저항 소자.
  9. 제1항에 있어서,
    상기 제1 및 제2 단자 사이에서 상기 저항층 상에 배치되는 저항 보호층을 더 포함하고,
    상기 저항 보호층은,
    상기 저항층과 접하며, 상기 제2 연화점을 갖는 글래스 물질을 포함하는 제1 저항 보호층; 및
    상기 제1 저항 보호층을 덮는 제2 저항 보호층;을 포함하는 것을 특징으로 하는 칩 저항 소자.
  10. 제1항에 있어서,
    상기 적어도 하나의 홈은 레이저 트리밍에 의해 형성된 것을 특징으로 하는 칩 저항 소자.
  11. 복수의 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판에 배치되어 상기 복수의 전극 패드에 전기적으로 연결된 칩 저항 소자;를 포함하며,
    상기 칩 저항 소자는,
    서로 마주보는 제1 면 및 제2 면을 갖는 절연 기판;
    상기 제1 면에 배치되는 저항층; 및
    상기 제1 면의 길이 방향의 양 끝에서 상기 절연 기판 상에 배치되어 상기 저항층과 각각 연결되는 제1 및 제2 단자;를 포함하고,
    상기 저항층은 상기 제1 및 제2 단자를 연결하며 제1 연화점을 갖는 글래스 물질을 포함하는 제1 영역; 및
    상기 제1 영역과 접하되 상기 제1 및 제2 단자와 이격하여 배치되며, 상기 제1 연화점보다 낮은 제2 연화점을 갖는 글래스 물질을 포함하는 적어도 하나의 제2 영역;을 포함하며,
    상기 저항층은 적어도 하나의 홈을 포함하고, 상기 적어도 하나의 홈은 상기 적어도 하나의 제2 영역 내에 배치되고, 상기 제1 영역에는 배치되지 않는 것을 특징으로 하며,
    상기 제1 영역의 일부는 상기 적어도 하나의 제2 영역과 접하는, 칩 저항 소자 어셈블리.


KR1020230034655A 2016-08-11 2023-03-16 칩 저항 소자 및 칩 저항 소자 어셈블리 KR102632374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230034655A KR102632374B1 (ko) 2016-08-11 2023-03-16 칩 저항 소자 및 칩 저항 소자 어셈블리

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160102283A KR20180017842A (ko) 2016-08-11 2016-08-11 칩 저항 소자 및 칩 저항 소자 어셈블리
KR1020230034655A KR102632374B1 (ko) 2016-08-11 2023-03-16 칩 저항 소자 및 칩 저항 소자 어셈블리

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102283A Division KR20180017842A (ko) 2016-08-11 2016-08-11 칩 저항 소자 및 칩 저항 소자 어셈블리

Publications (2)

Publication Number Publication Date
KR20230042242A KR20230042242A (ko) 2023-03-28
KR102632374B1 true KR102632374B1 (ko) 2024-02-02

Family

ID=61194005

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160102283A KR20180017842A (ko) 2016-08-11 2016-08-11 칩 저항 소자 및 칩 저항 소자 어셈블리
KR1020230034655A KR102632374B1 (ko) 2016-08-11 2023-03-16 칩 저항 소자 및 칩 저항 소자 어셈블리

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160102283A KR20180017842A (ko) 2016-08-11 2016-08-11 칩 저항 소자 및 칩 저항 소자 어셈블리

Country Status (2)

Country Link
JP (1) JP6878728B2 (ko)
KR (2) KR20180017842A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145802A1 (ja) * 2022-01-31 2023-08-03 パナソニックＩｐマネジメント株式会社 チップ抵抗器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57117602U (ko) * 1981-01-13 1982-07-21
JPS5955090A (ja) * 1982-09-22 1984-03-29 松下電器産業株式会社 抵抗体付フレキシブル配線板の製造方法
JPS6246656A (ja) * 1985-08-26 1987-02-28 Mitsubishi Electric Corp サ−マルヘツド
JPH1126204A (ja) 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP3074527B2 (ja) * 1998-04-22 2000-08-07 釜屋電機株式会社 チップ形ヒューズ抵抗器
JP2000058304A (ja) * 1998-06-02 2000-02-25 Rohm Co Ltd チップ型抵抗器の構造
JP2000030902A (ja) * 1998-07-09 2000-01-28 Tateyama Kagaku Kogyo Kk チップ型抵抗器とその製造方法
KR20060091456A (ko) * 2005-02-15 2006-08-21 삼성전자주식회사 박막형 저항 및 이를 내장한 인쇄회로기판
KR20120060541A (ko) * 2010-12-02 2012-06-12 삼성전기주식회사 칩 저항기 및 그 제조 방법
KR101892750B1 (ko) * 2011-12-19 2018-08-29 삼성전기주식회사 칩 저항 부품 및 그의 제조 방법

Also Published As

Publication number Publication date
JP6878728B2 (ja) 2021-06-02
JP2018026519A (ja) 2018-02-15
KR20230042242A (ko) 2023-03-28
KR20180017842A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
US9754705B2 (en) Resistor, method of manufacturing the same, and board having the same
KR20170083352A (ko) 칩 저항 소자
KR102632374B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
KR101983180B1 (ko) 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
JP2017204547A (ja) 積層バリスタ
JP3834251B2 (ja) チップ抵抗器およびその製造方法
KR101973420B1 (ko) 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2018006726A (ja) 抵抗素子及びその実装基板
KR102527723B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR102527724B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101883042B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101843252B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101771822B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2017059597A (ja) チップ抵抗器
KR101771818B1 (ko) 저항 소자, 그 제조방법 및 저항 소자 실장 기판
KR101670140B1 (ko) 저항 소자, 그 제조방법 및 저항 소자의 실장 기판
WO2023149034A1 (ja) チップ抵抗器
KR102127806B1 (ko) 전자 부품 및 이의 제작 방법
WO2022091644A1 (ja) チップ抵抗器
WO2023053594A1 (ja) チップ抵抗器
WO2020230713A1 (ja) 抵抗器
JP3774327B2 (ja) 配線基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant