JP6878728B2

JP6878728B2 - チップ抵抗素子及びチップ抵抗素子アセンブリー

Info

Publication number: JP6878728B2
Application number: JP2017017162A
Authority: JP
Inventors: パク、クァンヒョン
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2016-08-11
Filing date: 2017-02-01
Publication date: 2021-06-02
Anticipated expiration: 2037-02-01
Also published as: KR20180017842A; KR102632374B1; JP2018026519A; KR20230042242A

Description

本発明は、チップ抵抗素子及びチップ抵抗素子アセンブリーに関する。

チップ抵抗素子は、精密抵抗を実現するためのチップ部品であり、電子回路内で電流を調節し、電圧を降下させる役割を果たす。

近年、電子機器が益々小型化及び精密化するにつれて、電子機器に採用される電子回路の大きさも小さくなっており、チップ抵抗素子の大きさも小さくなっている。このようにチップ抵抗素子の大きさの小型化は進んでいるが、電子機器の高性能化に伴いチップ抵抗素子に印加される電流量は逆に増えている。

そのため、小型化されつつあるチップ抵抗素子の放熱性能を向上させるための研究が必要とされている。

韓国出願公開２００１−００１４２８５号公報

本発明の一実施形態の目的は、耐電圧特性に優れたチップ抵抗素子及びそのアセンブリーを提供することである。

本発明の一実施形態は、互いに対向する第１の面及び第２の面を有する絶縁基板と、上記第１の面に配置される抵抗層と、上記第１の面の厚さ方向の両端において上記絶縁基板上に配置され、上記抵抗層とそれぞれ連結される第１及び第２の端子と、を含み、上記抵抗層は、上記第１及び第２の端子を連結し、第１の軟化点を有するガラス物質を含む第１の領域と、上記第１の領域と接しながら、上記第１及び第２の端子と離隔して配置され、上記第１の軟化点よりも低い第２の軟化点を有するガラス物質を含む少なくとも１つの第２の領域と、を含むチップ抵抗素子を提供する。

本発明の一実施形態は、複数の電極パッドを有する印刷回路基板と、上記印刷回路基板に配置され、上記複数の電極パッドに電気的に連結されたチップ抵抗素子と、を含み、上記チップ抵抗素子は、互いに対向する第１の面及び第２の面を有する絶縁基板と、上記第１の面に配置される抵抗層と、上記第１の面の厚さ方向の両端において上記絶縁基板上に配置され、上記抵抗層とそれぞれ連結される第１及び第２の端子と、を含み、上記抵抗層は、上記第１及び第２の端子を連結し、第１の軟化点を有するガラス物質を含む第１の領域と、上記第１の領域と接しながら、上記第１及び第２の端子と離隔して配置され、上記第１の軟化点よりも低い第２の軟化点を有するガラス物質を含む少なくとも１つの第２の領域と、を含むチップ抵抗素子アセンブリーを提供する。

本発明の一実施形態によると、耐電圧特性に優れたチップ抵抗素子及びチップ抵抗素子アセンブリーを提供することができる。

本発明の多様且つ有益な長所と効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解できるであろう。

本発明の一実施形態に係る抵抗素子を示す斜視図である。図１に示されたチップ抵抗素子をＩ方向から見た平面図である。図１に示されたチップ抵抗素子のII−II'線に沿って切断して見た側断面図である。図２において抵抗体のみを示した図面である。図１のチップ抵抗素子の変形例である。図１のチップ抵抗素子の変形例である。図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。本発明の一実施形態に係るチップ抵抗素子が実装された基板を備えたチップ抵抗素子アセンブリーを示す斜視図である。図１２に示されたチップ抵抗素子アセンブリーのIII−III'に沿って切断して見た側断面図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）が誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。

図１は、本発明の一実施形態に係る抵抗素子を示す斜視図であり、図２は、図１に示されたチップ抵抗素子をＩ方向から見た平面図である。図３は、図１に示されたチップ抵抗素子をII−II'線に沿って切断して見た側断面図であり、図４は、図２において抵抗体のみを示した図面である。

図１から図３を参照すると、本発明の一実施形態に係るチップ抵抗素子１００は、絶縁基板１１０と、抵抗層１２０と、抵抗保護層１３０と、第１の端子１４０及び第２の端子１５０と、を含むことができる。

上記絶縁基板１１０は、互いに対向する第１及び第２の面Ａ、Ｂを有することができ、第１の面Ａに抵抗層１２０が配置されることができる。上記絶縁基板１１０は、所定の厚さＴｈ１を有する薄い板状に形成されることができ、幅方向Ｗよりも厚さ方向Ｌに長い形状であることができる。上記絶縁基板１１０は、比較的薄い抵抗層１２０を支持し、抵抗素子１００の強度を確保できる材質からなることができる。上記絶縁基板１１０は、熱伝導に優れた材質からなり、上記チップ抵抗素子１００を使用する際に抵抗層１２０で発生する熱を外部に効果的に放出させることができる。例えば、上記絶縁基板１１０は、アルミナ（Ａｌ_２Ｏ_３）のようなセラミックもしくはポリマー基材であることができる。特定の例において、上記絶縁基板１１０は、薄い板状のアルミニウムの表面をアノダイジング（ａｎｏｄｉｚｉｎｇ）処理して得られたアルミナ基板であることができる。

抵抗層１２０は、上記絶縁基板１１０の第１の面Ａに配置されることができる。実施形態によっては、上記抵抗層１２０が絶縁基板１１０の第２の面（Ｂ）に配置されてもよい。上記抵抗層１２０は、互いに離間した第１の端子１４０及び第２の端子１５０の間を連結する電気的抵抗素子として使用することができる。上記抵抗層１２０の形成材料としては、様々な金属もしくは合金や、酸化物のような化合物が使用されることができる。例えば、Ｃｕ−Ｎｉ系合金、Ｎｉ−Ｃｒ系合金、Ｒｕ酸化物、Ｓｉ酸化物、Ｍｎ及びＭｎ系合金のうち少なくとも１つを含むことができる。抵抗層１２０は、上記絶縁基板１１０の表面に上記金属もしくは合金や、酸化物のような化合物が混合されたペーストをスクリーン印刷などのような方法により塗布し、所定の温度で焼成して形成することができる。

図２及び図４に示されたように、抵抗層１２０は、第１の領域１２１と第２の領域１２２を含むことができる。第１の領域１２１は、第１及び第２の端子１４０、１５０を連結するように配置されることができ、第１の軟化点（ｓｏｆｔｅｎｉｎｇｐｏｉｎｔ）を有するガラス（ｇｌａｓｓ）物質を含むことができる。第１の軟化点は、６４０℃〜７００℃の温度であってもよい。

第２の領域１２２は、第１の領域１２１と接しながら、第１及び第２の端子１４０、１５０と離隔するように配置されることができ、第１の軟化点よりも低い第２の軟化点を有するガラス物質を含むことができる。第２の軟化点は、５３０℃〜６４０℃であってもよい。本実施形態の場合、１つの第２の領域１２２が抵抗層１２０の一側面に配置されたが、これに限定されるものではなく、複数の第２の領域１２２が配置されてもよく、第２の領域１２２が抵抗層１２０の幅方向の中央に配置されてもよい。実施形態によっては、第２の領域１２２の一部の領域１２２ｂが第１の領域１２１と重なるように配置されてもよい。

第２の領域１２２は、絶縁基板１１０上に第１の領域１２１を形成するためのペーストをスクリーン印刷した後、第１の領域１２１と接するように第２の領域１２２を形成するためのペーストをスクリーン印刷することで形成することができる。このような第２の領域１２２は、トリミング（ｔｒｉｍｍｉｎｇ）により溝Ｔを形成してチップ抵抗素子１００の抵抗値を調節する領域であり、レーザトリミングにより溝Ｔの形成が可能となるように、第１の領域１２１の第１の軟化点よりも低い第２の軟化点を有することができる。

以下、これについて詳細に説明する。チップ抵抗素子１００の抵抗層１２０は、トリミングによって抵抗値を調整することができる。トリミングとは、抵抗層１２０を形成した後、目標の抵抗値を得るために抵抗層１２０を部分的に除去する工程のことである。トリミングには様々な微細カッティング（ｃｕｔｔｉｎｇ）方法を使用することができるが、本実施形態では、ＹＡＧレーザ（ｌａｓｅｒ）を用いて抵抗層１２０の一領域を除去するレーザトリミングを適用することができる。レーザトリミングには、レーザにより除去されるトリミング溝の形状によって、Ｌカット、Ｄカット、Ｐカットといった様々なトリミング方法があるが、本実施形態では、Ｌカットレーザトリミングが適用される場合を例にして示した。このようなレーザトリミングは、レーザにより抵抗層を除去する過程で焼成されたガラス物質にクラックを発生させ、抵抗値の散布及びノイズ特性を悪化させる恐れがある。その際、このようなクラックの発生は焼成されるガラス物質の軟化点が高いほど酷くなる。にもかかわらず、近年、チップ抵抗素子１００の高電圧化、高出力化に伴い、耐電圧特性に優れた、軟化点の高い高軟化点ガラスが含まれた抵抗体が適用されている。その結果、高軟化点ガラスを含む抵抗層には、レーザトリミングを適用することができないという限界がある。そのため、高軟化点ガラスが含まれた抵抗体は、抵抗値のばらつきを精密に調整することができない。

本実施形態のチップ抵抗素子１００は、１つの抵抗層１２０に高い軟化点を有するガラス素材が含まれた第１の領域１２１と、低い軟化点を有するガラス素材が含まれた第２の領域１２２と、を配置し、第２の領域１２２のみにレーザトリミングを行うため、高電圧、高出力を満たすチップ抵抗素子１００を提供しながら、レーザトリミングにより抵抗値を精密に調整することが可能となる。

図４を参照すると、第２の領域１２２の幅Ｗ１は、第１の領域１２１の幅Ｗ２の３０％以下で配置されることができる。第２の領域１２２の幅Ｗ１が第１の領域１２１の幅Ｗ２の３０％を超えると、高電圧の電流が流れる第１の領域１２１が十分に確保できず、チップ抵抗素子１００の耐電圧特性が悪化するという問題点が発生することが分かった。

図３に示されたように、上記第１の端子１４０及び第２の端子１５０は、上記絶縁基板１１０の両端部に配置され、上記抵抗層１２０の両側に連結されることができる。

上記第１の端子１４０及び第２の端子１５０はそれぞれ、上記抵抗層１２０上に配置された第１の内部電極１４１及び第２の内部電極１５１と、上記第１及び第２の内部電極１４１、１５１の一領域をそれぞれ覆う第１の外部電極１４２及び第２の外部電極１５２と、を含むことができる。実施形態によって、上記第１及び第２の内部電極１４１、１５１と上記第１及び第２の外部電極１４２、１５２とはそれぞれ、多層で構成されてもよい。

上記第１及び第２の内部電極１４１、１５１は、導電性ペーストを用いた印刷工程（印刷後焼成）もしくは蒸着工程を用いて形成されることができる。上記第１及び第２の内部電極１４１、１５１は、第１及び第２の外部電極１４２、１５２を形成するためのめっき工程においてシード（ｓｅｅｄ）としての役割を果たすことができる。例えば、第１及び第２の内部電極１４１、１５１は、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）のうち少なくとも１つを含むことができる。これに制限されないが、上記第１及び第２の外部電極１４２、１５２は、めっき工程により形成されることができる。上記第１及び第２の外部電極１４２、１５２は、ニッケル（Ｎｉ）、錫（Ｓｎ）、鉛（Ｐｄ）、クロム（Ｃｒ）のうち少なくとも１つを含むことができる。例えば、上記第１及び第２の外部電極１４２、１５２は、Ｎｉめっき層とＳｎめっき層の二重層を有することができる。Ｎｉめっき層は、素子実装時に内部電極の成分（例えば、Ａｇ）がソルダー成分に浸出（ｌｅａｃｈｉｎｇ）することを防止することができ、Ｓｎめっき層は、素子実装時にソルダー成分との接合が容易になるように提供されることができる。

上記抵抗層１２０の表面には、上記抵抗層１２０が外部に露出することを防止し、外部の衝撃から抵抗層１２０を保護するために、抵抗保護層１３０を配置することができる。

上記抵抗保護層１３０は、第１及び第２の内部電極１４１、１５１を配置した後、素材物質のペーストを露出した抵抗層１２０の表面を覆うようにスクリーン印刷のような方法で塗布し、乾燥することで形成することができる。

このような抵抗保護層１３０は、多層で構成されることができる。具体的には、上記抵抗保護層１３０は、第１及び第２の抵抗保護層１３１、１３２を含むことができる。

図３に示されたように、上記第１の抵抗保護層１３１は、上記抵抗層１２０を直接覆うように配置することができる。上記第１の抵抗保護層１３１は、第２の領域１２２と同様に、第２の軟化点を有するガラス（ｇｌａｓｓ）を含む材質で形成することができる。これにより、第１の抵抗保護層１３１は、抵抗層１２０の第２の領域１２２をレーザトリミングする過程で、第２の領域１２２がレーザの高熱により変形することを効果的に防止することができる。上記第１の抵抗保護層１３１は、スクリーン印刷などのような方法により塗布された後、所定の温度で焼成して形成することができる。

図２及び図３に示されたように、上記第２の抵抗保護層１３２は、上記第１の抵抗保護層１３１を覆うように配置することができる。上記第２の抵抗保護層１３２は、高い熱伝導率を有する物質からなることができる。上記第２の抵抗保護層１３２は、ポリマー（ｐｏｌｙｍｅｒ）にＡｌ_２Ｏ_３、ＡｌＮ、ＢＮ、ＳｉＯ_２のように熱伝導性の高い物質を混合した物質を含むことができる。

図５及び図６は、図１のチップ抵抗素子１００の抵抗体の変形例であり、図５は、抵抗体２２０が第１の領域２２１及び第２の領域２２２を含み、第２の領域２２２にレーザトリミングによって２つの溝Ｔ'を形成するためのＤカットレーザトリミングが適用された例を示している。上述の一実施形態と同様に、第２の領域２２２の幅Ｗ３は、第１の領域２２１の幅Ｗ４の３０％以下となるように配置することができる。

図６は、抵抗体３２０が第１の領域３２１及び２つの第２の領域３２２を含み、２つの第２の領域３２２はそれぞれ第１の領域３２１の側面に配置され、２つの第２の領域３２２はそれぞれ１つのトリミングされた溝Ｔ''が形成されたＰカットレーザトリミングが適用された例を示している。上述の実施形態と同様に、第２の領域３２２の幅の和（Ｗ５＋Ｗ６）は、第１の領域３２１の幅Ｗ７の３０％以下となるように配置することができる。

次に、図７から図１１を参照しながら、チップ抵抗素子１００の製造工程について説明する。図７から図１１は、図１のチップ抵抗素子の主要製造工程を概略的に示した平面図である。

一実施形態に係るチップ抵抗素子の製造方法は、絶縁基板を準備し、第１及び第２の電極を形成する段階と、上記絶縁基板の一面に抵抗層の第１の領域を形成する段階と、抵抗層の第２の領域を形成する段階と、第１の保護層を形成し、レーザトリミングを行う段階と、第２の保護層を形成する段階と、第１及び第２の端子を形成する段階と、を含む。上述の一実施形態のチップ抵抗素子と同一の内容は省略する。

先ず、図７に示されたように、絶縁基板１１０を設け、絶縁基板１１０上に互いに離隔するように導電性ペーストを印刷して、第１及び第２の内部電極１４１、１５１を形成する。

次に、図８に示されたように、絶縁基板１１０上に第１及び第２の内部電極１４１、１５１が連結されるように、素材物質のペーストをスクリーン印刷し、乾燥することで、抵抗層の第１の領域１２１を形成することができる。このような素材物質のペーストには高軟化点ガラス物質が含まれ、抵抗層の第１の領域１２１が高電圧、高出力を満たす抵抗体として機能することができる。第１の領域１２１は、後続工程において、第２の領域を形成するための湾入した領域１２１ａを有することができる。

次に、図９に示されたように、第１の領域１２１と接するようにペーストをスクリーン印刷することで、第２の領域１２２を形成することができる。実施形態によっては、第２の領域１２２が第１の領域１２１と重なる領域１２２ｂを有するように印刷されてもよい。第２の領域１２２にスクリーン印刷されたペーストには、第１の領域１２１の高軟化点のガラス物質よりも低い軟化点を有する低軟化点のガラス物質が含まれるようにすることができる。このような低軟化点のガラス物質は、高軟化点のガラス物質に比べて、レーザトリミング工程で照射されるレーザにより発生するクラックが相対的に少ないという長所がある。後続工程においてレーザトリミングは、第２の領域１２２において、第１の領域１２１と重なる領域１２２ｂを除いた領域１２２ａで行われるように調整され、第１の領域１２１でレーザトリミングが行われることを防止することができる。

次に、図１０に示されたように、抵抗層１２０を覆うように第１の抵抗保護層１３１をスクリーン印刷し、レーザトリミングを行うことで、第１の抵抗保護層１３１及び第２の領域１２２を貫通する溝Ｔを形成することができる。レーザトリミングは、第２の領域１２２において、第１の領域１２１と重なる領域１２２ｂを除いた領域１２２ａのみで行われるように調整可能となる。

次に、図１１に示されたように、ポリマー（ｐｏｌｙｍｅｒ）にＡｌ_２Ｏ_３、ＡｌＮ、ＢＮ、ＳｉＯ_２のように熱伝導性の高い物質を混合した物質を含むペーストをスクリーン印刷することで、第１の抵抗保護層１３１を覆う第２の抵抗保護層１３２を形成することができる。

次に、第１及び第２の内部電極１４１、１５１をシード層として、めっき層を形成することで、第１及び第２の外部電極１４２、１５２を形成すると、図２に示されたチップ抵抗素子１００が製造される。

図１２は、本発明の一実施形態に係るチップ抵抗素子が実装された基板を備えたチップ抵抗素子アセンブリーを示す斜視図であり、図１３は、図１２に示されたチップ抵抗素子アセンブリーをIII−III'線に沿って切断して見た側断面図である。

図１２及び図１３を参照すると、本実施形態に係るチップ抵抗素子アセンブリー１は、図１に示されたチップ抵抗素子１００と、上記チップ抵抗素子１００が実装された回路基板１０と、を含む。

上記回路基板１０は、素子実装領域に第１及び第２の電極パッド１１、１２を含む。上記第１及び第２の電極パッド１１、１２は、上記回路基板１０に実現された回路パターンに連結され、素子実装のために提供されるランドパターンのことである。

図１２に示されたチップ抵抗素子１００は、図１に示されたチップ抵抗素子１００と同様に理解することができる。また、本実施形態の構成要素は、特に断わらない限り、図１に示されたチップ抵抗素子１００の同一又は類似の構成要素に対する説明を参照して理解されることができる。

図１３に示されたように、上記チップ抵抗素子１００は、絶縁基板１１０と、上記絶縁基板の一面に配置され、第１の領域１２１と第２の領域１２２を有する抵抗層１２０と、上記抵抗層１２０を覆う抵抗保護層１３０と、上記抵抗層１２０上に離隔して配置された第１及び第２の端子１４０、１５０と、を含むことができる。

回路基板１０は、電子回路が形成される部分であり、電子機器の特定の作動や制御のための集積回路（ＩＣ）などが形成され、別の電源から供給される電流が流れるように構成可能である。

この場合、回路基板１０は、様々な配線ラインを含むか、又は、トランジスタなどのような他種類の半導体素子をさらに含むことができる。また、回路基板１０は、導電層を含むか、又は、誘電層を含むなど、必要に応じて多様に構成することができる。

第１及び第２の電極パッド１１、１２は、回路基板１０上に互いに離隔するように配置され、抵抗素子の第１及び第２の端子１４０、１５０とそれぞれソルダー１４により接続されることができる。本実施形態は、抵抗層１２０の熱が第２の抵抗保護層１３２を介して第１及び第２の端子１４０、１５０に放熱され、チップ抵抗素子の正格電力が向上するという効果がある。

チップ抵抗素子アセンブリー１は、第１及び第２の電極パッド１１、１２を介して、第１及び第２の端子１４０、１５０が電気回路と電気的に連結されることで、第１及び第２の端子１４０、１５０の間の抵抗層１２０が回路に連結されることができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００チップ抵抗素子
１１０絶縁基板
１２０抵抗層
１２１第１の領域
１２２第２の領域
１３０抵抗保護層
１３１第１の抵抗保護層
１３２第２の抵抗保護層
１４０第１の端子
１４１第１の内部電極
１４２第１の外部電極
１５０第２の端子
１５１第２の内部電極
１５２第２の外部電極
１チップ抵抗素子アセンブリー
Ｔトリミング領域

Claims

互いに対向する第１の面及び第２の面を有する絶縁基板と、
前記第１の面に配置される抵抗層と、
前記第１の面の厚さ方向の両端において前記絶縁基板上に配置され、前記抵抗層とそれぞれ連結される第１及び第２の端子と、を含み、
前記抵抗層は、前記第１及び第２の端子を連結し、第１の軟化点を有するガラス物質を含む第１の領域と、
前記第１の領域と接しながら、前記第１及び第２の端子から離隔して配置され、前記第１の軟化点よりも低い第２の軟化点を有するガラス物質を含む少なくとも１つの第２の領域と、を含み、
前記第１の領域および前記第２の領域のうち前記第２の領域のみは、前記抵抗層の抵抗値調整量に応じて加熱除去された状態の領域を備える、チップ抵抗素子。
前記第１の軟化点は、６４０℃〜７００℃である、請求項１に記載のチップ抵抗素子。
前記第２の軟化点は、５３０℃〜６４０℃である、請求項１または請求項２に記載のチップ抵抗素子。
前記第２の領域の幅は、前記第１の領域の幅の３０％以下である、請求項１から請求項３の何れか一項に記載のチップ抵抗素子。
前記第２の領域は、複数備えられ、
複数の前記第２の領域の幅の和は、前記第１の領域の幅の３０％以下である、請求項１から請求項４の何れか一項に記載のチップ抵抗素子。
前記第２の領域は、レーザトリミングされる領域である、請求項１から請求項５の何れか一項に記載のチップ抵抗素子。
前記第１及び第２の端子はそれぞれ、
前記絶縁基板上に前記第２の領域とそれぞれ接するように配置される第１及び第２の内部電極と、
前記第１及び第２の内部電極をそれぞれ覆う第１及び第２の外部電極と、を含む、請求項１から請求項６の何れか一項に記載のチップ抵抗素子。
前記第１の領域と前記第２の領域は、重なる領域を有する、請求項１から請求項７の何れか一項に記載のチップ抵抗素子。
前記第１及び第２の端子の間で前記抵抗層上に配置される抵抗保護層を含み、
前記抵抗保護層は、
前記抵抗層と接しながら、前記第２の軟化点を有するガラス物質を含む第１の抵抗保護層と、
前記第１の抵抗保護層を覆う第２の抵抗保護層と、を含む、請求項１から請求項８の何れか一項に記載のチップ抵抗素子。
前記第２の領域は、レーザトリミングによる少なくとも１つの溝を有する、請求項１から請求項９の何れか一項に記載のチップ抵抗素子。
複数の電極パッドを有する印刷回路基板と、
前記印刷回路基板に配置され、前記複数の電極パッドに電気的に連結されたチップ抵抗素子と、を含み、
前記チップ抵抗素子は、
互いに対向する第１の面及び第２の面を有する絶縁基板と、
前記第１の面に配置される抵抗層と、
前記第１の面の厚さ方向の両端において前記絶縁基板上に配置され、前記抵抗層とそれぞれ連結される第１及び第２の端子と、を含み、
前記抵抗層は、前記第１及び第２の端子を連結し、第１の軟化点を有するガラス物質を含む第１の領域と、
前記第１の領域と接しながら、前記第１及び第２の端子と離隔して配置され、前記第１の軟化点よりも低い第２の軟化点を有するガラス物質を含む少なくとも１つの第２の領域と、を含み、
前記第１の領域および前記第２の領域のうち前記第２の領域のみは、前記抵抗層の抵抗値調整量に応じて加熱除去された状態の領域を備える、チップ抵抗素子アセンブリー。