JP5590042B2 - 電子部品デバイスおよびパッケージ基板 - Google Patents

電子部品デバイスおよびパッケージ基板 Download PDF

Info

Publication number
JP5590042B2
JP5590042B2 JP2011538384A JP2011538384A JP5590042B2 JP 5590042 B2 JP5590042 B2 JP 5590042B2 JP 2011538384 A JP2011538384 A JP 2011538384A JP 2011538384 A JP2011538384 A JP 2011538384A JP 5590042 B2 JP5590042 B2 JP 5590042B2
Authority
JP
Japan
Prior art keywords
electronic component
package substrate
esd protection
ground electrode
protection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011538384A
Other languages
English (en)
Other versions
JPWO2011052480A1 (ja
Inventor
孝治 降谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011538384A priority Critical patent/JP5590042B2/ja
Publication of JPWO2011052480A1 publication Critical patent/JPWO2011052480A1/ja
Application granted granted Critical
Publication of JP5590042B2 publication Critical patent/JP5590042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Elimination Of Static Electricity (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、電子部品デバイスに関し、さらに詳しくは、内部にＥＳＤ保護素子を備えたパッケージ基板に電子部品素子を実装してなる電子部品デバイスに関する。
また、本発明は、内部にＥＳＤ保護素子を備えたパッケージ基板に関する。
ＩＣデバイスやＳＡＷデバイスなど、精密な構造からなり、高精度に機能動作する電子部品デバイスにおいては、ＥＳＤ（Electro−Static Discharge；静電気放電）対策を施し、帯電した物体が接触や近接しても、電子部品デバイスの損傷や誤作動を防止することが重要な課題になっている。
従来、例えば、ＩＣデバイスにおいては、ＩＣ素子そのものにＥＳＤ保護機能をもたせたものがある。しかしながら、この方法では、高密度に機能をもたせたＩＣ素子に更にＥＳＤ保護機能を作り込むことが難しいという問題や、たとえ作り込むことができても十分に強いＥＳＤ保護機能をもたせることができないという問題があった。
そこで、特許文献１（特開平１０−４１４５８号公報）に開示されたＩＣデバイスにおいては、図６に示すように、基板１０１に、ＩＣ素子１０２とは別個に、ＥＳＤ保護部品１０３を実装している。具体的には、基板１０１の内部の信号ライン１０４ａから分岐ライン１０４ｂを分岐させ、分岐ライン１０４ｂの他端を基板１０１の表面に導出し、そこにＥＳＤ保護部品１０３を接続している。
このＩＣデバイスにおいては、例えば、端子１０５に、静電気による過大な電圧が加わった場合には、その静電気をＥＳＤ保護部品１０３において放電させ、グランド側に導くため、ＩＣ素子１０２が損傷したり誤作動したりすることがない。
特開平１０−４１４５８号公報
しかしながら、上記した特許文献１に記載された方法では、基板１０１の表面にＩＣ素子１０２の他にＥＳＤ保護部品１０３を実装しなければならず、表面積の大きな基板１０１を用いなければならないため、ＩＣデバイスそのものが大型化してしまうという問題があった。また、別部品のＥＳＤ保護部品１０３を用いているため、コストが高くなってしまうという問題があった。
本発明は、上述した従来技術の有する問題点を解決するためになされたものである。そのため、本発明の電子部品デバイスは、電子部品素子を実装するパッケージ基板の内部にＥＳＤ保護素子を備えるようにし、そのＥＳＤ保護素子を、少なくとも、パッケージ基板の内部に形成された空洞部と、空洞部内において対向して形成された一対の放電電極とで構成し、パッケージ基板の内部に形成された信号ラインと、パッケージ基板の表面に形成されたグランド電極との間に挿入し、そのグランド電極が、電子部品素子のグランド電極と別個のＥＳＤ保護素子専用グランド電極であるようにした。
なお、本発明においては、ＥＳＤ保護素子の空洞部の底部に、さらに、金属材料と、パッケージ基板を構成する絶縁材料とを含む混合材料からなる混合部を設け、一対の対向電極を、混合部の上に形成するようにしても良い。このような構成にすれば、混合部の熱膨張率を、放電電極の熱膨張率と、パッケージ基板の熱膨張率の中間とすることができ、放電電極とパッケージ基板の熱膨張率の差を混合部で緩和することができるため、パッケージ基板から放電電極が剥離することや、特性が経時的に変化してしまうことを抑制することができる。また、混合部に含まれる金属材料の種類や量を調整することにより、放電開始電圧を調整することもできる。
本発明の電子部品デバイスは、電子部品素子が実装されるパッケージ基板の内部にＥＳＤ保護素子を備えるようにしたため、従来のように、基板の表面に、電子部品素子の他にＥＳＤ保護部品を実装する必要がなく、表面積の大きな基板を用いる必要がないため、電子部品デバイスそのものを小型化することができる。また、本発明においては、パッケージ基板の表面に形成されるＥＳＤ保護素子用のグランド電極を、電子部品素子のグランド電極とは別個の、ＥＳＤ保護素子専用グランド電極として構成するようにしたため、ＥＳＤ保護素子で放電されてグランド側に導かれた静電気が電子部品素子に回り込むことを防止でき、ＥＳＤから電子部品素子を保護する効果がより大きくなる。
また、別途、ＥＳＤ保護部品を使用するものではないため、コストを小さくすることができる。
さらに、ＩＣ素子などの電子部品素子そのものにＥＳＤ保護機能を作り込むものではないため、十分に強いＥＳＤ保護機能を備えることができる。
第１の実施形態にかかる電子部品デバイスを示す断面図である。 第１の実施形態にかかる電子部品デバイスの要部を示す要部断面図である。 第２の実施形態にかかる電子部品デバイスを示す断面図である。 第３の実施形態にかかる電子部品デバイスを示す断面図である。 第４の実施形態にかかる電子部品デバイスを示す断面図である。 従来の電子部品デバイスの要部を示す要部断面図である。
以下、図面を用いて、本発明を実施するための形態について説明する。
［第１の実施形態］
図１および２に、本発明の第１の実施形態にかかる電子部品デバイスを示す。なお、図１はこの電子部品デバイスの断面図、図２はこの電子部品デバイスのＥＳＤ保護素子部分を示す要部断面図である。
図において、１はパッケージ基板であり、内部にＥＳＤ保護素子２が形成されている。パッケージ基板１は、絶縁性で、本実施形態においてはセラミックを用いた。なお、パッケージ基板１の材質は任意であり、セラミックの他に、樹脂を用いることもできる。
ＥＳＤ保護素子２は、図２に示すように、パッケージ基板１の内部に空洞部３を形成し、空洞部３の底面に、パッケージ基板１を構成する絶縁材料４ａ（本実施形態においてはセラミック）と、金属材料４ｂとを含む混合材料からなる混合部４を形成し、混合部４の上に、対向して一対の放電電極５ａ、５ｂを形成した構造からなる。金属材料４ｂの種類は任意であるが、本実施形態においてはＣｕを用いた。放電電極５ａ、５ｂの材質も任意であるが、本実施形態においては金属材料４ｂと同様にＣｕを用いた。
混合部４は、絶縁材料４ａと金属材料４ｂとを含む材料からなるため、熱膨張率が、放電電極５ａ、５ｂの熱膨張率とパッケージ基板１の熱膨張率の中間となっており、放電電極５ａ、５ｂとパッケージ基板１との熱膨張率の差を緩和する機能をはたす。この結果、パッケージ基板１を焼成して形成する際や、完成した本発明の電子部品デバイスをリフローはんだで電子機器のプリント回路基板に実装する際や、電子機器を使用する際などに熱が加わっても、混合部４により、パッケージ基板１から放電電極５ａ、５ｂが剥離することが抑制されている。したがって、経時的に、放電開始電圧などの特性が変化することも抑制されている。
また、混合部４に含まれる金属材料４ｂの種類と量を調整すれば、放電開始電圧を調整することができる。具体的には、導電性が高い材料にするほど、また量を多くするほど、放電開始電圧は低くなる。
また、ＥＳＤ保護素子２の空洞部３には、Ａｒ、Ｎｅなどの希ガスを充填しておくこともできる。これらの希ガスを封入しておけば、放電開始電圧を低くすることができる。なお、本実施形態においては、空洞部３に希ガスは充填しなかった。
本実施形態にかかる電子部品デバイスにおいては、パッケージ基板１の内部に、信号ライン６と、ＥＳＤ保護素子用グランドライン７と、電子部品素子用グランドライン８とが形成され、パッケージ基板１の下側表面に、入出力電極９と、電子部品素子およびＥＳＤ保護素子２に共通の共通グランド電極１０が形成されている。そして、ＥＳＤ保護素子２は、信号ライン６と共通グランド電極１０との間に挿入されている。なお、パッケージ基板１に形成されるＥＳＤ保護素子２の個数は任意であり、１個または複数個が必要に応じて形成される。
パッケージ基板１の上側表面には、グランドパッド１１と配線パッド１２とが形成され、グランドパッド１１上に電子部品素子としてＩＣ素子１３が実装され、配線パッド１２とＩＣ素子１３の電極との間がワイヤーボンド１４により接続されている。そして、ＩＣ素子１３が実装されたパッケージ基板１の上面は、封止樹脂１５により封止されている。
このような構造からなる、本実施形態にかかる電子部品デバイスは、帯電した物体が接触や近接して、静電気による過大な電圧が信号ライン６に加わっても、その静電気をＥＳＤ保護素子２において放電させて、共通グランド電極１０側に導くため、ＩＣ素子１３が損傷したり誤作動したりすることがない。なお、ＥＳＤ保護素子２は、通常は電気的に開いた状態にあり電気を通さない。
次に、本実施形態にかかる電子デバイスの製造方法の一例について説明する。なお、本発明は、パッケージ基板１にＥＳＤ保護素子２を設けたことに主な特徴があるため、パッケージ基板１の製造方法を中心に説明する。
パッケージ基板１は、複数のセラミックグリーンシートを積層し、焼成して製造される。
まず、所定の組成からなる絶縁性のセラミック粉末を、溶剤、バインダー等と混合してスラリーを形成し、そのスラリーをドクターブレート法で薄板状に成形してセラミックグリーンシートを形成した。
また、所定の粒径のＣｕ粉を、溶剤、バインダー等と混合して電極ペーストを形成した。
また、セラミックグリーンシートに用いたセラミック粉末と、電極ペーストに用いたＣｕ粉とを所定の割合で混合し、更に溶剤、バインダー等と混合して、絶縁材料と金属材料とが混合された混合ペーストを形成した。
次に、セラミックグリーンシートに、信号ライン６、ＥＳＤ保護素子用グランドライン７、電子部品素子用グランドライン８となるバイアホールを形成するための孔を設けた。孔の位置や個数は、セラミックグリーンシートによって異なる。そして、セラミックグリーンシートの孔に、電極ペーストを充填した。
次に、ＥＳＤ保護素子２を形成するセラミックグリーンシート上に、混合部４を形成するための混合ペーストを所定の形状に塗布し、更にそれらの上に、放電電極５ａ、５ｂを形成するための電極ペーストを所定の形状に塗布し、更にそれらの上に、空洞部３を形成するための、焼成すれば消失する樹脂ペーストを塗布した。
次に、ＥＳＤ保護素子２を形成するセラミックグリーンシートと、その他のセラミックグリーンシートとを、所定の枚数、所定の順番に積層し、圧着して、未焼成のセラミック積層体を形成した。
次に、セラミック積層体の上側表面および下側表面に、入出力電極９、共通グランド電極１０、グランドパッド１１、配線パッド１２を形成するための導電ペーストを所定の形状に塗布した。なお、これらの導電ペーストは、この段階で塗布するのではなく、最上層または最下層に積層されるセラミックグリーンシートに、予め塗布しておいてもよい。
次に、セラミック積層体を、所定のプロファイルで焼成し、パッケージ基板１を製造した。パッケージ基板１の内部には、空洞部３、混合部４、放電電極５ａ、５ｂを備えたＥＳＤ保護素子２が形成されている。なお、上記においては、１個のパッケージ基板を製造する場合について説明したが、大きなセラミック積層体から複数のパッケージ基板を一度に製造するようにしても良く、この場合には、焼成前または焼成後に、大きなセラミック積層体を個々のパッケージ基板の大きさにカットすることになる。
最後に、一般的に広く用いられている方法により、パッケージ基板１にＩＣ素子１３を実装し、ワイヤーボンド１４を施し、ＩＣ素子１３が実装されたパッケージ基板１の上面に封止樹脂１５を形成して、本実施形態にかかる電子部品デバイスを完成させた。
［第２の実施形態］
図３に、本発明の第２の実施形態にかかる電子部品デバイスを示す。なお、図３はこの電子部品デバイスの断面図である。
第２の実施形態にかかる電子デバイスにおいては、第１の実施形態において、パッケージ基板１の下側表面に形成した共通グランド電極１０（図１参照）を、ＥＳＤ保護素子専用グランド電極２０と、電子部品素子専用グランド電極２１とに分けて別々に構成した。他の構成は第１の実施形態と同じである。
第２の実施形態にかかる電子部品デバイスにおいては、ＥＳＤ保護素子２で放電されてグランド側に導かれた静電気が電子部品素子（ＩＣ素子１３）に回り込むことを防止できるため、ＥＳＤから電子部品素子を保護する効果がより大きくなる。
［第３の実施形態］
図４に、本発明の第３の実施形態にかかる電子部品デバイスを示す。なお、図４はこの電子部品デバイスの断面図である。
第３の実施形態にかかる電子デバイスにおいては、パッケージ基板１のグランドパッド１１と配線パッド１２とに、電子部品素子としてＩＣ素子２３を、半田バンプを用いてフリップチップ実装した。他の構成は第１の実施形態と同じである。
［第４の実施形態］
図５に、本発明の第４の実施形態にかかる電子部品デバイスを示す。なお、図５はこの電子部品デバイスの断面図である。
第４の実施形態にかかる電子デバイスにおいては、パッケージ基板１に電子部品素子としてＳＡＷ素子３３を実装し、パッケージ基板１の配線パッド１２とＳＡＷ素子３３のパッド電極３３ａとの間を、ワイヤーボンド２４により接続した。なお、図中、ＳＡＷ素子３３の表面に形成された３３ｂは、ＩＤＴ電極である。
また、第４の実施形態にかかる電子デバイスにおいては、ＳＡＷ素子３３の実装されたパッケージ基板１の上面を、封止樹脂ではなく、上蓋２５により封止するようにした。
本発明によれば、ＩＣデバイスと同様にＥＳＤが問題となるＳＡＷデバイスにおいても、ＥＳＤから電子部品素子を保護することができる。
１：パッケージ基板
２：ＥＳＤ保護素子
３：空洞部
４：混合部
４ａ：絶縁材料
４ｂ：金属材料
５ａ、５ｂ：放電電極
６：信号ライン
９：入出力電極
１０：共通グランド電極
１３、２３：ＩＣ素子（電子部品素子）
１５：封止樹脂
２０：ＥＳＤ保護素子専用グランド電極
２１：電子部品素子専用グランド電極
２５：上蓋
３３：ＳＡＷ素子（電子部品素子）

Claims (6)

  1. パッケージ基板に、電子部品素子を実装してなる電子部品デバイスにおいて、
    前記パッケージ基板が、内部にＥＳＤ保護素子を備え、
    前記ＥＳＤ保護素子が、少なくとも、前記パッケージ基板の内部に形成された空洞部と、前記空洞部内において対向して形成された一対の放電電極とで構成され、前記パッケージ基板の内部に形成された信号ラインと、前記パッケージ基板の表面に形成されたグランド電極との間に挿入されており、
    前記グランド電極が、前記電子部品素子のグランド電極と別個のＥＳＤ保護素子専用グランド電極であることを特徴とする電子部品デバイス。
  2. 前記ＥＳＤ保護素子が、さらに、前記空洞部の底部に、金属材料と、前記パッケージ基板を構成する絶縁材料とを含む混合材料からなる混合部を備え、前記一対の放電電極が、前記混合部の上に形成されていることを特徴とする、請求項１に記載された電子部品デバイス。
  3. 前記電子部品素子がＩＣ素子またはＳＡＷ素子であることを特徴とする、請求項１または２に記載された電子部品デバイス。
  4. 前記電子部品素子が実装された前記パッケージ基板の上面が、封止樹脂または上蓋により封止されていることを特徴とする、請求項１ないし３のいずれか１項に記載された電子部品デバイス。
  5. 電子部品素子を実装するためのパッケージ基板において、
    前記パッケージ基板が、内部にＥＳＤ保護素子を備え、
    前記ＥＳＤ保護素子が、少なくとも、前記パッケージ基板の内部に形成された空洞部と、前記空洞部内において対向して形成された一対の放電電極とで構成され、前記パッケージ基板の内部に形成された信号ラインと、前記パッケージ基板の表面に形成されたグランド電極との間に挿入されており、
    前記グランド電極が、前記電子部品素子のグランド電極と別個のＥＳＤ保護素子専用グランド電極であることを特徴とするパッケージ基板。
  6. 前記ＥＳＤ保護素子が、さらに、前記空洞部の底部に、金属材料と、前記パッケージ基板を構成する絶縁材料とを含む混合材料からなる混合部を備え、前記一対の放電電極が、前記混合部の上に形成されていることを特徴とする、請求項５に記載されたパッケージ基板。
JP2011538384A 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板 Active JP5590042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011538384A JP5590042B2 (ja) 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009251765 2009-11-02
JP2009251765 2009-11-02
JP2011538384A JP5590042B2 (ja) 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板
PCT/JP2010/068613 WO2011052480A1 (ja) 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板

Publications (2)

Publication Number Publication Date
JPWO2011052480A1 JPWO2011052480A1 (ja) 2013-03-21
JP5590042B2 true JP5590042B2 (ja) 2014-09-17

Family

ID=43921903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538384A Active JP5590042B2 (ja) 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板

Country Status (5)

Country Link
US (1) US8659861B2 (ja)
JP (1) JP5590042B2 (ja)
KR (1) KR101385114B1 (ja)
CN (1) CN102598260B (ja)
WO (1) WO2011052480A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276517B2 (en) 2017-03-27 2019-04-30 Toshiba Memory Corporation Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
US9853446B2 (en) * 2015-08-27 2017-12-26 Qualcomm Incorporated Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
TWI661341B (zh) * 2017-12-22 2019-06-01 禾瑞亞科技股份有限公司 用於與觸控裝置共地之地墊裝置與電子系統
CN111010815B (zh) * 2019-12-27 2021-11-09 安捷利（番禺）电子实业有限公司 一种半导体芯片埋入式线路板及其加工方法、加工装置
KR102583344B1 (ko) * 2020-05-13 2023-09-26 세메스 주식회사 기판 처리 시스템
JP2022099532A (ja) 2020-12-23 2022-07-05 株式会社村田製作所 高周波モジュール及び通信装置
CN117240251B (zh) * 2023-11-16 2024-01-30 成都频岢微电子有限公司 一种模组中滤波器的小型化布局结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146524A (ja) * 2002-10-23 2004-05-20 Toshiba Corp 半導体装置
WO2008146514A1 (ja) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Ｅｓｄ保護機能内蔵基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198136B1 (en) 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
JP2003123936A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
US7196406B2 (en) * 2004-11-22 2007-03-27 Infineon Technologies Ag ESD protection apparatus for an electrical device
JP2006294724A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
JP2007265713A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Ind Co Ltd 静電気保護材料ペーストおよびそれを用いた静電気対策部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146524A (ja) * 2002-10-23 2004-05-20 Toshiba Corp 半導体装置
WO2008146514A1 (ja) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Ｅｓｄ保護機能内蔵基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276517B2 (en) 2017-03-27 2019-04-30 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
KR20120073305A (ko) 2012-07-04
US8659861B2 (en) 2014-02-25
CN102598260B (zh) 2015-05-06
CN102598260A (zh) 2012-07-18
US20120200965A1 (en) 2012-08-09
WO2011052480A1 (ja) 2011-05-05
KR101385114B1 (ko) 2014-04-14
JPWO2011052480A1 (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5590042B2 (ja) 電子部品デバイスおよびパッケージ基板
JP5590122B2 (ja) Ｅｓｄ保護デバイス
JP5557060B2 (ja) Ｅｓｄ保護装置の製造方法
JP5022652B2 (ja) 回路モジュールの製造方法及び回路モジュール
US7053468B2 (en) IC substrate having over voltage protection function
US8503147B2 (en) ESD protection device
JP2009200421A (ja) 電子部品の実装構造
WO2014208215A1 (ja) Ｅｓｄ保護装置
KR100709914B1 (ko) 적층형 칩 배리스터
US8785787B2 (en) Metal-based circuit board
JP2011100649A (ja) 電子部品内蔵基板および電子モジュール。
JP5447180B2 (ja) セラミック多層基板および電子モジュール
JP4000633B2 (ja) 配線基板の製造方法
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
US20240161950A1 (en) Multilayer ceramic component
JP4797362B2 (ja) 積層型電子部品
WO2016203976A1 (ja) Ｅｓｄ保護装置
KR100246730B1 (ko) 칩 바리스터 및 그 설치장치
JP3847220B2 (ja) 配線基板
JP2023056119A (ja) 保護機能付き基体、電子デバイス及び電子回路基板
JP4245033B2 (ja) 配線基板
JP2005136235A (ja) 配線基板
JP2006093394A (ja) 配線基板
JP2004147110A (ja) 圧電振動子収納用パッケージ
JP2005050831A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5590042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150