CN102598260A - 电子元器件设备与封装基板 - Google Patents

电子元器件设备与封装基板 Download PDF

Info

Publication number
CN102598260A
CN102598260A CN2010800497298A CN201080049729A CN102598260A CN 102598260 A CN102598260 A CN 102598260A CN 2010800497298 A CN2010800497298 A CN 2010800497298A CN 201080049729 A CN201080049729 A CN 201080049729A CN 102598260 A CN102598260 A CN 102598260A
Authority
CN
China
Prior art keywords
packaging
base plate
esd protection
grounding electrode
protection element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800497298A
Other languages
English (en)
Other versions
CN102598260B (zh
Inventor
降谷孝治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102598260A publication Critical patent/CN102598260A/zh
Application granted granted Critical
Publication of CN102598260B publication Critical patent/CN102598260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开的电子元器件设备通过在封装基板上安装ESD保护元件，防止了电子元器件设备的大型化。在封装基板的内部设有由空腔部和一对放电电极构成的ESD保护元件。在空腔部的底部也可以形成由混合材料组成的混合部，该混合材料包含金属材料和绝缘材料。

Description

电子元器件设备与封装基板
技术领域
本发明涉及电子元器件设备，特别涉及在内部具备有ESD保护元件的封装基板上安装了电子组件的电子元器件设备。
另外，本发明涉及内部具备有ESD保护元件的封装基板。
背景技术
对于IC设备、SAW设备等具有精密的结构且高精度地功能运行的电子元器件设备，存在着对ESD(Electro-Static discharge：静电放电)实施对策，即使有带电的物体接触或接近，也能防止电子元器件设备产生损伤或发生故障的重要课题。
以往，例如，在IC设备中，IC元件自身就具有ESD保护功能。然而，在这种方法中，存在着难于在高密度地具有功能的IC元件中再加入ESD保护功能的问题，还存在着即使能够加入也无法具有足够强的ESD保护功能的问题。
因此，在专利文献1(特开平10-41458号公报)所公开的IC设备中，如图6所示，在基板101上对于IC元件102另外安装ESD保护元器件103。具体来说，从基板101的内部的信号线104a分流出分流线104b，分流线104b的另一端伸出到基板101的表面，在那里连接有ESD保护元器件103。
在该IC设备中，例如，在端子105施加由静电产生的过大的电压的情况下，ESD保护元器件103对该静电进行放电，导出到接地侧，因此IC元件102不会产生损伤也不会发生故障。
现有技术文献
专利文献
专利文献1：特开平10-41458号公报
发明内容
发明所要解决的技术问题
然而，在上述的专利文献1所记载的方法中，在基板101的表面除了IC元件102之外必须安装ESD保护元器件103，必须使用表面积较大的基板101，因此存在着IC设备尺寸变大的问题。另外，因为使用了其他元器件即ESD保护元器件103，存在着成本变高的问题。
解决技术问题所采用的技术方案
本发明是为了解决上述现有技术具有的问题而完成的。因此，本发明的电子元器件设备中，安装有电子组件的封装基板在内部具备ESD保护元件，该ESD保护元件至少由在封装基板的内部形成的空腔部和在空腔部中相对形成的一对放电电极构成，在形成于封装基板的内部的信号线和形成于封装基板的表面的接地电极之间插入所述ESD保护元件。
此外，在本发明中，也可以在ESD保护元件的空腔部的底部还设有由混合材料组成的混合部，所述混合材料包含金属材料和构成封装基板的绝缘材料，一对相对电极也可以形成在混合部上。如果是这种结构的话，能使混合部的热膨胀率位于放电电极的热膨胀率和封装基板的热膨胀率之间，能用混合部缓解放电电极和封装基板的热膨胀率的差异，因此能抑制放电电极从分装基板剥离以及特性随着时间经过而变化。另外，通过调整混合部所包含的金属材料的种类和数量，能调整放电开始电压。
另外，在本发明中，也可以将与电子组件的接地电极不同的、形成在封装基板的表面的ESD保护元件用的接地电极，构成作为ESD保护元件专用接地电极。如果是这种结构的话，静电在ESD保护元件被放电且导出到接地侧而能防止被释放至电子组件，因此增强了保护电子组件免受ESD影响的效果。
发明效果
本发明的电子元器件设备中，安装有电子组件的封装基板在内部具备ESD保护元件，因此无须像以往那样，在基板的表面除了电子组件还要安装ESD保护元器件，无须使用表面积大的基板，能使电子元器件设备本身小型化。
另外，没有另外使用ESD保护元器件，因此能减少成本。
再有，没有在IC元件等电子组件自身再加入ESD保护功能，因此能具备足够强的ESD保护功能。
附图说明
图1是示出实施方式1涉及的电子元器件设备的剖视图。
图2是示出实施方式1涉及的电子元器件设备的主要部分的主要部分剖视图。
图3是示出实施方式2涉及的电子元器件设备的剖视图。
图4是示出实施方式3涉及的电子元器件设备的剖视图。
图5是示出实施方式4涉及的电子元器件设备的剖视图。
图6是示出现有的电子元器件设备的主要部分的主要部分剖视图。
具体实施方式
以下关于本发明的实施方式使用附图进行说明。
实施方式1
图1和图2是示出本发明的实施方式1涉及的电子元器件设备。此外，图1是该电子元器件设备的剖视图，图2是示出该电子元器件设备的ESD保护元件部分的主要部分剖视图。
图中，1是封装基板，在内部形成有ESD保护元件2。封装基板1具有绝缘性，在本实施方式中使用陶瓷。此外，封装基板1的材料可以是任意材料，除了陶瓷之外，也可用树脂。
ESD保护元件2的结构如图2所示，在封装基板1的内部形成空腔部3，在空腔部3的底面形成由混合材料组成的混合部4，该混合材料包含构成封装基板1的绝缘材料4a(在本实施方式中为陶瓷)和金属材料4b，在混合部4上形成一对相对的放电电极5a、5b。金属材料4b的种类可以是任意金属，在本实施方式中使用铜。放电电极5a、5b的材料也可以是任意材料，但在本实施方式中和金属材料4b一样也使用铜。
混合部4由包含了绝缘材料4a和金属材料4b的材料组成，因此热膨胀率位于放电电极5a、5b的热膨胀率和封装基板1的热膨胀率之间，起到了缓解放电电极5a、5b和封装基板1的热膨胀率的差异的作用。其结果是，进行烧成来形成封装基板1时，或者以回流焊将完成后的本发明的电子元器件设备安装到电子器械的印刷电路基板时，或者在使用电子器械时，即使加热，也能通过混合部4抑制放电电极5a、5b从封装基板1剥离。因而，也抑制了放电开始电压等特性随着时间经过而变化。
另外，对混合部4所包含的金属材料4b的种类和数量进行调整的话，能调整放电开始电压。具体来说，材料的导电性越高，或数量越多，放电开始电压就越低。
另外，也可在ESD保护元件2的空腔部3填充氩、氖等稀有气体。如果装入这些稀有气体的话，能降低放电开始电压。此外，在本实施方式中，不在空腔部3填充稀有气体。
在本实施方式涉及的电子元器件设备中，在封装基板1的内部形成信号线6、ESD保护元件用接地线7、以及电子组件用接地线8。在封装基板1的下侧表面，形成输入输出电极9、以及电子组件和ESD保护元件2共用的共用接地电极10。而且，ESD保护元件2插入信号线6和共用接地电极10之间。此外，在封装基板1形成的ESD保护元件2的个数是任意个数，根据需要形成1个或多个。
在封装基板1的上侧表面形成接地焊盘11和布线焊盘12，在接地焊盘11上安装作为电子组件的IC元件13，在布线焊盘12和IC13的电极之间由焊线14进行连接。而且，在安装有IC元件13的封装基板1的上面，由密封树脂15进行密封。
对于由这种结构所组成的本实施方式涉及的电子元器件设备，即使有带电的物体接触或接近，即使在信号线6施加由静电产生的过大的电压，ESD保护元件2对该静电进行放电，导出到共用接地电极10侧，因此IC元件13不会产生损伤也不会发生故障。此外，ESD保护元件2通常处于电开路的状态，不允许电流过。
接着，对本实施方式涉及的电子设备的制造方法的一个例子进行说明。此外，在本发明中，在封装基板1设有ESD保护元件2是主要特征，因此以封装基板1的制造方法为中心进行说明。
将多个陶瓷生片进行层叠并烧成来制造封装基板1。
首先，将规定的组成所构成的绝缘性的陶瓷粉末与溶剂、粘合剂等混合形成粘合液，以刮片法将该粘合液形成为薄板状来形成陶瓷生片。
另外，将规定的颗粒直径的铜粉与溶剂、粘合剂等混合形成电极糊料。
另外，将用于陶瓷生片的陶瓷粉末和用于电极糊料的铜粉以规定的比例混合后，再与溶剂、粘合剂等混合形成由绝缘材料和金属材料混合而成的混合糊料。
接着，在陶瓷生片设置用于形成通孔的孔，该通孔成为信号线6、ESD保护元件用接地线7、以及电子组件用接地线8。孔的位置和个数因陶瓷生片而异。然后，在陶瓷生片的孔中填充电极糊料。
接着，在形成ESD保护元件2的陶瓷生片上，以规定的形状涂布用于形成混合部4的混合糊料，再在其上以规定的形状涂布用于形成放电电极5a、5b的电极糊料，再在其上涂布用于形成空腔部3的进行烧成就会消失的树脂糊料。
接着，将形成ESD保护元件2的陶瓷生片与其他陶瓷生片以规定的片数和规定的顺序层叠并压接，形成未烧成的陶瓷层叠体。
接着，在陶瓷层叠体的上侧表面和下侧表面，以规定的形状涂布用于形成输入输出电极9、共用接地电极10、接地焊盘11、以及布线焊盘12的导电糊料。此外，这些导电糊料也可以不在该阶段进行涂布，而是预先涂布在最上层或最下层层叠的陶瓷生片上。
接着，以规定的断面烧成陶瓷层叠体来制造封装基板1。在封装基板1的内部形成具备了空腔部3、混合部4、以及放电电极5a、5b的ESD保护元件2。此外，上述记载中，虽然对制造1个封装基板的情况进行了说明，但也可以是由大型的陶瓷层叠体一次制造多个封装基板，在这种情况下，在烧成前或烧成后，大型的陶瓷层叠体按每个封装基板的大小进行切割。
最后，通过一般广泛使用的方法，在封装基板1上安装IC元件13，应用焊线14，在安装有IC元件13的封装基板1的上面形成密封树脂15，完成了本实施方式涉及的电子元器件设备。
实施方式2
图3示出了本发明的实施方式2涉及的电子元器件设备。此外，图3是该电子元器件设备的剖面图。
在实施方式2涉及的电子设备中，将实施方式1中在封装基板1的下侧表面形成的共用接地电极10(参照图1)分开，构成为ESD保护用元件专用接地电极20和电子组件专用接地电极21，其他结构与实施方式1相同。
在实施方式2涉及的电子元器件设备中，静电在ESD保护元件被放电且导出到接地侧而能防止被释放到电子组件(IC元件13)，因此进一步增强了保护电子组件免受ESD影响的效果。
实施方式3
图4示出了本发明的实施方式3涉及的电子元器件设备。此外，图4是该电子元器件设备的剖面图。
在实施方式3涉及的电子设备中，用焊锡凸块将作为电子组件的IC元件23反扣安装在封装基板1的接地焊盘11和布线焊盘12，其他结构与实施方式1相同。
实施方式4
图5示出了本发明的实施方式4涉及的电子元器件设备。此外，图5是该电子元器件设备的剖面图。
在实施方式4涉及的电子设备中，在封装基板1上安装作为电子组件的SAW元件33，在封装基板1的布线焊盘12和SAW元件33的焊盘电极33a之间由焊线24进行连接。此外，图中的形成在SAW元件33的表面的33b是IDT电极。
另外，在实施方式4涉及的电子元器件设备中，不是用密封树脂，而是用顶盖25对安装有SAW元件33的封装基板1的上面进行密封。
根据本发明，即使是与IC设备同样具有ESD问题的SAW设备，也能保护电子组件免受ESD的影响。
附图标记说明
1……封装基板
2……ESD保护元件
3……空腔部
4……混合部
4a……绝缘材料
4b……金属材料
5a、5b……放电电极
6……信号线
9……输入输出电极
10……共用接地电极
13、23……IC元件(电子组件)
15……密封树脂
20……ESD保护元件专用接地电极
21……电子组件专用接地电极
25……顶盖
33……SAW元件(电子组件)

Claims (10)

1.一种在封装基板上安装有电子组件而成的电子元器件设备，其特征在于，
所述封装基板在内部具备ESD保护元件，
所述ESD保护元件至少由在所述封装基板的内部形成的空腔部和在所述空腔部中相对形成的一对放电电极构成，在形成于所述封装基板的内部的信号线和形成于所述封装基板的表面的接地电极之间插入所述ESD保护元件。
2.如权利要求1所述的电子元器件设备，其特征在于，
所述ESD保护元件在所述空腔部的底部具备由混合材料组成的混合部，所述混合材料包含金属材料和构成所述封装基板的绝缘材料，所述一对放电电极形成在所述混合部上。
3.如权利要求1或2所述的电子元器件设备，其特征在于，
所述接地电极是与所述电子组件的接地电极共用的共用接地电极。
4.如权利要求1或2所述的电子元器件设备，其特征在于，
所述接地电极是与所述电子组件的接地电极分开的ESD保护元件专用接地电极。
5.如权利要求1～4中任意一项所述的电子元器件设备，其特征在于，
所述电子组件是IC元件或SAW元件。
6.如权利要求1～5中任意一项所述的电子元器件设备，其特征在于，
利用密封树脂或顶盖对安装有所述电子组件的所述封装基板的上面进行密封。
7.一种用于安装电子组件的封装基板，其特征在于，
所述封装基板在内部具备ESD保护元件，
所述ESD保护元件至少由在所述封装基板的内部形成的空腔部和在所述空腔部中相对形成的一对放电电极构成，在形成于所述封装基板的内部的信号线和形成于所述封装基板的表面的接地电极之间插入所述ESD保护元件。
8.如权利要求7所述的封装基板，其特征在于，
所述ESD保护元件在所述空腔部的底部具备由混合材料组成的混合部，所述混合材料包含金属材料和构成所述封装基板的绝缘材料，所述一对放电电极形成在所述混合部上。
9.如权利要求7或8所述的封装基板，其特征在于，
所述接地电极是与所述电子组件的接地电极共用的共用接地电极。
10.如权利要求7或8所述的封装基板，其特征在于，
所述接地电极是与所述电子组件的接地电极分开的ESD保护元件专用接地电极。
CN201080049729.8A 2009-11-02 2010-10-21 电子元器件设备与封装基板 Active CN102598260B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-251765 2009-11-02
JP2009251765 2009-11-02
PCT/JP2010/068613 WO2011052480A1 (ja) 2009-11-02 2010-10-21 電子部品デバイスおよびパッケージ基板

Publications (2)

Publication Number Publication Date
CN102598260A true CN102598260A (zh) 2012-07-18
CN102598260B CN102598260B (zh) 2015-05-06

Family

ID=43921903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080049729.8A Active CN102598260B (zh) 2009-11-02 2010-10-21 电子元器件设备与封装基板

Country Status (5)

Country Link
US (1) US8659861B2 (zh)
JP (1) JP5590042B2 (zh)
KR (1) KR101385114B1 (zh)
CN (1) CN102598260B (zh)
WO (1) WO2011052480A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661341B (zh) * 2017-12-22 2019-06-01 禾瑞亞科技股份有限公司 用於與觸控裝置共地之地墊裝置與電子系統
CN111010815A (zh) * 2019-12-27 2020-04-14 安捷利（番禺）电子实业有限公司 一种半导体芯片埋入式线路板及其加工方法、加工装置
CN117240251A (zh) * 2023-11-16 2023-12-15 成都频岢微电子有限公司 一种模组中滤波器的小型化布局结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
US9853446B2 (en) * 2015-08-27 2017-12-26 Qualcomm Incorporated Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
JP2018164040A (ja) 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体装置
KR102583344B1 (ko) * 2020-05-13 2023-09-26 세메스 주식회사 기판 처리 시스템
JP2022099532A (ja) 2020-12-23 2022-07-05 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119159A1 (en) * 2002-10-23 2004-06-24 Makoto Takahashi Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge
CN1828893A (zh) * 2004-11-22 2006-09-06 因芬尼昂技术股份公司 用于电设备的esd保护装置
US20090067113A1 (en) * 2007-05-28 2009-03-12 Murata Manufacturing Co., Ltd. Esd protection device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198136B1 (en) 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
JP2003123936A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2006294724A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 複合電子部品およびその製造方法
JP2007265713A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Ind Co Ltd 静電気保護材料ペーストおよびそれを用いた静電気対策部品
CN102017339B (zh) * 2008-05-08 2013-12-04 株式会社村田制作所 内置esd保护功能的基片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119159A1 (en) * 2002-10-23 2004-06-24 Makoto Takahashi Semiconductor device comprising ESD protection circuit for protecting circuit from being destructed by electrostatic discharge
CN1828893A (zh) * 2004-11-22 2006-09-06 因芬尼昂技术股份公司 用于电设备的esd保护装置
US20090067113A1 (en) * 2007-05-28 2009-03-12 Murata Manufacturing Co., Ltd. Esd protection device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661341B (zh) * 2017-12-22 2019-06-01 禾瑞亞科技股份有限公司 用於與觸控裝置共地之地墊裝置與電子系統
CN111010815A (zh) * 2019-12-27 2020-04-14 安捷利（番禺）电子实业有限公司 一种半导体芯片埋入式线路板及其加工方法、加工装置
CN111010815B (zh) * 2019-12-27 2021-11-09 安捷利（番禺）电子实业有限公司 一种半导体芯片埋入式线路板及其加工方法、加工装置
CN117240251A (zh) * 2023-11-16 2023-12-15 成都频岢微电子有限公司 一种模组中滤波器的小型化布局结构
CN117240251B (zh) * 2023-11-16 2024-01-30 成都频岢微电子有限公司 一种模组中滤波器的小型化布局结构

Also Published As

Publication number Publication date
KR20120073305A (ko) 2012-07-04
JPWO2011052480A1 (ja) 2013-03-21
KR101385114B1 (ko) 2014-04-14
CN102598260B (zh) 2015-05-06
US20120200965A1 (en) 2012-08-09
WO2011052480A1 (ja) 2011-05-05
JP5590042B2 (ja) 2014-09-17
US8659861B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
CN102598260A (zh) 电子元器件设备与封装基板
CN102576586B (zh) Esd保护器件及其制造方法
CN102576981B (zh) Esd保护器件及其制造方法
CN100485910C (zh) 电子元器件及其制造方法
CN102224649B (zh) Esd保护器件及其制造方法
WO2011145598A1 (ja) Ｅｓｄ保護デバイス
CN101978490A (zh) 电子元器件组件及该电子元器件组件的制造方法
CN102754291A (zh) Esd保护装置的制造方法及esd保护装置
US9826611B2 (en) ESD protection device
CN102437513B (zh) Esd保护器件及其制造方法
CN102792785A (zh) 模块基板、模块基板的制造方法、以及端子连接基板
CN103943291A (zh) 一种具有过流保护功能的静电抑制器及其制作方法
CN101554097A (zh) 防静电零件及其制造方法
CN203562642U (zh) Esd保护装置
JP2009117735A (ja) 静電気対策部品およびその製造方法
JP2008294325A (ja) 静電気保護素子とその製造方法
CN104541418B (zh) Esd保护装置
CN204088879U (zh) Esd保护装置
JP5409236B2 (ja) 配線基板
CN1319230C (zh) 片型浪涌吸收器
CN204947322U (zh) Esd保护器件
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
CN105359360A (zh) 浪涌保护器件及其制造方法以及包含该器件的电子元器件
WO2016203976A1 (ja) Ｅｓｄ保護装置
JP2010231910A (ja) 過電圧保護部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant