CN102017339B - 内置esd保护功能的基片 - Google Patents

内置esd保护功能的基片 Download PDF

Info

Publication number
CN102017339B
CN102017339B CN2009801165672A CN200980116567A CN102017339B CN 102017339 B CN102017339 B CN 102017339B CN 2009801165672 A CN2009801165672 A CN 2009801165672A CN 200980116567 A CN200980116567 A CN 200980116567A CN 102017339 B CN102017339 B CN 102017339B
Authority
CN
China
Prior art keywords
esd protection
section
substrate
built
protection function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801165672A
Other languages
English (en)
Other versions
CN102017339A (zh
Inventor
野间隆嗣
浦川淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102017339A publication Critical patent/CN102017339A/zh
Application granted granted Critical
Publication of CN102017339B publication Critical patent/CN102017339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/026—Spark gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本发明的目的在于提供电路容易小型化、能使ESD保护功能得到充分发挥的结构。绝缘基片(12)中内置电路元件(24、26)和布线图案(28)中的至少一方以及ESD保护部(30)。ESD保护部(30)在形成于绝缘基片(12)的内部的空洞部内配置有至少一对放电电极的相对部，使其前端彼此相对。将放电电极与电路元件(24、26)或布线图案(28)电连接。

Description

内置ESD保护功能的基片
技术领域
本发明涉及内置ESD保护功能的基片。
背景技术
ESD(Electro-Static Discharge：静电放电)是指带电的导电物体(人体等)接触或充分接近其它导电物体(电子设备等)时产生强烈放电的现象。ESD会引起发生电子设备损伤或误动作等问题。为了防止这些问题的发生，需要使放电时产生的电压不被加到电子设备的电路上。用于这种用途的是ESD保护器件，也称为电涌吸收元件或电涌吸收器。
将ESD保护器件配置在例如电路的信号线路与接地之间。采用使一对电极分开且相对结构的ESD保护器件在常规使用状态下具有大电阻，信号不流到接地侧。与此相对，例如从移动电话等的天线施加静电的情况那样，若施加过大的电压，则在ESD保护器件的放电电极之间产生放电，能将静电引到接地侧。因而，不对ESD器件后级的电路施加由静电造成的电压，能保护电路。
例如图18的分解立体图、图19的剖视图所示的ESD保护器件在层叠有绝缘陶瓷片2的陶瓷多层基片7内形成空洞部5，在空洞部5内相对地配置与外部电极1导通的放电电极6，并将放电气体封入空洞部5。若向放电电极6之间施加引起绝缘破坏的电压，空洞部5内在放电电极6之间产生放电，由于该放电，多余的电压被引导到接地，从而能保护后级的电路(例如参考专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2001-43954号公报
发明内容
然而，装载ESD保护器件时，需要ESD保护器件的占有空间，电路难小型化。此外，从ESD保护器件至要保护的电子电路或电子元器件的布线距离长，存在因布线阻抗的影响而ESD保护功能得不到充分发挥的情况。
本发明鉴于此实情，要提供一种电路容易小型化、能使ESD保护功能得到充分发挥的结构。
为了解决上述课题，本发明提供采用以下结构的内置ESD保护功能的基片。
一种内置ESD保护功能的基片，包括：(a)绝缘基片，该绝缘基片内置有电路元件和布线图案中的至少一方；(b)形成于所述绝缘基片内部的至少一个空腔部；(c)至少一对放电电极，该至少一对放电电极具有相对部，与上述电路元件或上述布线图案电连接，上述相对部被配置成在所述空腔部内设置间隔且其前端相对。
在上述结构中，通过在形成于绝缘基片内部的空洞部内配置放电电极的相对部，从而形成ESD保护部。即，若向放电电极之间施加超过预定值的电压时，则放电电极的相对部彼此之间短路，作为ESD保护部起作用。
根据上述结构，与使用分开独立的ESD保护器件的情况相比，由于将ESD保护部与绝缘基片一体化，能抑制安装面积，电路容易小型化。另外，也缩短了布线距离，能使ESD保护功能得到充分发挥。
而且，分开独立的ESD保护器件也用基片制作，因此能将ESD保护部和绝缘基片一体化，来制作内置ESD保护功能的基片，而不增加工序数。
最好上述绝缘基片具有混合部。上述混合部被配置在设置有上述放电电极的表面附近，至少与上述放电电极的上述相对部及上述相对部间的部分相邻。上述混合部包含金属材料和构成上述绝缘基片的绝缘材料。
在上述结构中，在放电电极的相对部与绝缘基片之间配置混合部。混合部包含与放电电极的材料相同或类似的金属材料和与绝缘基片的材料相同或相似的绝缘材料，因此，能使混合部的热膨胀率为放电电极的相对部的热膨胀率和绝缘基片的热膨胀率的中间值。由此，能利用混合部缓解放电电极的相对部与绝缘基片的热膨胀率之差，能减小因放电电极剥离等造成的不良或特性的老化。
而且，以与产生放电的放电电极的相对部相邻的方式配置含金属材料的混合部，因而能通过调整混合部所含金属材料的量或种类等，从而将放电开始电压设定为希望的值。由此，与仅通过改变放电电极的相对部间的间隔来进行调整的情况相比，能更高精度地设定放电开始电压。
最好将上述混合部配置得仅与上述相对部和上述相对部间相邻。
在这种情况下，在与放电电极的相对部和相对部间相邻的区域以外的周边区域不配置有含金属材料的混合部，因此周边区域的绝缘基片的介电常数等电特性或机械强度不因混合部的金属材料而降低。
最好在向上述放电电极的上述相对部与上述混合部重叠的方向进行透视时，上述混合部与上述空洞部的周缘相接，且仅形成在上述周缘的内侧。
在这种情况下，将混合部仅形成在空洞部的正下方，因此，放电电极的相对部间的间隔偏差减小，能高精度地设定放电开始电压。
最好上述绝缘基片是陶瓷基片。
陶瓷基片通过层叠多个基体材料层后进行烧结，容易在内部形成空洞部，或在内部形成电路元件、电路图案，因此适合内置ESD保护功能的基片的绝缘基片。
最好在上述绝缘基片的信号输入部附近形成上述空洞部和上述放电电极。
在这种情况下，尽量缩短从绝缘基片的信号输入部至ESD保护部的布线距离，能防止因布线阻抗的影响造成的ESD保护功能降低。例如，在绝缘基片的信号输入部与形成于绝缘基片内部的电路元件或安装在绝缘基片的电子元器件之间配置ESD保护部的情况下，能使ESD保护性能对形成于绝缘基片内部的电路元件或安装在绝缘基片的电子元器件得到充分发挥。
最好上述电路元件或上述布线图案构成高频电路。
与将压敏电阻或齐纳二极管用于ESD保护的情况相比，根据本发明，能使ESD保护部的电容非常小，所以能对高频电路充分发挥ESD保护功能。例如，能对300MHz(兆赫)～几GHz(千兆赫)的高频电路充分发挥ESD保护功能。
最好在上述绝缘基片上或上述绝缘基片内安装IC。
在这种情况下，由于ESD保护部的电容小，因此所安装的IC即使在高频中也正常动作。另外，与使用分开独立的ESD保护器件的情况相比，缩短ESD保护部与IC的距离，能减小因两者间的布线阻抗造成的保护功能劣化。
本发明的内置ESD保护功能的基片，其电路容易小型化，能使ESD保护功能得到充分发挥。
附图说明
图1是示出内置ESD保护功能的基片的结构的概要图。(实施例1)
图2是示出内置ESD保护功能的基片的结构的电路图。(实施例1)
图3是示出ESD保护部的结构的剖视图。(实施例1)
图4是沿图3的A-A线切断的剖视图。(实施例1)
图5是内置ESD保护功能的基片的立体图。(实施例2)
图6是示出内置ESD保护功能的基片的结构的电路图。(实施例2)
图7是示出内置ESD保护功能的基片的结构的概要图。(实施例3)
图8是示出内置ESD保护功能的基片的结构的电路图。(实施例3)
图9是示出内置ESD保护功能的基片的结构的分解立体图。(实施例4)
图10是示出内置ESD保护功能的基片的结构的电路图。(实施例4)
图11是示出内置ESD保护功能的基片的结构的概要图。(实施例5)
图12是示出内置ESD保护功能的基片的结构的电路图。(实施例5)
图13是示出内置ESD保护功能的基片的结构的概要图。(实施例6)
图14是示出ESD保护部的结构的剖视图。(变形例1)
图15是示出ESD保护部的结构的剖视图。(变形例2)
图16是示出ESD保护部的结构的剖视图。(变形例3)
图17是示出ESD保护部的结构的剖视图。(变形例4)
图18是ESD保护器件的分解立体图。(已有例)
图19是ESD保护器件的剖视图。(已有例)
符号说明
10、10a～10e-内置ESD保护功能的基片
12、12a-陶瓷多层基片(绝缘基片、陶瓷基片)
13-空洞部
14、14a-混合部
14k-金属材料
15-间隔
16、16b、16c、16d、16e-放电电极
17、17b、17c、17d-相对部
17k、17s、17t-前端
18、18b、18c、18d、18e-放电电极
19、19b、19c、19d-相对部
19k、19s、19t-前端
20、20a、20c-外部电极(信号输入部)
21、21a、21s、21t-外部电极
22、22a、22c-外部电极
24、24a、24b、24x、24y-电感元件(电路元件)
26、26x、26y、26z-电容元件(电路元件)
28、28b-布线图案
30、30e-ESD保护部
50-IC
具体实施方式
下面，参照图1～图17说明本发明的实施方式。
<实施例1>参照图1～图4说明实施例1的内置ESD保护功能的基片10。
首先，参照图1和图2说明实施例1的内置ESD保护功能的基片10的整体结构。图1是以示意性示出内置ESD保护功能的基片10的截面结构的概要图。图2是示出内置ESD保护功能的基片10的电路结构的电路图。
如图1和图2所示，内置ESD保护功能的基片10在由多个基体材料层层叠而形成的陶瓷多层基片12的内部形成有：作为电路元件的电感元件24和电容元件26、布线图案28、以及ESD保护部30。在陶瓷多层基片12的下表面12a形成有用于将内置ESD保护功能的基片10安装到其它电路基板等的外部电极20、21、22。
将电感元件24形成在陶瓷多层基片12的上部12x，将电容元件26形成在陶瓷多层基片12的下部12y。由电感元件24和电容元件26构成低通滤波器。即，内置ESD保护功能的基片10是带有ESD保护功能的低通滤波器。
布线图案28将电感元件24、电容元件26、ESD保护部30、及外部电极20、21、22之间电连接。
也可用陶瓷多层基片以外的绝缘基片，例如基体材料层为1层的陶瓷基片或树脂基片等使用树脂基板等的陶瓷以外的材料的基片，以代替陶瓷多层基片12，但如后文所述，使用陶瓷多层基片时，能容易地制作各种内置ESD保护功能的基片10，因而实用。
将外部电极20、21和ESD保护部30分别形成在单一基体材料层的两侧，并形成得大致相互相对。即，将ESD保护部30形成在成为输入端子的外部电极20的附近。由此，能在入口端口侵入到内置ESD保护功能的基片10的内部的ESD电压。
将ESD保护部30连接在成为输入端子的外部电极20与成为接地端子的外部电极21之间，在ESD保护部30的后级，即在成为输出端子的外部电极22侧，连接有由电感元件24和电容元件26构成的低通滤波器。
接着，参照图3和图4说明ESD保护部30的结构。图3是ESD保护部30的剖视图。图4是沿图3的A-A线切断的剖视图。
如图3和图4示意地示出那样，ESD保护部30在形成于陶瓷多层基片12的内部的空洞部13内配置有放电电极16、18的相对部17、19。即，放电电极16、18中配置在空洞部13内的部分(露出在空洞部13内的部分)是相对部17、19。对于放电电极16、18的相对部17、19，其前端17k、19k相互相对，在放电电极16、18的相对部17、19之间形成间隔15。
如图1和图2所示，放电电极16、18分别通过布线图案28与外部电极20、21电连接。对外部电极20、21之间施加预定值以上的电压时，在放电电极16、18的相对部17、19之间产生放电。
如图3所示，以与放电电极16、18的相对部17、19及其间的部分15相邻的方式形成混合部14。混合部14与放电电极16、18的相对部17、19和陶瓷多层基片12的基体材料层相接。混合部14包含分散在陶瓷材料的基体材料中的粒子状的金属材料14k。
如图4所示，也可将混合部14形成为扩宽到空洞部13的外侧。反之，虽然未示出，但也可形成得比空洞部13要窄。例如，可仅形成于与空洞部相邻的区域的一部分。
用至少与放电电极16、18的相对部17、19相邻而且与相对部17、19间的连续部分相邻的方式来配置混合部14即可。也就是说，配置成至少连接在放电电极16、18的相对部17、19之间即可。
混合部14的基体材料中的陶瓷材料可以是与陶瓷多层基片12的基体材料层的陶瓷材料相同的材料，也可以是不同的材料，若取相同的材料，则容易使收缩举动等与陶瓷多层基片12一致，并且能减少使用的材料的种类。另外，混合部14中包含的金属材料14k可与放电电极16、18相同，也可不同，若取相同的材料，则容易使收缩举动与放电电极16、18一致，并且能减少使用的材料的种类。
由于混合部14包含金属材料14k和陶瓷材料，因而混合部14烧成时的收缩举动能成为包含相对部17、19的放电电极16、18与陶瓷多层基片12的基体材料层的中间状态。因而，能用混合部14缓和放电电极16、18的相对部17、19与陶瓷多层基片12的基体材料层在烧结时的收缩举动差异。其结果是，能减小因放电电极16、18的相对部17、19剥离等造成的不良或特性偏差。另外，由于放电电极16、18的相对部17、19之间的间隔15的偏差也变小，因而能减小放电开始电压等特性的偏差。
另外，混合部14的热膨胀率也能成为放电电极16、18与陶瓷多层基片12的基体材料层的中间值。由此，能用混合部14缓和放电电极16、18的相对部17、19与陶瓷多层基片12的基体材料层的热膨胀率之差。其结果是，能减小因放电电极16、18的相对部17、19剥离等造成的不良或特性老化。
而且，通过调整混合部14中包含的金属材料14k的量或种类等，能将放电开始电压设定为希望的值。由此，与仅利用放电电极16、18的相对部17、19之间的间隔15来调整放电开始电压的情况相比，能更高精度地设定放电开始电压。
接着，说明内置ESD保护功能的基片10的制作例。
(1)准备材料
对于陶瓷材料，使用由以Ba、Al、Si为中心的成分组成的材料。调和、混合各原料，使其形成预定的组成后，在800℃～1000℃下进预烧成。将得到的准烧成粉末在氧化锆球磨机中进行粉碎12小时，从而得到陶瓷粉末。在此陶瓷粉末中添加甲苯EKINEN等有机溶剂并进行混合。还添加粘合剂、增塑剂进行混合，得到浆料。利用刮刀法使由此获得的浆料成形，从而得到厚度为50μm(微米)的陶瓷生片。
另外，制作电极糊料。向由平均粒径大约为2微米的Cu粉80wt％和乙基纤维素等组成的粘结剂树脂中添加溶剂，用三分叉滚动机进行搅拌、混合，从而得到电极糊料。
而且，按预定的比率混合Cu粉和上述陶瓷材料预烧成后的陶瓷粉末，并同样添加粘结剂树脂和溶剂，从而得到陶瓷和金属的混合糊料。混合糊料将树脂和溶剂取为20wt％，将其余的80wt％取为陶瓷和Cu粉。如下面的表1所示那样准备陶瓷/Cu粉的体积比率不同的混合糊料。
[表1]
Figure BPA00001253289300081
另外，仅由树脂和溶剂组成的树脂糊料也用同样的方法制作。树脂材料中使用烧结时分解并消失的树脂，例如PET、聚丙烯、乙基纤维素、丙烯树脂等。
(2)利用丝网印刷涂布混合材料、电极、树脂糊料
在陶瓷生片上，用丝网印刷按2微米～100微米程度的厚度涂布陶瓷/金属混合糊料，使其成为预定的图案，以形成混合部14。陶瓷/金属混合糊料厚度较大等的情况下，也可往预先设在陶瓷生片上的凹部填充陶瓷/金属混合糊。
然后，涂布电极糊料，形成在相对部17、19之间具有放电间隙的放电电极16、18。此处，将放电电极16、18的宽度形成为100微米，放电间隙宽度(相对部17、19之间的间隙的尺寸)形成为30微米。之后，涂布树脂糊料，以形成空洞部13。
与普通陶瓷多层基片同样地形成成为ESD保护部30的部分以外的部分，即成为电感元件24、电容元件26、布线图案28、及外部电极20、21、22的部分。例如，对陶瓷生片利用机械加工或激光加工形成贯通孔，向该贯通孔填充电极糊料，或在陶瓷生片上利用丝网印刷等涂布电极糊料，以形成上述部分。
(3)层叠、按压
与普通陶瓷多层基片同样，将陶瓷生片层叠并加以按压。此处，层叠使得总体厚度为0.3mm(毫米)。
(4)切割、涂布端面电极
与LC滤波器那样的片状电子元器件同样，用微刀具进行切割，分成各芯片。
(5)烧成
接着，与普通陶瓷多层基片相同，地在N2气氛中进行烧成。另外，在向空洞部13导入Ar、Ne等惰性气体以降低相对于ESD的响应电压的情况下，可在Ar、Ne等惰性气氛中对陶瓷材料进行收缩、烧结的温度区进行烧成。在非氧化电极材料(Ag等)的情况下，也可在大气气氛中进行。
(6)镀敷
与LC滤波器那样的片状电子元器件相同，在外部电极20、21、22上进行电解Ni-Sn镀敷。
由此，完成截面变成图1、图3和图4那样的内置ESD保护功能的基片10。
此外，陶瓷材料特别限定于上述材料，只要是绝缘材料就可以，因此也可也是向镁橄榄石中添加玻璃的、或向CaZrO3中添加玻璃的等其它材料。电极材料也不仅为Cu，也可以是Ag、Pd、Pt、Al、Ni、W或它们的组合。另外，陶瓷/金属的混合材料不仅限于形成为糊料，也可做成薄片后进行配置。
另外，为了形成空洞部13而涂布树脂糊料，但即使不是树脂，也可以是碳等因烧成而消失的材料，并且即使不是糊料化后用印刷形成，也可以将树脂膜等仅粘贴在规定的位置来进行配置。
对于上述制作例的内置ESD保护功能的基片10的100个试样，利用内部截面观察来评价是否存在放电电极16、18间的短路、烧成后的断线、分层。
还比较糊料的收缩起始温度。具体而言，为了调查各糊料单体的收缩举动，使糊料干燥，之后，对其粉末进行冲压，制作高度为3毫米的压接体，用TMA(热机械分析)法进行测量。陶瓷的收缩起始温度为855℃，与1号糊料相同。
另外，评价相对于ESD的放电响应性。利用IEC标准在IEC61000-4-2中规定的静电放电抗扰度试验进行相对于ESD的响应性的评价。用接触放电施加8千伏(kV)，对试样的放电电极之间是否产生放电进行调查。下面的表2中示出陶瓷/金属混合糊的条件和评价结果。
[表2]
表2中带有※的试料号表示本发明的范围外。
即，在金属在陶瓷/金属混合糊料中所占的比率低于5vol％的情况下(1号糊料)，糊料的收缩起点与陶瓷大致相同，与电极(8号糊料)的收缩起始温度680℃相比，相差大约200℃。因而，试料在烧成后产生短路、断线。此外，在内部观察中会发现放电电极的剥离。
若金属在陶瓷/金属的混合糊料中所占的比率为10vol％以上，则糊料的收缩起始温度接近电极的收缩起始温度，成为电极与陶瓷的中间附近的温度。在这种情况下，未发现试料中发生短路、断线、电极剥离、分层。另外，通过配置陶瓷/金属混合糊，相对于ESD的放电响应性良好，不恶化。另外，放电电极之间的间隙宽度偏差也较小。
而且，若金属在陶瓷/金属混合糊中所占的比率增大，成为60vol％以上时，由于混合糊中的金属粒子相互接触，从而烧成后发生放电电极之间短路，所以欠佳。
如3号试料～6号试料那样，通过使金属在混合糊料中的比率为10vol％以上、50vol％以下，从而上述不佳的情况消失。尤其是30vol％以上、50vol％以下较佳。即，混合部14中的金属材料14k的含有率在10vol％以上、50vol％以下为佳，最好在30vol％以上、50vol％以下。
如上文所说明，通过混合电极材料和陶瓷材料，从而得到具有陶瓷材料与电极材料的中间的收缩举动的材料。通过将其配置在电极和陶瓷之间及放电间隙部来形成混合部，从而能减小施加到放电电极与陶瓷多层基片之间的应力，不易产生放电电极断线、放电电极部的分层、空洞部中的电极剥离造成的短路、或电极收缩偏差造成的放电间隙宽度偏差等。
对于实施例1的内置ESD保护功能的基片10，由于通过ESD保护部30将成为输入端子的外部电极20与成为接地端子的外部电极21直接连接，因此从成为输入端子的外部电极20进来的ESD信号可通过ESD保护部30而高效地分路到地。即，内置ESD保护功能的基片10内置有相对于ESD保护部30后级的低通滤波器起作用的ESD保护功能。
将低通滤波器用于作为例如针对用于监视器双方的信号传输线的EMI(electro-magnetic interference：电磁干扰)。在这种用途中，从外部施加ESD的可能性大，由于具有ESD保护功能，能减小IC损坏这样的问题。
内置ESD保护功能的基片10通过内置有低通滤波器和ESD保护部30，从而能比使用低通滤波器单个元件和ESD保护器件时减小安装面积。对于内置ESD保护功能的基片10，对低通滤波器和ESD保护器件都利用陶瓷片的层叠工序进行制造，因此，能够减小随着ESD低通滤波器中内置ESD保护功能而带来的成本增加。
内置ESD保护功能的基片10通过在低通滤波器的前级具有ESD保护功能，能有效抑制ESD电压。因为ESD保护部30的端子间的电容小，因此能忽略信号传输的阻抗不匹配的问题。
<实施例2>参照图5和图6说明实施例2的内置ESD保护功能的基片10a。图5是示出内置ESD保护功能的基片10a的外观的立体图，图6是示出内置ESD保护功能的基片10a的电路结构的电路图。
实施例2的内置ESD保护功能的基片10a采用与实施例1的内置ESD保护功能的基片10大致相同的结构。下面，以与实施例1的不同点为中心进行说明，并且对与实施例1相同的结构部分使用相同的符号。
如图5所示，实施例2的内置ESD保护功能的基片10a在立方体形状的陶瓷多层基片12a的表面上包括：外部电极20a、22a，该外部电极20a、22a成为4组输入端子及输出端子；以及，2个外部电极21a，该2个外部电极21a成为接地端子。
如图6所示，在陶瓷多层基片12a的内部，4组外部电极20a、22a分别与实施例1同样地连接有构成低通滤波器的电感元件24、电容元件26、以及ESD保护部30。即，实施例2的内置ESD保护功能的基片10a是带有ESD保护功能的4极低通滤波器。
对于陶瓷多层基片12a内的低通滤波器、ESD保护部30、布线图案，能够采用与实施例1相同的结构，且能用与实施例1相同的方法制造。
实施例2的内置ESD保护功能的基片10a在1块芯片上复合有多个低通滤波器，因此，在如监视器图像数据传输线那样并行配置多路信号线的情况下，能削减部件安装面积。
<实施例3>参照图7和图8说明实施例3的内置ESD保护功能的基片10b。图7是示意性地示出内置ESD保护功能的基片10b的截面结构的概要图，图8是示出内置ESD保护功能的基片10b的电路结构的电路图。
实施例3的内置ESD保护功能的基片10b与实施例1的内置ESD保护功能的基片10相同，在陶瓷多层基片12的内部形成有电感元件24a和24b、电容元件26、布线图案28b、以及ESD保护部30，但与实施例1不同之处在于，将电容元件26连接在2个电感元件24a、24b的连接点，由电感元件24a、24b和电容元件26构成移相器32。
移相器32的前级与ESD保护部30相连接。即，成为输入端子的外部电极20与成为接地端子的外部电极21之间通过ESD保护部30直接连接。因而，从成为输入端子的外部电极20输入的ESD信号效率通过ESD保护部30可高效地分路到成为接地端子的外部电极21。
图7和图8示出了作为移相器32的3次LC滤波器，但这毕竟是一个例子，实际上可按照需要的相移量来改变滤波器次数和结构。
移相器例如用于移动电话的天线端，来错开对天线输入、输出的高频信号的相位，从而改善天线的电波辐射效率。天线容易受到来自外部的ESD，而且由于信号为高频，不易保护ESD。而且，移相器为了提高来自天线的辐射效率，阻抗匹配非常重要，普通ESD保护器件不适用。
与此相对，实施例3的内置ESD保护功能的基片10b的保护部30电容小且阻抗高，所以能用于移相器32。
<实施例4>参照图9和图10说明实施例4的内置ESD保护功能的基片10b。图9是示意性示出内置ESD保护功能的基片10c的结构的立体图，图10是示出内置ESD保护功能的基片10c的电路结构的电路图。
如图9和图10所示，实施例4的内置ESD保护功能的基片10c在陶瓷多层基片的第2基体材料层42上形成有内部信号线45作为布线图案，并形成有ESD保护部30。在陶瓷多层基片的第3基体材料层43上大致整个面地形成有接地电极48作为布线图案。第2基体材料层42的ESD保护部30的一个辐射电极46与第3基体材料层43的接地电极48之间由通路孔导体47相连接。
在陶瓷多层基片的第1基体材料层41至第4基体材料层44的各基体材料层的一侧的侧面(图中前侧的侧面)形成有成为接地端子的2个外部电极21s和输入信号的1个的外部电极20c。尽管在图9中未示出，但在从第1基体材料层41至第4基体材料层44的各基体材料层的另一侧的侧面(图9中后侧的侧面)，与一侧的侧面相同，也形成有成为接地端子的2个外部电极21t和输出信号的1个外部电极22c。将形成在第3基体材料层43的接地电极48连接到成为接地端子的外部电极21s、21t，但不连接到输入、输出信号的外部电极20c、22c。
即，利用第2基体材料层42的内部信号线45形成成为输入端子和输出端子的外部电极20c、22c之间的信号线28y。另外，利用第3基体材料层43的接地电极形成成为接地端子的外部电极21s、21t之间的带状线28x、28z。在信号线28y与带状线28z之间形成ESD保护部30。能将线路阻抗设计成希望的值。
在信号传输线中使用ESD保护元件的情况下，有时切断印刷基板上的信号线，用ESD保护元件内的信号线进行连接。通过采用这种的结构，具有印刷基板设计自由度增大这样的优点。然而，在部分ESD保护元件中，产生线路阻抗(印刷基板上通常设计为50欧～300欧左右)的不连续点，所以信号传输质量劣化。
与此相对，对于实施例4的内置ESD保护功能的基片10c，用陶瓷多层基片构成带状线，能使线路阻抗与印刷基板的阻抗匹配，所以能防止信号传输质量劣化。
<实施例5>参照图11和图12说明实施例5的内置ESD保护功能的基片10d。图11是模式性地示出内置ESD保护功能的基片10d的截面结构的概要图，图12是示出内置ESD保护功能的基片10d的电路结构的电路图。
如图11和图12所示，实施例5的内置ESD保护功能的基片10d在陶瓷多层基片12中内置有谐振电路34和ESD保护部30。
将ESD保护部连接在成为输入端子的外部电极20与成为接地端子的外部电极21之间，在ESD保护部30的后级，即成为输出端子的外部电极22侧连接有谐振电路34。
图11和图12中示出将电感元件24x、24y和电容元件26x、26y、26z用作谐振电路34的带通滤波器，但这是一个例子，也可换成例如使用电极布线的带状线的谐振电路。
谐振电路用于例如用磁场耦合进行近距离通信的天线端，用于灵敏度良好地提取出对天线输入、输出的磁场信号。这种天线部是容易受到来自外部的ESD且因处理的信号为高频而难保护ESD的部分。
对于实施例5的内置ESD保护功能的基片10d，由于ESD保护部30电容小且阻抗高，因此具有不降低上述谐振电路的Q的优点。
<实施例6>参照图13说明实施例6的内置ESD保护功能的基片10e。图13是示意性示出内置ESD保护功能的基片10e的概要图。
如图13所示，实施例6的内置ESD保护功能的基片10e是在陶瓷多层基片12的上表面12t安装有IC50和IC以外的安装元器件52、54的模块部件，与实施例1相同，也在陶瓷多层基片12的内部内置电感元件、电容元件、布线图案、ESD保护部30、30e，在陶瓷多层基片的下表面12s设置有外部电极20、21、22。
图13中示例仅在陶瓷多层基片12的单侧安装元器件的情况，但也可将元器件安装在陶瓷多层基片12的两个面，可在陶瓷多层基片设置凹部，在其中安装元器件，也可在陶瓷多层基片的侧面安装元器件。
实施例6的内置ESD保护功能的基片10e是陶瓷多层基片12内具有ESD保护部30、30e的模块部件，所以与采用具有同样功能的其他部件的情况相比，在成本方面和占有体积方面有利。
将ESD保护部30e形成在成为陶瓷多层基片12的上表面12t的基体材料层的相反一侧的面上，使其配置在安装于陶瓷多层基片12的上表面12t的IC50的正下方。通过这样将ESD保护部30e配置在IC50的正下方，能提高相对于IC50的ESD保护性能。
而且，将外部电极20、21和与外部电极20、21相连接的ESD保护部30以大致相互相对的方式形成在陶瓷多层基片的单一基体材料层的两侧。由此，将ESD保护部30配置在成为模块端子的外部电极20、21附近，从而能在模块的入口断开侵入模块内部的ESD电压。
实施例6的内置ESD保护功能的基片10e的设计灵活性高，所以能应对各种ESD保护需求。尤其是因为ESD保护部的体积小，能在模块内部各处配置ESD保护部。
接着，说明实施例1～6的变形例。
<变形例1>参照图14说明变形例1的ESD保护部。变形例1的ESD保护部采用与实施例1的ESD保护部30大致相同的结构。下面，以不同点为中心进行说明，对相同的结构部分使用相同的符号。
图14是ESD保护部的截面。如图14所示，ESD保护部仅在空洞部13的正下方形成混合部14a。即，向放电电极16、18的相对部17、19与混合部14重叠的方向(图中为上下方向)进行透视时，混合部14a与空洞部13的周缘相接，且仅形成在空洞部13的周缘的内侧。
由此，通过将混合部14a仅形成在空洞部13的正下方，从而空洞部13的形状偏差减小。其结果是，放电电极16、18的相对部17、19之间的间隔15的偏差减小，能高精度地设定放电开始电压。
<变形例2>参照图15说明变形例2的ESD保护部。与图4相同，图15是平行于放电电极16b、18b的剖视图。
如图15所示，配置在空洞部13内的一个的放电电极18b的相对部19b的宽度大于配置在空洞部13内的另一个的放电电极16b的相对部17b的宽度。将一个的放电电极18b与接地侧相连接。将另一个的放电电极18b(16b)与保护静电的电路侧相连接。
若连接在电路侧的放电电极16b的相对部17b的宽度小于连接在接地侧的放电电极18b的相对部19b的宽度，则容易产生从电路侧向接地侧的放电。另外，通过增大接地侧的放电电极18b的电极面积，从而能减小对地的连接电阻，更容易产生从电路侧向接地侧的放电。因而，变形例2的ESD保护部能可靠地防止电路损坏。
<变形例3>参照图16说明变形例3的ESD保护部。图16是平行于放电电极16c、18c的剖视图。
如图16所示，配置在空洞部13内的、一个放电电极18c的相对部19c的前端19s为直线状且平坦，但配置在空洞部13内的、另一个放电电极16c的相对部17c的前端17s为尖端。将一个的放电电极18c接地。将另一个放电电极16c与保护静电的未图示的电路侧相连接。
若放电电极16c的相对部17c的前端17s为尖端，则容易产生放电。因而，变形例3的ESD保护部能可靠地防止电路损坏。
<变形例4>参照图17说明变形例4的ESD保护部。图17是平行于放电电极16d、16e和18d的剖视图。
如图17所示，2个放电电极16d、16e和1个放电电极18d成对，将各相对部17d、19d配置在空洞部13内。一个放电电极18d的相对部19d的前端19t为直线状且平坦，但另一个放电电极16d、16e的相对部17d的前端17t为尖端。将一个放电电极18d接地。将另一个放电电极16d、16e与保护静电的电路侧相连接。
若电路侧的放电电极16d、16e的相对部17d的先端17t为尖端，则容易产生放电。因而，变形例4的ESD保护部能可靠地防止电路损坏。
另外，变形例4的ESD保护部在放电电极18d与一个放电电极16d之间、和放电电极18d与另一个放电电极16e之间分别各自产生放电，因此，能将放电电极16d、16e分别连接到不同的电路进行使用。在这种情况下，能削减电子设备内的ESD保护器件的使用数量，从而能使电子设备内的电路小型化。
<变形例5>内置ESD保护部的陶瓷多层基片中使用与收缩抑制层和基体材料层交替层叠的无收缩基片。
基体材料层是对含有第一陶瓷材料的一块或多块陶瓷生片进行烧结而成，控制陶瓷多层基片的基片特性。约束层是由含有第二陶瓷材料的一块或多块陶瓷生片形成。
各基体材料层的厚度最好在烧成后为8微米～100微米。各基体材料层烧成后的厚度未必限于上述范围内，但最好控制在烧成时能受约束层约束的最大厚度以下。基体材料层的厚度不需要各层都相同。
作为第一陶瓷材料，使用烧成中其一部分(例如玻璃成分)浸透到约束层的材料。另外，作为第一陶瓷材料，为了能与银、铜等低熔点金属组成的导体图案同时烧成，最好使用能在较低温度(例如1050℃以下)烧成的LTCC(LowTemperature Co-fired Ceramic：低温烧结陶瓷)。具体而言，能用将氧化铝与硼硅酸类玻璃混合后得到的玻璃陶瓷或烧成中产生玻璃成分的Ba-Al-Si-O类陶瓷等。
由从基体材料层浸透来的一部分第一陶瓷材料粘合第二陶瓷材料，因而使约束层固化，并与相邻的基体材料层和约束层接合。
作为第二陶瓷材料，能用氧化铝或氧化锆。约束层包含未烧结的具有比第一陶瓷材料的烧结温度要高的第二陶瓷材料。因而，约束层对基体材料层能发挥烧成过程中抑制面方向的收缩的功能。另外，如上所述，利用一部分第一陶瓷材料浸透，从而粘合并接合约束层。因而，严格而言，也依赖于基体材料层和约束层的状态、所希望的约束力、烧成条件，但约束层的厚度最好大致在烧成后为1微米～10微米。
放电电极、内部电极或通路孔电极的电极材料只要是将能与基体材料层进行同时烧成的导电成分作为主成分的就可以，可用广为公知的材料。具体而言，可用Cu、Ag、Ni、Pd和它们的氧化物、合金成分。
<结语>如以上所说明，通过使作为ESD保护元件起作用的ESD保护部与绝缘基片一体化，能抑制安装面积，因此电路容易小型化。另外，通过将ESD保护部设在绝缘基片内，从而缩短布线距离，能使ESD保护功能得到充分发挥。
若绝缘基片中使用陶瓷多层基片，则能将内置ESD保护功能的基片制作得不比用陶瓷多层基片制造ESD保护元件的情况增加工序数。
另外，ESD保护部中，若将因混合金属材料和陶瓷材料而具有陶瓷材料和电极材料之中间的收缩举动的材料配置在放电电极与陶瓷多层基片之间及放电电极的前端间的间隙部，从而形成混合部，则能减小作用在放电电极和陶瓷多层基片之间的应力，不易发生放电电极断线或放电电极分层、空洞部中的放电电极剥离或放电电极收缩偏差造成的放电间隙宽度偏差、短路等。因此，能高精度地设定ESD保护部的放电开始电压，从而能提高ESD保护功能的可靠性。
而且，ESD保护部的电容为0.1pF(皮法)的程度，非常小，而且即使在300兆赫～几千兆赫频率区，端子间的阻抗也足够大，不影响其它电路的特性，所以能用于高频用LC滤波器的前级，可充分发挥ESD保护功能。
现有的压敏电阻或齐纳二极管中，尽管静电电容小，充其量也仅达2皮法的程度，能用的频率范围约达300兆赫。与此相对，本发明实施例的内置ESD保护功能的基片，其ESD保护部的静电电容能减小到例如1/20，所以能用的频率区扩大20倍的程度。即，能用于300兆赫～6千兆赫的高频区。
高频用IC因静电而易损坏，另一方面，若带有几皮法的电容就不能正常动作，因此，是不易有ESD对策的元器件。然而，本发明实施例的内置ESD保护功能的基片，其ESD保护部的静电电容为例如0.1皮法的程度，非常小，所以能用于保护高频IC。
另外，在装载有IC的陶瓷多层基板内形成有成为ESD保护元件的ESD保护部，从而能减短ESD保护部和IC之间的距离，因两者间的布线阻抗二引起的保护功能变差的情况减少。
此外，本发明不限于上述实施方式，可添加各种变形地进行实施。
例如，绝缘基片的内部也可形成有包含电阻(R)的电路元件，不限于电感(L)和电容(C)。

Claims (7)

1.一种内置ESD保护功能的基片，其特征在于，包括：
绝缘基片，该绝缘基片内置有电路元件和布线图案中的至少一方；
形成于所述绝缘基片内部的至少一个空洞部；以及
至少一对放电电极，该至少一对放电电极与所述电路元件或所述布线图案电连接，该至少一对放电电极具有相对部，所述相对部在所述空洞部内被配置成设置有间隔且前端相互对置，
所述绝缘基片包括混合部，该混合部被配置在设置有所述放电电极的表面附近，至少与所述放电电极的所述相对部和所述相对部间的部分相邻，且包含金属材料和构成所述绝缘基片的绝缘材料。
2.如权利要求1所述的内置ESD保护功能的基片，其特征在于，将所述混合部配置得仅与所述相对部及所述相对部间的部分相邻。
3.如权利要求1或2所述的内置ESD保护功能的基片，其特征在于，在向所述放电电极的所述相对部和所述混合部重叠的方向透视时，所述混合部与所述空洞部的周缘相接，且仅被形成在所述周缘的内侧。
4.如权利要求1或2所述的内置ESD保护功能的基片，其特征在于，所述绝缘基片是陶瓷基片。
5.如权利要求1或2所述的内置ESD保护功能的基片，其特征在于，在所述绝缘基片的信号输入部附近形成有所述空洞部及所述放电电极。
6.如权利要求1或2所述的内置ESD保护功能的基片，其特征在于，所述电路元件或所述布线图案构成高频电路。
7.如权利要求1或2所述的内置ESD保护功能的基片，其特征在于，在所述绝缘基片上或所述绝缘基片内安装有IC。
CN2009801165672A 2008-05-08 2009-04-16 内置esd保护功能的基片 Active CN102017339B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008122801 2008-05-08
JP2008-122801 2008-05-08
PCT/JP2009/057700 WO2009136535A1 (ja) 2008-05-08 2009-04-16 Ｅｓｄ保護機能内蔵基板

Publications (2)

Publication Number Publication Date
CN102017339A CN102017339A (zh) 2011-04-13
CN102017339B true CN102017339B (zh) 2013-12-04

Family

ID=41264591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801165672A Active CN102017339B (zh) 2008-05-08 2009-04-16 内置esd保护功能的基片

Country Status (6)

Country Link
US (1) US8693157B2 (zh)
EP (1) EP2280458A4 (zh)
JP (1) JP5093345B2 (zh)
KR (1) KR101199681B1 (zh)
CN (1) CN102017339B (zh)
WO (1) WO2009136535A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100254061A1 (en) * 2007-08-27 2010-10-07 Jaesu Ryu Surge absorber with side gap electrode and method of manufacturing the same
JP5590042B2 (ja) * 2009-11-02 2014-09-17 株式会社村田製作所 電子部品デバイスおよびパッケージ基板
JP5614315B2 (ja) * 2010-02-15 2014-10-29 株式会社村田製作所 Ｅｓｄ保護装置
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
WO2011145598A1 (ja) 2010-05-20 2011-11-24 株式会社村田製作所 Ｅｓｄ保護デバイス
JP5447180B2 (ja) * 2010-05-21 2014-03-19 株式会社村田製作所 セラミック多層基板および電子モジュール
US8885324B2 (en) * 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
TWI439225B (zh) 2011-10-14 2014-05-21 Pegatron Corp 電子保護裝置
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
JP5741708B2 (ja) * 2011-11-01 2015-07-01 株式会社村田製作所 Ｅｓｄ保護デバイス
JP5704282B2 (ja) * 2012-06-15 2015-04-22 株式会社村田製作所 Ｅｓｄ保護装置
WO2014027553A1 (ja) * 2012-08-13 2014-02-20 株式会社村田製作所 Ｅｓｄ保護装置
CN205141366U (zh) * 2013-04-11 2016-04-06 株式会社村田制作所 Esd保护装置
WO2014181613A1 (ja) 2013-05-08 2014-11-13 株式会社村田製作所 Ｅｓｄ保護装置
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
CN105706188B (zh) 2013-12-06 2018-11-09 日立金属株式会社 变阻器用烧结体和使用其的多层基板、以及它们的制造方法
JP6209966B2 (ja) * 2013-12-26 2017-10-11 Tdk株式会社 静電気保護部品
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP5991453B1 (ja) 2014-11-19 2016-09-14 株式会社村田製作所 Ｅｓｄ保護素子、およびｅｓｄ保護素子付きコモンモードチョークコイル
KR101608226B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101608224B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR102324695B1 (ko) * 2015-02-17 2021-11-10 삼성전자주식회사 인쇄회로기판
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
WO2016178541A1 (ko) * 2015-05-07 2016-11-10 주식회사 이노칩테크놀로지 감전 방지 소자 및 이를 구비하는 전자기기
WO2016178543A1 (ko) * 2015-05-07 2016-11-10 주식회사 이노칩테크놀로지 감전 방지 소자 및 이를 구비하는 전자기기
TWI557998B (zh) 2015-06-18 2016-11-11 和碩聯合科技股份有限公司 天線模組
WO2017074088A1 (ko) * 2015-10-28 2017-05-04 주식회사 아모텍 감전보호 장치
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
WO2018025694A1 (ja) * 2016-08-01 2018-02-08 株式会社村田製作所 Ｅｓｄ保護機能付きフィルタ部品
CN109891680B (zh) * 2016-11-04 2021-11-16 阿莫技术有限公司 功能性接触器
WO2018084586A1 (ko) 2016-11-04 2018-05-11 주식회사 아모텍 기능성 컨택터
KR102565034B1 (ko) 2016-11-09 2023-08-09 주식회사 아모텍 기능성 컨택터
JP6406486B1 (ja) 2017-03-17 2018-10-17 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN112770614A (zh) * 2020-12-07 2021-05-07 深圳顺络电子股份有限公司 一种静电抑制器及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233870A (zh) * 1998-04-27 1999-11-03 杨炳霖 无芯片过压吸收器
CN1783708A (zh) * 2004-11-30 2006-06-07 Tdk株式会社 浪涌吸收电路
CN1942042A (zh) * 2005-09-26 2007-04-04 佳邦科技股份有限公司 电子电路的保护元件
CN101176266A (zh) * 2005-06-17 2008-05-07 Lg伊诺特有限公司 前端模块及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586105A (en) 1985-08-02 1986-04-29 General Motors Corporation High voltage protection device with a tape covered spark gap
JPH083670A (ja) * 1994-06-17 1996-01-09 Mitsubishi Materials Corp 加工性および耐食性に優れたＮｉ基合金
JPH0883670A (ja) * 1994-09-09 1996-03-26 Mitsubishi Materials Corp チップ型サージアブソーバ
JP3265898B2 (ja) * 1995-02-27 2002-03-18 三菱マテリアル株式会社 チップ型サージアブソーバの製造方法
JPH1069961A (ja) * 1996-08-27 1998-03-10 Mitsubishi Materials Corp サージアブソーバ
JP2000173743A (ja) * 1998-12-09 2000-06-23 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2000353583A (ja) 1999-06-11 2000-12-19 Tokin Corp サージ吸収素子及びその製造方法
JP2001043954A (ja) * 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2001143846A (ja) 1999-11-16 2001-05-25 Tokin Corp 表面実装型サージアブソーバおよびその製造方法
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
JP2002035202A (ja) * 2000-07-31 2002-02-05 Sensatec Co Ltd パチスロ
US20040257740A1 (en) * 2001-09-28 2004-12-23 Christian Block Circuit arrangement, switching module comprising said circuit arrangement and use of switching module
JP2003229669A (ja) * 2002-02-01 2003-08-15 Tdk Corp 多層セラミック基板、その製造方法および製造装置
JP2003283362A (ja) 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd アンテナスイッチモジュール及びそれを用いた移動体通信機器
JP2003297524A (ja) * 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004014437A (ja) * 2002-06-11 2004-01-15 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
JP2004127614A (ja) 2002-09-30 2004-04-22 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004214005A (ja) * 2002-12-27 2004-07-29 Murata Mfg Co Ltd サージアブソーバ及びサージアブソーバアレイ
JP3900104B2 (ja) 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
EP1612899A4 (en) * 2003-04-10 2010-02-24 Okaya Electric Industry Co DISCHARGE TUBES AND TOP ABSORPTION DEVICE
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ
JP4513389B2 (ja) 2004-04-09 2010-07-28 株式会社村田製作所 多層配線基板及びその製造方法
US7397646B2 (en) 2004-11-30 2008-07-08 Tdk Corporation Surge absorption circuit
JP2007227259A (ja) 2006-02-24 2007-09-06 Murata Mfg Co Ltd サージアブソーバ
WO2008127023A1 (en) * 2007-04-11 2008-10-23 Innochips Technology Co., Ltd. Circuit protection device and method of manufacturing the same
JP4247581B2 (ja) * 2007-05-28 2009-04-02 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
US8422190B2 (en) * 2008-09-30 2013-04-16 Tdk Corporation Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
JP5003985B2 (ja) * 2008-11-26 2012-08-22 株式会社村田製作所 Ｅｓｄ保護デバイス
JP4866952B2 (ja) * 2009-07-02 2012-02-01 Ｔｄｋ株式会社 複合電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233870A (zh) * 1998-04-27 1999-11-03 杨炳霖 无芯片过压吸收器
CN1783708A (zh) * 2004-11-30 2006-06-07 Tdk株式会社 浪涌吸收电路
CN101176266A (zh) * 2005-06-17 2008-05-07 Lg伊诺特有限公司 前端模块及其制造方法
CN1942042A (zh) * 2005-09-26 2007-04-04 佳邦科技股份有限公司 电子电路的保护元件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000-173743A 2000.06.23
JP特开2000-353583A 2000.12.19
JP特开2001-43954A 2001.02.16

Also Published As

Publication number Publication date
US20110038088A1 (en) 2011-02-17
EP2280458A4 (en) 2013-03-06
JPWO2009136535A1 (ja) 2011-09-08
EP2280458A1 (en) 2011-02-02
JP5093345B2 (ja) 2012-12-12
KR20100139075A (ko) 2010-12-31
WO2009136535A1 (ja) 2009-11-12
CN102017339A (zh) 2011-04-13
US8693157B2 (en) 2014-04-08
KR101199681B1 (ko) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102017339B (zh) 内置esd保护功能的基片
CN101542856B (zh) 静电放电保护装置
US8847726B2 (en) Method for manufacturing ESD protection device and ESD protection device
US7085118B2 (en) Electrostatic discharge protection component
US7283032B2 (en) Static electricity countermeasure component
CN101821943B (zh) 层叠型电子元器件及其制造方法
EP0956643B1 (en) Multilayer lowpass filter with single point ground plane configuration
JP2000286634A (ja) アンテナ装置及びアンテナ装置の製造方法
KR101082079B1 (ko) 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터
US5834994A (en) Multilayer lowpass filter with improved ground plane configuration
KR20070103870A (ko) 회로 보호 소자
JP6224484B2 (ja) 方向性結合器および高周波モジュール
Wang et al. An interdigital bandpass filter embedded in LTCC for 5-GHz wireless LAN applications
JP2851966B2 (ja) 積層型誘電体フィルター
JP5292728B2 (ja) 静電気対策部品
KR100981037B1 (ko) 적층형 필터
JP4565979B2 (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
JP3889179B2 (ja) アンテナ装置
KR100660971B1 (ko) 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터
JP2015177330A (ja) 方向性結合器および高周波モジュール
KR100848133B1 (ko) 표면실장형 이엠아이 필터
JPH06176960A (ja) 貫通形積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant