WO2014181613A1 - Ｅｓｄ保護装置 - Google Patents

Ｅｓｄ保護装置 Download PDF

Info

Publication number
WO2014181613A1
WO2014181613A1 PCT/JP2014/059643 JP2014059643W WO2014181613A1 WO 2014181613 A1 WO2014181613 A1 WO 2014181613A1 JP 2014059643 W JP2014059643 W JP 2014059643W WO 2014181613 A1 WO2014181613 A1 WO 2014181613A1
Authority
WO
WIPO (PCT)
Prior art keywords
esd protection
discharge
protection device
ceramic
multilayer substrate
Prior art date
Application number
PCT/JP2014/059643
Other languages
English (en)
French (fr)
Inventor
貴之 今田
孝之 築澤
足立　淳
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2015515816A priority Critical patent/JP6086151B2/ja
Priority to CN201480025241.XA priority patent/CN105164875B/zh
Publication of WO2014181613A1 publication Critical patent/WO2014181613A1/ja
Priority to US14/922,417 priority patent/US10057970B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/04—Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/20—Means for starting arc or facilitating ignition of spark gap
    • H01T1/22—Means for starting arc or facilitating ignition of spark gap by the shape or the composition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/026—Spark gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the present invention relates to an ESD protection device for protecting an electronic device from ESD (Electro-Static-Discharge), and more specifically, the tips of first and second discharge electrodes are disposed in a ceramic multilayer substrate.
  • ESD Electro-Static-Discharge
  • the present invention relates to an opposing ESD protection device.
  • Patent Document 1 discloses an ESD protection device that can lower a discharge start voltage.
  • Patent Documents 1 and 2 at least a pair of discharge electrodes are arranged in a ceramic multilayer substrate. At least the ends of the pair of discharge electrodes are opposed to each other with a gap therebetween.
  • An auxiliary electrode including a conductive material coated with a non-conductive material and a ceramic material is provided so as to connect the discharge electrodes.
  • the discharge electrode tends to shrink greatly during firing to obtain a ceramic multilayer substrate. Therefore, there is a problem that the gap between the tips of the discharge electrodes is widened and the discharge start voltage is increased.
  • An object of the present invention is to provide an ESD protection device that enables a discharge start voltage to be lowered.
  • the ESD protection device includes a ceramic multilayer substrate and first and second discharge electrodes.
  • the first and second discharge electrodes are provided so that the tips thereof are opposed to each other at a certain height position of the ceramic multilayer substrate.
  • the first and second discharge electrodes include a metal and a shrinkage-suppressing material having a shrinkage rate at a firing temperature for obtaining a ceramic multilayer substrate that is smaller than that of the metal.
  • the shrinkage suppression material is made of an inorganic substance having a sintering temperature higher than that of the metal contained in the first and second discharge electrodes.
  • the shrinkage suppression material may be formed of a semiconductor. In that case, the discharge start voltage can be further effectively reduced.
  • the shrinkage suppression material may be an insulating material.
  • the ESD protection apparatus preferably further includes an auxiliary electrode disposed in the ceramic multilayer substrate so as to be continuous with the first discharge electrode and the second discharge electrode.
  • a conductive material coated with an insulating material In this case, the discharge start voltage can be further reduced.
  • the auxiliary electrode may further contain a ceramic material, more preferably a ceramic material made of semiconductor ceramics.
  • the shrinkage of the first and second discharge electrodes can be suppressed when firing to obtain the ceramic multilayer substrate. it can. Therefore, when the tips of the first and second discharge electrodes are opposed to each other, it is difficult to spread during firing. Therefore, it is possible to effectively reduce the discharge start voltage.
  • FIG. 1 is a front sectional view of an ESD protection apparatus according to an embodiment of the present invention.
  • FIG. 2 is a partially enlarged front sectional view showing a main part of the ESD protection apparatus according to one embodiment of the present invention.
  • FIG. 1 is a front sectional view of an ESD protection apparatus according to an embodiment of the present invention.
  • the ESD protection device 1 has a ceramic multilayer substrate 2.
  • the ceramic multilayer substrate 2 has a rectangular parallelepiped shape.
  • a cavity 3 is provided inside the ceramic multilayer substrate 2.
  • a first discharge electrode 4 and a second discharge electrode 5 are formed on a plane at a certain height in the ceramic multilayer substrate 2.
  • the front end 4 a of the first discharge electrode 4 and the front end 5 a of the second discharge electrode 5 face each other in the cavity 3.
  • a portion where the tip 4a and the tip 5a face each other is a facing portion.
  • the cavity 3 can be formed using a resin paste that disappears when the ceramic multilayer substrate 2 is fired. That is, the resin paste may be added to the ceramic green sheet laminate, and the resin paste disappeared during firing to obtain a ceramic multilayer substrate.
  • a resin constituting such a resin paste a paste containing an appropriate resin that can disappear during firing can be used. Examples of the resin include polyethylene terephthalate (PET), polypropylene, and acrylic resin.
  • PET polyethylene terephthalate
  • the hollow portion may be formed using another material that disappears at a firing temperature, such as carbon or paraffin.
  • the auxiliary electrode 6 is provided so as to connect the first and second discharge electrodes 4 and 5. As shown in FIG. 2 in an enlarged manner, the auxiliary electrode 6 has a structure in which metal particles 6a whose surfaces are coated with an inorganic material having no conductivity and semiconductor ceramic particles 6b are dispersed.
  • a lower seal layer 10 is provided below the cavity 3.
  • the auxiliary electrode 6 described above is formed on the lower seal layer 10.
  • an upper seal layer 11 is provided on the upper surface side of the cavity 3.
  • the lower seal layer 10 and the upper seal layer 11 are made of ceramics having a higher sintering temperature than the ceramics constituting the ceramic multilayer substrate 2. Note that the lower seal layer 10 and the upper seal layer 11 are not necessarily provided.
  • the first discharge electrode 4 is electrically connected to the first external electrode 12 formed on the outer surface of the ceramic multilayer substrate 2 at a portion not shown.
  • the second discharge electrode 5 is electrically connected to the second external electrode 13 provided on the outer surface of the ceramic multilayer substrate 2 at a portion not shown.
  • the feature of the ESD protection apparatus 1 of the present embodiment is that the first and second discharge electrodes 4 and 5 include a metal and a shrinkage suppression material.
  • the shrinkage-suppressing material is a material having a shrinkage rate at a firing temperature for obtaining the ceramic multilayer substrate 2 smaller than that of the metal contained in the discharge electrode.
  • the shrinkage-suppressing material is not particularly limited as long as the shrinkage rate at the firing temperature is smaller than that of the metal contained in the discharge electrodes 4 and 5.
  • the shrinkage suppression material is preferably made of an inorganic substance. More preferably, the shrinkage suppression material is made of a semiconductor. In the case of a shrinkage-suppressing material made of a semiconductor, the conductivity of the first and second discharge electrodes 4 and 5 is difficult to decrease.
  • Semiconductors include carbides such as titanium carbide, zirconium carbide, molybdenum carbide, tungsten carbide, nitrides such as titanium nitride, zirconium nitride, chromium nitride, vanadium nitride, tantalum nitride, titanium silicide, zirconium silicide, tungsten silicide, Silicides such as molybdenum silicide and chromium silicide, titanium borides, zirconium borides, chromium borides, lanthanum borides, molybdenum borides such as molybdenum borides, oxides such as zinc oxide and strontium titanate But you can. Moreover, only 1 type may be used among these semiconductors, and 2 or more types may be used together.
  • the shrinkage suppressing material may be an insulating material such as alumina.
  • the first and second discharge electrodes 4 and 5 are unlikely to shrink during firing to obtain the ceramic multilayer substrate 2. Therefore, the gap between the tip 4a of the first discharge electrode 4 and the tip 5a of the second discharge electrode 5 is difficult to widen during firing. Therefore, an increase in the discharge start voltage can be suppressed. As a result, it is possible to reliably provide the ESD protection device 1 having a low discharge start voltage.
  • the auxiliary electrode 6 since the auxiliary electrode 6 is provided, it is possible to reduce the discharge start voltage.
  • the auxiliary electrode 6 has a structure in which metal particles 6a whose surfaces are coated with an inorganic material having no conductivity and semiconductor ceramic particles 6b are dispersed, as shown in an enlarged view in FIG.
  • the auxiliary electrode 6 is configured by such a dispersion structure.
  • the auxiliary electrode 6 can be formed by printing and baking a paste containing metal particles 6a whose surfaces are coated with an inorganic material having no conductivity, semiconductor ceramic particles 6b, and a binder.
  • the auxiliary electrode 6 may include only a conductive material coated with an inorganic material that does not have conductivity, and even in that case, the discharge start voltage can be effectively reduced.
  • the auxiliary electrode 6 desirably includes a conductive material coated with an inorganic material having no conductivity and a ceramic material, and more preferably has a conductivity as described above. It is desirable to include a conductive material coated with an inorganic material that is not applied and semiconductor ceramics. Thereby, the discharge start voltage can be further reduced.
  • FIG. 1 shows the first discharge electrode 4 and the second discharge electrode 5, that is, the pair of discharge electrodes 4 and 5, in the ESD protection device of the present invention, a plurality of pairs of discharge electrodes are arranged. May be. Even in such a case, according to the present invention, if each discharge electrode contains a shrinkage suppression material, the discharge start voltage can be effectively reduced.
  • the first and second discharge electrodes 4 and 5 are opposed to each other at one height position of the ceramic multilayer substrate 2, but at least a pair of discharges are respectively provided at a plurality of height positions.
  • the electrodes may be provided so as to face each other. That is, in addition to the first and second discharge electrodes 4 and 5, a discharge electrode pair facing each other at other height positions may be provided.
  • the ceramic material constituting the ceramic multilayer substrate is not limited to the BAS material, and forsterite added with glass, CuZrO 3 added with ceramic, or the like can be used as appropriate.
  • the semiconductor material used for the auxiliary electrode 6 is not limited to silicon carbide, but a carbide such as titanium carbide, a nitride such as titanium nitride, a silicide such as titanium silicide, a boride such as titanium boride, and an oxide such as lead oxide. May be used. Moreover, only 1 type may be used for semiconductor ceramics and it may use 2 or more types together.
  • the metal material forming the discharge electrodes 4 and 5 and the external electrode is not particularly limited. Not only Cu but Ag, Pd, Pt, Al, Ni, W, or an alloy mainly composed of these may be used. Further, a semiconductor material such as SiC may be used as the electrode material.
  • the nonconductive material that coats the conductive material is not particularly limited as long as it does not have conductivity.
  • an inorganic material is used.
  • the inorganic material include Al 2 O 3 , Zr 2 O 3 , and SiO 2 .
  • a mixture such as a BAS material may be used.
  • a BAS material which is a material composed of Ba, Al, and Si, was prepared as a ceramic material. Toluene was added as an organic solvent to the ceramic powder constituting the BAS material and mixed, and further a binder and a plasticizer were added and mixed to obtain a slurry. The obtained slurry was molded by a doctor blade method to obtain a mother ceramic green sheet having a thickness of 50 ⁇ m.
  • auxiliary electrode paste Cu powder with an average particle diameter of about 2 ⁇ m coated with Al 2 O 3 and SiC powder with an average particle diameter of about 0.5 ⁇ m are blended in a ratio of 1:10 by weight, and a binder resin and a solvent are added and mixed. did. In this way, an auxiliary electrode paste was obtained. In addition, in this auxiliary electrode paste, each component in which the binder resin and the solvent account for 20% by weight and the remaining 80% by weight is occupied by the Cu powder and the SiC powder was blended.
  • discharge electrode paste Cu powder having an average particle diameter of about 2 ⁇ m and Al 2 O 3 powder as an inorganic powder as a shrinkage suppression material are weighed in the proportions shown in Table 1 below, and further, a binder resin and an organic solvent are added, mixed, and paste No. 1 to 10 discharge electrode pastes were obtained.
  • the average particle size of the Al 2 O 3 powder used is about 0.5 ⁇ m.
  • the binder resin and the organic solvent occupy 20% by weight, and the remaining 80% by weight is composed of Cu powder and Al 2 O 3 powder.
  • the auxiliary electrode paste was printed on a mother ceramic green sheet by screen printing.
  • the discharge electrode paste was printed to form first and second discharge electrode portions.
  • the discharge electrode paste was printed so that the width of the discharge electrode was 100 ⁇ m and the dimension of the gap between the first and second discharge electrodes was 30 ⁇ m. Furthermore, a resin paste for forming a cavity was applied.
  • the mother laminate was cut in the thickness direction to obtain a ceramic laminate for each ESD protection device unit. In this way, a ceramic laminate having a size of 1.0 mm ⁇ 0.5 mm ⁇ thickness 0.3 mm was obtained. Thereafter, a conductive paste for forming external electrodes was applied to both end faces of the ceramic laminate.
  • the ceramic laminate was fired in nitrogen gas to obtain an ESD protection device 1. That is, the ceramic laminate was fired to obtain the ceramic multilayer substrate 2, and the resin paste was removed to form the cavity 3. Also, the auxiliary electrode paste and the discharge electrode paste were baked by firing to form the auxiliary electrode 6 and the first and second discharge electrodes 4 and 5.
  • the ESD protection device was created as described above.
  • the paste numbers 1 to 10 shown in Table 1 were used, respectively, and ESD protection devices of sample numbers 1 to 10 were prepared.
  • the discharge responsiveness was evaluated for each 100 ESD protection devices obtained as described above. That is, the discharge responsiveness was evaluated by the electrostatic discharge immunity test defined in IDC61000-4-2. It was determined by the following evaluation symbol according to the magnitude of the peak voltage detected on the protection circuit side. The results are shown in Table 2 below.
  • Peak voltage is 700 V or more and discharge response is good.
  • Peak voltage is 500 V or more and less than 700 V, discharge response is better.
  • Peak voltage is less than 500 V, discharge response is particularly good.

Abstract

　放電開始電圧を低め得る、ＥＳＤ保護装置を提供する。　セラミック多層基板２と、セラミック多層基板２のある高さ位置において、先端４ａ，５ａ同士が対向するように設けられた第１，第２の放電電極４，５とを備え、第１，第２の放電電極４，５が、金属と、セラミック多層基板２を得るための焼成時の温度における収縮率が該金属よりも小さい収縮抑制材料とを含む、ＥＳＤ保護装置１。

Description

ＥＳＤ保護装置
　本発明は、ＥＳＤ（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ－Ｄｉｓｃｈａｒｇｅ；静電気放電）から電子機器を保護するためのＥＳＤ保護装置に関し、より詳細には、第１，第２の放電電極の先端同士がセラミック多層基板内で対向しているＥＳＤ保護装置に関する。
　ＥＳＤ保護装置では、より低い電圧のＥＳＤから電子機器を保護することが求められている。下記の特許文献１には、放電開始電圧を低め得るＥＳＤ保護装置が開示されている。特許文献１，２では、セラミック多層基板内に、少なくとも一対の放電電極が配置されている。少なくとも一対の放電電極の先端同士がギャップを隔てて対向されている。また、放電電極間を接続するように、非導電性材料でコーティングされた導電性材料とセラミック材料とを含む補助電極が設けられている。
ＷＯ２００８／１４６５１４ ＷＯ２００９／１３６５３５
　従来のＥＳＤ保護装置では、セラミック多層基板を得るための焼成時に放電電極が大きく収縮しがちであった。そのため、放電電極の先端間のギャップが拡がり、放電開始電圧が高くなるという問題があった。
　本発明の目的は、放電開始電圧を低めることを可能とする、ＥＳＤ保護装置を提供することにある。
　本発明に係るＥＳＤ保護装置は、セラミック多層基板と、第１，第２の放電電極とを備える。第１，第２の放電電極は、前記セラミック多層基板のある高さ位置において、先端同士が対向するように設けられている。本発明では、前記第１，第２の放電電極が、金属と、セラミック多層基板を得るための焼成時の温度における収縮率が該金属よりも小さい収縮抑制材料とを含む。
　本発明に係るＥＳＤ保護装置では、好ましくは、前記収縮抑制材料が、前記第１，第２の放電電極に含有されている金属よりも焼結温度が高い無機物質からなる。
　本発明に係るＥＳＤ保護装置において、上記収縮抑制材料は半導体により形成されていてもよい。その場合には、放電開始電圧をより一層効果的に低めることができる。
　本発明に係るＥＳＤ保護装置では、上記収縮抑制材料は絶縁性材料であってもよい。
　本発明に係るＥＳＤ保護装置では、好ましくは、前記第１の放電電極と前記第２の放電電極とに連なるように前記セラミック多層基板内に配置されている補助電極をさらに備え、該補助電極が、絶縁性材料によりコーティングされた導電性材料を含む。この場合には、放電開始電圧をより一層低めることができる。
　上記補助電極は、さらにセラミック材料を含んでいてもよく、より好ましくは半導体セラミックスからなるセラミック材料が含まれていてもよい。
　本発明に係るＥＳＤ保護装置では、第１，第２の放電電極が収縮抑制材料を含むため、セラミック多層基板を得るための焼成に際し、第１，第２の放電電極の収縮を抑制することができる。従って、第１，第２の放電電極の先端同士が対向している場合、焼成に際して拡がり難い。よって、放電開始電圧を効果的に低めることが可能となる。
図１は、本発明の一実施形態に係るＥＳＤ保護装置の正面断面図である。 図２は、本発明の一実施形態に係るＥＳＤ保護装置の要部を示す部分拡大正面断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　図１は、本発明の一実施形態に係るＥＳＤ保護装置の正面断面図である。
　ＥＳＤ保護装置１は、セラミック多層基板２を有する。セラミック多層基板２は、本実施形態では、直方体状の形状を有する。セラミック多層基板２の内部には空洞部３が設けられている。
　セラミック多層基板２内のある高さ位置の平面上に、第１の放電電極４と、第２の放電電極５とが形成されている。第１の放電電極４の先端４ａと、第２の放電電極５の先端５ａとが空洞部３内において対向している。先端４ａと先端５ａとが対向している部分が対向部である。
　上記空洞部３は、セラミック多層基板２の焼成に際し消失する樹脂ペーストを用いて形成することができる。すなわち、セラミックグリーンシート積層体中に樹脂ペーストを添加しておき、セラミック多層基板を得るための焼成に際し、樹脂ペーストを消失させればよい。このような樹脂ペーストを構成する樹脂としては、焼成時に消失し得る適宜の樹脂を含むペーストを用いることができる。樹脂としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン、アクリル樹脂などを挙げることができる。なお、樹脂ペーストに代えて、カーボンやパラフィンなどの焼成時の温度で消失する他の材料を用いて空洞部を形成してもよい。
　本実施形態では、第１，第２の放電電極４，５を接続するように、補助電極６が設けられている。図２に拡大して示すように、補助電極６は、導電性を有しない無機材料により表面をコーティングされた金属粒子６ａと、半導体セラミック粒子６ｂとが分散されている構造を有する。
　図１に戻り、本実施形態では空洞部３の下方においては、下部シール層１０が設けられている。下部シール層１０上に、上述した補助電極６が形成されている。さらに、空洞部３の上面側には、上部シール層１１が設けられている。下部シール層１０及び上部シール層１１は、セラミック多層基板２を構成しているセラミックスよりも焼結温度が高いセラミックスからなる。なお、下部シール層１０及び上部シール層１１は必ずしも設けられずともよい。
　第１の放電電極４は、図示されていない部分において、セラミック多層基板２の外表面に形成された第１の外部電極１２に電気的に接続されている。同様に、第２の放電電極５は、セラミック多層基板２の外表面に設けられた第２の外部電極１３に、図示しない部分において電気的に接続されている。
　本実施形態のＥＳＤ保護装置１の特徴は、第１，第２の放電電極４，５が、金属と、収縮抑制材料とを含むことにある。収縮抑制材料は、セラミック多層基板２を得るための焼成時の温度における収縮率が放電電極に含まれている上記金属よりも小さい材料である。
　上記収縮抑制材料としては、焼成時の温度における収縮率が上記放電電極４，５に含まれている金属よりも小さい限り、特に限定されない。焼成温度に耐え得るため、収縮抑制材料は、好ましくは、無機物質からなる。より好ましくは、収縮抑制材料は、半導体からなる。半導体からなる収縮抑制材料の場合、第１，第２の放電電極４，５の導電性が低くなり難い。半導体としては、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物でもよい。また、これらの半導体のうち、１種のみを用いてもよく、２種以上を併用してもよい。
　もっとも、収縮抑制材料は、アルミナなどの絶縁性材料であってもよい。
　本実施形態のＥＳＤ保護装置１では、上記収縮抑制材料が含有されているため、セラミック多層基板２を得るための焼成に際し、第１，第２の放電電極４，５が収縮し難い。そのため、第１の放電電極４の先端４ａと、第２の放電電極５の先端５ａとの間のギャップが焼成に際して拡がり難い。よって、放電開始電圧の上昇を抑制することができる。ひいては、放電開始電圧の低いＥＳＤ保護装置１を確実に提供することが可能となる。
　また、本実施形態では、上記補助電極６が設けられているため、それによっても放電開始電圧を低めることが可能とされている。
　上記補助電極６は、本実施形態では、図２に拡大して示すように、導電性を有しない無機材料により表面をコーティングされた金属粒子６ａと、半導体セラミック粒子６ｂとが分散されている構造を有する。このような分散構造により、補助電極６が構成されている。補助電極６は、具体的には、導電性を有しない無機材料により表面がコーティングされた金属粒子６ａと、半導体セラミック粒子６ｂと、バインダーとを含むペーストを印刷し、焼き付けることにより形成され得る。
　なお、上記補助電極６は、導電性を有しない無機材料によりコーティングされた導電性材料のみを含んでいてもよく、その場合においても、放電開始電圧を効果的に低めることができる。好ましくは、上記のように、補助電極６は、導電性を有しない無機材料によりコーティングされた導電性材料と、セラミック材料とを含むことが望ましく、より好ましくは上記のように、導電性を有しない無機材料によりコーティングされた導電性材料と、半導体セラミックスとを含むことが望ましい。それによって、放電開始電圧をより一層低めることができる。
　なお、図１では、第１の放電電極４と第２の放電電極５、すなわち一対の放電電極４，５を示したが、本発明におけるＥＳＤ保護装置では、複数対の放電電極が配置されていてもよい。その場合においても、本発明に従って、各放電電極が収縮抑制材料を含有していれば、放電開始電圧を効果的に低めることができる。
　さらに、ＥＳＤ保護装置１では、セラミック多層基板２の１つの高さ位置において第１，第２の放電電極４，５が対向されていたが、複数の高さ位置において、それぞれ、少なくとも一対の放電電極が対向するように設けられていてもよい。すなわち、第１，第２の放電電極４，５に加えて、他の高さ位置で対向している放電電極対が設けられていてもよい。
　上記セラミック多層基板を構成するセラミック材料については、ＢＡＳ材に限らず、フォルステライトにガラスを加えたものや、ＣｕＺｒＯ３にガラスを加えたセラミックスなどを適宜用いることができる。
　補助電極６に用いる半導体材料は炭化ケイ素に限定されず、炭化チタンなどの炭化物、窒化チタンなどの窒化物、ケイ化チタンなどのケイ化物、ホウ化チタンなどのホウ化物、酸化鉛などの酸化物を用いてもよい。また、半導体セラミックスは１種のみを用いてもよく、２種以上を併用してもよい。
　また、放電電極４，５や外部電極を形成する金属材料についても特に限定されない。Ｃｕに限らず、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗまたはこれらを主体とする合金を用いてもよい。さらに、電極材料として、ＳｉＣなどの半導体材料を用いてもよい。
　上記導電材料をコートしている非導電性の材料については、導電性を有しない限り特に限定されない。好ましくは、無機材料が用いられる。無機材料としては、Ａｌ２Ｏ３、Ｚｒ２Ｏ３、ＳｉＯ２などが挙げられる。あるいは、ＢＡＳ材などの混合剤を用いてもよい。
　次に、具体的な実験例につき説明する。
　（セラミックグリーンシート）
　Ｂａ、Ａｌ及びＳｉを中心とする組成からなる材料であるＢＡＳ材をセラミック材料として用意した。ＢＡＳ材を構成するセラミック粉末に有機溶媒としてトルエンを加え混合し、さらにバインダー及び可塑剤を加え混合し、スラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのマザーのセラミックグリーンシートを得た。
　（補助電極用ペースト）
　Ａｌ２Ｏ３でコーティングされた平均粒径約２μｍのＣｕ粉末と、平均粒径約０．５μｍのＳｉＣ粉を重量比１対１０の割合で配合し、さらにバインダー樹脂及び溶剤を添加し、混合した。このようにして、補助電極用ペーストを得た。なお、この補助電極用ペーストにおいては、バインダー樹脂と溶剤とが２０重量％を占め、残りの８０重量％をＣｕ粉末及びＳｉＣ粉末が占めている、各成分を配合した。
　（放電電極用ペースト）
　平均粒径約２μｍのＣｕ粉末と、収縮抑制材料としての無機粉末としてＡｌ２Ｏ３粉末とを下記の表１に示す割合で秤量し、さらにバインダー樹脂及び有機溶剤を添加し、混合し、ペーストＮｏ１～１０の放電電極用ペーストを得た。なお、使用したＡｌ２Ｏ３粉末の平均粒径は約０．５μｍである。
　上記のようにして得た放電電極用ペーストでは、バインダー樹脂及び有機溶剤が２０重量％を占め、残りの８０重量％が、Ｃｕ粉末及びＡｌ２Ｏ３粉末からなる。
Figure JPOXMLDOC01-appb-T000001
　（空洞形成用ペースト）
　空洞部３を形成するための樹脂ペーストとして、平均粒径１μｍの架橋アクリル樹脂ビーズ４０重量％と、エチルセルロースをジヒドロターピニルアセテートに溶解して作製した有機ビヒクル６０重量％とを調合し、混練したものを用いた。
　（製造工程）
　以下の製造工程においては、個々のＥＳＤ保護装置のセラミック多層基板単位の積層体を得るまでの工程はマザーの状態で行った。
　すなわち、マザーのセラミックグリーンシート上に、補助電極用ペーストを、スクリーン印刷により印刷した。次に、放電電極用ペーストを印刷し、第１，第２の放電電極部分を形成した。ここでは、放電電極の幅が１００μｍ、第１，第２の放電電極間のギャップの寸法が３０μｍとなるように放電電極用ペーストを印刷した。さらに、空洞部を形成するための樹脂ペーストを塗布した。
　しかる後、上記補助電極用ペースト、第１，第２の放電電極用ペースト及び樹脂ペーストが印刷されたセラミックグリーンシートの上下に、マザーのセラミックグリーンシートを複数枚積層し、圧着した。このようにして、厚み０．３ｍｍのマザーの積層体を得た。
　上記マザーの積層体を厚み方向に切断し、個々のＥＳＤ保護装置単位のセラミック積層体を得た。このようにして、１．０ｍｍ×０．５ｍｍ×厚み０．３ｍｍのセラミック積層体を得た。しかる後、外部電極を形成するための導電ペーストをセラミック積層体の両端面に塗布した。
　次に、上記セラミック積層体を窒素ガス中で焼成し、ＥＳＤ保護装置１を得た。すなわち、セラミック積層体を焼成し、セラミック多層基板２を得るとともに、樹脂ペーストを消失させ空洞部３を形成した。また焼成により、補助電極用ペースト及び放電電極用ペーストを焼き付け、補助電極６及び第１，第２の放電電極４，５を形成した。
　上記のようにして、ＥＳＤ保護装置を作成した。
　なお、放電電極用ペーストとしては、上述した表１に記載のペーストナンバー１～１０をそれぞれ用い、試料番号１～１０のＥＳＤ保護装置を作成した。
　上記のようにして得たＥＳＤ保護装置各１００個につき、放電応答性を評価した。すなわち、ＩＤＣ６１０００－４－２に定められている静電気放電イミュニティ試験により、放電応答性を評価した。保護回路側で検出されたピーク電圧の大きさに応じて、下記の評価記号により判定した。結果を下記の表２に示す。
　△：ピーク電圧が７００Ｖ以上、放電応答性が良好
　○：ピーク電圧が５００Ｖ以上７００Ｖ未満、放電応答性がより良好
　◎：ピーク電圧が５００Ｖ未満、放電応答性が特に良好
　また、セラミックグリーンシートに第１，第２の放電電極を形成するための放電電極用ペーストを印刷した後、放電電極間のギャップの寸法を実際に６カ所で測定し、平均値を求めた。すなわち、設計値が３０μｍであるのに対し、実際に印刷された印刷後ギャップの寸法を求めた。結果を下記の表２に示す。
　さらに、焼成後に最終的に得られたＥＳＤ保護装置各１０個を抜き取り、研磨により放電部を露出させた。露出した放電電極間のギャップを測定した。１０個のギャップの平均値及び最大値を求めた。結果を下記の表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２から明らかなように、Ａｌ２Ｏ３を含有させない場合に比べ、Ａｌ２Ｏ３を含有させることにより、ギャップの拡大を抑制し、しかも放電応答性を高め得ることができる。なお、Ａｌ２Ｏ３粉末は、Ｃｕ粉末とＡｌ２Ｏ３粉末の合計１００重量％中、２～１５重量％の範囲であることがより望ましいことがわかる。これは、この範囲内であれば、収縮を抑制して放電応答性を高め、さらに絶縁物であるＡｌ２Ｏ３の含有割合が多くなりすぎないため、放電応答性が良好であるためと考えられる。
１…ＥＳＤ保護装置
２…セラミック多層基板
３…空洞部
４，５…放電電極
４ａ，５ａ…先端
６…補助電極
６ａ…金属粒子
６ｂ…半導体セラミック粒子
１０…下部シール層
１１…上部シール層
１２…第１の外部電極
１３…第２の外部電極

Claims (7)

  1. 　セラミック多層基板と、
    　前記セラミック多層基板のある高さ位置において、先端同士が対向するように設けられた第１，第２の放電電極とを備え、
    　前記第１，第２の放電電極が、金属と、セラミック多層基板を得るための焼成時の温度における収縮率が該金属よりも小さい収縮抑制材料とを含む、ＥＳＤ保護装置。
  2. 　前記収縮抑制材料が、前記第１，第２の放電電極に含有されている金属よりも焼結温度が高い無機物質からなる、請求項１に記載のＥＳＤ保護装置。
  3. 　前記収縮抑制材料が、半導体である、請求項１または２に記載のＥＳＤ保護装置。
  4. 　前記収縮抑制材料が絶縁性材料である、請求項１または２に記載のＥＳＤ保護装置。
  5. 　前記第１の放電電極と前記第２の放電電極とに連なるように前記セラミック多層基板内に配置されている補助電極をさらに備え、該補助電極が、絶縁性材料によりコーティングされた導電性材料を含む、請求項１～４のいずれか１項に記載のＥＳＤ保護装置。
  6. 　前記補助電極が、セラミック材料をさらに含む、請求項５に記載のＥＳＤ保護装置。
  7. 　前記セラミック材料が、半導体セラミックスである、請求項６に記載のＥＳＤ保護装置。
PCT/JP2014/059643 2013-05-08 2014-04-01 Ｅｓｄ保護装置 WO2014181613A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015515816A JP6086151B2 (ja) 2013-05-08 2014-04-01 Ｅｓｄ保護装置
CN201480025241.XA CN105164875B (zh) 2013-05-08 2014-04-01 Esd保护装置
US14/922,417 US10057970B2 (en) 2013-05-08 2015-10-26 ESD protection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-098264 2013-05-08
JP2013098264 2013-05-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/922,417 Continuation US10057970B2 (en) 2013-05-08 2015-10-26 ESD protection device

Publications (1)

Publication Number Publication Date
WO2014181613A1 true WO2014181613A1 (ja) 2014-11-13

Family

ID=51867096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/059643 WO2014181613A1 (ja) 2013-05-08 2014-04-01 Ｅｓｄ保護装置

Country Status (4)

Country Link
US (1) US10057970B2 (ja)
JP (1) JP6086151B2 (ja)
CN (1) CN105164875B (ja)
WO (1) WO2014181613A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7031678B2 (ja) 2017-09-20 2022-03-08 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260812A (ja) * 2001-02-28 2002-09-13 Mitsubishi Materials Corp サージアブソーバの製造方法及びサージアブソーバ
JP2007317542A (ja) * 2006-05-26 2007-12-06 Mitsubishi Materials Corp サージアブソーバ
JP2011243492A (ja) * 2010-05-20 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護デバイス及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594613A (en) * 1992-10-09 1997-01-14 Cooper Industries, Inc. Surge arrester having controlled multiple current paths
WO2008146514A1 (ja) 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
KR101199681B1 (ko) 2008-05-08 2012-11-08 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 기능 내장 기판
WO2011145598A1 (ja) * 2010-05-20 2011-11-24 株式会社村田製作所 Ｅｓｄ保護デバイス
JP5459295B2 (ja) * 2011-03-14 2014-04-02 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002260812A (ja) * 2001-02-28 2002-09-13 Mitsubishi Materials Corp サージアブソーバの製造方法及びサージアブソーバ
JP2007317542A (ja) * 2006-05-26 2007-12-06 Mitsubishi Materials Corp サージアブソーバ
JP2011243492A (ja) * 2010-05-20 2011-12-01 Murata Mfg Co Ltd Ｅｓｄ保護デバイス及びその製造方法

Also Published As

Publication number Publication date
JP6086151B2 (ja) 2017-03-01
CN105164875B (zh) 2017-07-18
JPWO2014181613A1 (ja) 2017-02-23
US10057970B2 (en) 2018-08-21
CN105164875A (zh) 2015-12-16
US20160044769A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
JP4434314B2 (ja) Ｅｓｄ保護デバイス
WO2010067503A1 (ja) Ｅｓｄ保護デバイス
JP5590122B2 (ja) Ｅｓｄ保護デバイス
JP5459295B2 (ja) Ｅｓｄ保護デバイスおよびその製造方法
JP5741708B2 (ja) Ｅｓｄ保護デバイス
JP5692240B2 (ja) Ｅｓｄ保護装置及びその製造方法
WO2013031605A1 (ja) Ｅｓｄ保護デバイス
JP5954447B2 (ja) Ｅｓｄ保護装置
JP5614315B2 (ja) Ｅｓｄ保護装置
JP6086151B2 (ja) Ｅｓｄ保護装置
JP5874743B2 (ja) Ｅｓｄ保護装置
JP5757372B2 (ja) Ｅｓｄ保護デバイス
JP6036989B2 (ja) Ｅｓｄ保護装置
JP5757294B2 (ja) Ｅｓｄ保護装置及びその製造方法
JP5648696B2 (ja) Ｅｓｄ保護装置及びその製造方法
WO2014188802A1 (ja) Ｅｓｄ保護装置
WO2013146324A1 (ja) Ｅｓｄ保護装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480025241.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14794882

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015515816

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14794882

Country of ref document: EP

Kind code of ref document: A1