JP2018191002A - 過電圧保護構成要素 - Google Patents

Abstract

【課題】負の温度係数の抵抗率を有し、性能劣化を引き起こしやすいバリスタのに換わる改善された過電圧保護デバイスを提供する。【解決手段】過電圧保護構成要素は、セラミック誘電体材料内に収容される第１の内部電極１８を有する。第１の内部電極は第１の終端１４に電気的に接続され、第１の内部電極と同一平面にある第２の内部電極１８が第２の終端１４に接続される。さらに第１の終端に電気的に接続され、第１の内部電極から分離され、第２の終端に電気的に接続され、第２の内部電極から分離される第３の内部電極１８とを有する。第１の内部電極と第２の内部電極との間にある第１のギャップ２０と、第２の内部電極と第３の内部電極との間にある第２のギャップ２０のうち、少なくとも一方にセラミック材料を備える。第1のギャップと第２のギャップは、積層方向に整列して配置されていない。【選択図】図５

Description

［関連出願の相互参照］
本出願は２０１１年７月８日に出願された係属中の米国仮特許出願第６１／５０５，７９１号に対する優先権を主張する。

過電圧保護は、通常、ＳｉＣに基づくショットキーダイオード又はＺｎＯに基づくバリスタのような、粒界伝導に関連付けられる固体原理に基づいて機能する電圧依存抵抗器によって与えられる。

最も普及しているタイプの電圧依存抵抗器、すなわち、バリスタは、粒界を制御するために他の元素をドープされた酸化亜鉛に基づく。これらのデバイスは、非線形Ｉ−Ｖ挙動過渡電圧サージに依存する。しかしながら、それらのデバイスを使用することから、幾つかの大きな妥協が生じている。過剰な電力損を回避するために、バリスタに永続的に印加される電圧は注意深く制限されなければならない。それらのデバイスは多くの場合に負の温度係数の抵抗率を有するので、暴走条件が容易に引き起こされる可能性がある。バリスタに電界をかけると、特性が変化し、結果として電流が増加し、性能を劣化させる熱として電力が放散される可能性がある。

したがって、従来技術の欠陥を有しない過電圧保護デバイスが引き続き望まれている。

本発明の目的は、過電圧保護デバイスとしても機能する構成要素を提供することである。

本発明の更なる目的は、多層セラミックコンデンサー（ＭＬＣＣ：multi-layer ceramic capacitor）に対して現在用いられているのと同様の方法によって容易に製造すること
ができる過電圧保護構成要素を提供することである。

本発明の特定の特徴は、表面実装可能であり、小型化された形で作製することができ、大規模な大量生産に適している過電圧保護を実現できることである。

実現されることになるような、これらの利点及び他の利点は、過電圧保護構成要素において提供される。その過電圧保護構成要素は、セラミック誘電体材料内に収容される第１の内部電極を有する。第１の内部電極は第１の終端に電気的に接続され、そのセラミック誘電体材料内に収容される第２の内部電極が第２の終端に電気的に接続される。

第１の内部電極と第２の内部電極との間にギャップがある。更に別の実施形態が改善された電子デバイスにおいて提供される。その電子デバイスは少なくとも２つのトレースを備える回路を有する。セラミック誘電体材料内に収容され、第１の終端に電気的に接続される第１の内部電極を有する過電圧保護が設けられる。第２の内部電極が、そのセラミック誘電体材料内に収容され、第２の終端に電気的に接続される。第１の内部電極と第２の電極との間にギャップがあり、第１の終端は第１のトレースと電気的に接触している。第２の終端が第２のトレースと電気的に接触している。

本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略図である。 本発明の一実施形態の電気回路図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の回路図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態の概略的な断面図である。 本発明の一実施形態を示す電気回路図である。 本発明の一実施形態の概略的な部分断面図である。 本発明の一実施形態の概略的な部分断面図である。 制御部として用いられる標準的な多層コンデンサーの概略的な部分断面図である。 本発明の一実施形態の断面図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の一実施形態の断面図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 本発明の一実施形態の断面図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。 コンデンサーのＥＳＤ試験を示す概略図である。 コンデンサーの絶縁破壊機構を示す概略図である。 本発明の利点を示すプロット図である。 本発明の利点を示すプロット図である。

本発明は過電圧保護デバイスに関連する。より具体的には、本発明は、表面実装することができ、多層セラミックコンデンサーの製造に類似の従来の製造プロセスを用いて製造することができ、従来技術のデバイスよりも優れた性能を有する過電圧保護デバイスに関連する。

本発明は、本開示の不可欠で非限定的な構成要素を形成する図面を参照しながら説明される。本明細書全体を通して、類似の要素は、それに応じて番号を付される。

本発明の過電圧保護デバイスは、過剰な過電圧を接地に誘導するために内部アーク放電を使用し、その後、過電圧条件後に、その過電圧保護デバイスは絶縁状態に戻る。その過電圧保護構成要素は、機能性、高い性能及び高い能力を可能にする過電圧保護を達成するために、従来技術とは異なる１組の原理に依存する。具体的には、従来のデバイスが永続的バイアス電圧下で動作するときに通常生じる電力損を解消しながら、過電圧保護を実現することができる。さらに、過剰なエネルギーの迅速な放散を達成することができる。

本発明の特定の利点は、従来技術の限界を大きく超える非常に高い静電放電（ＥＳＤ：electrostatic discharge）に耐えることができる多層セラミックコンデンサー（ＭＬＣ
Ｃ）を提供できることである。これらの利点は以下のセクションの説明から明らかになるであろう。

本発明の更なる利点は、スパークギャップデバイスを提供するためにも使用できることであり、そのデバイスによれば、ヒューズとも呼ばれるデトネーション回路（detonation
circuit）の場合のように、或る特定の電圧において電気エネルギーを伝導できるようになる。これらの事例において、過電圧保護構成要素は、このために通常用いられるガス放電管のような他の解決策に比べて、小型で、容易に表面実装可能な解決策を提供する。また、本発明において説明される技術によれば、スパークギャップ機能をデトネーション回路において現在利用されている充電コンデンサーの機能と組み合わせることができるようになる。この恩恵は以下のセクションの説明から明らかになるであろう。

過電圧から回路を保護するという問題は、デバイス内で逆極性の電極間の制御されたギャップを通して内部でアーク放電するように設計された過電圧保護デバイスによって解決される。向かい合う電極間に１つ又は複数のギャップを配置することによって、接地に対して所定の電圧においてアーク放電が生じるように、電極金属、電極形状、ギャップの形状、セラミック誘電体タイプ、及びギャップ内に存在する雰囲気を調整することができる。さらに、これらのパラメータを調整することによって、アーク放電の時定数を調整して、回路内で予想される電圧過渡現象のランプ（ｒａｍｐ）速度を一致させることができる。

所与の電圧において蓄積されたエネルギーを超えるときに、内部アーク放電を通して過剰なエネルギーが放散されるように、静電容量を調整することができる。所定のしきい値電圧において内部アーク放電が生じるので、その回路は、電力損を生じることなく、永続的に印加された電圧で機能することができる。過剰な電圧は電気エネルギーとして接地に伝導される。内部アーク放電プロセス中に、デバイス内で著しく局所化した加熱が生じるおそれがあるが、主に熱を通してエネルギーを放散するバリスタとは異なり、これは電気エネルギーを接地に放散することによる副次的効果である。それゆえ、耐温度性セラミック構成が好ましい。

その過電圧保護構成要素では、所定の電圧においてアークが形成される。アークは空気又は他の雰囲気内で生じる場合がある。過電圧保護コンデンサー内のギャップは、結果として生じる過剰なエネルギーが熱又は反対の電極を通して接地に伝導して散逸されるように密閉環境にあることが好ましい。その過電圧保護構成要素は、スパークギャップ原理をＭＬＣＣ製造において用いられる材料及び製造方法と組み合わせて、これらのデバイスの範囲及び適用電圧を広げる。ギャップは、逆極性の電極間にある同じ平面上の電極間に形成される。本発明の過電圧保護構成要素によれば、逆極性の電極間に複数のスパークギャップを形成できるようになり、それにより、適用電圧を広げることができる。ギャップ内
に犠牲材料を添加して、ギャップ内に形成される表面を制御することができる。雰囲気を制御するために、かつ空気以外の雰囲気を導入するために、複数のプロセス方法を用いることができる。必要に応じて、静電容量層をギャップと組み合わせて、二重機能性を提供することができる。

本発明の一実施形態が図１において断面図で示される。図１において、全体として１０で表される過電圧保護構成要素は、逆極性の電極１６間に内部ギャップ１２を含む。電極は逆極性の端子１４と電気的に接触している。内部ギャップはアーク距離Ｄ_１を有し、その距離は、誘電体材料の表面及び存在する雰囲気が同じである場合には、逆極性の端子１４間の外部距離Ｄ_２未満でなければならない。その内部ギャップは、多層コンデンサー（ＭＬＣＣ）製造においてよく知られている技法を用いて、デバイスの製造中に形成することができる。特に有用な技法は、電極間に、層の共焼結中に除去される炭素又は有機物充填インクのような犠牲材料を印刷することを含む。

内部ギャップ内の表面状態は、しきい値電圧においてアーク距離を越えてアーク放電することに対応するクリーページ（ｃｒｅｅｐａｇｅ）を決定する際に重要である。異なるセラミック誘電体材料は異なるクリーページ電位を示すので、所与のアーク距離におけるしきい値電圧を制御することができる。Ｃ０Ｇクラス材料のような常誘電体は、Ｘ７Ｒ又はＸ５Ｒクラス材料のような強誘電体セラミックよりもはるかにアーク放電しにくい。犠牲材料を印刷する場合、有機材料を添加して、内部ギャップ内の表面状態を制御することができる。処理時にギャップを保持するために、犠牲材料にセラミック粒子を加えることができる。代替的には、犠牲印刷物内にギャップを残すことができ、それにより、セラミックがギャップ内に流入してギャップ内にセラミックカラムを形成し、後続の処理中にギャップのサイズ及び形状を保持できるようにし、そのカラムはギャップ上下のセラミック間の物理的支持体としての役割を果たす。

しきい値電圧を制御することに関する別の重要な要因が電極材料である。異なる仕事関数を有する金属は、同じ距離でも、アーク放電に関して異なるしきい値電圧を示すことになる。また、内部ギャップ内に存在するガス、及びイオン化のために必要とされるエネルギーも、しきい値電圧に影響を及ぼすことになる。

本発明の利点が図２に示されており、図２には、過電圧保護構成要素の関数がグラフ表示される。図２において、電圧（Ｖ）が時間（Ｔ）の関数として示される。過電圧状態（ＯＶ）より上では、内部アークが過剰な電圧を接地に放散し、それにより、しきい値電圧（ＴＶ：threshold voltage）に戻す。

本発明によって提供される利点を示す電気回路図が図３において与えられる。入力電圧と接地との間に過電圧保護コンデンサーが挿入される場合に、しきい値電圧が超えられると、内部アーク放電が生じ、過剰なエネルギーを接地に放散する。

本発明の一実施形態が図４の断面図において示される。図４では、複数の電極層１６がそれぞれ内部ギャップ１２と共に設けられる。それらの電極は外部終端１４間にある。この構成は、単層の過電圧保護構成要素よりも、高い電流、そして高いエネルギーを扱うことができる過電圧保護構成要素を提供する。

本発明の一実施形態が図５の断面図に示される。図５では、電極１８が設けられ、各電極は、各電極内に複数の内部ギャップ２０を有する。電極は外部終端１４間にある。電極内に複数のギャップがあると、内部アーク放電を達成するために必要される電位が上昇し、それにより、しきい値電圧を高めることになる。

本発明の一実施形態が図６の断面図に示されており、二重機能性が与えられる。図６では、少なくともコンデンサー電極間に、逆極性のコンデンサー電極２２と活性誘電体２４とを交互に配置することによって、外部終端１４間に容量性結合を与える。その中にギャップ１２を有する少なくとも１つの電極１６、又はその中に複数のギャップ２０を有する少なくとも１つの電極１８によって過電圧保護が与えられる。この実施形態は、活性コンデンサー層内に蓄積されたエネルギーを用いてより大きな静電容量を達成する。

電子デバイス１００の電気回路図が図７に示されており、そのデバイスは、図６に示されるようなデバイスを備える回路１０１を含む。図７では、標準的なＭＬＣＣコンデンサーＣ１が、過電圧保護構成要素（ＯＶＰ：overvoltage protection component）と電気的に並列に存在する。伝送回路を保護するために用いられるとき、高い静電容量のコンデンサーは、結果として信号歪みを引き起こすおそれがあるので望ましくない。

内部ギャップ内にガスを用いて、しきい値電圧を制御することができ、ガスのイオン化電位が低いほど、しきい値電圧が低くなる。それゆえ、実施形態によっては、内部ギャップにおいて制御されたガス雰囲気を用いて過電圧保護コンデンサーを処理することが望ましい。これは、デバイスの共焼結中にプロセス雰囲気を制御することによって、又は最終的なデバイスの外部に内部ギャップを形成することによって達成することができる。特に、好ましいガスは、大気、又はＨｅ、Ｎｅ、Ａｒ、Ｋｒ若しくはＸｅから選択された不活性ガスを含む。窒素及び水素を用いることもでき、これらのガスの混合物を利用して、デバイスの絶縁破壊及び回復を変更することができる。パッシェンの法則は、ギャップ（Ｖ）の絶縁破壊特性が、ガス圧（ｐ）とギャップ長（ｄ）との関数；Ｖ＝ｆ（ｐｄ）であると述べている。大気の１ｍｍ程度のギャップの場合、Ｖ＝３０ｐｄ＋１．３５ｋＶである。ただし、ｄはｃｍ単位のギャップ長であり、ｐは気圧単位の空気圧である。大部分のガスは圧力の変動に対して非線形の応答を有するので、所与の応用形態の場合に、混合物を利用してこれを調整する。高い電圧の場合、純粋な不活性ガスのみが好ましい。温度、湿度及び二次イオン化電位のような他の要因も絶縁破壊電圧に影響を及ぼす可能性がある。ギャップに補給物としての役割を果たす蒸気を導入することもでき、これらの蒸気のうち最も良く知られているのは、蛍光灯において広く用いられる水銀蒸気であるが、ガス放電機能の場合、その電気陰性度及びＵＶ光吸収能力が放電の減衰を助長できることから、アルコール又はハロゲン蒸気を導入することが利益をもたらすことができる。

本発明の一実施形態が図８Ａの概略的な側断面図及び図８Ｂの概略的な平断面図において示される。図８Ａ及び図８Ｂにおいて、外部終端１４間にある電極１６はギャップ１２を有し、そのギャップはチャネル２４内にあり、チャネルはコンデンサー本体を越えて流体連通している。チャネルにガスが入れられ、チャネルの開口部にわたって気密シール２２が配置され、それにより、ガスをチャンバ内に閉じ込める。

本発明の一実施形態が図８Ｃの概略的な平面図において示される。図８Ｃでは、端子１４と内部電極１６との間にギャップがある。この実施形態は、気密シールを追加するために必要とされる更なるプロセスを回避する。外部終端自体がガスをギャップ内に閉じ込めるように機能する。規定されたしきい値電圧においてアーク放電することを保証するために距離が制御されなければならないので、適切な終端材料はギャップには流れ込まず、終端は必要されるガス雰囲気内で利用されなければならない。適切な終端材料には、導電性接着剤と、ＴＬＰＳ導電性接着剤と、終端を焼結するためにパルス熱極（ｐｕｌｓｅ ｔｈｅｒｍｏｄｅ）又は高電力、高周波数の光を用いて処理される厚膜とが含まれる。

ニッケル又は銅のような卑金属電極の場合、多層の共焼結中に還元性雰囲気が用いられ、通常、酸素アニールステージを用いて、セラミック酸化物を再酸化し、それにより、焼結プロセス中に形成された任意の酸素空孔を置き換える。誘電体材料及びアニール雰囲気
を注意深く選択することによって、ギャップ内のガスの組成を制御することができる。

本発明の一実施形態が、図９の概略的な平断面図において示される。図９では、内部電極２６の少なくとも一部が互いに近づき、それにより、ギャップ２８の最も狭い部分にある、向かい合う電極が最も接近する狭い部分に電荷を集中させる。電極の最も狭い部分に電荷を集中させることによって、しきい値電圧を下げることができる。

本発明の一実施形態が、図１０の概略的な平断面図において示される。図１０では、３端子過電圧保護構成要素が示されており、接地電極２９が、関連する接地終端３０とともにギャップ内に存在する。そのギャップはガス充填ギャップとすることができる。電極３２は、互いに近づくことが好ましく、外部終端３４に電気的に接続される。その３端子デバイスは、２つの伝送線路間での使用に特に適しており、過電圧をいずれか又は両方の伝送線路内の接地に誘導することができる。

過電圧保護デバイスは過電圧を接地に放散し、それにより、コンデンサーが、より高い静電放電能力を達成できるようにする。標準的なＭＬＣＣにおいて、静電放電（ＥＳＤ）事象中にコンデンサーに印加される電圧が絶縁破壊電圧を超える場合には、その構成要素は機能しなくなる。しかしながら、過電圧保護デバイスを組み込むことによって、ＥＳＤ事象中に印加される電圧は、容量性結合に任意の損傷が生じる前に、内部アーク放電によって放散される。従来技術では、外部アーク放電を用いて、ＥＳＤの影響を受けやすいＭＬＣＣを保護しようと試みてきたが、部品の表面が外部アークに影響を及ぼす種々の環境条件、汚染物及び／又はコーティングに晒される可能性があり、それゆえ、アーク電圧を制御する能力が妨げられるので、成功の程度にばらつきがあった。内部アーク放電は、高いＥＳＤに対応するコンデンサーを実現する一貫した方法を提供する。より詳細には、その過電圧保護構成要素は、ＥＳＤによって最も故障を起こしやすいタイプのコンデンサーである小型で、低い静電容量のＭＬＣＣにおいて、影響を受けやすいコンデンサーを過電圧から保護する方法を提供する。

さらに、本発明において説明される過電圧保護構成要素（ＯＶＰ）は、ヒューズとも呼ばれるデトネーション回路にスパークギャップも提供することができる。これらの事例において、過電圧保護デバイスは、図１０Ａに示されるように、電源と電子ヒューズ溶断装置（ＥＦＩ：electronic fuze initiator）との間に配置されることになる。過電圧保護
構成要素（ＯＶＰ）は、通常、より大きな体積を占めるガス放電管のような他のスパークギャップデバイスの代わりに使用され、それにより回路を小型化できるようにする。また、本発明の教示によれば、適切な静電容量を有する３つ以上の端子を組み合わせることによって、充電コンデンサー及びスパークギャップの機能を併せ持つ過電圧保護デバイスを設計することができるので、更に小型化できるようになる。

本明細書において電極は特に制限されず、本教示を実証するのに任意の導体が適している。広く普及していること、及びコンデンサー、特に多層化セラミックコンデンサーの製造のために設計された製造設備において過電圧保護構成要素を製造できることに起因して、コンデンサーでの使用に適した電極が特に適している。発明を実証するのに卑金属電極が特に適しているが、貴金属電極も同様である。

誘電体として、又はギャップ内の材料として用いられるセラミック材料は、本発明において特に制限されない。ＭＬＣＣの製造において広く使用されていること、及びＭＬＣＣを製造するために設計された設備において過電圧保護構成要素を製造できることに起因して、本発明を実証する際に使用するのに、Ｃ０Ｇ及びＸ７Ｒコンデンサーにおいて使用するのに適した材料が特に適している。

上記の材料及びプロセスを組み合わせることによって、広範な異なる過電圧保護構成要素を実現できるようになることはＭＬＣＣ製造技術分野の当業者には理解されよう。本技術の応用形態が非限定的な以下の実施例において説明され、それらの実施例は、ＭＬＣＣに類似のプロセスを用いて、過電圧保護構成要素をいかに形成できるかを示す。

実施例１及び１Ａ
Ｘ７Ｒ温度係数を有する１８１２ケースサイズの卑金属電極（ＢＭＥ：base metal electrode）多層セラミックコンデンサー（ＭＬＣＣ）が、ＭＬＣＣ内に過電圧保護構成要素を組み込むために、逆極性の２つの内部電極間に空隙が存在するように構成された。セラミック誘電体材料はＮｉ内部電極に適合するＢａＴｉＯ_３系調合物であった。焼成されていない、すなわち、未焼結のコンデンサーの長さは約５．３３ｍｍ（約０．２１インチ）であり、幅は約３．８１ｍｍ（約０．１５インチ）であった。

焼成されていない、すなわち、未焼結のコンデンサーは、スクリーン印刷内部電極を組み込む、ＭＬＣＣ業界において典型的な乾式積層（dry layer build up）プロセスを用いて組み立てられた。電極は１２００個のコンデンサーのアレイを含むパターンにおいてスクリーン印刷され、積層プロセス後に、個々の未焼結コンデンサーに単体化された。向かい合う電極間のエリア内の幾つかの未焼結セラミックテープ層上に、空気式注射器によって、ギャップに架かり、各電極と接触するように少量の樹脂滴が分注された。過電圧保護構成要素のこれらのサンプルが実施例１Ａを付され、この時点で製造された他のＭＬＣＣ、対照群実施例１と比較された。向かい合う電極間のギャップは０．０３ｍｍ（０．０１２インチ）であり、樹脂滴の直径は通常、０．３８ｍｍ（０．０１５インチ）であった。内部電極は、電極の幅が約３．２０ｍｍ（０．１２６インチ）であり、長さが５．０３ｍｍ（０．１９８インチ）であるように形成された。電極の端部を、電極の端部から約８．１３ｍｍ（０．０３２インチ）において次第に細くし始め、約２．４４ｍｍ（０．０９６インチ）の幅まで細くした。図１１は、電極及び樹脂滴の図を含む。樹脂は印刷された電極アレイの約３０％に付けられた。樹脂滴でそのエリアを包囲する未焼結コンデンサーは対照群としての役割を果たした。犠牲樹脂は後に説明される結合剤焼却処理中に除去され、空隙が残された。樹脂は、約５％の固形物を含有している、主にエチルセルロース及び可塑剤をジヒドロテルピネオールに溶かした溶液であった。活性層ごとの全未焼結テープ厚は４０ミクロンであり、ブランクセラミック層ごとに２５ミクロンであった。コンデンサーは、全部で２８層の内部電極層を含んだ。９層のブラックセラミック層及び１４層の電極層を積重した後に、積重プロセスが休止され、２層のブランクセラミック層がスタック内に挿入され、その後、電極間のギャップがコンデンサーの概ね中心にあるように位置決めされた、樹脂滴を含む１層の印刷層が挿入された。次の３層のブランクセラミック層がコンデンサースタックに挿入され、その後、残りの１３層の電極層及び９層のブランクセラミック層が挿入された。スタック全体が、全ての層を結合するのに十分な積層圧力サイクルにかけられた。

制御された雰囲気内で４０時間〜９６時間の期間にわたって２３０℃〜２８０℃に加熱することによって、未焼結コンデンサーから有機結合剤が除去された。その雰囲気は、窒素、酸素及び水蒸気からなり、Ｏ_２濃度は５％〜２１％であり、露点は３０℃〜６０℃であった。結合剤を焼却した後に、そのコンデンサーは、酸素のｐＯ_２が１０^−８〜１０^−１０気圧であり、露点が２５℃〜４０℃である、窒素、水素及び水蒸気からなる還元性雰囲気内で、２時間にわたって１２８０℃〜１３２０℃で燃焼された。ピーク温度までのランプ速度は、毎分１℃〜５℃に及んだ。ピーク温度からの冷却中に、コンデンサーは、２時間〜８時間にわたって、７５０℃〜１０５０℃において再酸化プロセスにかけられた。再酸化中の雰囲気は窒素、酸素及び水蒸気からなり、ｐＯ_２は５ＰＰＭ〜１００ＰＰＭ Ｏ_２であり、露点は３０℃〜４０℃であった。再酸化プロセスは誘電体結晶構造に対する酸素を復元し、燃焼中に生じていた場合がある酸素空孔を解消する。

熱処理後に、焼結されたコンデンサーを、研磨材によるタンブリングにかけ、任意の尖った縁及び角を滑らかにし、かつ内部電極を完全に露出させた。研磨材によるタンブリング後に、溶融された銅終端ペーストをコンデンサーの両端に塗布し、露出した内部電極への電気的接続を確立した。銅ペーストが乾燥した後に、コンデンサーは、結合剤を酸化しかつ終端を焼結するために、酸素分圧が低く温度プロファイルが制御された窒素雰囲気を利用する終端焼結炉に通された。炉内温度は約２０℃／分のランプ速度で室温から８７０℃まで上げられ、その後、室温まで徐々に冷却された。

終了後に、１．２７μｍ（５０μｉｎ）〜３．８１μｍ（１５０μｉｎ）の範囲の厚みに電気めっきされたＮｉバリア層が銅終端上に被着され、その後、２．５４μｍ（１００μｉｎ）〜７．５２μｍ（３００μｉｎ）の範囲の厚みに電気めっきされたＳｎ層が被着された。

熱処理後に、内部空隙のサイズ及び場所を示すために、コンデンサーは非破壊Ｃモード走査音響顕微鏡（ＣＳＡＭ：C-mode scanning acoustical microscope）を用いて検査さ
れた。その検査は、樹脂が熱処理中に除去されたこと、及び過電圧保護構成要素サンプル（実施例１Ａ）内に内部空隙が存在することを裏付けた。さらに、内部ギャップを特徴付けるために、破壊物理解析（ＤＰＡ：destructive physical analysis）が実行された。
ギャップを有するＭＬＣＣ及び対照のＣＳＡＭ画像がそれぞれ図１２Ａ及び図１２Ｂに示される。ＤＰＡ中に見つけられた空隙の写真が図１３に示される。一貫したサイズの空隙を有する部品を選択するために、ＣＳＡＭを用いて、空隙を有するＭＬＣＣを分類した。

過電圧保護構成要素を表す内部空隙を有する選択されたコンデンサー（実施例１Ａ）及び対照コンデンサー部品（実施例１）が、最終絶縁耐圧（ＵＶＢＤ：ultimate voltage breakdown）まで３００ボルト／秒の電圧ランプにかけられ、その後、同じ電圧ランプ速度において絶縁破壊まで第２の電圧ランプにかけられた。絶縁耐圧は、通常、誘電体層の絶縁破壊に起因して、被測定電流が突然増加することによって特徴付けられるが、これは、端子間のコンデンサー表面にわたるアーク放電に起因する可能性もある。第２のＵＶＢＤ試験は、第１のＵＶＢＤ試験中の高い電流測定値が、絶縁破壊に起因したか、表面アーク放電に起因したかを確認するために実行された。

このコンデンサー設計及び材料セットの場合に予想される平均ＵＶＢＤは４５〜５５ボルト／ミクロンである。表１において見られるように、対照群の場合の平均ＵＶＢＤは１８９７ボルトであり、予想範囲内にあった。しかしながら、試験群は５２６ボルトの著しく低い初期ＵＶＢＤを有する。初期ＵＶＢＤ分布は図１４に示される。

対照群（１）の場合の平均の第２のＵＶＢＤは２２ボルトであり、それは、対照群がＵＶＢＤ電圧の結果として、壊滅的な絶縁破壊を受けたことを示す。試験群（１Ａ）の場合の平均の第２のＵＶＢＤは５８ボルトである。試験群の場合の第２のＵＶＢＤは、試験群は、内部ギャップを通して電荷を放散する前に、或る量の電荷を取り込む能力を保持することを示す。第２のＵＶＢＤ分布が図１５に示される。ＵＶＢＤ電圧を印加した後の試験群の内部構成のＤＰＡ検査は、空隙のエリア内での絶縁破壊の証拠がないことを示す。

電気的及び物理的試験は、内部ギャップを含むＭＬＣＣが、ＵＶＢＤ試験中に印加された電圧を内部アーク放電によって放散したことを示す。しかしながら、試験群（１Ａ）の場合のＵＶＢＤが第１のＵＶＢＤ試験と第２のＵＶＢＤ試験との間で５２０ボルトから１００ボルト以下に移行したことは、この内部ギャップ設計を用いるＭＬＣＣが電圧を放散する能力が永久に変化したことを示す。この変化の指示は、図１に示されるような第２のＵＶＢＤ試験後の絶縁抵抗（ＩＲ：insulation resistance）の変化である。ＵＶＢＤ試
験後に図１６に示される対照群（１）の場合のＩＲが１０ｋオーム以下に減少したことは、絶縁破壊後に観測されたＩＲの減少と一致している。試験群（１Ａ）のＵＶＢＤ後ＩＲは、対照群よりも平均して高い。

実施例２及び２Ｂ
実施例２及び２Ｂでは、Ｘ７Ｒクラス材料を有する１８１２ケースサイズの卑金属電極
（ＢＭＥ）多層セラミックコンデンサー（ＭＬＣＣ）が、実施例１及び１Ｂにおいて記述されたのと同じようにして、実施例２Ｂの場合に逆極性の２つの内部電極間に空隙が存在するように構成されたが、実施例１及び１Ｂとは異なり、それらのコンデンサーは樹脂滴とともに３つの層を含んだ。９層のブランクセラミック層と１４層の電極層とを積重した後に、積重プロセスが休止され、２層のブランクセラミック層がスタック内に挿入され、その後、各層内の電極間のギャップがコンデンサーの概ね中心にあるように位置決めされた、樹脂滴を含む３層の印刷層が挿入された。次の３層のブランクセラミック層がコンデンサースタックに挿入され、その後、残りの１３層の電極層及び９層のブランクセラミック層が挿入された。スタック全体が、全ての層を結合するのに十分な積層圧力サイクルにかけられた。

内部空隙を有する選択されたコンデンサー及び対照部品が、絶縁耐圧まで３００ボルト／秒の電圧ランプにかけられ、その後、同じ電圧ランプ速度において絶縁破壊まで第２の電圧ランプにかけられた。対照群の初期ＵＶＢＤはここでも１８３２ボルトにおいて予想範囲内にあった（表１）。対照群の第２のＵＶＢＤは実施例１の第２のＵＶＢＤと同じように見えるが、試験群は実施例１Ａの５８Ｖから実施例２Ｂの９７Ｖまで、平均の第２のＵＶＢＤがわずかに増加したことを示す。第２のＵＶＢＤ試験後の実施例２Ｂにおいて、実施例１Ａと比べて、絶縁抵抗のわずかな増加も見ることができる。ＵＶＢＤ電圧を印加した後の試験群の内部構成のＤＰＡ検査は、空隙のエリア内での絶縁破壊の証拠がないことを示しており、断面図が図１７に示される。初期ＵＶＢＤ、第２のＵＶＢＤ、及び第２のＵＶＢＤ後のＩＲに関する実施例２及び２Ｂの分布がそれぞれ図１８、図１９及び図２０に示される。

実施例３及び３Ｃ
実施例３及び３Ｃでは、Ｃ０Ｇクラス材料を有する１８１２ケースサイズの卑金属電極（ＢＭＥ）多層セラミックコンデンサー（ＭＬＣＣ）が、実施例２及び２Ｂと同じようにして、実施例２Ｂの場合に逆極性の２つの内部電極間に空隙が存在するように構成されたが、実施例２及び２Ｂとは異なり、それらのコンデンサーはＮｉ内部電極に適合するＣａＺｒＯ_３系誘電体材料を用いて構成された。活性層ごとの全未焼結テープ厚は１７ミクロンであり、ブランクセラミック層ごとに５．８ミクロンであった。そのコンデンサーは、全部で６１層の内部電極層を含んだ。４０層のブランクセラミック層及び２９層の電極層を積重した後に、積重プロセスが休止され、３層のブランクセラミック層がスタック内に挿入され、その後、各層の電極間のギャップがコンデンサーの概ね中心にあるように位置決めされた、樹脂滴を含む３層の印刷層が挿入された。その後、３層のブランクセラミック層がコンデンサースタックに挿入され、その後、残りの２９層の電極層及び４０層のブランクセラミック層が挿入された。スタック全体が、全ての層を結合するのに十分な積層圧力サイクルにかけられた。

内部空隙を有する選択されたコンデンサー及び対照部品が、絶縁耐圧まで３００ボルト／秒の電圧ランプにかけられ、その後、同じ電圧ランプ速度において絶縁破壊まで第２の電圧ランプにかけられた。このコンデンサー設計及び材料セットの場合に予想される平均ＵＶＢＤは９５〜１０５ボルト／ミクロンである。表１において見ることができるように、対照群の場合の平均ＵＶＢＤは１６７８ボルトであり、予想範囲内にあった。試験群３Ｃの初期平均ＵＶＢＤはわずかに低く、１４５７ボルトであり、これらの分布が図２１に示される。

第２のＵＶＢＤ分布が図２２に示される。対照群の場合の平均の第２のＵＶＢＤは２７１ボルトであり、表１に示されるような類似の電極設計を用いるＸ７Ｒコンデンサー（実施例２）の第２のＵＶＢＤの場合に観測された値よりも高かった。しかしながら、表１及び図３に示される、対照群の場合の低い試験後絶縁抵抗は、コンデンサーが内部絶縁破壊
を受けたことを示す。試験群の場合の平均の第２のＵＶＢＤは９８６ボルトであり、対照群よりも著しく高い。図２３のプロットは、試験された１０個のコンデンサーのうちの６個が１Ｇオームよりも高い良好な絶縁抵抗を保持し、内部絶縁破壊を被らなかったことを示す。ＵＶＢＤ電圧を印加した後の試験群の内部構成のＤＰＡ検査は、空隙のエリア内での絶縁破壊の証拠がないことを示す。

実施例３Ｃの１０個のコンデンサーが、３００ボルト／秒の電圧ランプ速度においてＵＶＢＤ電圧の反復サイクルにかけられた。コンデンサーのうちの３個は１０サイクルのＵＶＢＤに耐えた。図２４のプロットは３〜４サイクル後に、ＵＶＢＤ電圧が３００ボルト〜７００ボルトの範囲に落ち着き、表２に示されるように容認可能な電気的特性を保持したことを示す。

実施例４及び４Ｄ
実施例４及び４Ｄでは、Ｃ０Ｇクラス材料を有する０８０５ケースサイズの卑金属電極（ＢＭＥ）多層セラミックコンデンサー（ＭＬＣＣ）が、実施例３及び３Ｃにおいて記述されたのと同じようにして、実施例４Ｄの場合に逆極性の２つの内部電極間に空隙が存在するように構成されたが、実施例３及び３Ｃとは異なり、未焼結コンデンサーの長さが約２．３６ｍｍ（０．０９３インチ）であり、幅が約１．４５ｍｍ（０．０５７インチ）であった。

未焼結コンデンサーが、スクリーン印刷内部電極を組み込む、当業界において典型的な乾式積層プロセスを用いて組み立てられた。電極は、７０００個のコンデンサーのアレイを含むパターンにおいてスクリーン印刷され、積層プロセス後に、個々の未焼結コンデンサーに単体化された。内部電極は、電極の幅が約１．０４ｍｍ（０．０４１インチ）であり、長さが２．０６ｍｍ（０．０８１インチ）であるように形成された。電極の端部を、電極の端部から約０．４１ｍｍ（０．０１６インチ）において次第に細くし始め、約０．５３ｍｍ（０．０２１インチ）の幅まで細くした。活性層ごとの全未焼結テープ厚は２９ミクロンであり、ブランクセラミック層ごとに４．３ミクロンであった。コンデンサーは、全部で３０層の内部電極層を含んだ。３８層のブランクセラミック層及び１４層の電極層を積重した後に、積重プロセスが休止され、１０層のブランクセラミック層がスタック内に挿入され、その後、各層の電極間のギャップがコンデンサーの概ね中心にあるように位置決めされた、樹脂滴を含む３層のプリント層が挿入された。１０層のブランクセラミック層がコンデンサースタックに挿入され、その後、残りの１３層の電極層及び３８層のブランクセラミック層が挿入された。スタック全体が、全ての層を結合するのに十分な積層圧力サイクルにかけられた。

内部空隙を有する選択されたコンデンサー及び対照部品が、絶縁耐圧まで３００ボルト／秒の電圧ランプにかけられ、その後、同じ電圧ランプ速度において絶縁破壊まで第２の電圧ランプにかけられた。このコンデンサー設計及び材料セットの場合に予想される平均ＵＶＢＤは７２〜８０ボルト／ミクロンであった。表１において見ることができるように、対照群の場合の平均ＵＶＢＤは２２４０ボルトであり、予想範囲内にあった。試験群の初期平均ＵＶＢＤはそれより低く、１６２６ボルトであった。初期ＵＶＢＤ分布は図２５に示され、第２のＵＶＢＤ分布は図２６に示され、これらに関連付けられるＩＲは図２７に示される。

対照群の場合の平均の第２のＵＶＢＤは、初期ＵＶＢＤの４０％未満である７９３ボルトであった。とりわけ、対照群の試験後絶縁抵抗は相対的に高く、平均して４６００Ｇオームであった。対照群の内部ＤＰＡ検査は、図２８に示されるように、ＵＶＢＤ中に内部絶縁破壊が生じたことを示したが、その故障は壊滅的ではなく、向かい合う電極層間のギャップにわたってアーク放電する前に、そのコンデンサーは或る量の電荷を受け入れることができるように見えた。

試験群の場合の平均の第２のＵＶＢＤは、１６２６ボルトの初期ＵＶＢＤに類似の１５０７ボルトであった。図２７のプロットは、試験された１０個全てのコンデンサーが１Ｇオームよりも高い絶縁抵抗を保持したことを示す。ＵＶＢＤ電圧を印加した後の試験群の内部構成のＤＰＡ検査は、空隙のエリア内での絶縁破壊の証拠がないことを示した。

実施例４Ｄの５個のコンデンサーが、３００ボルト／秒の電圧ランプにおいてＵＶＢＤ電圧の反復サイクルにかけられた。コンデンサーのうちの４個は１０サイクルのＵＶＢＤに耐えた。図２８のプロットは５〜７サイクル後に、ＵＶＢＤ電圧が５００〜１４０の範囲に落ち着いたことを示した。

実施例５及び５Ｅ
実施例５及び５Ｅは、Ｃ０Ｇクラス材料を有する１２０６ケースサイズの卑金属電極（ＢＭＥ）多層セラミックコンデンサー（ＭＬＣＣ）が、実施例４及び４Ｃと同じようにして、５Ｅの場合に逆極性の２つの内部電極間に空隙が存在するように構成されたが、実施例４及び４Ｃとは異なり、未焼結コンデンサーの長さが約３．５３ｍｍ（０．１５１インチ）であり、幅が約２．０５ｍｍ（０．０８１インチ）であった。

未焼結コンデンサーが、スクリーン印刷内部電極を組み込む、当業界において典型的な乾式積層プロセスを用いて組み立てられた。電極は、３０００個のコンデンサーのアレイを含むパターンにおいてスクリーン印刷され、積層プロセス後に、個々の未焼結コンデンサーに単体化された。内部電極は、電極の幅が約１．５５ｍｍ（０．０６１インチ）であり、長さが３．５３ｍｍ（０．１３９インチ）であるように形成された。電極の端部は、電極の端部から約０．８１ｍｍ（０．０３２インチ）において次第に細くし始め、約０．７９ｍｍ（０．０３１インチ）の幅まで細くした。活性層ごとの全未焼結テープ厚は３０ミクロンであり、ブランクセラミック層ごとに４．３ミクロンであった。コンデンサーは、全部で３９層の内部電極層を含んだ。４５層のブランクセラミック層及び１８層の電極層を積重した後に、積重プロセスが休止され、１２層のブランクセラミック層がスタック内に挿入され、その後、各層の電極間のギャップがコンデンサーの概ね中心にあるように位置決めされた、樹脂滴を含む３層の印刷層が挿入された。１２層のブランクセラミック層がコンデンサースタックに挿入され、その後、残りの１８層の電極層及び４５層のブランクセラミック層が挿入された。スタック全体が、全ての層を結合するのに十分な積層圧力サイクルにかけられた。

内部空隙を有する選択されたコンデンサー及び対照部品が、絶縁耐圧まで３００ボルト／秒の電圧ランプにかけられ、その後、同じ電圧ランプ速度において絶縁破壊まで第２の電圧ランプにかけられた。このコンデンサー設計及び材料セットの場合に予想される平均ＵＶＢＤは７２〜８０ボルト／ミクロンであった。表１において見ることができるように、対照群の場合の平均ＵＶＢＤは２２５９ボルトであり、予想範囲内にあった。試験群の初期ＵＶＢＤはそれより低く、１４２７ボルトであった。これらの分布が図２９に示される。

対照群の場合の平均の第２のＵＶＢＤは、表１及び図３０において見られるように、初期ＵＶＢＤの５０％未満である１０８６ボルトであった。対照群の１０個のコンデンサーのうちの８個は、相対的に高い試験後絶縁抵抗、平均して２０３４Ｇオームを示すが、図３１に示されるように、検査は絶縁破壊の証拠を明らかにし、図３２に示されるように、２つのコンデンサーは低いＩＲを有した。

試験群の場合の平均の第２のＵＶＢＤは、１４２７ボルトの初期ＵＶＢＤ並びに実施例４Ｄの初期ＵＶＢＤ及び第２のＵＶＢＤに類似の１５２０ボルトであった。図３３のプロットは、試験された１０個全てのコンデンサーが良好な試験後絶縁抵抗を保持し、試験前の絶縁抵抗からほとんど変化しなかったことを示す。ＵＶＢＤ電圧を印加した後の試験群の内部構成のＤＰＡ検査は、空隙のエリア内、又はコンデンサーの活性領域内での絶縁破壊の証拠がないことを示した。

静電放電ＥＳＤ
セラミックコンデンサーは一般的に、静電放電電圧に耐える際に非常に強く、通常、線路電圧内の過渡的なスパイクから影響を受けやすい構成要素を保護するために用いられる。回路上のコンデンサーの影響を最小限に抑えるために、この応用形態の場合、低い静電容量値が好ましい。しかしながら、低い静電容量値は通常、最も高いＥＳＤ耐性を示さない。これは以下のように説明される。図３４は、ＥＳＤ試験回路を表す回路図であり、電源コンデンサーは５０である。スイッチ５４が閉じられると、ＥＳＤ試験電圧まで充電さ
れた電源コンデンサーから、或る量の電荷が試験コンデンサー５２の中に放電される。試験コンデンサー内の任意の劣化を示すために、電圧放電後の静電容量、放散係数及び絶縁抵抗測定値が測定され、初期測定値と比較される。

理想的なＥＳＤ試験の場合、電荷が電源コンデンサーから試験コンデンサーに流れるときに、式Ａ、Ｂ及びＣに示されるように、全電荷が保存され、結果として生じる電圧は全静電容量に比例する量だけ減少し、試験例が１５０ｐＦコンデンサー及び２ｋΩ抵抗器を備える電源ＲＣ回路網について示される。これは、ＡＥＣ Ｑ２００試験（参照：ＩＳＯ１０６０５：２００８及びＩＥＣ６１０００−４−２）の場合に要求される「人体モデル」試験と一致する。

最終的な電圧がコンデンサーの最終絶縁耐圧（ＵＶＢＤ）を超える場合には、そのコンデンサーは壊滅的な絶縁破壊を被り、電気的に短絡する場合がある。これらの式が示すように、電源コンデンサーから所与の量の電荷を放散するために、静電容量値が低いほど、高い電圧に耐えなければならない。所与の定格電圧において、小さいコンデンサーほど低い静電容量値を有するので、この関係は、この応用形態の場合に、回路設計者がコンデンサーを更に小型化する可能性を制限する。

コンデンサーのＵＶＢＤが十分に高く、コンデンサーの端子間間隔が十分に小さい場合には、その電圧は、絶縁破壊としてコンデンサーを通るのではなく、コンデンサーの外面にわたって放電することができる。これら２つの経路の図解が図３５に示されており、５６は内部誘電体を横切り、破壊的である放電を示し、５８は外部空隙を横切り、破壊を引き起こさない放電を示す。コンデンサーが端子間でアーク放電する傾向は、内部電極の形状及び位置、誘電体のタイプ、及び環境条件を含む、幾つかの要因によって決まる。さらに、コンデンサーを含む回路が組み立て後に被覆される場合には、これが表面アーク放電を妨げる可能性がある。

実施例４及び４Ｄ並びに実施例５及び５Ｅにおいて作製されたコンデンサーが、ＥＳＤ試験にかけられ、その結果が表３に示される。初期試験電圧は１６キロボルトであった。試験電圧をかけた後に電気的な故障が検出された場合には、試験電圧は１２キロボルトに下げられ、低い電圧において新たなサンプルが試験された。電気的な故障が検出されなかった場合には、試験電圧は２５キロボルトに上げられ、試験が継続された。内部空隙を含むコンデンサー試験設計（４Ｄ及び５Ｅ）は標準的なコンデンサー設計（４及び５）よりも高いＥＳＤ電圧に耐えられることを表３において見ることができる。なぜなら、内部空隙、すなわち、スパークギャップによって、過剰な電圧が、外面上でなく、又は内部絶縁破壊機構によってではなく、コンデンサーを通って放電できるようになるためである。

サンプル４Ｄ及び５Ｅでは、２５ｋＶにおけるＥＳＤ試験後に静電容量、放散係数又は絶縁抵抗に大きな差は見られない。文献、C Rostamzadeh、H. Dadgostar及びF. Canavero「Electrostatic Discharge Analysis of Multi Layer Ceramic Capacitors」IEEE Transactions 2009、p 35-40において、±１５ｋＶのＥＳＤパルス後に、幾つかのＭＬＣＣが
、この試験後に試験前に比べて低い周波数においてインピーダンスが下がったことによって示されるように、永久劣化を受けたことがわかった。このため、２５ｋＶにおけるＥＳＤ試験の前後にサンプル５Ｅからの幾つかのＭＬＣＣのインピーダンスが測定され、その平均インピーダンスがそれぞれ図３５Ａ及び図３５Ｂにおいて以下に示される。サンプル５Ｅでは２５ｋＶ ＥＳＤ試験後にインピーダンスに差はないので、コンデンサーの劣化はないと結論付けることができる。

本発明が好ましい実施形態を参照しながら説明されてきたが、その実施形態には限定さ
れない。当業者であれば、具体的には説明されないが、添付の特許請求の範囲において記載されるような本発明の範囲内にある更なる改善形態及び実施形態を理解されよう。

Claims (35)

1. 過電圧保護構成要素であって、
   誘電体材料内に収容され、第１の終端に電気的に接続される第１の内部電極と、
   前記誘電体材料内に収容され、第２の終端に電気的に接続され、前記第１の内部電極と同一平面上にある第２の内部電極と、
   前記誘電体材料内に収容され、前記第１の終端に電気的に接続され、前記誘電体によって前記第１の内部電極から分離される第３の内部電極と、
   前記誘電体材料内に収容され、前記第２の終端に電気的に接続され、前記第３の内部電極と同一平面上にあり、前記誘電体によって前記第２の内部電極から分離される第４の内部電極と、
   前記第１の内部電極と前記第２の内部電極との間にある第１のギャップと、
   前記第３の内部電極と前記第４の内部電極との間にある第２のギャップと、
   を備え、
   前記第１のギャップ及び前記第２のギャップのうちの少なくとも一方に、第２の誘電体としてセラミック材料を備え、
   前記第１のギャップおよび前記第２のギャップは、積層方向に整列して配置されていない、過電圧保護構成要素。
2. 前記第１のギャップは、前記第１の終端と前記第２の終端との間の最接近分離距離よりも短い最接近分離距離を有する、請求項１に記載の過電圧保護構成要素。
3. 第３の終端に接続される第５の内部電極をさらに備え、前記第５の内部電極は、前記第１のギャップと接触し、かつ前記第１の内部電極及び前記第２の内部電極のいずれとも電気的に接触しない、請求項１に記載の過電圧保護構成要素。
4. 前記第５の内部電極は前記第１の内部電極と同一平面上にある、請求項３に記載の過電圧保護構成要素。
5. 第４の終端に接続される第６の内部電極をさらに備え、前記第６の内部電極は、前記第１のギャップと接触し、かつ前記第１の内部電極、前記第２の内部電極、及び前記第５の内部電極のいずれとも電気的に接触しない、請求項３に記載の過電圧保護構成要素。
6. 前記第６の内部電極は前記第５の内部電極と同一平面上にある、請求項５に記載の過電圧保護構成要素。
7. 前記第１の内部電極と前記第２の内部電極との間に複数のギャップを含む、請求項１に記載の過電圧保護構成要素。
8. 前記第１の内部電極及び前記第２の内部電極のうちの少なくとも一方は、卑金属及び貴金属から選択される材料を含む、請求項１に記載の過電圧保護構成要素。
9. 前記第１の終端及び前記第２の終端のうちの少なくとも一方は、卑金属及び貴金属から選択される材料を含む、請求項１に記載の過電圧保護構成要素。
10. 前記第１の終端及び前記第２の終端のうちの少なくとも一方はめっきされる、請求項９に記載の過電圧保護構成要素。
11. 前記誘電体は、チタン酸バリウム又はジルコン酸カルシウムを含み、前記第１の内部電極及び前記第２の内部電極のうちの少なくとも一方は卑金属を含む、請求項１に記載の過電圧保護構成要素。
12. 前記第１のギャップは前記過電圧保護構成要素の側面まで延在する、請求項１に記載の過電圧保護構成要素。
13. 前記第１のギャップにわたるガス気密シールをさらに備える、請求項１２に記載の過電圧保護構成要素。
14. 前記第１のギャップは、前記第１の内部電極と同じ厚さを有する、請求項１に記載の過電圧保護構成要素。
15. 前記誘電体内に収容され、前記第１の終端に電気的に接続される第１のコンデンサー電極と、
    前記誘電体内に収容され、前記第２の終端に電気的に接続され、前記第１のコンデンサー電極と交互に配置され、前記誘電体によって前記第１のコンデンサー電極から分離される第２のコンデンサー電極と、
    を含む第１の容量性結合をさらに備える、請求項１に記載の過電圧保護構成要素。
16. 複数の容量性結合を備える、請求項１５に記載の過電圧保護構成要素。
17. 電子デバイスであって、
    少なくとも２つのトレースを備える回路と、
    過電圧保護構成要素と、
    を備え、前記過電圧保護構成要素は、
    誘電体材料内に収容され、第１の終端に電気的に接続される第１の内部電極と、
    前記誘電体材料内に収容され、第２の終端に電気的に接続され、前記第１の内部電極と同一平面上にある第２の内部電極と、
    前記誘電体材料内に収容され、前記第１の終端に電気的に接続され、前記誘電体によって前記第１の内部電極から分離される第３の内部電極と、
    前記誘電体材料内に収容され、前記第２の終端に電気的に接続され、前記第３の内部電極と同一平面上にあり、前記誘電体によって前記第２の内部電極から分離される第４の内部電極と、
    前記第１の内部電極と前記第２の内部電極との間にある第１のギャップと、
    前記第３の内部電極と前記第４の内部電極との間にある第２のギャップと、
    を備え、
    前記第１のギャップ及び前記第２のギャップのうちの少なくとも一方に、第２の誘電体としてセラミック材料を備え、
    前記第１の終端は前記トレースのうちの第１のトレースと電気的に接触しており、
    前記第２の終端は前記トレースのうちの第２のトレースと電気的に接触しており、
    前記第１のギャップおよび前記第２のギャップは、積層方向に整列して配置されていない、電子デバイス。
18. 前記第１のトレースは電気的接地と電気的に接触している、請求項１７に記載の電子デバイス。
19. 前記第１のギャップは、前記第１の終端と前記第２の終端との間の最接近分離距離よりも短い最接近分離距離を有する、請求項１７に記載の電子デバイス。
20. 前記過電圧保護構成要素が、第３の終端に接続される第５の内部電極をさらに備え、前記第５の内部電極は、前記第１のギャップと接触し、かつ前記第１の内部電極及び前記第２の内部電極のいずれとも電気的に接触しない、請求項１７に記載の電子デバイス。
21. 前記第５の内部電極は前記第１の内部電極と同一平面上にある、請求項２０に記載の電子デバイス。
22. 前記過電圧保護構成要素が、第４の終端に接続される第６の内部電極をさらに備え、前記第６の内部電極は、前記第１のギャップと接触し、かつ前記第１の内部電極、前記第２の内部電極、及び前記第５の内部電極のいずれとも電気的に接触しない、請求項２０に記載の電子デバイス。
23. 前記第６の内部電極は前記第５の内部電極と同一平面上にある、請求項２２に記載の電子デバイス。
24. 前記第４の終端は、接地と電気的に接触する回路トレースと電気的に接触する、請求項２２に記載の電子デバイス。
25. 前記第３の終端は、接地と電気的に接触する回路トレースと電気的に接触する、請求項２０に記載の電子デバイス。
26. 前記過電圧保護構成要素が、前記第１の内部電極と前記第２の内部電極との間に複数のギャップを含む、請求項１７に記載の電子デバイス。
27. 前記第１の内部電極及び前記第２の内部電極のうちの少なくとも一方は、卑金属及び貴金属から選択される材料を含む、請求項１７に記載の電子デバイス。
28. 前記第１の終端及び前記第２の終端のうちの少なくとも一方は、卑金属及び貴金属から選択される材料を含む、請求項１７に記載の電子デバイス。
29. 前記第１の終端及び前記第２の終端のうちの少なくとも一方はめっきされる、請求項２８に記載の電子デバイス。
30. 前記誘電体は、チタン酸バリウム又はジルコン酸カルシウムを含み、前記第１の内部電極及び前記第２の内部電極のうちの少なくとも一方は卑金属を含む、請求項１７に記載の電子デバイス。
31. 前記第１のギャップは前記過電圧保護構成要素の側面まで延在する、請求項１７に記載の電子デバイス。
32. 前記第１のギャップにわたるガス気密シールをさらに備える、請求項３１に記載の電子デバイス。
33. 前記第１のギャップは、前記第１の内部電極と同じ厚さを有する、請求項１７に記載の電子デバイス。
34. 前記過電圧保護構成要素が、
    前記誘電体内に収容され、前記第１の終端に電気的に接続される第１のコンデンサー電極と、
    前記誘電体内に収容され、前記第２の終端に電気的に接続され、前記第１のコンデンサー電極と交互に配置され、前記誘電体によって前記第１のコンデンサー電極から分離される第２のコンデンサー電極と、
    を含む第１の容量性結合をさらに備える、請求項１７に記載の電子デバイス。
35. 前記過電圧保護構成要素が、複数の容量性結合を備える、請求項３４に記載の電子デバイス。

Images