CN105229877B - Esd保护装置 - Google Patents

Esd保护装置 Download PDF

Info

Publication number
CN105229877B
CN105229877B CN201480029093.9A CN201480029093A CN105229877B CN 105229877 B CN105229877 B CN 105229877B CN 201480029093 A CN201480029093 A CN 201480029093A CN 105229877 B CN105229877 B CN 105229877B
Authority
CN
China
Prior art keywords
electrode
protection device
esd protection
substrate
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480029093.9A
Other languages
English (en)
Other versions
CN105229877A (zh
Inventor
足立淳
安中雄海
鹫见高弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105229877A publication Critical patent/CN105229877A/zh
Application granted granted Critical
Publication of CN105229877B publication Critical patent/CN105229877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T1/00—Details of spark gaps
    • H01T1/20—Means for starting arc or facilitating ignition of spark gap
    • H01T1/22—Means for starting arc or facilitating ignition of spark gap by the shape or the composition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T2/00—Spark gaps comprising auxiliary triggering means
    • H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了能使放电开始电压有效降低的ESD保护装置。ESD保护装置(1)包括：基板(2)；第一、第二放电电极(3、4)，该第一、第二放电电极(3、4)设置在基板(2)，前端相互隔着间隔相对；以及高介电常数层(7)，该高介电常数层(7)的相对介电常数比基板(2)高。

Description

ESD保护装置
技术领域
本发明涉及用于使电子电路不受静电影响的ESD保护装置，特别是涉及放电电极隔着间隙相对的ESD保护装置。
背景技术
下述的专利文献1中，公开了在陶瓷多层基板内设置有第一、第二放电电极的ESD保护装置。设置辅助电极，与第一、第二放电电极连接。通过分散涂覆了不具有导电性的无机材料的导电性材料而形成辅助电极。
另外，下文的专利文献2中，公开了在绝缘性基板上具备隔着放电间隙相互相对设置的放电电极的贴片型浪涌吸收器。在放电电极和绝缘性基板之间设置具有比绝缘性基板的相对介电常数大的相对介电常数的电介质层。另外，记载了由上述电介质层形成绝缘性基板本身的情况下，静电电容增大，难以在高频电路使用的内容。
现有技术文献
专利文献
专利文献1：WO2009/098944
专利文献2：日本专利特开2002-43021号公报
发明内容
发明所要解决的技术问题
专利文献1中记载的ESD保护装置，虽然利用辅助电极实现了放电开始电压的低电压化，但仍然不充分。
另一方面，专利文献2记载的贴片型浪涌吸收器中，通过设置上述电介质层实现低电压化。专利文献2的发明中，以防止静电电容的增大为目的，电介质层未设置在放电间隙中。即，电介质层仅设置在绝缘性基板上的放电电极的正下方。由此，在气体放电或沿面放电中，沿面放电难以被充分利用。由此，难以使放电开始电压充分地被低电压化。
本发明的目的在于提供一种ESD保护装置，能使放电开始电压有效降低。
解决技术问题所采用的技术方案
本发明涉及的ESD保护装置包括：基板；第一、第二放电电极，该第一、第二放电电极设置在所述基板上，隔着间隙相对；以及高介电常数层，该高介电常数层的相对介电常数比所述基板高。所述高介电常数层被设置为直接或间接连接所述第一放电电极和所述第二放电电极。
本发明涉及的ESD保护装置，优选地，还包括放电辅助电极，该放电辅助电极被设置为连接所述第一放电电极和所述第二放电电极，促进第一、第二放电电极间的放电。
本发明的ESD保护装置的某一特定方面中，所述放电辅助电极包含覆盖了不具有导电性的材料的导电性粒子。
本发明的ESD保护装置的另一特定方面中，所述高介电常数层被构成为层叠在所述放电辅助电极。
本发明涉及的ESD保护装置中，优选地，所述高介电常数层被设置在所述间隙部分的上方或下方中的至少一方。
本发明涉及的ESD保护装置中，优选地，在所述间隙设置有相对介电常数低于所述基板的部分。相对介电常数低于所述基板的部分可为空洞。另外，相对介电常数低于所述基板的部分可由相对介电常数低于基板的材料形成。优选地，采用树脂作为相对介电常数低于基板的所述材料。
本发明涉及的ESD保护装置，优选地，还包括背后电极，该背后电极被设置为隔着所述基板的一部分与所述第一、第二放电电极间的间隙重合。
优选地，包括第一、第二外部电极，该第一、第二外部电极设置于所述基板，各自与第一、第二放电电极电连接，所述背后电极与第一、第二外部电极中的一个电连接。其中，背后电极可以为悬浮导体。
本发明涉及的ESD保护装置中，优选地，所述背后电极包含：金属，以及与所述基板相比高介电常数的材料。
本发明涉及的ESD保护装置中，所述第一、第二放电电极可设置在所述基板的外表面。
另外，本发明涉及的ESD保护装置中，所述第一、第二放电电极的前端可设置在所述基板内，所述间隙可位于基板内。
发明效果
根据本发明涉及的ESD保护装置，由于相对介电常数高于基板的高介电常数层与第一、第二放电电极直接或间接连接，因此能降低放电开始电压。由此，电子电路等中，能更有效地实现静电防护。
附图说明
图1(a)以及图1(b)是本发明的第一实施方式涉及的ESD保护装置的正面剖视图以及用于说明其关键部分的局部剖面放大正面剖视图。
图2是用于说明本发明的第一实施方式涉及的ESD保护装置中第一、第二放电电极、放电辅助电极以及背后电极的位置关系的示意平面图。
图3(a)以及图3(b)是本发明的第二实施方式涉及的ESD保护装置的正面剖视图以及表示其关键部分的局部剖面放大正面剖视图。
图4是表示本发明的第二实施方式中第一、第二放电电极、放电辅助电极以及背后电极的位置关系的示意平面图。
图5是用于说明第一、第二放电电极、放电辅助电极、以及背后电极的位置关系的变形例的示意性平面图。
图6是用于说明第一、第二放电电极、放电辅助电极、以及背后电极的位置关系的另一变形例的示意性平面图。
图7是本发明的第三实施方式涉及的ESD保护装置的正面剖视图。
图8是表示本发明的第三实施方式的ESD保护装置中第一、第二放电电极、放电辅助电极以及背后电极的位置关系的示意平面图。
图9是本发明的第四实施方式涉及的ESD保护装置的正面剖视图。
图10是表示本发明的第四实施方式的ESD保护装置中第一、第二放电电极、放电辅助电极以及背后电极的位置关系的示意平面图。
图11是本发明的第五实施方式涉及的ESD保护装置的正面剖视图。
图12是本发明的第六实施方式涉及的ESD保护装置的正面剖视图。
图13是本发明的第七实施方式涉及的ESD保护装置的正面剖视图。
图14是本发明的第八实施方式涉及的ESD保护装置的正面剖视图。
具体实施方式
下面，参照附图，通过对本发明的具体实施方式进行说明，来明确本发明。
图1(a)以及图1(b)是本发明的第一实施方式涉及的ESD保护装置的正面剖视图以及表示其关键部分的局部剖面正面剖视图。
ESD保护装置1具有基板2。基板2由合适的绝缘性材料构成。本实施方式中，基板2由陶瓷多层基板构成，采用包含Ba、Al以及Si作为主要成分的BAS材料。其中，也可利用玻璃陶瓷等低温烧结陶瓷(LTCC)。另外，也可利用氮化铝或氧化铝等以高温烧结的陶瓷(HTCC)。进一步地，也可利用铁氧体等磁性体陶瓷。例如在基板上使用上述BAS材料的情况下，基板2的相对介电常数为6左右。
另外，基板2也可由陶瓷以外的树脂等绝缘性材料形成。在基板2的上表面2a上形成第一放电电极3和第二放电电极4。另外，在第一、第二放电电极3、4的下表面设置放电辅助电极5使第一、第二放电电极3、4的前端相互连接。
放电辅助电极5在基板2的上表面2a中，被设置为连接第一放电电极3和第二放电电极4。如图2所示，俯视的情况下，放电辅助电极5被设置在包含第一、第二放电电极3、4的前端相互相对的间隙区域的区域中。
放电辅助电极5在基板2的上表面2a通过分散覆盖了不具有导电性的材料的导电性粒子6而形成。更具体而言，通过涂布含有像这样的导电性粒子的糊料，进行煅烧而形成。该情况下，糊料中含有的、覆盖了不具有导电性的材料的导电性粒子6从基板2的上表面2a扩散至基板2的表面层。结果，形成上述放电辅助电极。
放电辅助电极5起到促进第一放电电极3的前端和第二放电电极4的前端之间放电的作用。
对于构成上述覆盖了不具有导电性的材料的导电性粒子的材料不作特别限定。作为不具有导电性的材料，列举有氧化铝等绝缘性陶瓷、玻璃等。另外，对构成导电性粒子的材料不作特别限定，能适当使用金属等。作为像这样的金属，优选地使用铜或以铜为主要成分的铜系合金。其中，也可使用银、铝、钼、钨等其它金属或以其它金属为主体的合金。
进一步地，在放电辅助电极5中，除了覆盖了不具有导电性的材料的导电性粒子之外，也可添加半导体陶瓷粒子。作为像这样的半导体陶瓷粒子能利用SiC、TiC等构成的粒子。
本实施方式中，在放电辅助电极5的下方设置高介电常数层7。高介电常数层7是由相对介电常数高于基板2的材料形成的层。上述相对介电常数高的材料，优选地，具有构成基板2的材料的两倍以上的相对介电常数，且优选地有10000以下的相对介电常数。若在该范围内，则基板2和高介电常数层7之间的相对介电常数差足够大。由此，能有效地观察到下文所述的电场集中效应以及充电效应。因此，能进一步有效降低放电开始电压。
作为形成高介电常数层7的材料，只要是相对介电常数高于基板2的材料则不作特别限定。作为形成高介电常数层7的材料，适宜采用相对介电常数高于基板2的陶瓷材料。作为像这样的陶瓷材料，列举有钛酸钡、锆酸钙、钛酸钙、钛酸锶、钛酸镁等。钛酸钡、锆酸钙、钛酸钙、钛酸锶、钛酸镁等的相对介电常数在30以上、10000以下的水平。
高介电常数层7被设置为直接或间接连接上述第一放电电极3的前端和上述第二放电电极4的前端。本实施方式中，高介电常数层7层叠在上述放电辅助电极5。由此，高介电常数层7被设置为间接连接上述第一放电电极的前端和上述第二放电电极的前端。其中，高介电常数层7也可不经由放电辅助电极5，直接连接第一放电电极3的前端和第二放电电极4的前端。另外，本实施方式中，高介电常数层7与放电辅助电极形状相同，且设置在放电辅助电极5的正下方。由此，俯视的情况下，高介电常数层7设置在与如图2所示的放电辅助电极5相同的位置。
如图1(a)以及(b)所示，在第一、第二放电电极3、4的前端相互相对的间隙部分形成树脂层8。树脂层8由合成树脂构成，其相对介电常数低于基板2的相对介电常数。作为像这样构成树脂层8的树脂，能列举硅树脂等。
另外，本实施方式中，在形成上述放电电极3、4之后，形成上述树脂层8。由此，树脂层8通过使构成树脂层8的树脂埋在上述间隙中而形成。由此，本实施方式中，树脂层8的上表面和第一、第二放电电极3、4的上表面共面。
另外，形成第二树脂层9以覆盖上述第一、第二放电电极3、4以及树脂层8。第二树脂层9由相对介电常数高于第一树脂层8的树脂构成。作为像这样的树脂，能列举环氧树脂等。但是，本实施方式中，第一、第二树脂层8、9也不一定必须设置。例如，也可设置空洞代替第一树脂层8。另外，第一、第二树脂层8、9也可由相同材料形成。
如图1(a)所示，形成第一、第二外部电极10、11，与第一、第二放电电极3、4电连接。第一、第二外部电极10、11在基板2的上表面分别与第一、第二放电电极3、4电连接。第一、第二外部电极10、11经过基板2的侧面到达下表面。第一、第二外部电极10、11由合适的金属或合金构成。
在基板2内，形成背后电极12。如图2所示，俯视的情况下，背后电极12被设置在与上述第一、第二放电电极3、4相对的间隙部分重叠的位置。
背后电极12隔着基板2的一部分的层与第一、第二放电电极3、4以及高介电常数层7相对。本实施方式中，基板2由陶瓷多层基板构成。由此，背后电极12能在基板2的制造工序中形成。
背后电极12能利用适宜的导电性材料形成。优选地，背后电极12以金属为主体。作为像这样的金属材料，能采用与第一、第二放电电极3、4使用的金属相同的金属。
ESD保护装置1具备放电辅助电极5以及层叠在该放电辅助电极5的高介电常数层7，以相互连接第一、第二放电电极3、4的前端。因此，能有效降低放电开始电压。这是由于在第一、第二放电电极3、4的附近设置介电常数不同的材料。即，在第一、第二放电电极3、4的表面附近，存在树脂层8、放电辅助电极6、高介电常数层7等介电常数不同的材料。结果，在第一、第二放电电极3、4的表面，尤其是前端处促进电场集中。由此，利用电场集中，促进形成放电基点的电子移动。结果，可以认为放电开始电压降低。
除此之外，本实施方式中，利用在上述放电辅助电极5的下面设置上述高介电常数层7，也有效降低了放电开始电压。这是因为由于高介电常数层7的存在促进了电场集中，促进了在放电辅助电极5产生的沿面放电。
除此之外，可以认为相对的第一、第二放电电极3、4之间的静电电容也得到提升，由此促进放电时的充电效应。由此，可以认为利用该充电效应的促进也降低了放电开始电压。另外，本申请的发明人已确认，本发明中的ESD保护装置由于未过度增大静电电容，因此也能在高频电路中使用。
进一步地，由于设置了上述背后电极12，因此进一步促进了电场集中，由此也进一步降低了放电开始电压。
其中，本发明中，不一定必须设置上述放电辅助电极5以及背后电极12。例如，也可设置分散了具有非直线性电压特性的材料、金属或半导体等的多孔层，来代替放电辅助电极5。
另外，优选地，期望背后电极12与第一外部电极10或第二外部电极11电连接。由此，在放电电极3或放电电极4与背后电极12之间形成静电电容。该静电电容由于高介电常数层7的存在进一步增加。由此，能进一步提高放电时的充电效应，能进一步降低放电开始电压。本申请发明人进一步确认，该情况下，未过度增加静电电容，也能在高频电路中使用。
除此之外，能使由放电产生的热量，从背后电极12向与背后电极12电连接的外部电极10或外部电极11迅速释放。由此，能抑制ESD保护装置1中的热劣化。
在制造ESD保护装置1时，能依照公知的陶瓷多层基板的制造方法形成基板2。另外，也能容易地进行放电辅助电极5、高介电常数层7、第一、第二放电电极3、4的形成。由此，不会带来制造工序的繁杂。
图3(a)以及(b)是本发明的第二实施方式涉及的ESD保护装置21的正面剖视图以及表示其关键部分的局部剖面放大正面剖视图。
第二实施方式的ESD保护装置21具有基板22。基板22可用与第一实施方式的基板2同样的材料形成。
在基板22内设置第一、第二放电电极3、4。第一、第二放电电极3、4的前端相互隔着间隙相对。另外，形成放电辅助电极5，与第一、第二放电电极3、4的前端相互连接。第一、第二放电电极3、4以及放电辅助电极5除了形成位置不同之外与第一实施方式的第一、第二放电电极3、4以及放电辅助电极5同样地被形成。由此，引用第一实施方式的说明。不过，本实施方式中，在第一、第二放电电极3、4的前端相互相对的部分设置空洞22b。第一、第二放电电极3、4的前端在该空洞22b内露出。由此，第一放电电极3的前端和第二放电电极4的前端的间隙位于空洞22b内。由此，充满空洞22b的气体存在于间隙内。气体的相对介电常数，例如空气为1.00059。由此，与基板2的相对介电常数相比，构成上述间隙的部分为相对的低介电常数部分。
本实施方式中，也与第一实施方式同样地，在放电辅助电极5的下方层叠高介电常数层7。其中，本实施方式中，在空洞22b的上方也设置高介电常数层7A。高介电常数层7A以与高介电常数层7相同的材料形成。高介电常数层7A设置在面向基板22的空洞22b的面上。高介电常数层7A被构成为相互连接第一、第二放电电极3、4的前端。高介电常数层7和高介电常数层7A至少设置一个即可，但本实施方式中，优选地，两者都被设置。
另外，在基板22内，设置背后电极12，使其隔着基板层与高介电常数层7以及第一、第二放电电极3、4相对。背后电极12与第一实施方式的背后电极12同样地构成。本实施方式中，在空洞22b的上方也形成背后电极12A。背后电极12A以与背后电极12同样的材料形成。另外，背后电极12A的平面形状以及俯视时的位置与背后电极12相同。即，背后电极12A设置在图4所示的背后电极12的位置上。
第一、第二放电电极3、4与第一、第二外部电极10、11电连接。第一、第二外部电极10、11与第一实施方式的情况同样地被设置。
第二实施方式的ESD保护装置21中，若静电施加在第一放电电极3和第二放电电极4之间，则利用沿面放电和气体放电这两种放电进行放电。该情况下，由于在第一、第二放电电极3、4的表面附近设置有放电辅助电极5以及高介电常数层7、7A，因此也与第一实施方式的情况同样地，能有效降低放电开始电压。另外，通过设置背后电极12、12A，也能降低放电开始电压。
进一步地，本实施方式中，在背后电极12、12A与第一外部电极10或第二外部电极11电连接的情况下，也能进一步降低放电开始电压，并且也能抑制热劣化。
从第二实施方式的ESD保护装置21可知，本发明中，第一、第二放电电极3、4可以位于基板22内。另外，不仅可以利用沿面放电，也可通过设置空洞22b利用气体放电。但是，本实施方式中，不一定必须设置空洞22b或放电辅助电极5。该情况下，例如，也可在第一、第二放电电极3、4之间的区域设置分散了具有非直线性电压特性的材料、金属或半导体等的多孔层。
另外，本发明中，第一、第二放电电极3、4、放电辅助电极5、以及背后电极12的位置关系不限定于图2以及图4所示的位置关系。即，如图5所示，也可使第一放电电极3和第二放电电极4不是前端相互隔着间隔相对设置，而是前端附近的侧边相互隔着间隔相对设置。该情况下，在设置间隙的区域设置背后电极12、放电辅助电极5以及高介电常数层7即可。进一步地，如图6所示，也可设置背后电极12以包含间隙的整个区域。
另外，图2中，第一放电电极3的前端和第二放电电极4的前端隔着间隙相对。背后电极12在该间隙的一部分中，被设置为俯视时与第一、第二放电电极3、4重叠。像这样，也可使背后电极12的宽度方向尺寸小于放电电极3、4的宽度方向尺寸。这里的宽度方向尺寸是指与第一、第二放电电极3、4相对的方向垂直的方向上的尺寸。
放电辅助电极5只要被设置为与上述第一、第二放电电极3、4相互连接即可，其平面形状不作特别限定。
另外，高介电常数层7只要被设置为与上述第一、第二放电电极3、4相互直接或间接连接即可，其平面形状也不作特别限定。
图7是本发明的第三实施方式涉及的ESD保护装置31的正面剖视图。另外，图8是表示第三实施方式的ESD保护装置31中第一、第二放电电极3、4、放电辅助电极5、高介电常数层7以及背后电极12的位置关系的示意平面图。如图7以及图8所示，在第三实施方式中，背后电极12在基板22的侧面被引出，与第二外部电极11电连接。其它点与第一实施方式的ESD保护装置1相同。
如本实施方式所示，背后电极12与外部电极11电连接的情况下，能使放电开始电压进一步降低。
另外，第三实施方式的ESD保护装置31由于其它构造与ESD保护装置1相同，因此与ESD保护装置1同样地，能降低放电开始电压，且不会引起制造工序的繁杂。
同样地，图9以及图10是表示第四实施方式涉及的ESD保护装置41的正面剖视图以及该ESD保护装置41中的第一、第二放电电极3、4、放电辅助电极5、高介电常数层7以及背后电极12的位置关系的示意平面图。
第四实施方式的ESD保护装置41中，背后电极12、12A与外部电极11电连接。其它方面，第四实施方式与第二实施方式相同。
第四实施方式中，由于背后电极12、12A与外部电极11电连接，因此能使放电开始电压进一步降低。另外，也能抑制热劣化。
第四实施方式的ESD保护装置41由于其它构造与ESD保护装置21相同，因此与ESD保护装置21同样地，能降低放电开始电压。
另外，第一以及第二实施方式的ESD保护装置1、21中，设置有背后电极12或背后电极12、12A，但也可如图11以及图12所示的第五以及第六实施方式所示，省略背后电极。
进一步地，也可如图13以及图14所示的第七以及第八实施方式所示，省略第一以及第二实施方式中设置的放电辅助电极5。
下面，对本发明的具体实施例进行说明。
(实施例1、2以及比较例1)
基于以下的要点，制作作为第二实施方式的实施例的实施例1、2以及用于比较的比较例1的ESD保护装置。
准备由以Ba、Al以及Si为主体的成分构成的、作为BAS材料已知的陶瓷成分的陶瓷粉末(相对介电常数：5～9)。在该陶瓷粉末中，添加混合甲苯以及酒精，再添加粘合剂树脂和增塑剂，得到陶瓷浆料。利用刮片法使该陶瓷浆料成形，得到厚度50μm的陶瓷生片的母片。另外，准备下文的表1所示的高介电常数粉末和下文的表2所示的氧化物粉末。
[表1]
表1
高介电常数粉末 成分 相对介电常数(tr) D50(μm) SSA(m2/g)
DM-1 BaTiO3 2000 0.5 1.7
[表2]
表2
氧化物粉末 成分 D10(μm) D50(μm) D90(μm) SSA(m2/g)
0-1 Al2O3 0.15 0.35 0.80 6.77
另外，表1以及表2中的平均粒径D10、D50以及D90是利用激光衍射流量分布法求得的平均粒径。
另外，表1以及表2中的比表面积(SSA)是利用采用了氮气的BET一点法求得的值。
上述高介电常数粉末是通过粉碎相对介电常数为2000的钛酸钡的单板得到的。
将上述表1记载的高介电常数粉末、表2记载的氧化物粉末以及有机载体溶液混合，得到下文的表3所示成分的高介电常数层糊料P-1。为了比较，制作不含氧化物粉末的高介电常数层糊料P-2。
[表3]
表3
(放电辅助电极糊料)
准备平均粒径为2.5μm，Al含有量为7重量％的CuAl合金粉末，平均粒径为0.5μm的BaO-Si2-Al2O3系玻璃陶瓷粉末，和在松油醇中溶解10重量％乙基纤维素树脂而得到的有机载体溶液，使Cu合金粉末为整体的11.2体积％，上述BaO-Si2-Al2O3系玻璃陶瓷粉末为整体的2.8体积％，剩余占满了上述有机载体溶液这样进行配比，得到放电辅助电极糊料。
(空洞形成用糊料)
将38重量％平均粒径1μm的交联丙烯酸树脂颗粒、以及在松油醇中溶解了10重量％乙基纤维素而得到的有机载体溶液以62重量％进行调合，得到空洞形成糊料。
(外部电极糊料)
将80重量％平均粒径1μm的Cu粉末；玻璃转化点620℃、软化点720℃、5重量％平均粒径为1μm的硼硅酸盐系玻璃料；和将乙基纤维素溶解在松油醇而得到的15重量％有机载体混合，得到外部端子电极用糊料。
(放电电极糊料)
将40重量％平均粒径1μm的Cu粉末；40重量％平均粒径3μm的Cu粉末；以及溶解了乙基纤维素和松油醇而制作的20重量％有机载体进行调合，利用三辊混合，制作放电电极用糊料。
(陶瓷多层基板的制造)
在所述母片的陶瓷生片上，涂布上述高介电常数层糊料，接着重复涂布上述辅助电极糊料，接着在形成第一、第二放电电极的位置上重复涂布放电电极糊料。间隙的相对距离为20μm。进一步地，涂布上述空洞形成糊料，在空洞上部重复涂布高介电常数层，进行干燥。
在涂布了上述空洞形成糊料的母片的陶瓷生片的上下，将多枚母片的陶瓷生片层叠并压接。像这样，得到厚度为0.3mm的母片的层叠体。
将该母片的层叠体在厚度方向切断，得到1.0mm×0.5mm的平面形状的贴片，构成各个ESD保护装置的基板。
另外，放电辅助电极糊料中的CuAl合金粉末在烧成时中央为Cu，在外表面形成Al氧化的Al2O3的绝缘层。由此，放电辅助电极中，使覆盖了不具有导电性的材料的金属粒子被分散。
烧成后，在放电电极表面附近形成高介电常数层即钛酸钡层。
如上文所述制作贴片得到基板。在该基板的两个端面涂布外部电极糊料，煅烧，形成外部电极。进一步在外部电极表面利用电解镀覆形成镀Ni以及镀Sn层。如上文所述得到ESD保护装置。
得到了如上文所述得到的实施例1的ESD保护装置，以及除了采用高介电常数层糊料P-2之外与上述实施例1相同得到的实施例2的ESD保护装置。另外，得到了如上文所述得到的实施例1的ESD保护装置，以及除了未使用高介电常数层糊料之外与上述实施例1相同得到的比较例1的ESD保护装置。
对于上述那样得到的各ESD保护装置，以IEC规格、IEC61000-4-2为基准，利用接触放电，从低电压侧开始施加ESD。求得各施加电压下ESD保护装置的工作率。即，100个样品中，求出开始放电的样品的个数，将该比例作为工作率。结果如下表4所示。另外，工作率的评价符号如下文所述。
◎…超过90％～100％
○…超过50％～90％
△…超过10％～50％
×…0％～10％
结果如下述表4所示。
[表4]
表4
由表4可知，与比较例1相比，根据实施例1，可知工作率提高。即可知放电开始电压有效降低。进一步地，根据不含有氧化物粉末的实施例2，可知进一步有效降低放电开始电压。
另外，对静电电容，以Vbias＝0V、1MHz的条件，由安捷伦公司研制的LCR测试仪进行测定。结果如下述表5所示。
[表5]
表5
静电电容(pF)
比较例1 0.05
实施例1 0.06
实施例2 0.07
由表5可知，与比较例1相比，根据实施例1以及2，可知静电电容提高。由此认为，通过利用静电电容增加的充电效应，使放电开始电压进一步降低。另外，在一般的高频电路用的ESD保护装置中，通常，使用静电电容为0.5pF以上的部件，因此实施例1以及2的ESD保护装置足够作为高频电路用而使用。
(实施例3以及4)
准备和实施例2中采用的放电电极糊料相同成分的电极糊料作为背后电极糊料。
在一块母片的陶瓷生片中，将上述背后电极糊料进行丝网印刷使其不与外部电极连接。除了插入印刷有该背后电极糊料的母片的陶瓷生片之外，与实施例1相同地得到实施例3的ESD保护装置。
另外，除了印刷上述背后电极糊料时，印刷背后电极糊料以使其最终与一个外部电极电连接之外，与上述实施例1相同地制作了实施例4的ESD保护装置。
实施例3以及4中，背后电极被设置在母片的层叠体阶段中比第一、第二放电电极3、4形成的位置低10um的下方的位置。
对于上述那样得到的实施例3以及4的ESD保护装置，与实施例2同样地评价工作率。
结果如下述表6所示。
[表6]
表6
由表6可知，根据实施例3以及4，与实施例2相比可知能使得放电开始电压进一步降低。即，利用背后电极的形成，可知放电开始电压得以进一步降低。
另外，与实施例2同样地，测定静电电容。结果如下述表7所示。
[表7]
表7
静电电容(pF)
实施例3 0.08
实施例4 0.15
对于静电电容，根据实施例3以及5，与实施例2相比也进一步增加。由此认为，充电效应进一步提高，能使放电开始电压进一步降低。另外，实施例3、4中，由于静电电容小于0.5pF，可以确定能在高频电路中使用。
标号说明
1 ESD保护装置
2 基板
2a 上表面
3、4 第一、第二放电电极
5 放电辅助电极
6 覆盖了不具有导电性的材料的导电性粒子
7、7A 高介电常数层
8、9 树脂层
10、11 第一、第二外部电极
12、12A 背后电极
21、31、41 ESD保护装置
22 基板
22b 空洞

Claims (13)

1.一种ESD保护装置，其特征在于，包括：
基板；
第一、第二放电电极，该第一、第二放电电极设置在所述基板上，隔着间隙相对；以及
高介电常数层，该高介电常数层被设置为直接或间接连接所述第一放电电极和所述第二放电电极，并且相对介电常数在30以上，
还包括背后电极，该背后电极被设置为隔着所述基板的一部分与所述第一、第二放电电极间的间隙重合，
还包括第一、第二外部电极，该第一、第二外部电极设置在所述基板上，分别与所述第一、第二放电电极电连接，
所述背后电极与所述第一、第二外部电极中的一个电连接。
2.如权利要求1所述的ESD保护装置，其特征在于，
还包括放电辅助电极，该放电辅助电极被设置为连接所述第一放电电极和所述第二放电电极，促进所述第一、第二放电电极间的放电。
3.如权利要求2所述的ESD保护装置，其特征在于，
所述放电辅助电极包含覆盖了不具有导电性的材料的导电性粒子。
4.如权利要求1～3中任一项所述的ESD保护装置，其特征在于，
所述高介电常数层被构成层叠在所述放电辅助电极。
5.如权利要求1～3中任一项所述的ESD保护装置，其特征在于，
所述高介电常数层被设置在所述间隙部分的上方或下方中至少一方。
6.如权利要求1～3中任一项所述的ESD保护装置，其特征在于，
在所述间隙设置有相对介电常数低于所述基板的部分。
7.如权利要求6所述的ESD保护装置，其特征在于，
相对介电常数低于所述基板的部分为空洞。
8.如权利要求6所述的ESD保护装置，其特征在于，
相对介电常数低于所述基板的部分由相对介电常数低于基板的材料形成。
9.如权利要求8所述的ESD保护装置，其特征在于，
相对介电常数低于所述基板的材料为树脂。
10.如权利要求1～3、7～9中任一项所述的ESD保护装置，其特征在于，
所述背后电极为悬浮电极。
11.如权利要求1～3、7～9中任一项所述的ESD保护装置，其特征在于，
所述背后电极包含：金属，以及与所述基板相比高介电常数的材料。
12.如权利要求1～3、7～9中任一项所述的ESD保护装置，其特征在于，
所述第一、第二放电电极被设置在所述基板的外表面。
13.如权利要求1～3、7～9中任一项所述的ESD保护装置，其特征在于，
所述第一、第二放电电极的前端设置在所述基板内，所述间隙位于基板内。
CN201480029093.9A 2013-05-23 2014-04-01 Esd保护装置 Active CN105229877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-109128 2013-05-23
JP2013109128 2013-05-23
PCT/JP2014/059616 WO2014188792A1 (ja) 2013-05-23 2014-04-01 Ｅｓｄ保護装置

Publications (2)

Publication Number Publication Date
CN105229877A CN105229877A (zh) 2016-01-06
CN105229877B true CN105229877B (zh) 2017-08-25

Family

ID=51933358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480029093.9A Active CN105229877B (zh) 2013-05-23 2014-04-01 Esd保护装置

Country Status (4)

Country Link
US (1) US10193332B2 (zh)
JP (1) JP6107945B2 (zh)
CN (1) CN105229877B (zh)
WO (1) WO2014188792A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6209966B2 (ja) * 2013-12-26 2017-10-11 Tdk株式会社 静電気保護部品
US11178800B2 (en) * 2018-11-19 2021-11-16 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability
TWI781418B (zh) * 2019-07-19 2022-10-21 美商凱門特電子股份有限公司 具有低電容及改良耐用性的陶瓷過電壓保護裝置及其製造方法
TWI790003B (zh) * 2021-11-18 2023-01-11 佳邦科技股份有限公司 過電壓保護元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3265848B2 (ja) * 1994-09-09 2002-03-18 三菱マテリアル株式会社 マイクロギャップ式サージアブソーバ
JPH11204232A (ja) * 1998-01-13 1999-07-30 Mitsubishi Materials Corp 放電素子
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP4221885B2 (ja) * 2000-07-31 2009-02-12 三菱マテリアル株式会社 チップ型サージアブソーバ
EP2242154B1 (en) 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device
JP2010015773A (ja) 2008-07-02 2010-01-21 Murata Mfg Co Ltd サージアブソーバ及びその製造方法
JP2010146779A (ja) * 2008-12-17 2010-07-01 Panasonic Corp 過電圧保護部品
JP2010153719A (ja) * 2008-12-26 2010-07-08 Panasonic Corp 過電圧保護部品およびその製造方法
EP2453536B1 (en) * 2009-09-30 2019-02-06 Murata Manufacturing Co., Ltd. Esd protection device and manufacturing method thereof
CN103155312B (zh) 2010-09-29 2015-04-01 株式会社村田制作所 Esd保护器件及其制造方法
US8885324B2 (en) * 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US8658245B2 (en) * 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board

Also Published As

Publication number Publication date
CN105229877A (zh) 2016-01-06
JPWO2014188792A1 (ja) 2017-02-23
US20160056627A1 (en) 2016-02-25
US10193332B2 (en) 2019-01-29
WO2014188792A1 (ja) 2014-11-27
JP6107945B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
CN105761934B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
CN104715923B (zh) 多层陶瓷电容器及其制造方法和安装板
KR101761937B1 (ko) 전자 부품 및 그 제조 방법
US9390860B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and board having the same mounted thereon
CN107134364B (zh) 多层陶瓷电容器及用于安装该多层陶瓷电容器的板
CN104112586A (zh) 多层陶瓷电子元件及用于安装多层陶瓷电子元件的安装板
US9520234B2 (en) Multilayer ceramic capacitor, manufacturing method thereof and board for mounting the same thereon
JP2017191948A (ja) 積層セラミック電子部品
JP2010146779A (ja) 過電圧保護部品
CN105229877B (zh) Esd保护装置
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
US9524825B2 (en) Multilayer ceramic capacitor and board for mounting thereof
CN104112596B (zh) 多层陶瓷电子组件和用于安装该多层陶瓷电子组件的板
CN102969155A (zh) 多层陶瓷电子元件
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP2006245367A (ja) バリスタおよびその製造方法
JP2000216046A (ja) 積層セラミック電子部品
JP6075447B2 (ja) Ｅｓｄ保護装置
CN104541418A (zh) Esd保护装置
CN205141366U (zh) Esd保护装置
JP5757372B2 (ja) Ｅｓｄ保護デバイス
JP6365205B2 (ja) 静電気対策素子
US10057970B2 (en) ESD protection device
WO2013137032A1 (ja) 静電気対策素子
KR101862412B1 (ko) 적층 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant