JP6107945B2 - Esd保護装置 - Google Patents
Esd保護装置 Download PDFInfo
- Publication number
- JP6107945B2 JP6107945B2 JP2015518141A JP2015518141A JP6107945B2 JP 6107945 B2 JP6107945 B2 JP 6107945B2 JP 2015518141 A JP2015518141 A JP 2015518141A JP 2015518141 A JP2015518141 A JP 2015518141A JP 6107945 B2 JP6107945 B2 JP 6107945B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- substrate
- electrode
- esd protection
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
- H01T1/22—Means for starting arc or facilitating ignition of spark gap by the shape or the composition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Elimination Of Static Electricity (AREA)
- Thermistors And Varistors (AREA)
Description
本発明は、静電気から電子回路を保護するためのESD保護装置に関し、特に、放電電極がギャップを隔てて対向しているESD保護装置に関する。
下記の特許文献1には、セラミック多層基板内に第1,第2の放電電極が設けられているESD保護装置が開示されている。第1,第2の放電電極に接続されるように、補助電極が設けられている。補助電極は、導電性を有しない無機材料によりコーティングされた導電性材料を分散させることにより形成されている。
また、下記の特許文献2には、絶縁性基板上に、放電間隙を介して互いに対向配置された放電電極を備えるチップ型サージアブソーバが開示されている。放電電極と絶縁性基板の間には、絶縁性基板の比誘電率より大きな比誘電率を持つ誘電体層が設けられている。なお、絶縁性基板そのものを上記誘電体層によって形成した場合には、静電容量が増大し、高周波回路に使用することが難しい旨、記載されている。
特許文献1に記載のESD保護装置では、補助電極により放電開始電圧の低電圧化が図られているが、なお十分ではなかった。
他方、特許文献2に記載のチップ型サージアブソーバでは、上記誘電体層を設けることにより低電圧化が図られている。特許文献2の発明では、静電容量の増大を防ぐ目的で、誘電体層は放電間隙には設けられていない。すなわち、誘電体層は、絶縁性基板上の放電電極の直下にのみ設けられている。従って、気中放電や沿面放電の内、沿面放電が十分に利用され難かった。よって、放電開始電圧を十分に低電圧化させることが困難であった。
本発明の目的は、放電開始電圧を効果的に低めることができる、ESD保護装置を提供することにある。
本発明に係るESD保護装置は、基板と、上記基板に設けられており、ギャップを隔てて対向している第1,第2の放電電極と、上記基板より比誘電率が高い高誘電率層とを備える。上記高誘電率層は、上記第1の放電電極と、上記第2の放電電極とを直接的又は間接的に接続するように設けられている。
本発明に係るESD保護装置は、好ましくは、上記第1の放電電極と、上記第2の放電電極とを接続するように設けられており、第1,第2の放電電極間の放電を促す放電補助電極をさらに備える。
本発明のESD保護装置のある特定の局面では、上記放電補助電極が、導電性を有しない材料で被覆された導電性粒子を含む。
本発明のESD保護装置の他の特定の局面では、上記高誘電率層が、上記放電補助電極に積層するように構成されている。
本発明に係るESD保護装置では、好ましくは、上記高誘電率層が、上記ギャップ部分の上方又は下方の少なくとも一方に設けられている。
本発明に係るESD保護装置では、好ましくは、上記ギャップに、上記基板よりも比誘電率が低い部分が位置している。上記基板よりも比誘電率が低い部分は空洞であってもよい。また、上記基板よりも比誘電率が低い部分は、基板よりも比誘電率の低い材料により形成されてもよい。好ましくは、基板よりも比誘電率が低い上記材料として、樹脂が用いられる。
本発明に係るESD保護装置は、好ましくは、上記第1,第2の放電電極間のギャップと上記基板の一部を介して重なり合うように設けられた背後電極をさらに備える。
好ましくは、上記基板に設けられており、第1,第2の放電電極にそれぞれ電気的に接続されている第1,第2の外部電極を備え、上記背後電極が、第1,第2の外部電極のうちの一方に電気的に接続されている。もっとも、背後電極は、浮き電極であってもよい。
本発明に係るESD保護装置では、好ましくは、上記背後電極が、金属と、上記基板よりも高誘電率の材料とを含む。
本発明に係るESD保護装置では、上記第1,第2の放電電極が、上記基板の外表面に配置されていてもよい。
また、本発明に係るESD保護装置では、上記第1,第2の放電電極の先端が上記基板内に配置されており、上記ギャップが基板内に位置していてもよい。
本発明に係るESD保護装置によれば、基板より比誘電率の高い高誘電率層が第1,第2の放電電極に直接的又は間接的に接続されているため、放電開始電圧を低めることが可能となる。従って、電子回路等において、静電気からの保護をより効果的に果たすことが可能となる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)及び(b)は、本発明の第1の実施形態に係るESD保護装置の正面断面図及びその要部を示す部分切欠正面断面図である。
ESD保護装置1は、基板2を有する。基板2は、適宜の絶縁性材料からなる。本実施形態では、基板2は、セラミック多層基板からなり、Ba、Al、Siを主たる成分として含むBAS材が用いられている。もっとも、ガラスセラミックスなどの低温焼結セラミックス(LTCC)が用いられてもよい。また、窒化アルミニウムやアルミナなどの高温で焼結されるセラミックス(HTCC)を用いてもよい。さらには、フェライトなどの磁性体セラミックスが用いられてもよい。基板2の比誘電率は、例えば基板に上記BAS材を用いた場合、6程度である。
また、基板2は、セラミックス以外の樹脂等の絶縁性材料で形成されていてもよい。基板2の上面2a上に、第1の放電電極3と第2の放電電極4とが形成されている。また、第1,第2の放電電極3,4の先端同士を接続するように、第1,第2の放電電極3,4の下面には、放電補助電極5が設けられている。
放電補助電極5は、基板2の上面2aにおいて、第1の放電電極3と第2の放電電極4とを接続するように設けられている。図2に示すように、平面視した場合、放電補助電極5は、第1,第2の放電電極3,4の先端同士が対向しているギャップ領域を含む領域に設けられている。
放電補助電極5は、基板2の上面2aにおいて、導電性を有しない材料で被覆されている導電性粒子6を分散させることにより形成されている。より具体的には、このような導電性粒子を含むペーストを塗布し、焼き付けることにより、形成される。この場合、ペーストに含有されている、導電性を有しない被覆された導電性粒子6が基板2の上面2aから基板2の表面層に拡散される。その結果、上記放電補助電極が形成される。
放電補助電極5は、第1の放電電極3の先端と第2の放電電極4の先端との間の放電を促すように作用する。
上記導電性を有しない材料で被覆された導電性粒子を構成する材料については特に限定されない。導電性を有しない材料としては、アルミナなどの絶縁性セラミックス、ガラスなどが挙げられる。また、導電性粒子を構成する材料についても特に限定されず、金属などを適宜用いることができる。このような金属としては、好ましくは、銅または銅を主成分とした銅系合金が用いられる。もっとも、銀、アルミニウム、モリブデン、タングステンなどの他の金属もしくは他の金属を主体とする合金を用いてもよい。
さらに、放電補助電極5には、導電性を有しない材料で被覆された導電性粒子の他、半導体セラミック粒子が添加されていてもよい。このような半導体セラミック粒子としては、SiC、TiCなどからなる粒子を用いることができる。
本実施形態においては、放電補助電極5の下方に高誘電率層7が設けられている。高誘電率層7とは、基板2より比誘電率が高い材料で形成された層である。上記比誘電率が高い材料は、好ましくは、基板2を構成している材料の2倍以上の比誘電率を有し、かつ10000以下の比誘電率であることが好ましい。この範囲内であれば、基板2と高誘電率層7との間の比誘電率差が十分に大きい。従って、後述の電界集中作用及び充電作用を効果的に発現させることができる。そのため、放電開始電圧をより一層効果的に低めることができる。
高誘電率層7を形成する材料としては、基板2より比誘電率が高い材料であれば特に限定されない。高誘電率層7を形成する材料としては、基板2より比誘電率が高いセラミック材料が好適に用いられる。このような、セラミック材料としては、チタン酸バリウム、ジルコン酸カルシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸マグネシウムなどが挙げられる。チタン酸バリウム、ジルコン酸カルシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸マグネシウムなどの比誘電率は30以上、10000以下程度である。
高誘電率層7は、上記第1の放電電極3の先端と、上記第2の放電電極4の先端とを直接的又は間接的に接続するように設けられている。本実施形態においては、高誘電率層7が、上記放電補助電極5に積層されている。従って、高誘電率層7は、上記第1の放電電極の先端と、上記第2の放電電極の先端とを間接的に接続するように設けられている。もっとも、高誘電率層7は、放電補助電極5を介さずに、第1の放電電極3の先端と、第2の放電電極4の先端とを直接的に接続してもよい。また、本実施形態において、高誘電率層7は、放電補助電極と同じ形状であり、かつ放電補助電極5の直下に設けられている。よって、平面視した場合、高誘電率層7は、図2に示した放電補助電極5と同じ位置に設けられている。
図1(a)及び(b)に示すように、第1,第2の放電電極3,4の先端同士が対向しているギャップ部分には、樹脂層8が形成されている。樹脂層8は、合成樹脂からなり、その比誘電率が、基板2の比誘電率よりも低い。このような樹脂層8を構成する樹脂としては、シリコーン樹脂などを挙げることができる。
また、本実施形態では、上記放電電極3,4を形成した後に、上記樹脂層8が形成されている。従って、樹脂層8は、樹脂層8を構成する樹脂が上記ギャップを埋めるように付与することにより形成される。よって、本実施形態では、樹脂層8の上面が、第1,第2の放電電極3,4の上面と面一とされている。
また、上記第1,第2の放電電極3,4及び樹脂層8を被覆するように、第2の樹脂層9が形成されている。第2の樹脂層9は第1の樹脂層8よりも比誘電率が高い樹脂からなる。このような樹脂としては、エポキシ樹脂などを挙げることができる。ただし、本実施形態において、第1,第2の樹脂層8,9は必ずしも設けられていなくてもよい。例えば、第1の樹脂層8の代わりに空洞が設けられていてもよい。また、第1,第2の樹脂層8、9が同じ材料から形成されていてもよい。
図1(a)に示すように、第1,第2の放電電極3,4に電気的に接続されるように、第1,第2の外部電極10,11が形成されている。第1,第2の外部電極10,11は、基板2の上面において第1,第2の放電電極3,4にそれぞれ電気的に接続されている。第1,第2の外部電極10,11は、基板2の側面を経て下面に至っている。第1,第2の外部電極10,11は、適宜の金属もしくは合金からなる。
基板2内には、背後電極12が形成されている。背後電極12は、図2に示すように、平面視した場合、上記第1,第2の放電電極3,4が対向しているギャップ部分と重なる位置に設けられている。
背後電極12は、第1,第2の放電電極3,4及び高誘電率層7と、基板2の一部の層を介して対向されている。本実施形態では、基板2はセラミック多層基板からなる。従って、背後電極12は、基板2の製造工程において形成することができる。
背後電極12は、適宜の導電性材料により形成することができる。好ましくは、背後電極12は、金属を主体とする。このような金属材料としては、第1,第2の放電電極3,4に用いた金属と同様の金属を用いることができる。
ESD保護装置1は、第1,第2の放電電極3,4の先端同士を接続するように、放電補助電極5及び該放電補助電極5に積層している高誘電率層7を備える。そのため、放電開始電圧を効果的に低めることができる。これは、第1,第2の放電電極3,4の近傍に誘電率が異なる材料が配置されることによる。すなわち、第1,第2の放電電極3,4の表面付近において、樹脂層8、放電補助電極6、高誘電率層7等の誘電率が異なる材料が存在している。その結果、第1,第2の放電電極3,4の表面、特に先端において電界集中が促進されることとなる。従って、電界集中により、放電の基点となる電子の移動が促される。その結果、放電開始電圧が低くなるものと考えられる。
加えて、本実施形態では、上記放電補助電極5の下に、上記高誘電率層7が設けられていることによっても、放電開始電圧が効果的に低められている。これは、高誘電率層7の存在により電界集中が促され、放電補助電極5で生じる沿面放電が促進されることによる。
加えて、対向する第1,第2の放電電極3,4間の静電容量も高められ、それによって放電時の充電作用が促進されると考えられる。従って、この充電作用の促進によっても、放電開始電圧が低くなっているものと考えられる。なお、本発明におけるESD保護装置は、静電容量が過度に増大しないため、高周波回路においても使用できることが、本願発明者らにより確認されている。
さらに、上記背後電極12が設けられているため、電界集中がより一層促進され、それによっても放電開始電圧がより一層低められている。
もっとも、本発明においては、上記放電補助電極5及び背後電極12は必ずしも設けられずともよい。例えば、放電補助電極5の代わりに、電圧非直線性特性を有する材料、金属または半導体等が分散されたポーラスな層が設けられていてもよい。
なお、好ましくは、背後電極12は、第1の外部電極10または第2の外部電極11に電気的に接続されていることが望ましい。それによって、放電電極3または放電電極4と背後電極12との間で静電容量が形成される。該静電容量は、高誘電率層7の存在によりさらに増加する。従って、放電時の充電作用をより一層高めることができ、放電開始電圧をさらに低めることができる。この場合においても、静電容量は過度に増加することなく、高周波回路でも使用できることが、本願発明者らにより確認されている。
加えて、放電により生じた熱を、背後電極12から背後電極12に電気的に接続されている外部電極10または外部電極11に速やかに放散させることができる。従って、ESD保護装置1における熱劣化を抑制することができる。
ESD保護装置1の製造に際しては、周知のセラミック多層基板の製造方法に従って基板2を形成することができる。また、放電補助電極5、高誘電率層7、第1,第2の放電電極3,4の形成も容易に行うことができる。従って、製造工程の煩雑さも招かない。
図3(a)及び(b)は、本発明の第2の実施形態に係るESD保護装置21の正面断面図及びその要部を示す部分切欠拡大正面断面図である。
第2の実施形態のESD保護装置21は、基板22を有する。基板22は、第1の実施形態の基板2と同様の材料で形成され得る。
基板22内に第1,第2の放電電極3,4が配置されている。第1,第2の放電電極3,4の先端同士がギャップを隔てて対向されている。また、第1,第2の放電電極3,4の先端同士を接続するように放電補助電極5が形成されている。第1,第2の放電電極3,4及び放電補助電極5は、形成位置が異なることを除いては第1の実施形態の第1,第2の放電電極3,4及び放電補助電極5と同様に形成されている。従って、第1の実施形態の説明を援用することとする。もっとも本実施形態では、第1,第2の放電電極3,4の先端同士が対向している部分では、空洞22bが設けられている。第1,第2の放電電極3,4の先端は、この空洞22b内に露出している。従って、第1の放電電極3の先端と第2の放電電極4との先端のギャップは空洞22b内に位置することとなる。よって、ギャップには、空洞22bを満たしている気体が存在することとなる。気体の比誘電率は、例えば空気では1.00059である。従って、基板2の比誘電率に比べ、上記ギャップを構成している部分は相対的に低い誘電率部分となる。
本実施形態においても、第1の実施形態同様、放電補助電極5の下方に高誘電率層7が積層されている。もっとも、本実施形態では、空洞22bの上方にも高誘電率層7Aが設けられている。高誘電率層7Aは、高誘電率層7と同じ材料で形成されている。高誘電率層7Aは、基板22の空洞22bに臨む面に設けられている。高誘電率層7Aは、第1,第2の放電電極3,4の先端同士を接続するように構成されている。高誘電率層7と高誘電率層7Aは、少なくとも一方が設けられていればよいが、本実施形態のように、両方が設けられている方が好ましい。
また、基板22内においては、高誘電率層7及び第1,第2の放電電極3,4と基板層を介して対向するように背後電極12が設けられている。背後電極12は、第1の実施形態の背後電極12と同様に構成されている。本実施形態では、空洞22bの上方にも、背後電極12Aが形成されている。背後電極12Aは、背後電極12と同様の材料で形成されている。また、背後電極12Aの平面形状及び平面視した際の位置は、背後電極12と同一とされている。すなわち、背後電極12Aは、図4に示す背後電極12の位置に設けられている。
第1,第2の放電電極3,4は、第1,第2の外部電極10,11に電気的に接続されている。第1,第2の外部電極10,11は第1の実施形態の場合と同様にして設けられている。
第2の実施形態のESD保護装置21では、第1の放電電極3と第2の放電電極4との間に静電気が印加されると、沿面放電と気中放電の双方の放電により放電することとなる。この場合においても、第1,第2の放電電極3,4の表面近傍に、放電補助電極5及び高誘電率層7,7Aが設けられているため、第1の実施形態の場合と同様に、放電開始電圧を効果的に低めることができる。加えて、背後電極12,12Aが設けられていることによっても、放電開始電圧を低めることができる。
さらに、本実施形態においても、背後電極12,12Aが、第1の外部電極10または第2の外部電極11に電気的に接続されている場合には、放電開始電圧をより一層低めることができるとともに、熱劣化も抑制することができる。
第2の実施形態のESD保護装置21から明らかなように、本発明においては、第1,第2の放電電極3,4は、基板22内に位置していてもよい。また、沿面放電だけなく、空洞22bを設けることにより気中放電をも利用してもよい。ただし、本実施形態においては、必ずしも空洞22bや放電補助電極5を設けなくてもよい。この場合、例えば、第1,第2の放電電極3,4の間の領域には、電圧非直線性特性を有する材料、金属または半導体等が分散されたポーラスな層が設けられていてもよい。
なお、本発明において、第1,第2の放電電極3,4、放電補助電極5及び背後電極12の位置関係については図2及び図4に模式的に示した位置関係に限定されるものではない。すなわち、図5に示すように、第1の放電電極3と第2の放電電極4とを、先端同士ではなく、先端近傍の側辺同士がギャップを隔てて対向するように配置されてもよい。この場合においても、ギャップが設けられている領域に、背後電極12、放電補助電極5及び高誘電率層7を配置すればよい。さらに、図6に示すように、ギャップの全領域を含むように背後電極12を配置してもよい。
また、図2においては、第1の放電電極3の先端と第2の放電電極4の先端とがギャップを介して対向している。背後電極12は、このギャップの一部において、第1,第2の放電電極3,4と平面視した際に重なるように設けられている。このように、背後電極12の幅方向寸法を、放電電極3,4の幅方向寸法よりも小さくしてもよい。ここで幅方向寸法とは、第1,第2の放電電極3,4が対向している方向と直交する方向をいうものとする。
放電補助電極5については、上記第1,第2の放電電極3,4同士を接続するように設けられている限り、その平面形状は特に限定されない。
また、高誘電率層7についても、上記第1,第2の放電電極3,4同士を直接的又は間接的に接続するように設けられている限り、その平面形状は特に限定されない。
図7は、本発明の第3の実施形態に係るESD保護装置31の正面断面図である。また、図8は、第3の実施形態のESD保護装置31における第1,第2の放電電極3,4と、放電補助電極5と、高誘電率層7と、背後電極12との位置関係を示す模式的平面図である。図7及び図8に示すように、第3の実施形態では、背後電極12が基板22の側面に引き出されており、第2の外部電極11に電気的に接続されている。その他の点は、第1の実施形態のESD保護装置1と同様である。
本実施形態のように、背後電極12が外部電極11に電気的に接続されている場合には、放電開始電圧をより一層低めることができる。
なお、第3の実施形態のESD保護装置31は、その他の構造はESD保護装置1と同様であるため、ESD保護装置1と同様に、放電開始電圧を低めることができ、かつ製造工程の煩雑さも招き難い。
同様に、図9及び図10は、第4の実施形態に係るESD保護装置41の正面断面図及び該ESD保護装置41における第1,第2の放電電極3,4と、放電補助電極5と、高誘電率層7と、背後電極12との位置関係を示す模式的平面図である。
第4の実施形態のESD保護装置41は、背後電極12,12Aが外部電極11に電気的に接続されていることにある。その他の点は、第4の実施形態は第2の実施形態と同様である。
第4の実施形態においても、背後電極12,12Aが、外部電極11に電気的に接続されているため、放電開始電圧をより一層低めることができる。また、熱劣化も抑制することができる。
第4の実施形態のESD保護装置41は、その他の構造はESD保護装置21と同様であるため、ESD保護装置21と同様に、放電開始電圧を低めることができる。
なお、第1及び第2の実施形態のESD保護装置1,21では、背後電極12や背後電極12,12Aが設けられていたが、図11及び図12に示す第5及び第6の実施形態のように、背後電極を省略してもよい。
さらに、図13及び図14に示す第7及び第8の実施形態のように、第1及び第2の実施形態で設けられていた放電補助電極5を省略してもよい。
以下、本発明の具体的な実施例につき説明する。
(実施例1、2及び比較例1)
以下の要領で、第2の実施形態の実施例としての実施例1、2と、比較のための比較例1のESD保護装置を作製した。
以下の要領で、第2の実施形態の実施例としての実施例1、2と、比較のための比較例1のESD保護装置を作製した。
Ba、Al及びSiを主体とする組成から成り、BAS材として知られているセラミック組成のセラミック粉末を用意した(比誘電率:5〜9)。このセラミック粉末に、トルエン及びエキネンを加え混合し、さらにバインダー樹脂と可塑剤とを加え、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法により成形し、厚み50μmのマザーのセラミックグリーンシートを得た。また、下記の表1に示す高誘電率粉末と、下記の表2に示す酸化物粉末とを用意した。
なお、表1及び表2における平均粒径D10、D50及びD90は、レーザー回折式流動分布法により求めた平均粒径である。
また、表1及び表2における比表面積(SSA)は、窒素ガスを用いたBET1点法により求めた値である。
上記高誘電率粉末は、比誘電率が2000であるチタン酸バリウムの単板を粉砕することにより得たものである。
上記表1に記載の高誘電率粉末と、表2に記載の酸化物粉末と、有機ビヒクル溶液とを混合し、下記の表3に示す組成の高誘電率層ペーストP−1を得た。比較のために、酸化物粉末を含まない高誘電率層ペーストP−2を作製した。
(放電補助電極ペースト)
平均粒径が2.5μmであり、Al含有量が7重量%のCuAl合金粉末と、平均粒径が0.5μmのBaO−Si2−Al2O3系ガラスセラミックス粉末と、ターピネオール中にエトセル樹脂を10重量%溶解した有機ビヒクル溶液を準備し、Cu合金粉末が全体の11.2体積%、上記BaO−Si2−Al2O3系ガラスセラミックス粉末が全体の2.8体積%、残りが上記有機ビヒクル溶液を占めるようにこれらを配合し、放電補助電極ペーストを得た。
平均粒径が2.5μmであり、Al含有量が7重量%のCuAl合金粉末と、平均粒径が0.5μmのBaO−Si2−Al2O3系ガラスセラミックス粉末と、ターピネオール中にエトセル樹脂を10重量%溶解した有機ビヒクル溶液を準備し、Cu合金粉末が全体の11.2体積%、上記BaO−Si2−Al2O3系ガラスセラミックス粉末が全体の2.8体積%、残りが上記有機ビヒクル溶液を占めるようにこれらを配合し、放電補助電極ペーストを得た。
(空洞形成用ペースト)
平均粒径1μmの架橋アクリル樹脂ビーズ38重量%と、ターピネオール中にエトセル樹脂を10重量%溶解してなる有機ビヒクル溶液62重量%とを調合し、空洞形成ペーストを得た。
平均粒径1μmの架橋アクリル樹脂ビーズ38重量%と、ターピネオール中にエトセル樹脂を10重量%溶解してなる有機ビヒクル溶液62重量%とを調合し、空洞形成ペーストを得た。
(外部電極ペースト)
平均粒径が1μmのCu粉末80重量%と、ガラス転移点が620℃で、軟化点が720℃であり、平均粒径が1μmのホウケイ酸アルカリ系ガラスフリット5重量%と、エチルセルロースをターピネオールに溶解してなる有機ビヒクル15重量%とを混合し、外部端子電極用ペーストを得た。
平均粒径が1μmのCu粉末80重量%と、ガラス転移点が620℃で、軟化点が720℃であり、平均粒径が1μmのホウケイ酸アルカリ系ガラスフリット5重量%と、エチルセルロースをターピネオールに溶解してなる有機ビヒクル15重量%とを混合し、外部端子電極用ペーストを得た。
(放電電極ペースト)
平均粒径1μmのCu粉末を40重量%と、平均粒径3μmのCu粉末を40重量%と、エチルセルロースとターピネオールに溶解して作製した有機ビヒクルを20重量%とを調合し、3本ロールにより混合することにより、放電電極用ペーストを作製した。
平均粒径1μmのCu粉末を40重量%と、平均粒径3μmのCu粉末を40重量%と、エチルセルロースとターピネオールに溶解して作製した有機ビヒクルを20重量%とを調合し、3本ロールにより混合することにより、放電電極用ペーストを作製した。
(セラミック多層基板の製造)
上述したマザーのセラミックグリーンシート上に、上記高誘電率層ペーストを塗布し、次に上記補助電極ペーストを重ね塗りし、続いて第1,第2の放電電極を形成する位置に放電電極ペーストを重ね塗りした。ギャップの対向距離は20μmとした。さらに、上記空洞形成ペーストを塗布し、空洞上部には高誘電率層を重ね塗りし、乾燥した。
上述したマザーのセラミックグリーンシート上に、上記高誘電率層ペーストを塗布し、次に上記補助電極ペーストを重ね塗りし、続いて第1,第2の放電電極を形成する位置に放電電極ペーストを重ね塗りした。ギャップの対向距離は20μmとした。さらに、上記空洞形成ペーストを塗布し、空洞上部には高誘電率層を重ね塗りし、乾燥した。
上記空洞形成ペーストを塗布したマザーのセラミックグリーンシートの上下に、複数枚のマザーのセラミックグリーンシートを積層し圧着した。このようにして厚み0.3mmのマザーの積層体を得た。
このマザーの積層体を、個々のESD保護装置の基板を構成するように、厚み方向に切断し、1.0mm×0.5mmの平面形状のチップを得た。
なお、放電補助電極ペースト中のCuAl合金粉末は、焼成に際し中央がCuとなり、外表面に、Alが酸化しAl2O3の絶縁層が形成されることになる。従って、放電補助電極においては、導電性を有しない材料で被覆された金属粒子が分散されることになる。
また、焼成後、放電電極表面近傍に高誘電率層であるチタン酸バリウム層が形成されることになる。
上記のようにしてチップを作製して基板を得た。この基板の両端面に外部電極ペーストを塗布し、焼き付け、外部電極を形成した。さらに外部電極表面にNiめっき及びSnめっき層を電解めっきにより形成した。上記のようにしてESD保護装置を得た。
上記のようにして得た実施例1のESD保護装置と、高誘電率層ペーストP−2を用いたことを除いては上記実施例1と同様にして得た実施例2のESD保護装置とを得た。また、上記のようにして得た実施例1のESD保護装置と、高誘電率層ペーストを使用しなかったことを除いては上記実施例1と同様にして得た比較例1のESD保護装置を得た。
上記のようにして得た各ESD保護装置については、IEC規格、IEC61000−4−2に準拠し、接触放電によりESDを低い電圧側から印加していった。各印加電圧におけるESD保護装置の動作率を求めた。すなわち、100個のサンプルにおいて、放電が開始したサンプルの数を求め、その割合を動作率とした。なお、動作率の評価記号は以下の通りである。
◎…90%超〜100%
○…50%超〜90%
△…10%超〜50%
×…0%〜10%
○…50%超〜90%
△…10%超〜50%
×…0%〜10%
結果を下記の表4に示す。
表4から明らかなように、比較例1に比べ、実施例1によれば、動作率が高められていることがわかる。すなわち放電開始電圧が効果的に低められていることがわかる。さらに、酸化物粉末を含まない実施例2によれば、より一層効果的に放電開始電圧が低められていることがわかる。
また、静電容量については、Vbias=0V、1MHzの条件で、アジレント社製LCRメーターにより測定した。結果を下記の表5に示す。
表5から明らかなように、比較例1に比べ実施例1及び2によれば、静電容量が高くなっていることがわかる。このことから、静電容量増加による充電作用により、放電開始電圧がさらに低められたと考えられる。また、一般的に高周波回路用のESD保護装置には、通常、静電容量が0.5pF以上のものが使用されていることから、実施例1及び2のESD保護装置は、高周波回路用としても十分に使用可能である。
(実施例3及び4)
実施例2で用いた放電電極ペーストと同じ組成の電極ペーストを背後電極ペーストとして用意した。
実施例2で用いた放電電極ペーストと同じ組成の電極ペーストを背後電極ペーストとして用意した。
1枚のマザーのセラミックグリーンシートにおいて、上記背後電極ペーストを外部電極と接続しないようにスクリーン印刷した。この背後電極ペーストが印刷されたマザーのセラミックグリーンシートを挿入したことを除いては、実施例1と同様にして実施例3のESD保護装置を得た。
また、上記背後電極ペーストの印刷に際し、最終的に一方の外部電極と電気的に接続されるように背後電極ペーストを印刷したことを除いては、上記実施例1と同様にして実施例4のESD保護装置を作製した。
実施例3及び4においては、背後電極は、マザーの積層体段階で第1,第2の放電電極3,4が形成されている位置よりも10μm下方に背後電極が位置するように設けた。
上記のようにして得た実施例3及び4のESD保護装置について、実施例2と同様にして動作率を評価した。
結果を下記の表6に示す。
表6から明らかなように、実施例3及び4によれば、実施例2に比べて、さらに放電開始電圧を低め得ることがわかる。すなわち、背後電極の形成により、放電開始電圧をより一層低め得ることがわかる。
また、実施例2と同様にして、静電容量を測定した。結果を下記の表7に示す。
静電容量についても実施例3及び4によれば、実施例2に比べてさらに増加している。それによって、充電作用がさらに高められ、放電開始電圧をより一層低めることができたと考えられる。また、実施例3、4においても、静電容量が0.5pFより小さいことから、高周波回路用に使用可能であることが確かめられた。
1…ESD保護装置
2…基板
2a…上面
3,4…第1,第2の放電電極
5…放電補助電極
6…導電性を有しない材料で被覆されている導電性粒子
7,7A…高誘電率層
8,9…樹脂層
10,11…第1,第2の外部電極
12,12A…背後電極
21,31,41…ESD保護装置
22…基板
22b…空洞
2…基板
2a…上面
3,4…第1,第2の放電電極
5…放電補助電極
6…導電性を有しない材料で被覆されている導電性粒子
7,7A…高誘電率層
8,9…樹脂層
10,11…第1,第2の外部電極
12,12A…背後電極
21,31,41…ESD保護装置
22…基板
22b…空洞
Claims (14)
- 基板と、
前記基板に設けられており、ギャップを隔てて対向している第1,第2の放電電極と、
前記第1の放電電極と、前記第2の放電電極とを直接的又は間接的に接続するように設けられており、かつ比誘電率が30以上の高誘電率層と、
前記第1,第2の放電電極間のギャップと前記基板の一部を介して重なり合うように設けられた背後電極と、
前記基板に設けられており、前記第1の放電電極と電気的に接続されている第1の外部電極と、
前記基板に設けられており、前記第2の放電電極に電気的に接続されている第2の外部電極と、
を備え、
前記背後電極が、前記第1及び第2の外部電極のうちの一方に電気的に接続されている、ESD保護装置。 - 基板と、
前記基板に設けられており、ギャップを隔てて対向している第1,第2の放電電極と、
前記第1の放電電極と、前記第2の放電電極とを直接的又は間接的に接続するように設けられており、かつ比誘電率が30以上の高誘電率層と、
前記第1,第2の放電電極間のギャップと前記基板の一部を介して重なり合うように設けられた背後電極と、
前記基板に設けられており、前記第1の放電電極と電気的に接続されている第1の外部電極と、
前記基板に設けられており、前記第2の放電電極に電気的に接続されている第2の外部電極と、
を備え、
前記背後電極が、浮き電極である、ESD保護装置。 - 前記第1の放電電極と、前記第2の放電電極とを接続するように設けられており、前記第1,第2の放電電極間の放電を促す放電補助電極をさらに備える、請求項1または2に記載のESD保護装置。
- 前記放電補助電極が、導電性を有しない材料で被覆された導電性粒子を含む、請求項3に記載のESD保護装置。
- 前記高誘電率層が、前記放電補助電極に積層するように構成されている、請求項3または4に記載のESD保護装置。
- 前記高誘電率層が、前記ギャップ部分の上方又は下方の少なくとも一方に設けられている、請求項1〜5のいずれか1項に記載のESD保護装置。
- 前記ギャップに、前記基板よりも比誘電率が低い部分が位置している、請求項1〜6のいずれか1項に記載のESD保護装置。
- 前記基板よりも比誘電率が低い部分が空洞である、請求項7に記載のESD保護装置。
- 前記基板よりも比誘電率が低い部分が、基板よりも比誘電率の低い材料からなる、請求項7に記載のESD保護装置。
- 前記基板よりも比誘電率が低い材料が樹脂である、請求項9に記載のESD保護装置。
- 前記背後電極が、金属と、前記基板よりも高誘電率の材料とを含む、請求項1〜10のいずれか1項に記載のESD保護装置。
- 前記第1,第2の放電電極が、前記基板の外表面に配置されている、請求項1〜11のいずれか1項に記載のESD保護装置。
- 前記第1,第2の放電電極の先端が前記基板内に配置されており、前記ギャップが基板内に位置している、請求項1〜11のいずれか1項に記載のESD保護装置。
- 前記背後電極は、前記第1,第2の放電電極の上方及び下方の両方に設けられる、請求項1〜13のいずれか1項に記載のESD保護装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109128 | 2013-05-23 | ||
JP2013109128 | 2013-05-23 | ||
PCT/JP2014/059616 WO2014188792A1 (ja) | 2013-05-23 | 2014-04-01 | Esd保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014188792A1 JPWO2014188792A1 (ja) | 2017-02-23 |
JP6107945B2 true JP6107945B2 (ja) | 2017-04-05 |
Family
ID=51933358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015518141A Active JP6107945B2 (ja) | 2013-05-23 | 2014-04-01 | Esd保護装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10193332B2 (ja) |
JP (1) | JP6107945B2 (ja) |
CN (1) | CN105229877B (ja) |
WO (1) | WO2014188792A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6209966B2 (ja) * | 2013-12-26 | 2017-10-11 | Tdk株式会社 | 静電気保護部品 |
US11178800B2 (en) * | 2018-11-19 | 2021-11-16 | Kemet Electronics Corporation | Ceramic overvoltage protection device having low capacitance and improved durability |
TWI781418B (zh) * | 2019-07-19 | 2022-10-21 | 美商凱門特電子股份有限公司 | 具有低電容及改良耐用性的陶瓷過電壓保護裝置及其製造方法 |
TWI790003B (zh) * | 2021-11-18 | 2023-01-11 | 佳邦科技股份有限公司 | 過電壓保護元件 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3265848B2 (ja) * | 1994-09-09 | 2002-03-18 | 三菱マテリアル株式会社 | マイクロギャップ式サージアブソーバ |
JPH11204232A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Materials Corp | 放電素子 |
JP2001043954A (ja) | 1999-07-30 | 2001-02-16 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP4221885B2 (ja) * | 2000-07-31 | 2009-02-12 | 三菱マテリアル株式会社 | チップ型サージアブソーバ |
JP4434314B2 (ja) * | 2008-02-05 | 2010-03-17 | 株式会社村田製作所 | Esd保護デバイス |
JP2010015773A (ja) | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | サージアブソーバ及びその製造方法 |
JP2010146779A (ja) * | 2008-12-17 | 2010-07-01 | Panasonic Corp | 過電圧保護部品 |
JP2010153719A (ja) * | 2008-12-26 | 2010-07-08 | Panasonic Corp | 過電圧保護部品およびその製造方法 |
JP4984011B2 (ja) | 2009-09-30 | 2012-07-25 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
GB2497252A (en) * | 2010-09-29 | 2013-06-05 | Murata Manufacturing Co | ESD protection device and method of manufacturing thereof |
US8885324B2 (en) * | 2011-07-08 | 2014-11-11 | Kemet Electronics Corporation | Overvoltage protection component |
US8658245B2 (en) * | 2011-08-31 | 2014-02-25 | Lexmark International, Inc. | Spin coat process for manufacturing a Z-directed component for a printed circuit board |
-
2014
- 2014-04-01 WO PCT/JP2014/059616 patent/WO2014188792A1/ja active Application Filing
- 2014-04-01 JP JP2015518141A patent/JP6107945B2/ja active Active
- 2014-04-01 CN CN201480029093.9A patent/CN105229877B/zh active Active
-
2015
- 2015-11-03 US US14/930,833 patent/US10193332B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105229877A (zh) | 2016-01-06 |
WO2014188792A1 (ja) | 2014-11-27 |
US10193332B2 (en) | 2019-01-29 |
CN105229877B (zh) | 2017-08-25 |
JPWO2014188792A1 (ja) | 2017-02-23 |
US20160056627A1 (en) | 2016-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5310863B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5590122B2 (ja) | Esd保護デバイス | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP6107945B2 (ja) | Esd保護装置 | |
WO2014141988A1 (ja) | 静電気対策素子 | |
JP5561370B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP5954447B2 (ja) | Esd保護装置 | |
JP6075447B2 (ja) | Esd保護装置 | |
JP5725262B2 (ja) | Esd保護装置 | |
JP6079880B2 (ja) | Esd保護装置 | |
JPWO2015190404A1 (ja) | 静電気放電保護デバイスおよびその製造方法 | |
WO2014168141A1 (ja) | Esd保護装置 | |
JP5757372B2 (ja) | Esd保護デバイス | |
JP6390816B2 (ja) | Esd保護装置 | |
WO2013137032A1 (ja) | 静電気対策素子 | |
JP6048577B2 (ja) | Esd保護装置及びその製造方法 | |
JPWO2015005100A1 (ja) | Esd保護装置 | |
JP2023028121A (ja) | 過渡電圧保護部品 | |
JP5776512B2 (ja) | 静電気保護部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6107945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |