JPWO2015005100A1 - Esd保護装置 - Google Patents

Esd保護装置 Download PDF

Info

Publication number
JPWO2015005100A1
JPWO2015005100A1 JP2015526240A JP2015526240A JPWO2015005100A1 JP WO2015005100 A1 JPWO2015005100 A1 JP WO2015005100A1 JP 2015526240 A JP2015526240 A JP 2015526240A JP 2015526240 A JP2015526240 A JP 2015526240A JP WO2015005100 A1 JPWO2015005100 A1 JP WO2015005100A1
Authority
JP
Japan
Prior art keywords
conductor
discharge
substrate
esd protection
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015526240A
Other languages
English (en)
Other versions
JP5884950B2 (ja
Inventor
雄海 安中
雄海 安中
足立 淳
淳 足立
孝之 築澤
孝之 築澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015526240A priority Critical patent/JP5884950B2/ja
Application granted granted Critical
Publication of JP5884950B2 publication Critical patent/JP5884950B2/ja
Publication of JPWO2015005100A1 publication Critical patent/JPWO2015005100A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/02Details

Abstract

放電開始電圧を低めることができるESD保護装置を提供する。基板(2)に、放電ギャップ(G)を隔てて第1,第2の放電電極(3,4)が設けられており、放電ギャップ(G)の周囲に導体(9)が配置されており、基板2の第1の主面(2a)と第2の主面(2b)とを結ぶ方向に沿いかつ放電ギャップ(G)を通る断面において、導体(9)の断面形状が非直線形状である、ESD保護装置(1)。

Description

本発明は、静電気(electro−static−discharge)から部品や電子機器を保護するためのESD保護装置に関し、特に、第1,第2の放電電極が放電ギャップを隔てて配置されているESD保護装置に関する。
従来、静電気からの電子機器の保護を図るために、種々のESD保護装置が提案されている。例えば、下記の特許文献1に記載のESD保護装置では、セラミック多層基板内に空洞部が形成されている。第1の放電電極と第2の放電電極が、空洞部内においてギャップを隔てて対向されている。この空洞部内のギャップに補助電極が設けられている。補助電極は、第1,第2の放電電極に連ねられている。また、補助電極は、導電性を有しない材料で被覆されている導電性粒子を有する。
WO2008/146514
ESD保護装置では、放電開始電圧を低めることが求められている。そのため、特許文献1では補助電極が設けられている。さらに放電開始電圧を低めるには、放電ギャップを狭くすればよい。しかしながら、放電ギャップを狭くすると、そのギャップ中に存在する粒子数が少なくなる。そのため、各粒子が絶縁破壊した際に、導通経路が形成されるおそれがあった。
また、ギャップを狭くするには、印刷工程の精度を高めたり、フォトリソグラフィー法などを用いねばならなかった。このような高精度の印刷工程やフォトリソグラフィー法を用いた場合、コストが高くつくおそれがあった。
本発明の目的は、放電開始電圧を低めることができる、ESD保護装置を提供することにある。
本発明に係るESD保護装置は、基板と、第1,第2の放電電極と、第1,第2の外部電極と、導体とを備える。基板は、第1の主面と、第1の主面とは反対側の第2の主面とを有する。上記第1,第2の放電電極は、上記基板に設けられている。第1,第2の放電電極は、放電ギャップを隔てて配置されている。上記第1,第2の外部電極は、上記基板の外表面に設けられている。第1,第2の外部電極は、上記第1,第2の放電電極にそれぞれ電気的に接続されている。上記導体は、上記放電ギャップの周囲に配置されている。
本発明では、上記基板の上記第1の主面と第2の主面とを結ぶ方向に沿いかつ前記放電ギャップを通る断面において、上記導体の断面形状が非直線形状である。
本発明のESD保護装置のある特定の局面では、前記断面において、前記導体の断面形状が、第1の方向に延びる第1の導体部分と、第1の方向とは異なる第2の方向に延びる第2の導体部分とを有する。
本発明に係るESD保護装置の他の特定の局面では、前記導体が、前記放電ギャップと、該放電ギャップに位置している第1,第2の放電電極部分を囲むように設けられている。
本発明に係るESD保護装置のさらに他の特定の局面では、前記断面において、前記導体の断面形状が円環または角環状である。
本発明に係るESD保護装置のさらに別の特定の局面では、前記基板が、低温焼成セラミックスからなる。
本発明に係るESD保護装置のさらに他の特定の局面では、前記放電ギャップが前記基板内に位置しており、第1,第2の放電電極が、前記基板の第1,第2の主面を結ぶいずれかの側面に引き出されている。
本発明に係るESD保護装置のさらに別の特定の局面では、前記第1,第2の放電電極が、前記基板内のある高さ位置の平面に設けられている。
本発明に係るESD保護装置によれば、上記導体が設けられているため、放電開始電圧を効果的に低めることが可能となる。
図1(a)は、本発明の第1の実施形態に係るESD保護装置の正面断面図であり、図1(b)は第1の実施形態に用いられている基板の平面断面図であり、第1,第2の放電電極が形成されている高さ位置の平面断面図であり、図1(c)は図1(a)中のI−I線に沿う断面図である。 図2(a)〜図2(e)は、第1の実施形態のESD保護装置の製造に際して用意されるセラミックグリーンシートと、その上に形成される導体または電極パターンを示す各平面図である。 図3は、第1の実施形態の変形例に係るESD保護装置の正面断面図である。 図4は、本発明の第2の実施形態のESD保護装置の横断面図である。 図5は、本発明のESD保護装置の他の変形例を説明するための横断面図である。 図6は、本発明のESD保護装置における導体の形状のさらに他の変形例を示す模式的断面図である。 図7(a)及び図7(b)は、本発明の第3の実施形態に係るESD保護装置に用いられる基板と導体との関係を示す模式的斜視図及び該基板内に設けられている導体の構造を説明するための略図的横断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)は、本発明の第1の実施形態に係るESD保護装置の正面断面図であり、(c)は(a)中のI−I線に沿う断面図である。図1(b)は、本実施形態で用いられている基板の平面断面図である。
ESD保護装置1は、基板2を有する。基板2は、第1の主面2aと、第1の主面2aとは反対側の第2の主面2bとを有する。本実施形態では、基板2は、矩形板状の形状を有する。もっとも、基板2の形状は矩形板状に限定されるものではない。
基板2は、適宜の絶縁性材料により形成することができる。このような絶縁性材料としては、絶縁性のセラミックス、ガラス、合成樹脂などを挙げることができる。本実施形態では、基板2は、Ba、Al及びSiを主成分として含むBAS材として知られている低温焼成セラミックス(LTCC:Law Temperature Co−fired Ceramics)からなる。この低温焼成セラミックスを用いることにより、放電電極としてCuやAgなどの仕事関数が低い金属を用いることができる。この場合には、より一層放電開始電圧を低めることができる。また、絶縁破壊も生じ難い。
基板2内には、第1の放電電極3と第2の放電電極4とが基板2のある高さ位置の平面に形成されている。すなわち、図1(b)に平面断面図で示すように、基板2のある高さ位置の平面2eにおいて、第1の放電電極3と第2の放電電極4とが放電ギャップGを隔てて対向している。なお、本実施形態では、第1の放電電極3の側辺3aと、第2の放電電極4の側辺4aとが放電ギャップGを介して対向している。このように、側辺3a,4a同士が対向する必要は必ずしもない。第1,第2の放電電極3,4の先端同士が放電ギャップを隔てて対向していてもよい。
第1,第2の放電電極3,4は、Ag、Cuなどの適宜の金属またはこれらの金属を主体とする合金により形成することができる。
また、図1に示すように、基板2内には、空洞部Aが形成されている。空洞部Aの位置を、図1(b)に破線で示す。上記第1,第2の放電電極3,4が放電ギャップGを介して対向している部分は空洞部A内に位置している。空洞部A内に、補助電極5が設けられている。補助電極5は、放電開始電圧を低めるために設けられている。補助電極5は、絶縁性を有しない材料で被覆されている導電性粒子5aと、半導体セラミック粒子5bとを有する。補助電極5は、放電電極3,4に連ねられるように形成されている。
第1の放電電極3は、第1の端面2cに引き出されている。第2の放電電極4は、第2の端面2dに引き出されている。第1,第2の端面2c,2dをそれぞれ覆うように、第1,第2の外部電極7,8が形成されている。第1,第2の外部電極7,8は、適宜の導電材料からなる。例えば、Ag、Cuなどの適宜の金属により形成することができる。また、第1,第2の外部電極7,8は、積層金属膜により形成されてもよい。例えば、Ag膜上に、Ni膜が積層されており、さらにその外側に、はんだ付け性に優れたSn合金膜が積層された積層金属膜などを用いてもよい。
ESD保護装置1では、基板2内に、上記放電ギャップGが設けられている部分を囲むように導体9が設けられている。この導体9は、図1(c)に示すように、基板2の横断面において、角環状すなわち矩形枠状の形状を有している。言い換えれば、導体9は、角筒状の形状を有している。上記放電ギャップG、及び放電ギャップGを介して第1,第2の放電電極3,4が対向している部分が、角筒状の形状内に位置している。上記導体9を設けることにより、後述の実験例から明らかなように、本実施形態によれば、放電開始電圧を効果的に低めることができる。これは、放電ギャップ部への電界集中に起因する。
また、本実施形態では、上記導体9は、第2の端面2dに引き出されており、第2の外部電極8に電気的に接続されている。第2の外部電極8をグラウンド電位に接続することにより、導体9をグラウンド電位に接続することができる。その場合には、放電開始電圧をより一層低めることができる。また、放電ギャップG付近で発生した熱を、速やかに第2の外部電極8から放散させることができる。
上記導体9は、適宜の金属により構成することができる。このような金属としては、第1,第2の放電電極3,4を構成している金属と同一材料であることが望ましい。その場合には、材料の種類を少なくすることができ、かつ製造工程の簡略化を図ることができる。
上記導体9が、例えば図2(a)〜(e)に示すシート11〜15を積層し、得られた積層体を焼成することにより形成することができる。シート11では、シート11を貫く導体パターン9aが設けられている。シート12においても、シート12を貫通するように設けられた導体パターン9b,9cが設けられている。シート13においては、シート13を貫くように、導体パターン9d,9eが設けられている。セラミックグリーンシート上に、第1,第2の放電電極3,4が印刷されている。
また、図2(c)では図示は省略してあるが、補助電極5を構成する材料も、ギャップGに付与する。
図2(d)に示すシート14では、シート14を貫くように導体パターン9f,9gが設けられている。
図2(e)に示すシート15は、図2(a)に示したシート11と同様の構造を有する。すなわち、シート15を貫通するように導体パターン9hが設けられている。
上記シート11〜15を積層し、上下にさらに無地のセラミックグリーンシートを積層する。このようにして積層体を得る。この積層体を焼成することにより、上記角筒状の導体9を得ることができる。
なお、上記積層体を焼成することにより基板2が得られる。そして、この基板2の端面2c,2dに、導電ペーストの焼き付け、めっき等の適宜の方法により上記第1,第2の外部電極7,8を形成すればよい。
上記実施形態では、導体9は、第2の端面2dに引き出されていたが、図3に示す変形例のESD保護装置21のように、導体9を第2の端面2dに引き出さなくともよい。この変形例では、導体9が第2の外部電極8に電気的に接続されておらず、浮き導体とされている。この場合においても、第1の実施形態と同様に、放電開始電圧を低めることができる。
また、図1(c)では、上記導体9は基板2の横断面において角環状の形状を有していたが、図4に示す導体9Aのように、横断面において円環状の形状を有するように導体9Aを配置してもよい。この場合には、導体9Aは基板2内において略円筒状の形状を有することとなる。
すなわち、本発明において、導体は、放電ギャップが設けられている部分の周囲において、上記横断面に現れる断面形状が角環状または円環状のいずれであってもよい。好ましくは、円環状、すなわち導体9Aのように略円筒状であることがより好ましい。その場合には、上記断面において放電ギャップ部分に対し、導体の位置の方向による影響を少なくすることができる。
また、本発明においては、上記導体は、基板2の断面に現れている形状が、角環状や円環状である必要は必ずしもない。図5に示す他の変形例のESD保護装置22では、導体9Cは、その断面形状が矩形の枠の一辺を取り除いた形状とされている。
また、図6に示すさらに他の変形例のように、導体9Dの横断面形状はL字状であってもよい。
すなわち、図5及び図6からも明らかなように、本発明において、導体は、放電ギャップを完全に囲む横断面形状を有する必要はない。すなわち、基板2の第1の主面2aと第2の主面2bとを結ぶ方向に沿い、かつ放電ギャップを通る断面において、上記導体は非直線形状を有しておればよい。従って、導体は、図6に示すように、第1の方向に延びる部分9D1と、第1の方向に延びる部分9D1とは異なる第2の方向に延びる部分9D2とを有していてもよい。
また、図7(a)及び(b)に模式的斜視図及び略図的横断面図で示すように、基板2内において、らせん形状を構成するように配置されている導体9Eを用いてもよい。図7(b)では、このらせん形状の導体9Eの一部分9E1が断面に露出している。破線で示す部分9E2は、該断面よりも紙背方向に延びている部分を模式的に示す。また、一点鎖線で示す部分9E3は、上記断面に露出している部分9E1よりも手前側に配置されている部分を模式的に示す。また、このようならせん状の導体9Eは、図7(b)に示す導電膜9E4と、ビアホール電極9E5とを接続していくことにより形成することができる。
次に、具体的な実験例を説明する。
以下の実験例では、第1の実施形態のESD保護装置1と、図4に示した円筒状の導体9Aを有する第2の実施形態のESD保護装置を作製した。また、比較のために、導体を有しないことを除いては第1の実施形態と同様にして構成された比較例のESD保護装置を作製した。
1)セラミックグリーンシート
BAS材を構成するためのセラミック粉末に有機溶剤と、バインダー樹脂と可塑剤とを加えて混合しセラミックスラリーを得た。このようにして得られたセラミックスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを得た。
2)放電電極ペースト
平均粒径約2μmのCu粉末80重量%と、エチルセルロースからなるバインダー樹脂20重量%とを含む混合物に有機溶剤を添加し混合した。このようにして放電電極ペーストを得た。
3)補助電極ペースト
補助電極を形成するための補助電極ペーストを用意した。すなわち、Alで被覆されているCu粉末と、平均粒径約1μmの炭化ケイ素粉末と、バインダー樹脂と有機溶剤とを混合し、補助電極ペーストを得た。なお、上記Alで被覆されているCu粉末の平均粒径は約2μmである。また、上記補助電極ペーストでは、上記Alで被覆されているCu粉末と、炭化ケイ素粉の合計が80重量%を占め、バインダー樹脂及び溶剤の合計が20重量%を占めている。
4)製造工程
上記のようにして得たセラミックグリーンシートからなるシート13上に、補助電極ペーストを塗布し、上記放電電極ペーストを印刷し、第1,第2の放電電極を形成した。第1,第2の放電電極の幅は100μm、放電ギャップGの寸法は20μmとした。また、上記放電ギャップGを隔てて対向している放電電極の側縁の長さは150μmとした。また、前述した空洞部Aを形成するために、放電ギャップ構成部分上に樹脂ペーストを塗布した。
しかる後、レーザーにより貫通孔を形成し、上記放電電極を形成するのと同じ電極ペーストを貫通孔に充填し、図2(c)に示した導体パターン9d,9eを形成した。同様にして、セラミックグリーンシートに、図2(a),(b)、(d),(e)に示した導体パターン9a,9b,9c,9f,9g,9hをそれぞれ形成し、シート11,12,14,15を用意した。
上記シート11〜15を積層し上下に無地のセラミックグリーンシートを積層し、積層体を得た。
上記積層体は厚み方向に加圧し、厚み0.3mmの積層体を得た。このようにして得た積層体を厚み方向に切断し、1.0mm×0.5mm×厚み0.3mmの個々のESD保護装置1単位の積層体を用意した。
基板2の両端面にCu粉末を主体とする導電ペーストを塗布し、焼き付け、外部電極7,8を形成した。外部電極7,8の表面に、さらにNiめっき層及びSnめっき層を形成した。このようにして、第1の実施形態のESD保護装置1を得た。
また、上記シート11〜15に代えて、図4に断面図で示した略円筒状の導体9Aを形成するように導体パターンが変更された複数枚のシートを用い、その他は上記第1の実施形態と同様にして、図4に示した第2の実施形態のESD保護装置を得た。
さらに、上記比較例として、導体パターン9a〜9hが形成されていないことを除いては、上記第1の実施形態と同様にして、ESD保護装置を作製した。
上記のようにして得られた第1,第2の実施形態及び比較例のESD保護装置の放電開始電圧を、IEC規格、IEC61000−4−2に規定されている静電気放電イミニティ試験により求めた。
結果を下記の表1に示す。
なお、下記の表1における放電開始電圧の欄の記号の意味は以下の通りである。
×:10個のサンプルにおいて、各10回の放電試験を行い、その負荷電圧における放電確率が30%に満たなかった。
△:10個のサンプルにおいて、各10回の放電試験を行い、その負荷電圧における放電確率が30〜60%であった。
○:10個のサンプルにおいて、各10回の放電試験を行い、その負荷電圧における放電確率が60%以上であった。
Figure 2015005100
1…ESD保護装置
2…基板
2a,2b…第1,第2の主面
2c,2d…第1,第2の端面
2e…平面
3,4…第1,第2の放電電極
3a,4a…側辺
5…補助電極
5a…導電性粒子
5b…半導体セラミック粒子
7,8…第1,第2の外部電極
9,9A,9C,9D,9E…導体
9a〜9h…導電パターン
11〜15…シート
21,22…ESD保護装置

Claims (7)

  1. 第1の主面と、前記第1の主面とは反対側の第2の主面とを有する基板と、
    前記基板に設けられており、放電ギャップを隔てて配置された第1,第2の放電電極と、
    前記基板の外表面に設けられており、前記第1,第2の放電電極にそれぞれ電気的に接続されている第1,第2の外部電極と、
    前記放電ギャップの周囲に配置された導体とを備え、
    前記基板の前記第1の主面と前記第2の主面とを結ぶ方向に沿いかつ前記放電ギャップを通る断面において、前記導体の断面形状が非直線形状である、ESD保護装置。
  2. 前記断面において、前記導体の断面形状が、第1の方向に延びる第1の導体部分と、前記第1の方向とは異なる第2の方向に延びる第2の導体部分とを有する、請求項1に記載のESD保護装置。
  3. 前記導体が、前記放電ギャップと、該放電ギャップに位置している第1,第2の放電電極部分を囲むように設けられている、請求項1または2に記載のESD保護装置。
  4. 前記断面において、前記導体の断面形状が円環または角環状である、請求項3に記載のESD保護装置。
  5. 前記基板が、低温焼成セラミックスからなる、請求項1〜4のいずれか1項に記載のESD保護装置。
  6. 前記放電ギャップが前記基板内に位置しており、前記第1,第2の放電電極が、前記基板の第1,第2の主面を結ぶいずれかの側面に引き出されている、請求項1〜5のいずれか1項に記載のESD保護装置。
  7. 前記第1,第2の放電電極が、前記基板内のある高さ位置の平面に設けられている、請求項6に記載のESD保護装置。
JP2015526240A 2013-07-08 2014-06-20 Esd保護装置 Active JP5884950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015526240A JP5884950B2 (ja) 2013-07-08 2014-06-20 Esd保護装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013142254 2013-07-08
JP2013142254 2013-07-08
JP2015526240A JP5884950B2 (ja) 2013-07-08 2014-06-20 Esd保護装置
PCT/JP2014/066422 WO2015005100A1 (ja) 2013-07-08 2014-06-20 Esd保護装置

Publications (2)

Publication Number Publication Date
JP5884950B2 JP5884950B2 (ja) 2016-03-15
JPWO2015005100A1 true JPWO2015005100A1 (ja) 2017-03-02

Family

ID=52279786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015526240A Active JP5884950B2 (ja) 2013-07-08 2014-06-20 Esd保護装置

Country Status (4)

Country Link
US (1) US9780533B2 (ja)
JP (1) JP5884950B2 (ja)
CN (1) CN105340141B (ja)
WO (1) WO2015005100A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406450B2 (ja) * 2015-06-22 2018-10-17 株式会社村田製作所 Esd保護装置およびesd保護装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123936A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
EP2061123B1 (en) 2007-05-28 2014-12-03 Murata Manufacturing Co. Ltd. Esd protection device
JP5257679B2 (ja) * 2008-11-26 2013-08-07 株式会社村田製作所 Esd保護デバイスの製造方法及びesd保護デバイス
CN102224649B (zh) * 2008-11-26 2015-04-01 株式会社村田制作所 Esd保护器件及其制造方法

Also Published As

Publication number Publication date
US20160104999A1 (en) 2016-04-14
JP5884950B2 (ja) 2016-03-15
CN105340141B (zh) 2017-03-15
CN105340141A (zh) 2016-02-17
WO2015005100A1 (ja) 2015-01-15
US9780533B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP5459295B2 (ja) Esd保護デバイスおよびその製造方法
WO2014208215A1 (ja) Esd保護装置
JP6107945B2 (ja) Esd保護装置
JP5884950B2 (ja) Esd保護装置
JP5874743B2 (ja) Esd保護装置
JP6075447B2 (ja) Esd保護装置
JP5757372B2 (ja) Esd保護デバイス
JP6079880B2 (ja) Esd保護装置
WO2015087394A1 (ja) Esd保護デバイスとその製造方法
JP6428938B2 (ja) Esd保護装置
JP5605413B2 (ja) Esd保護デバイスとその製造方法
JP5648696B2 (ja) Esd保護装置及びその製造方法
JP6406450B2 (ja) Esd保護装置およびesd保護装置の製造方法
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置
JP6086151B2 (ja) Esd保護装置
JP5644829B2 (ja) Esd保護デバイスとその製造方法
JP6048577B2 (ja) Esd保護装置及びその製造方法
JP5614563B2 (ja) Esd保護デバイスの製造方法
JP2016076426A (ja) 静電気対策素子
WO2017006689A1 (ja) Esd保護装置
JP2013114803A (ja) 静電気保護部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150