JP4939329B2 - スルーホール付回路基板及びその製造方法 - Google Patents

スルーホール付回路基板及びその製造方法 Download PDF

Info

Publication number
JP4939329B2
JP4939329B2 JP2007191566A JP2007191566A JP4939329B2 JP 4939329 B2 JP4939329 B2 JP 4939329B2 JP 2007191566 A JP2007191566 A JP 2007191566A JP 2007191566 A JP2007191566 A JP 2007191566A JP 4939329 B2 JP4939329 B2 JP 4939329B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
diameter
small
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007191566A
Other languages
English (en)
Other versions
JP2009027103A (ja
Inventor
正樹 奥脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2007191566A priority Critical patent/JP4939329B2/ja
Publication of JP2009027103A publication Critical patent/JP2009027103A/ja
Application granted granted Critical
Publication of JP4939329B2 publication Critical patent/JP4939329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、スルーホールを有する回路基板とその製造方法に関する。
図8は、本発明の回路基板が適用可能な例である、電子装置の従来例を示す斜視図である。このような従来例は、下記特許文献に開示されている。
図8で、1は絶縁性の樹脂材料より成る回路基板、2はそれを貫通して設けられたスルーホールで、その内面には導体膜3がメッキなどで設けられている。4は上面電極パターンで、回路基板面に銅箔を貼った後エッチング技術によって形成され、導体膜3とは電気的に接続している。なお回路基板1の下面には、複数のスルーホールの各導体膜3とそれぞれ接続してスルーホールの周囲を囲む部分がランド電極となる下面電極パターンが特許文献1と同様に存在するが、図示は省略されている。
特開平9−181359号公報 特開平10−135492号公報
6は電子素子で、本例においては2個のLEDチップであり、それぞれ上面パターン4の1つにダイボンド実装され、その上面電極は他の上面パターン4とボンディングワイヤ7で接続されている。電子素子6は実装後に透明な封止樹脂9で覆われ、保護される。8はドライフィルムであって封止工程の前に回路基板1の上面に接着され、スルーホール2に硬化前の封止樹脂が流れ込むことを防いでいる。
本電子装置は、大面積の回路基板1(集合回路基板と称することにする)に対して多数組のスルーホール2、上面パターン4、下面パターン、ドライフィルム8を整列した状態で加工形成し、上面に多数組の電子素子6の実装を行なった後、集合回路基板1の上面全部に封止樹脂9を流して硬化させ、硬化後に集合回路基板全体をその記板面に垂直に、縦方向、横方向に薄いカッターを用いて、所定の間隔で切断・分離して形成される。切断によって現れるカット面10の一部はスルーホール2を横切り、カット面にはスルーホール2の断面が半円筒状に露出する。露出したスルーホール2内面の半円筒状の導体膜3と下面パターンによるランド電極とは、他のマザー基板にSMD実装する際のハンダ付け面として利用される。
従来例の回路基板1の要部の構造を詳細に説明する。図9は従来例の回路基板の要部を示し、(a)は切断された一方側を示す部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。回路基板1は要部としてスルーホール2の周辺のみを示し、周囲は波形の実線である破断線で囲んである。上面パターン4、下面パターン5(斜視図には端面のみ図示されている)、導体膜3はそれぞれ膜厚を誇張して示すと共に、それらは電気的に一体なので、各膜の境界面は示していない。(b)に示す回路基板1をスルーホール2の中心軸をカッターが通るように切断すると(c)、(d)のようになる。切断によって現れる2つのカット面10の間隔がカッター幅11となる。
このような電子装置においては、回路基板の上面パターンに電子素子が実装され、下面パターンのランド電極部分はマザー基板との接続に用いられることが多い。電子装置の小型化あるいは多機能化の要請が強まるにつれ、電子素子の種類や形状を増やしたり、実装の種々の形態を混在させたり、実装密度を上げざるを得ないが、一方接続に用いられる下面パターンには比較的余裕があることが多い。
本発明の目的は、電子素子の実装密度を向上させ、電子装置の小型化や多機能化を図るための回路基板のスルーホール部分の改良された構造と、その製造方法を提供することである。
本発明のスルーホール付回路基板は、下記(1)の特徴を有する。
(1)上面電極パターンと、下面電極パターンと、それらを連結する導体膜を内面に備えたスルーホールを有する単層の回路基板において、前記スルーホールは前記回路基板の上面側に開口する小径部と下面側に開口する大径部より成り、前記小径部を前記大径部の内部に複数個有し、前記回路基板がその板面に垂直なカット面で切断されることにより、少なくとも前記大径部または前記大径部と前記小径部の双方の前記導体膜の一部が前記カット面側に凹面として露出していること。
本発明のスルーホール付回路基板の製造方法は、下記(2)の特徴を有する。
(2)上下面に銅箔を貼った単層の回路基板を準備し、該回路基板に下面側から大径の非貫通穴と該非貫通穴と連続し前記回路基板の上面側に開口する小径の穴を個加工する第1の工程と、前記連続する小径および大径の穴の内面に前記上下面の銅箔と接続する導体層を形成する第2の工程と、記大径の穴を横断するカット面で前記回路基板を切断するとき、前記2個の小径の穴の相互間の最短距離よりも厚さの大きい切断工具を前記2個の小径の穴の中間に通すことにより、前記2個の小径の穴の内面をそれぞれの分断された基板の切断された側面に形成された凹面として露出させる第3の工程とを含むこと。
本発明のスルーホール付回路基板は、その上面側にスルーホールの径小部を開口させ、下面側に径大部を開口させたので、上面パターンは精細化が可能となり、しかも下面パターンには十分なランドサイズを持たせることができ、適用される電子素子の種類を増やし、実装方法を多様化し、実装の配置や密度を向上させ、電子装置の小型化や多機能化を進めることができる効果がある。
また本発明のスルーホール付回路基板の製造方法は、上記の構造の回路基板を簡単な加工法を用いてコストアップもほとんどなく実現できる効果がある。
以下、最良の形態である各実施例について図面を用いて説明する。
図1は本発明の実施例1のスルーホール付回路基板の切断後の要部を示し、(a)は部分斜視図、(b)は切断前の上面図、(c)は切断後の上面図、(d)は切断後の下面図である。
図1における符号は記述の従来例と機能を等しくする部分は共通の符号を用い、改めてそれらの詳しい説明はしないこととする。以下に説明する変形例や本発明の他の実施例を示す図についても同様とする。
実施例1と既述の従来例との大きな差異は、スルーホール2が、回路基板1の上面に開口する径小部2aと下面に開口する大径部2bとを連結させた、段付きの穴の形状となっていることである。段付きのスルーホールの内面、即ち径小部2a、径大部2b、中間の段差部には無電解メッキ等の手法により、連続した導電膜3が従来例と同様に形成され、それらは回路基板1の上下面に貼った銅箔から形成された上面パターン4および下面パターン5と電気的に接続している。
径大部2bのサイズは従来例におけるスルーホールとほぼ同じ必要サイズを持たせ、穴の周囲のランドサイズを確保するが、上面パターン4は径小部2aに接続すればよいため、従来例よりは微細化でき、電子素子(図示せず)をより密集させて実装することができる。
段付きのスルーホールは次のようにして加工できる。
上下面に銅箔を貼った単層の回路基板を準備し、該回路基板に下面側から大径の非貫通穴と該非貫通穴と連続し前記回路基板の上面側に開口する小径の穴を1個または複数個加工する第1の工程と、前記連続する小径および大径の穴の内面に前記上下面の銅箔と接続する導体層を形成する第2の工程と、少なくとも前記大径の穴を横断するカット面で前記回路基板を切断し前記導体層を前記回路基板の側面に形成された凹面に露出させる第3の工程とを含むこと。
上記小径の穴は小径のドリルによる上面からの切削、異形穴の場合はパンチによる打ち抜き、あるいはエンドミルによる彫り込み切削等で形成する。小径の穴を先に加工する場合は加工深さは回路基板厚さの中程まででよい。大径の非貫通穴は大径のドリルやエンドミルによる基板厚さの中程までの下面からの切削等で形成するとよい。上記第1の工程において、何れの穴加工を先にしてもよいが、小径部を後にした方が楽に貫通できると考えられる。また大径部の加工を先に行う場合、小径部の加工は下面側から行うのもよい。小径部と大径部との中間部は特に平面である必要はない。例えば、大径ドリルの先端の切り込み部分が作る円錐面であってもよい。
実施例1では、同軸に形成されたスルーホールの大径部2bと小径部2aの軸を通るように、従来例よりも薄いカッターを用いて回路基板を切断する。分離された両方の回路基板の切断面10には、図1(a)のように導体膜3が現れる。導体膜3はスルーホールの大径部2b、小径部2aやそれらをつなぐ段差部の内面に銅メッキ等の手段で形成され、回路基板1の上下面に貼った銅箔である、上面電極パターン4および下面電極パターン5と電気的に接続するが、その接続部の境界線は図示されていない。他の図示例についても同様である。導体膜3の材質は銅に限定されない。なお図1(c)における11はカッター幅を示す。
図2(a)〜(d)は実施例1の変形例1である。これは、図示しない電子素子を実装後に樹脂封止を行うが、未硬化で流動性のある封止樹脂9(従来例の図8にのみ図示)を切断前の回路基板1の上面に流した際、樹脂をスルーホール内に侵入させないための構造である。8はレジスト膜(ドライフィルムでもよい)を、実施例1のスルーホールの小径部の上面に、回路基板1の切断前に貼って未硬化封止樹脂のバリヤーとしたものである。レジスト膜8は回路基板1、硬化処理後の封止樹脂と共に切断される。
図3(a)〜(d)は実施例1の変形例2である。本例においては、封止樹脂のバリヤーとして、封止樹脂(図示せず)のモールド枠12を用いた。モールド枠12は多数の枡形の穴を有する格子状の部材で、スルーホールの小径部2aの開口部を塞ぐように回路基板1の上面に形成または接着される。回路基板1の切断時には、モールド枠12も硬化後の封止樹脂と共に切削・切断される。
図4(a)〜(d)は実施例1の変形例3である。本例においては、封止樹脂のバリヤーとして、上面電極パターン4自体を用いた。上面電極パターン4をバリヤーとするためには、回路基板1の上面に銅箔を貼る前に少なくとも小径部を加工し、その後回路基板1の上面全面に銅箔を貼り、不要部分をエッチングで除去し、上面電極パターン4を形成すればよい。回路基板1の切断時には、上面電極パターン4も、その上に塗布された硬化後の封止樹脂と共に切断される。
図5は本発明のスルーホール付回路基板の実施例2の切断後の要部を示し、(a)は切断後の部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。
本例と既述の実施例1との差異は、実施例1における小径部が1個の丸穴であったが、本例では大径部2bの内部にはあるが、大径部2bの軸心に対して互いに反対方向に偏心した2個の小径部2aを有することである。導電パターン3は2個の小径部2aの内面に共に形成される。回路基板1の切断を行う際、幅広のカッターの厚さの中心が大径部2bの軸心を通るようにすると、2個の小径部2aの中間部分が切削除去され、カッターの両側の切断面10には、ほぼ半円形の小径部2aとやや浅い大径部2bの内面が露出する。
実施例2の長所は、切断するカッターの幅を広くしてカッターの耐久性を向上できること、また小径部2aの上面の縁に導体膜3と上面導電パターンとの接続を確実にするのに十分な弧長を与えることができることである。また実施例1の各変形例で述べたように、未硬化の封止樹脂の侵入を防ぐ各種のバリヤー(その形状寸法は小径部2aの形状により異なる)を設けることができる。
図6は本発明のスルーホール付回路基板の実施例3の切断後の要部を示し、(a)は切断後の部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。
実施例3においては、実施例2の2個の小径部の代わりに、1個の長穴より成る小径部2aを設け、その長穴の中心を通るカッターで切断面10を形成したことである。本例では実施例2と同様、カッター幅11や小径部2aの縁長さに余裕を持たせる効果を与えることができる。封止樹脂バリヤーも、既述のように、各種のものが用いられる。
実施例4を参考例1として示す。(以下、実施例4は参考例1である。)
図7は本発明のスルーホール付回路基板の実施例4の要部を示し、(a)は切断分離された後の基板の一方の部分斜視図、(b)は他方の基板の部分斜視図、(c)は切断前の部分上面図、(d)は切断前の部分断面図、(e)は切断後の部分上面図、(f)は切断後の部分断面図である。
実施例4においては、切断された回路基板1の要部の構造が非対称となる。それは、大径部2b内において小径部2aが偏心した位置に設けられ、かつカッターが必ずしも小径部2aを横切らない位置を通過することによる(もちろん本実施例の変形例として、カッターが小径部を横切ってもかまわない)。その結果、図7(a)、(b)に見るように、両切断面には大径部2bの断面のみが現れる。しかし切断面10の少し奥の位置では、一方(a)では小径部2aが回路基板1の上面に開口しているが、他方(b)ではそれがなく、大径部2bの導体膜3は下面電極パターン5を経由して、離れた位置にあるスルーホール2の内面の導電膜を経由して上面電極パターン4と接続している。
本例において回路基板1の厚さの下半側にのみ現れた大径部2bの内面の導体膜3は、マザーボードへのSMD実装の際のハンダ接続パターンとして、他の実施例と同様に用いることができる。このような非対称構造は、回路基板1の上面での複数の電子素子の大きさや配置や実装形態によっては、好ましい構成となることがあり得る。封止樹脂のバリヤーについても適宜適用が可能である。
以上本発明の各実施例について説明したが、本発明の適用範囲はそれだけに止まることはない。例えばスルーホールの大径部と連結する小径部の個数をさらに増すこと、大径部と小径部の大きさの比率を大幅に変えること、大径部もまた非円形とすること、これらの特徴や各実施例の特徴を組み合わせること、上下面パターンの自由な形状変更等が考えられる。
本発明は電子装置の小型化や複雑化に対応できる回路基板やその製造方法を提供するものであるから、産業上の利用可能性は大きい。
本発明の実施例1の要部を示し、(a)は部分斜視図、(b)は切断前の上面図、(c)は切断後の上面図、(d)は切断後の下面図である。 本発明の実施例1の変形例1を示し、(a)は切断前の部分上面図、(b)は切断前の部分断面図、(c)は切断後の部分上面図、(d)は切断後の部分断面図である。 本発明の実施例1の変形例2を示し、(a)は切断前の部分上面図、(b)は切断前の部分断面図、(c)は切断後の部分上面図、(d)は切断後の部分断面図である。 本発明の実施例1の変形例3を示し、(a)は切断前の部分上面図、(b)は切断前の部分断面図、(c)は切断後の部分上面図、(d)は切断後の部分断面図である。 本発明の実施例2の要部を示し、(a)は部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。 本発明の実施例3の要部を示し、(a)は部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。 本発明の実施例4の要部を示し、(a)は切断分離された基板の一方の部分斜視図、(b)は他方の部分斜視図、(c)は切断前の部分上面図、(d)は切断前の部分断面図、(e)は切断後の部分上面図、(f)は切断後の部分断面図である。 従来例の電子装置を示す斜視図である。 従来例の要部を示し、(a)は部分斜視図、(b)は切断前の部分上面図、(c)は切断後の部分上面図、(d)は切断後の部分下面図である。
符号の説明
1 回路基板
2 スルーホール
2a 小径部
2b 大径部
3 導体膜
4 上面電極パターン
5 下面電極パターン
6 電子素子
7 ボンディングワイヤ
8 レジスト膜又はドライフィルム
9 封止樹脂
10 カット面
11 カッター通過幅
12 モールド枠

Claims (2)

  1. 上面電極パターンと、下面電極パターンと、それらを連結する導体膜を内面に備えたスルーホールを有する単層の回路基板において、前記スルーホールは前記回路基板の上面側に開口する小径部と下面側に開口する大径部より成り、前記小径部を前記大径部の内部に複数個有し、前記回路基板がその板面に垂直なカット面で切断されることにより、少なくとも前記大径部または前記大径部と前記小径部の双方の前記導体膜の一部が前記カット面側に凹面として露出していることを特徴とするスルーホール付回路基板。
  2. 上下面に銅箔を貼った単層の回路基板を準備し、該回路基板に下面側から大径の非貫通穴と該非貫通穴と連続し前記回路基板の上面側に開口する小径の穴を個加工する第1の工程と、前記連続する小径および大径の穴の内面に前記上下面の銅箔と接続する導体層を形成する第2の工程と、記大径の穴を横断するカット面で前記回路基板を切断するとき、前記2個の小径の穴の相互間の最短距離よりも厚さの大きい切断工具を前記2個の小径の穴の中間に通すことにより、前記2個の小径の穴の内面をそれぞれの分断された基板の切断された側面に形成された凹面として露出させる第3の工程とを含むことを特徴とするスルーホール付回路基板の製造方法。
JP2007191566A 2007-07-24 2007-07-24 スルーホール付回路基板及びその製造方法 Expired - Fee Related JP4939329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007191566A JP4939329B2 (ja) 2007-07-24 2007-07-24 スルーホール付回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007191566A JP4939329B2 (ja) 2007-07-24 2007-07-24 スルーホール付回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009027103A JP2009027103A (ja) 2009-02-05
JP4939329B2 true JP4939329B2 (ja) 2012-05-23

Family

ID=40398598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007191566A Expired - Fee Related JP4939329B2 (ja) 2007-07-24 2007-07-24 スルーホール付回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4939329B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382167B2 (ja) * 2019-07-25 2023-11-16 ローム株式会社 電子装置、および電子装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941886A (ja) * 1982-08-31 1984-03-08 イビデン株式会社 プリント配線基板及びその製造方法
JPH06296076A (ja) * 1993-04-07 1994-10-21 Tdk Corp Smdモジュールの側面電極形成方法
JPH118261A (ja) * 1997-06-13 1999-01-12 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2000068103A (ja) * 1998-08-25 2000-03-03 Rohm Co Ltd チップ型電子部品
JP4789350B2 (ja) * 2001-06-11 2011-10-12 シチズン電子株式会社 発光ダイオードの製造方法
JP2003109802A (ja) * 2001-10-01 2003-04-11 Koa Corp 角形チップ抵抗器及びその製造方法
JP2004288659A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP2009027103A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP2701802B2 (ja) ベアチップ実装用プリント基板
JP2006179760A (ja) 半導体パッケージ、および、これに使用するリードフレーム
CN104703390B (zh) 电路板及其制作方法
US20210022250A1 (en) Printed circuit board and printed circuit board strip
CN103338590A (zh) 软性电路板及其制造方法
JP4939329B2 (ja) スルーホール付回路基板及びその製造方法
CN112040629B (zh) 电路板及其制作方法
JP2019021863A (ja) 多層基板
JP4822484B2 (ja) 表面実装型電子部品とその製造方法
JP4478870B2 (ja) 配線基板およびそれを使用したチップ形電子部品
JP2006339277A (ja) 接続用基板及びその製造方法
TW201543590A (zh) 封裝基板及其製法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP2012156195A (ja) 電子装置
JP4347143B2 (ja) 回路基板およびその製造方法
JP4084814B2 (ja) 配線基板
JP2008078646A (ja) パッケージ用印刷回路基板及びその製造方法
CN107087341B (zh) 电路板及其制作方法
JP4326014B2 (ja) 回路基板とその製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP3835614B2 (ja) 非貫通導通穴を有する配線基板及びその製造方法
JP6169206B1 (ja) 端面スルーホール基板の製造方法及び端面スルーホール基板
JP2008251596A (ja) プリント配線基板の配線パターン
JP2006066665A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4939329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees