KR100732021B1 - 리드 프레임 및 반도체 장치 - Google Patents

리드 프레임 및 반도체 장치 Download PDF

Info

Publication number
KR100732021B1
KR100732021B1 KR1020010021713A KR20010021713A KR100732021B1 KR 100732021 B1 KR100732021 B1 KR 100732021B1 KR 1020010021713 A KR1020010021713 A KR 1020010021713A KR 20010021713 A KR20010021713 A KR 20010021713A KR 100732021 B1 KR100732021 B1 KR 100732021B1
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor element
semiconductor device
quadrangular
sealing resin
Prior art date
Application number
KR1020010021713A
Other languages
English (en)
Other versions
KR20010113462A (ko
Inventor
다카이케카즈오
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20010113462A publication Critical patent/KR20010113462A/ko
Application granted granted Critical
Publication of KR100732021B1 publication Critical patent/KR100732021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 소자가 탑재되는 탑재면이 저면에 형성된 오목부로서, 통상의 드로잉 가공으로는 형성이 곤란할 정도로 깊은 오목부를 드로잉 가공에 의해서 방열판에 용이하게 형성할 수 있고, 또한 방열판과 밀봉 수지와의 박리를 효과적으로 방지할 수 있는 리드 프레임을 제공하는 것을 목적으로 한다. 4각형상의 반도체 소자(12)가 탑재되는 방열판(18)과, 방열판(18)에 탑재된 반도체 소자(12)와 와이어(32) 등에 의해서 전기적으로 접속되는 이너 리드(24, 24…)를 구비하는 리드 프레임(10)에 있어서, 이 방열판(18)의 반도체 소자(12)가 탑재되는 탑재면이 드로잉 가공에 의해서 형성된 4각형상의 오목부(16)의 저면(14)에 형성되고, 또한 오목부(16)의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서 관통 구멍(26)을 형성하고 있다.
리드 프레임, 드로잉 가공

Description

리드 프레임 및 반도체 장치{LEAD FRAME AND SEMICONDUCTOR DEVICE}
도1은 본 발명에 의한 리드 프레임의 일례를 나타낸 단면도.
도2는 도1에 나타낸 리드 프레임에 장착된 방열판의 정면도.
도3은 방열판의 오목부에 형성되는 관통 구멍의 형상을 나타낸 부분 확대 정면도 및 부분 확대 단면도.
도4는 방열판의 오목부에 형성되는 관통 구멍의 다른 형상을 나타낸 부분 확대 정면도 및 부분 확대 단면도.
도5는 본 발명에 의한 반도체 장치의 일례를 나타낸 단면도.
도6은 본 발명에 의한 반도체 장치의 다른 일례를 나타낸 단면도.
도7은 종래의 반도체 장치를 나타낸 단면도.
도8은 종래의 반도체 장치를 개량한 반도체 장치의 단면도.
도9는 도8에 나타낸 반도체 장치에 사용한 방열판의 정면도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10…리드 프레임
12…반도체 소자
14…저면
16…오목부
18…방열판
20…가장자리부
22…접착 테이프
24…이너 리드
26, 28…관통 구멍
28a…슬릿
30…돌출부
32…와이어
34…표면
36…밀봉 수지
본 발명의 리드 프레임 및 반도체 장치에 관한 것이며, 더 상세하게는 4각형상의 반도체 소자가 탑재되는 방열판과, 상기 방열판에 탑재된 반도체 소자와 와이어 등에 의해서 전기적으로 접속되는 이너 리드를 구비한 리드 프레임 및 반도체 장치에 관한 것이다.
반도체 장치에는 도7a, b에 나타낸 반도체 장치가 있다. 도7a에 나타낸 반도체 장치는 방열판(102)에 탑재된 반도체 소자(100)와 방열판(102)에 접착 테이프(106)에 의해서 접착된 이너 리드(104, 104…)가, 와이어(108, 108…)에 의해서 전기적으로 접속되어 있는 동시에, 반도체 소자(100) 및 방열판(102) 등이 밀봉 수지에 의해서 밀봉되어 있다.
또 도7b에 나타낸 반도체 장치는 도7a에 나타낸 반도체 장치와 같이, 방열판(110)의 일면에 탑재된 반도체 소자(100)와, 방열판(110)에 접착 테이프(106)에 의해서 접착된 이너 리드(104, 104…)가 와이어(108, 108…)에 의해서 전기적으로 접속되어 있는 동시에, 반도체 소자(100)가 밀봉 수지에 의해서 밀봉되어 있으나, 방열판(110)의 다른 면(반도체 소자(100)의 탑재면에 대하여 반대면)이 밀봉 수지의 표면으로부터 노출되어 있다.
이와 같이 도7b에 나타낸 반도체 장치는 방열판(110)의 다른 면이 밀봉 수지의 표면으로부터 노출되어 있기 때문에, 방열판(102)의 전체면이 밀봉 수지에 의해서 밀봉되어 있는 도7a에 나타낸 반도체 장치보다 방열성이 양호하다.
그러나, 다른 면이 밀봉 수지의 표면으로부터 노출하는 방열판(110)은 밀봉 수지에 의해서 전체면이 밀봉되는 방열판(102)보다 두껍게 형성되어 있기 때문에, 각각에 소정의 형상으로 형성될 필요가 있다. 또, 조립시에도 방열판(110)을 각각에 위치 맞춤해야 한다. 따라서, 방열판(110)의 가공 시간 및 조립 시간이 방열판(102)의 가공 시간 및 조립 시간에 비해서 길고, 도7b에 나타낸 반도체 장치의 생산성은 도7a에 나타낸 반도체 장치보다 뒤떨어진다.
이 때문에, 본 발명자는 도7b에 나타낸 반도체 장치보다 양호한 생산성을 얻을 수 있는 도7a에 나타낸 반도체 장치의 방열성을 개량하기 위해 도8에 나타낸 반도체 장치의 시작(試作)을 시도하였다.
도8에 나타낸 반도체 장치는 방열판(200)에 드로잉 가공을 실시하여 형성한 오목부의 저면에 반도체 소자(100)를 탑재하는 동시에, 그 오목부의 저면에 대응하는 방열판(200)의 표면을 밀봉 수지의 표면으로부터 노출하는 것이다. 이와 같은 방열판(200)의 오목부(202)의 저면은 도9에 나타낸 것과 같이, 탑재되는 4각형의 반도체 소자(100)와 상사형(相似形)의 4각형이기 때문에, 오목부(202)에는 모서리부(A)가 4개소에 형성된다.
그런데 오목부(202)가 얕을 경우에는, 드로잉 가공에 의해서 용이하게 오목부(202)를 형성할 수 있으나, 도8에 나타낸 것과 같이 오목부(202)의 저면에 대응하는 방열판(200)의 표면을 밀봉 수지의 표면으로부터 노출하려면, 깊은 오목부(202)를 형성할 필요가 있다.
그러나, 방열판(200)의 표면이 밀봉 수지의 표면으로부터 노출되는 깊은 오목부(202)를 드로잉 가공에 의해서 형성하기는 매우 곤란하다.
또 방열판(200)의 표면을 밀봉 수지의 표면으로부터 노출하기 때문에, 방열판(200)과 밀봉 수지를 형성하는 밀봉 수지와의 밀착정도가 저하되어, 방열판(200)과 밀봉 수지가 박리되기 쉽게 된다.
그래서, 본 발명의 과제는 반도체 소자가 탑재되는 탑재면이 저면에 형성된 오목부로서, 통상의 드로잉 가공으로는 형성 곤란할 정도로 깊은 오목부를 드로잉 가공에 의해서 방열판에 용이하게 형성할 수 있고, 또한 방열판과 밀봉 수지와의 박리를 효과적으로 방지할 수 있는 리드 프레임 및 반도체 장치를 제공하는 데에 있다.
본 발명자는 상기 과제를 해결하게 위해서 검토한 결과, 사전에 오목부(202)의 모서리부(A)에 형성되는 부분을 잘라낸 방열판용 판체에 드로잉 가공을 실시함으로써, 원하는 깊이의 오목부를 형성할 수 있는 것을 터득하여 본 발명에 도달하였다.
즉 본 발명은 4각형상의 반도체 소자가 탑재되는 방열판과 상기 방열판에 탑재된 반도체 소자와 와이어 등에 의해서 전기적으로 접속되는 이너 리드를 구비하는 리드 프레임에 있어서, 이 방열판의 반도체 소자가 탑재되는 탑재면이, 드로잉 가공에 의해서 형성된 4각형상의 오목부의 저면에 형성되고, 또한 상기 오목부의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서(blanking) 관통 구멍을 형성하고 있는 것을 특징으로 하는 리드 프레임에 있다.
또, 본 발명은 4각형상의 반도체 소자가 탑재된 방열판과 상기 방열판에 탑재된 반도체 소자와 와이어 등에 의해서 전기적으로 접속된 이너 리드가, 밀봉 수지에 의해서 밀봉된 반도체 장치에 있어서, 상기 방열판의 반도체 소자가 드로잉 가공에 의해서 형성된 4각형상의 오목부의 저면에 탑재되고, 또한 상기 오목부의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서 관통 구멍을 형성하고 있는 것을 특징으로 하는 반도체 장치에 있다.
본 발명에 있어서, 오목부의 저면 윤곽의 직선부를 형성하는 벤딩 부분을 부분적으로 잘라내서 관통 구멍 또는 슬릿을 형성함으로써 깊은 오목부를 드로잉 가공에 의해서 더 용이하게 형성할 수 있고, 방열판과 밀봉 수지와의 박리를 더욱 방지할 수 있다.
또 오목부의 저면에 대응하는 방열판의 표면을 밀봉 수지의 표면으로부터 노출함으로써, 반도체 장치의 방열성을 향상시킬 수 있다.
또 4각형상의 반도체 소자가 탑재되는 방열판을 이너 리드와 별개로 형성한 방열판으로 하고, 상기 방열판과 이너 리드의 선단부를 접착 테이프 등의 접착 부재에 의해서 접착하여 일체화함으로써, 이너 리드 등의 제조와는 별개로 방열판의 제조를 행할 수 있어, 양자를 효율적으로 제조할 수 있다.
일반적으로 드로잉 가공에 의해서 형성된 4각형상의 오목부의 내벽부는 그 면이 경사면으로 형성되어 있다. 이 때문에 깊은 오목부를 드로잉 가공에 의해서 형성하는 경우에는, 오목부의 내벽부를 가급적 직각에 접근시킬 필요가 있다.
이 점, 본 발명에서는 4각형상의 오목부의 각 모서리부를 형성하는 벤딩 부분을 잘라내어 관통 구멍을 형성함으로써, 드로잉 가공시에 오목부의 내벽부를 가급적 직각으로 벤딩할 수 있다.
그 결과 종래, 드로잉 가공으로는 형성 곤란한 깊은 오목부를 드로잉 가공에 의해서 형성 가능하게 되었다. 이 때문에 탑재된 반도체 소자 등을 밀봉하는 밀봉 수지의 표면으로부터 오목부의 저면에 대응하는 방열판의 표면이 노출될 정도로 깊은 오목부를 드로잉 가공에 의해서 방열판에 형성할 수 있다.
또, 이 오목부에 형성된 관통 구멍을 통해서 방열판의 상하면이 밀봉 수지가 연결되어, 방열판과 밀봉 수지와의 박리를 방지할 수 있다.
실시예
본 발명에 의한 리드 프레임의 일례를 도1에 나타낸다. 도1에 나타낸 리드 프레임(10)은 반도체 소자(12)가 탑재되는 방열판(18)과 방열판(18)의 가장자리부(20)의 평탄면에 접착 테이프(22)에 의해서 선단부가 접착된 이너 리드(24, 24…)로 구성된다.
이 같은 방열판(18)의 대략 중앙부에는 4각형상의 오목부(16)가 형성되어 있고, 오목부(16)의 저면(14)에 반도체 소자(12)가 탑재된다. 이 오목부(16)에는 도2에 나타낸 것과 같이, 오목부(16)의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서 관통 구멍(26, 26, 26, 26)을 형성하고 있다.
이와 같이, 오목부(16)의 각 모서리부에 관통 구멍(26, 26…)을 형성함으로써 드로잉 가공에 의해서 깊은 오목부(16)를 용이하게 형성할 수 있다.
즉 통상 4각형상의 오목부(16)를 드로잉 가공에 의해서 형성할 때에는 오목부(16)의 내벽부의 면이 경사면에 형성되나, 오목부(16)의 각 모서리부를 형성하는 벤딩 부분을 잘라내고 관통 구멍(26)을 형성함으로써, 드로잉 가공에 의해 오목부(16)의 내벽부를 가급적 직각으로 형성할 수 있다.
도1 및 도2에 나타낸 오목부(16)의 저면 윤곽의 직선부를 형성하는 벤딩 부분에도 관통 구멍(28, 28…)이 형성되어 있다. 이 때문에 오목부(16)를 형성하는 드로잉 가공시에 오목부(16)의 직선부의 내벽을 한층더 직각으로 형성하기 쉽게 되어 더욱 깊은 오목부(16)를 형성할 수 있다. 오목부(16)에 형성된 관통 구멍(26, 28)은 도3a, b에 나타낸 것과 같이, 오목부(16)의 저면(14)과 가장자리부(20) 사이의 벤딩 부분을 잘라내(blanking) 형성되어 있다.
관통 구멍(26, 28)의 형상은 도4a, b에 나타낸 형상이라도 좋다. 도4a, b에 나타낸 관통 구멍(26, 28) 내에는 오목부(16) 저부의 일부가 돌출된 돌출부(30에 형성되어 있다. 이와 같은 돌출부(30)는 후술하는 바와 같이, 관통구멍(26, 28)을 통해서 방열판(18) 상하면의 밀봉 수지로 파고들어 앵커(anchor)효과를 나타내기 때문에, 방열판(18)과 밀봉 수지의 밀착성을 더욱 향상시킬 수 있다.
또 도2에 나타낸 것과 같이, 오목부(16)의 저면 윤곽의 직선부를 형성하는 벤딩 부분을 부분적으로 슬릿 형상으로 잘라내어 슬릿(28)을 형성하고 있어도 좋다.
이와 같은 관통구멍(26, 28)이 형성된 오목부(16)를 방열판용 판체에 드로잉 가공에 의해서 형성하려면, 먼저 방열판용 판체의 오목부(16)의 모서리부 및 직선부의 벤딩 부분이 형성되는 부분을 잘라내고 관통구멍(26, 28)을 형성한 후에, 이 방열판용 판체에 드로잉 가공을 실시하여 소정 깊이의 오목부(16)를 형성한다.
이 때 복수개의 방열용 판체를 시트 형상으로 연결한 시트 형상체에 관통 구멍(26, 28)을 형성한 후, 각 방열판용 판체에 드로잉 가공을 실시하여 오목부(16)를 형성하는 것이 바람직하다. 방열판용 판체의 각각에 드로잉 가공을 실시할 때에, 핀 가이드 등에 의해서 시트 형상체의 위치 맞춤을 행함으로써, 방열판용 판체 각각의 위치 맞춤을 용이하게 행할 수 있기 때문이다.
오목부(16)의 소정 개소에 관통구멍(26, 28)이 형성된 도2에 나타낸 방열판(18)에는 그 가장자리부(20)의 평탄면에, 방열판(18)과 별개로 형성된 이너 리드(24, 24…)의 선단부를 접착시트(22)에 의해서 접착함으로써, 도1에 나타낸 리드 프레임(10)을 얻을 수 있다.
얻어진 리드 프레임(10)의 방열판(18)에 형성된 오목부(16)의 저면(14)에 반도체 소자(12)를 탑재한 후, 도1에 나타낸 바와 같이, 반도체 소자(12)와 이너 리드(24, 24…)의 각 선단부를 와이어(32, 32…)에 의해서 전기적으로 접속한다.
그 후, 반도체 소자(12) 및 와이어(32, 32…) 등을 수지 몰딩함으로써 도5에 나타낸 반도체 장치를 얻을 수 있다.
도5에 나타낸 반도체 장치에서는 오목부(16)의 저면(14)에 대응하는 방열판(18)의 표면(34)이 반도체 소자(12) 등을 밀봉하는 밀봉 수지로 이루어지는 밀봉 수지(36)의 표면으로부터 노출되어 있다.
이와 같이 방열판(18)의 일부가 밀봉 수지(36)의 표면으로부터 노출됨으로써, 방열판(18)의 방열성을 향상시킬 수 있다. 도5에 나타낸 반도체 장치에서는 반도체 소자(12)가 탑재되어 있는 오목부(16)의 저면(14)에 대응하는 방열판(18)의 표면(34)이 밀봉 수지(36)의 표면으로부터 노출되어 있다. 이 때문에 반도체 소자(12)에 발생한 열을 신속하게 방열할 수 있어, 반도체 소자(12)의 오동작을 작게 할 수 있다. 또 밀봉 수지(36)의 표면으로부터 노출하는 방열판(18)의 외부면(34)에 방열핀 등의 방열 부재를 장착하여, 도5에 나타낸 반도체 장치의 방열성을 더욱 향상시킬 수도 있다.
또 밀봉 수지(36)에서는 방열판(18)의 오목부(16)에 형성된 관통 구멍(26, 28)을 통해서 방열판(18)의 일면측의 밀봉 수지와 다른 면측의 밀봉 수지가 연결되어 있기 때문에, 방열판(18)과 밀봉 수지와의 박리를 방지할 수 있다.
도5에 나타낸 반도체 장치에서는, 오목부(16)의 저면(14)에 대응한 방열판(18)의 표면(34)이 밀봉 수지(36)의 표면으로부터 노출되어 있으나, 도6에 나타낸 반도체 장치와 같이 오목부(16)의 저면(14)에 대응하는 방열판(18)의 표면(34)이 밀봉 수지(36) 내에 밀봉되어 있어도 좋다.
도6에 나타낸 반도체 장치에서는 도5에 나타낸 반도체 장치에 비해서 방열성은 저하되나, 오목부(16)의 저면(14)에 대응하는 방열판(18)의 표면(34)을 덮는 밀봉 수지의 두께는 도7a에 나타낸 반도체 장치에 비해서 얇기 때문에, 도7a에 나타낸 반도체 장치보다도 방열성은 양호하다.
또 도1∼도6에 나타낸 리드 프레임(10) 또는 반도체 장치에서는 방열판(18)을 이너 리드(24, 24…)와 별개로 형성한 후, 양자를 조립하지만, 방열판(18)을 서포트 바 등으로 프레임에 지지하고, 이너 리드(24, 24…)와 일체로 형성하여도 좋다.
본 발명에 의하면, 반도체 소자가 탑재되는 탑재면이 저면에 형성되고, 통상의 드로잉 가공으로는 형성이 곤란할 정도로 깊은 오목부를 드로잉 가공에 의해서 방열판에 용이하게 형성할 수 있다. 이 때문에 이 방열판이 장착된 리드 프레임은 양호한 생산성을 얻을 수 있고, 리드 프레임의 생산 코스트 또는 반도체 장치의 생산 코스트의 저감을 도모할 수 있다.
또 이 리드 프레임에 탑재된 반도체 소자 등을 수지 밀봉하여 얻어진 반도체 장치에서는 오목부의 저면에 대응하는 방열판의 표면을 밀봉 수지의 표면으로부터 노출할 수 있어 방열성을 향상시킬 수 있다.
또 밀봉 수지와 방열판의 박리도 효과적으로 방지할 수 있기 때문에, 방열성의 향상과 더불어 반도체 장치의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 4각형상의 반도체 소자가 탑재되는 방열판과, 상기 방열판에 탑재된 반도체 소자와, 와이어 등에 의해서 전기적으로 접속되는 이너 리드를 구비하는 리드 프레임에 있어서,
    상기 방열판의 반도체 소자가 탑재되는 탑재면이 드로잉 가공에 의해서 형성된 4각형상의 오목부의 저면에 형성되고,
    또한, 상기 오목부의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서 관통 구멍을 형성하고 있는 것을 특징으로 하는 리드 프레임.
  2. 제 1 항에 있어서,
    오목부의 저면 윤곽의 직선부를 형성하는 벤딩 부분이 부분적으로 잘려나가서 관통 구멍 또는 슬릿을 형성하고 있는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항 또는 제 2 항에 있어서,
    4각형상의 반도체 소자가 탑재되는 방열판이 이너 리드와 별개로 형성된 방열판으로서,
    상기 방열판과 이너 리드의 선단부가 접착 테이프 등의 접착 부재에 의해 접착되어서 일체화되어 있는 것을 특징으로 하는 리드 프레임.
  4. 4각형상의 반도체 소자가 탑재된 방열판과, 상기 방열판에 탑재된 반도체 소자와, 와이어 등에 의해서 전기적으로 접속된 이너 리드가 밀봉 수지에 의해서 밀봉된 반도체 장치에 있어서,
    상기 반도체 소자가 상기 방열판에 드로잉 가공에 의해서 형성된 4각형상의 오목부의 저면에 탑재되고,
    또한, 상기 오목부의 각 모서리부를 형성하는 벤딩 부분이 잘려나가서 관통 구멍을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    오목부의 저면 윤곽의 직선부를 형성하는 벤딩 부분이 부분적으로 잘려나가서 관통 구멍 또는 슬릿을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    오목부의 저면에 대응하는 방열판의 표면이 밀봉 수지의 표면으로부터 노출되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 4 항 또는 제 5 항에 있어서,
    4각형상의 반도체 소자가 탑재되는 방열판이 이너 리드와 별개로 형성된 방열판으로서,
    상기 방열판과 이너 리드의 선단부가 접착 테이프 등의 접착 부재에 의해 접착되어서 일체화되어 있는 것을 특징으로 하는 반도체 장치.
KR1020010021713A 2000-06-16 2001-04-23 리드 프레임 및 반도체 장치 KR100732021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-180858 2000-06-16
JP2000180858A JP3533363B2 (ja) 2000-06-16 2000-06-16 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
KR20010113462A KR20010113462A (ko) 2001-12-28
KR100732021B1 true KR100732021B1 (ko) 2007-06-27

Family

ID=18681865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021713A KR100732021B1 (ko) 2000-06-16 2001-04-23 리드 프레임 및 반도체 장치

Country Status (3)

Country Link
JP (1) JP3533363B2 (ko)
KR (1) KR100732021B1 (ko)
TW (1) TW508781B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601656B2 (ja) * 2007-10-18 2010-12-22 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
WO2017056722A1 (ja) * 2015-09-29 2017-04-06 日立オートモティブシステムズ株式会社 電子制御装置または車載電子制御装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015865A (ko) * 1994-10-10 1996-05-22 황인길 반도체 패키지
KR970077577A (ko) * 1996-05-15 1997-12-12 이대원 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
KR20000002053A (ko) * 1998-06-16 2000-01-15 윤종용 고 방열 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015865A (ko) * 1994-10-10 1996-05-22 황인길 반도체 패키지
KR970077577A (ko) * 1996-05-15 1997-12-12 이대원 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
KR20000002053A (ko) * 1998-06-16 2000-01-15 윤종용 고 방열 반도체 패키지

Also Published As

Publication number Publication date
TW508781B (en) 2002-11-01
JP2001358275A (ja) 2001-12-26
KR20010113462A (ko) 2001-12-28
JP3533363B2 (ja) 2004-05-31

Similar Documents

Publication Publication Date Title
JP6044321B2 (ja) 半導体モジュール
JP3907145B2 (ja) チップ電子部品
JP2006203052A (ja) 表面実装型半導体素子
JP2020038914A (ja) 半導体装置
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
KR100575216B1 (ko) 발광소자용 패캐지 베이스
JP2006156462A (ja) 表面実装型発光ダイオード
KR100732021B1 (ko) 리드 프레임 및 반도체 장치
US20070147005A1 (en) Heat sink board and manufacturing method thereof
US20010015482A1 (en) Semiconductor device and method for manufacturing the same
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
JPS6378558A (ja) 電子装置
JPH11317478A (ja) 半導体装置用ヒ―トスプレッダと半導体装置用パッケ―ジ
JP5121421B2 (ja) 光半導体素子用パッケージおよび光半導体装置
JP2000049271A (ja) 半導体装置
JPH0555436A (ja) 半導体装置用リードフレーム
JP3970292B2 (ja) レーザ装置
KR200168178Y1 (ko) 파워 패키지 리드 프레임
JPS6143857B2 (ko)
KR20240058076A (ko) 발광장치 및 발광장치의 제조방법
JP2003273307A (ja) 樹脂封止型半導体装置
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치
JPH0637200A (ja) 電子装置
JP5772306B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 13