JP3194906B2 - 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ - Google Patents
半導体パッケージの製造方法、及びこれにより製造される半導体パッケージInfo
- Publication number
- JP3194906B2 JP3194906B2 JP11949898A JP11949898A JP3194906B2 JP 3194906 B2 JP3194906 B2 JP 3194906B2 JP 11949898 A JP11949898 A JP 11949898A JP 11949898 A JP11949898 A JP 11949898A JP 3194906 B2 JP3194906 B2 JP 3194906B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- lead
- lead terminal
- frame
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体パッケー
ジの製造方法、及びこれにより製造される半導体パッケ
ージに関し、特に、製造に用いるステージ用リードフレ
ームを平坦面とすることにより、従来の製造装置やライ
ン構造を変更することなく製造することができる半導体
パッケージの製造方法、及びこれにより製造される半導
体パッケージに関する。
ジの製造方法、及びこれにより製造される半導体パッケ
ージに関し、特に、製造に用いるステージ用リードフレ
ームを平坦面とすることにより、従来の製造装置やライ
ン構造を変更することなく製造することができる半導体
パッケージの製造方法、及びこれにより製造される半導
体パッケージに関する。
【０００２】
【従来の技術】一般に、半導体パッケージとは、半導体
により集積回路網が形成された素子（「半導体チップ」
と略称する。）を、当該半導体チップの電極部とワイヤ
ー接続（ワイヤーボンディング）したリード端子の外部
端子を残し他の全体を樹脂封止して所定形状に成形した
もである。そして、パッケージ内の半導体チップに対す
るリード端子の配置構成としては、例えば、特開平６−
１３２４５３が提案開示されている。これは、図８に示
すように、リード端子の内部端子側を半導体チップに対
して高さ方向へ、一部又は全部を重ね合わせた状態で樹
脂封止することにより、それ以前の半導体パッケージよ
りも小型化を図った構成のものである。
により集積回路網が形成された素子（「半導体チップ」
と略称する。）を、当該半導体チップの電極部とワイヤ
ー接続（ワイヤーボンディング）したリード端子の外部
端子を残し他の全体を樹脂封止して所定形状に成形した
もである。そして、パッケージ内の半導体チップに対す
るリード端子の配置構成としては、例えば、特開平６−
１３２４５３が提案開示されている。これは、図８に示
すように、リード端子の内部端子側を半導体チップに対
して高さ方向へ、一部又は全部を重ね合わせた状態で樹
脂封止することにより、それ以前の半導体パッケージよ
りも小型化を図った構成のものである。
【０００３】この半導体パッケージ２００の製造方法と
しては、上記公報開示によれば、図９の断面図、図１０
の斜視図に示したように、先ず、金属薄板からなる長
尺帯状のリードフレームをプレス打ち抜き加工して、半
導体チップ１１０を載置するためのステージ１０１を、
当該フレーム枠１０２からサポートバー１０３を介して
下方に下がった位置に保持させたステージ用リードフレ
ーム１００と、リードフレームをプレス打ち抜き加工
して、半導体チップ１１０の電極部１１１に対応された
複数本のリード端子１２１、１２１、・・を、内側へ延
出させた状態でかつ当該フレーム枠１２２から下方に下
がった位置に保持させたリード端子用リードフレーム１
２０を用意し、上記ステージ用リードフレーム１００の
ステージ１０１の上面に半導体チップ１１０を載置固着
させた後、その上位にリード端子用リードフレーム１２
０を位置決めして重ね合わせて保持し、次いで、この状
態でリード端子１２１の先端部１２１ｔと半導体チップ
１１０の電極部１１１とをワイヤー１３０で接続した
後、リード端子１２１の外部接続部１２１ｃを残して全
体を樹脂２１０で封止し、最後に両リードフレーム１０
０、１２０から切り離すことにより半導体パッケージ２
００が形成される。
しては、上記公報開示によれば、図９の断面図、図１０
の斜視図に示したように、先ず、金属薄板からなる長
尺帯状のリードフレームをプレス打ち抜き加工して、半
導体チップ１１０を載置するためのステージ１０１を、
当該フレーム枠１０２からサポートバー１０３を介して
下方に下がった位置に保持させたステージ用リードフレ
ーム１００と、リードフレームをプレス打ち抜き加工
して、半導体チップ１１０の電極部１１１に対応された
複数本のリード端子１２１、１２１、・・を、内側へ延
出させた状態でかつ当該フレーム枠１２２から下方に下
がった位置に保持させたリード端子用リードフレーム１
２０を用意し、上記ステージ用リードフレーム１００の
ステージ１０１の上面に半導体チップ１１０を載置固着
させた後、その上位にリード端子用リードフレーム１２
０を位置決めして重ね合わせて保持し、次いで、この状
態でリード端子１２１の先端部１２１ｔと半導体チップ
１１０の電極部１１１とをワイヤー１３０で接続した
後、リード端子１２１の外部接続部１２１ｃを残して全
体を樹脂２１０で封止し、最後に両リードフレーム１０
０、１２０から切り離すことにより半導体パッケージ２
００が形成される。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の製
法では、リード端子用リードフレーム１２０のリート゛端
子１２１を下方へ屈曲配置させるための段部（「リード
段部」）１２１ｄを形成していることに加え、ステージ
用リードフレーム１００のステージ１０１を上記リード
端子１２１の下降位置より更に下がった位置に保持する
必要から、サポートバー１０３を下方へ屈曲させた段部
（「サポート段部」）１０３ｄに形成しているため、上
記リード段部１２１ｄとサポート段部１０３ｄとのそれ
ぞれの寸法精度の管理に加え、重ね合わせ時の相互の寸
法誤差の管理をも必要になって、煩雑な段部精度の管理
が必要となる問題があった。
法では、リード端子用リードフレーム１２０のリート゛端
子１２１を下方へ屈曲配置させるための段部（「リード
段部」）１２１ｄを形成していることに加え、ステージ
用リードフレーム１００のステージ１０１を上記リード
端子１２１の下降位置より更に下がった位置に保持する
必要から、サポートバー１０３を下方へ屈曲させた段部
（「サポート段部」）１０３ｄに形成しているため、上
記リード段部１２１ｄとサポート段部１０３ｄとのそれ
ぞれの寸法精度の管理に加え、重ね合わせ時の相互の寸
法誤差の管理をも必要になって、煩雑な段部精度の管理
が必要となる問題があった。
【０００５】また、半導体チップ１１０を挟持した後の
２枚リードフレーム１００、１２０は、順次連続的にワ
イヤー接続が行われて行くものである。このワイヤー付
け処理は、一般的に超音波法と熱圧着法を併用するが、
フレーム枠１０２及びステージ１０１に効率良く熱を伝
えるためには、図１１に示すように、ヒーターブロック
１４０にサポートバー１０３の段差分の彫り込みを入れ
た適合凹部１４１を形成し、これにステージ１０１を適
合させてヒーターブロック１４０との接触面積を多くす
る必要があった。そのため、ステージ１０１を順次にヒ
ーターブロック１４０へ送る際には、送り爪１５０を用
いた横送り機構の他に、一回のステージ移動毎にヒータ
ーブロック１４０を上下動させるための移動機構が必要
となり、さらには上停止繰り返し位置精度機構が必要と
なるなど、複雑な追加機構が必要であった。
２枚リードフレーム１００、１２０は、順次連続的にワ
イヤー接続が行われて行くものである。このワイヤー付
け処理は、一般的に超音波法と熱圧着法を併用するが、
フレーム枠１０２及びステージ１０１に効率良く熱を伝
えるためには、図１１に示すように、ヒーターブロック
１４０にサポートバー１０３の段差分の彫り込みを入れ
た適合凹部１４１を形成し、これにステージ１０１を適
合させてヒーターブロック１４０との接触面積を多くす
る必要があった。そのため、ステージ１０１を順次にヒ
ーターブロック１４０へ送る際には、送り爪１５０を用
いた横送り機構の他に、一回のステージ移動毎にヒータ
ーブロック１４０を上下動させるための移動機構が必要
となり、さらには上停止繰り返し位置精度機構が必要と
なるなど、複雑な追加機構が必要であった。
【０００６】このことは、従来から存する生産設備をそ
のまま応用することができず、専用の設備投資を行う必
要があり、ひいてはコスト上昇の要因ともなっていた。
のまま応用することができず、専用の設備投資を行う必
要があり、ひいてはコスト上昇の要因ともなっていた。
【０００７】
【目的】そこで本願発明は、上記課題に鑑みて為された
もので、ステージ用リードフレームを平坦に保つことに
より、工作寸法の管理を軽減して製品精度を向上させる
と共に、従来の設備をそのまま利用した製造を可能とす
ることにより、製品コストの上昇を抑えることを目的と
した半導体パッケージの製造方法、及びこれにより製造
される半導体パッケージを提供するものである。
もので、ステージ用リードフレームを平坦に保つことに
より、工作寸法の管理を軽減して製品精度を向上させる
と共に、従来の設備をそのまま利用した製造を可能とす
ることにより、製品コストの上昇を抑えることを目的と
した半導体パッケージの製造方法、及びこれにより製造
される半導体パッケージを提供するものである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本願発明の半導体パッケージの製造方法は、以下の
ように構成している。
め、本願発明の半導体パッケージの製造方法は、以下の
ように構成している。
【０００９】すなわち、ステージ用リードフレームに型
抜き成形されたステージに半導体チップを載置し、この
載置された半導体チップの上に、該半導体チップの電極
部に対応させたリード端子が型抜き成形されたリード端
子用リードフレームを重ね合わせ、次いで、該リード端
子の先端部と前記電極部とをワイヤー接続した後、前記
リード端子の外部接続部を残して樹脂封止する各工程よ
り成る半導体パッケージの製造方法において、ステージ
用リードフレームのステージを当該フレーム枠と同一面
に成形すると共に、リード端子用リードフレームのリー
ド端子の先端部を当該フレーム枠より上位に位置させて
リード端子を所望規格構成に屈曲成形したことを特徴と
する。
抜き成形されたステージに半導体チップを載置し、この
載置された半導体チップの上に、該半導体チップの電極
部に対応させたリード端子が型抜き成形されたリード端
子用リードフレームを重ね合わせ、次いで、該リード端
子の先端部と前記電極部とをワイヤー接続した後、前記
リード端子の外部接続部を残して樹脂封止する各工程よ
り成る半導体パッケージの製造方法において、ステージ
用リードフレームのステージを当該フレーム枠と同一面
に成形すると共に、リード端子用リードフレームのリー
ド端子の先端部を当該フレーム枠より上位に位置させて
リード端子を所望規格構成に屈曲成形したことを特徴と
する。
【００１０】また、リード端子の外部接続部の裏面とス
テージ裏面とが略同一面となるように端子を成形し、前
記外部接続部の裏面とステージ裏面とを露出させた状態
で樹脂封止したことを特徴とする。
テージ裏面とが略同一面となるように端子を成形し、前
記外部接続部の裏面とステージ裏面とを露出させた状態
で樹脂封止したことを特徴とする。
【００１１】さらに、上記製造方法で製造される半導体
パッケージは、リード端子の外部接続部の裏面とステー
ジ裏面とを、略同一面とし、かつ露出させた状態で樹脂
封止したことを特徴としている。
パッケージは、リード端子の外部接続部の裏面とステー
ジ裏面とを、略同一面とし、かつ露出させた状態で樹脂
封止したことを特徴としている。
【００１２】
【作用】上記のように構成された本願発明は、リード端
子用リードフレームのリード端子のみが屈曲形成され、
ステージ用リードフレームのステージはフレーム枠と同
一面に保たれているため、重ね合わせた場合の寸法誤差
が少なくなり、かつ寸法精度の管理が軽減される。
子用リードフレームのリード端子のみが屈曲形成され、
ステージ用リードフレームのステージはフレーム枠と同
一面に保たれているため、重ね合わせた場合の寸法誤差
が少なくなり、かつ寸法精度の管理が軽減される。
【００１３】また、ステージ用リードフレームの下面に
は突出部がなく、平坦面であるため、ステージの送り移
動は、送り爪による水平移動機構のみで行われる。
は突出部がなく、平坦面であるため、ステージの送り移
動は、送り爪による水平移動機構のみで行われる。
【００１４】
【発明の実施の形態】次に、本願発明の実施の形態例に
ついて、図面に基づき詳細に説明する。なお、本明細書
中で用いる向きの記載は図面を基準とした便宜上のもの
である。 ［実施形態例１］図１は本実施形態例１を示す分解斜視
図であり、図２はそれを示すリードフレーム横断方向の
断面図であり、図３はこれにより製造された半導体パッ
ケージを示す横断面図である。
ついて、図面に基づき詳細に説明する。なお、本明細書
中で用いる向きの記載は図面を基準とした便宜上のもの
である。 ［実施形態例１］図１は本実施形態例１を示す分解斜視
図であり、図２はそれを示すリードフレーム横断方向の
断面図であり、図３はこれにより製造された半導体パッ
ケージを示す横断面図である。
【００１５】図示符号の１は、金属薄板から成る長尺帯
状のステージ用リードフレームであり、その面上には、
フレーム枠１０と、該フレーム枠１０に連続して対向形
成した２本のサポートバー１１、１１と、これを介して
成形した矩形状のステージ１２とを残した打ち抜き繰り
返しパターンが形成されている。フレーム枠１０、サポ
ートバー１１、及びステージ１２は、同一面上に成形し
ている。なお、１３は、フレーム枠１０に適宜の間隔で
開設させた位置決め孔である。なお、本実施形態では、
サポートバー１１を対向させた２本としているが、これ
に限定するものではなく、２本以上を適宜の位置に配置
するようにしてもよい。
状のステージ用リードフレームであり、その面上には、
フレーム枠１０と、該フレーム枠１０に連続して対向形
成した２本のサポートバー１１、１１と、これを介して
成形した矩形状のステージ１２とを残した打ち抜き繰り
返しパターンが形成されている。フレーム枠１０、サポ
ートバー１１、及びステージ１２は、同一面上に成形し
ている。なお、１３は、フレーム枠１０に適宜の間隔で
開設させた位置決め孔である。なお、本実施形態では、
サポートバー１１を対向させた２本としているが、これ
に限定するものではなく、２本以上を適宜の位置に配置
するようにしてもよい。
【００１６】図示符号の２は、通常、半導体チップと称
されるもので、所定の機能を持った集積回路網が焼き付
けされた素子であり、その上面には適宜の個数の外部接
続用の電極部２０、２０、・・が露出させて形成されて
いる。
されるもので、所定の機能を持った集積回路網が焼き付
けされた素子であり、その上面には適宜の個数の外部接
続用の電極部２０、２０、・・が露出させて形成されて
いる。
【００１７】図示符号の３は、金属薄板から成る長尺帯
状のリード端子用リードフレームであり、フレーム枠３
０と、前記半導体チップ２の電極部２０に対応させた複
数本のリード端子３１、３１、・・とを残した打ち抜き
繰り返しパターンが形成されている。かかるリード端子
３１は、フレーム枠３０への取付け部が半導体パッケー
ジ２において外部接続部３１ｃを構成する部分となり、
その裏面３１ｂ側をステージ用リードフレーム１の肉厚
分だけ下方へ屈曲させ、所定の長さの平坦面の後に、屈
曲段部３１ｄにより所定の高さ（ステージ肉厚+半導体
チップ厚さ+α）だけ上方へ延出させ、次いで、先端部
３１ｔに所定の長さの水平部を設けた形状に屈曲成形し
ている。なお、３２は、フレーム枠３０に適宜の間隔で
開設させた位置決め孔である。
状のリード端子用リードフレームであり、フレーム枠３
０と、前記半導体チップ２の電極部２０に対応させた複
数本のリード端子３１、３１、・・とを残した打ち抜き
繰り返しパターンが形成されている。かかるリード端子
３１は、フレーム枠３０への取付け部が半導体パッケー
ジ２において外部接続部３１ｃを構成する部分となり、
その裏面３１ｂ側をステージ用リードフレーム１の肉厚
分だけ下方へ屈曲させ、所定の長さの平坦面の後に、屈
曲段部３１ｄにより所定の高さ（ステージ肉厚+半導体
チップ厚さ+α）だけ上方へ延出させ、次いで、先端部
３１ｔに所定の長さの水平部を設けた形状に屈曲成形し
ている。なお、３２は、フレーム枠３０に適宜の間隔で
開設させた位置決め孔である。
【００１８】かかる構成により、半導体パッケージ４の
製造は、ワーク台（図示省略）上にステージ用リードフ
レーム１を載置し、電極部２０を上側にして半導体チッ
プ２を各ステージ１２の上面に載置固着させた後、リー
ド端子用リードフレーム３を互いの位置決め孔１３、３
２を基準にしてステージ用リードフレーム１に重ね合わ
せ、そして、該半導体チップ２の上面にリード端子群３
１、３１、・・を適宜の間隙をもって重ね合わせる。次
いで、該リード端子３１の先端部３１ｔと対応する電極
２０とをワイヤー５で接続する。このワイヤー接続にお
いては、一般的に超音波法と熱圧着法とが併用され、フ
レーム枠１０及びステージ１２に効率良く熱を伝えるた
めに、ヒーターブロック６により下方からの加熱が行わ
れる。
製造は、ワーク台（図示省略）上にステージ用リードフ
レーム１を載置し、電極部２０を上側にして半導体チッ
プ２を各ステージ１２の上面に載置固着させた後、リー
ド端子用リードフレーム３を互いの位置決め孔１３、３
２を基準にしてステージ用リードフレーム１に重ね合わ
せ、そして、該半導体チップ２の上面にリード端子群３
１、３１、・・を適宜の間隙をもって重ね合わせる。次
いで、該リード端子３１の先端部３１ｔと対応する電極
２０とをワイヤー５で接続する。このワイヤー接続にお
いては、一般的に超音波法と熱圧着法とが併用され、フ
レーム枠１０及びステージ１２に効率良く熱を伝えるた
めに、ヒーターブロック６により下方からの加熱が行わ
れる。
【００１９】この場合、ステージ１２がフレーム枠１０
と同一面であるため、図１１に示す従来例のように、ス
テージ用リードフレーム１００の下方へ突出したステー
ジ１０１の部分がないため、図４に示すように、水平往
復移動する送り爪７のみでヒータブック６を上下させる
ことなく、両リードフレーム１、３の順次水平送り移動
を行うことができる。
と同一面であるため、図１１に示す従来例のように、ス
テージ用リードフレーム１００の下方へ突出したステー
ジ１０１の部分がないため、図４に示すように、水平往
復移動する送り爪７のみでヒータブック６を上下させる
ことなく、両リードフレーム１、３の順次水平送り移動
を行うことができる。
【００２０】ワイヤー接続完了後は、ステージ１２、半
導体チップ２、及びリード端子３１の全体を、トランス
ファモールド法により樹脂封止した後、樹脂４０の成形
体から露出したリード端子３１の外部接続部３１ｃを、
適宜の位置で切断してフレーム枠３０から切り放すこと
により半導体パッケージ４が製造される。なお、上記樹
脂封入において、ステージ１２の裏面１２ｂと外部接続
部３１ｃの一部と裏面３１ｂとが露出するように、金型
を構成している。
導体チップ２、及びリード端子３１の全体を、トランス
ファモールド法により樹脂封止した後、樹脂４０の成形
体から露出したリード端子３１の外部接続部３１ｃを、
適宜の位置で切断してフレーム枠３０から切り放すこと
により半導体パッケージ４が製造される。なお、上記樹
脂封入において、ステージ１２の裏面１２ｂと外部接続
部３１ｃの一部と裏面３１ｂとが露出するように、金型
を構成している。
【００２１】かかる製法により製造される半導体パッケ
ージ４は、図３に断面図で示すように、ステージ１２の
裏面１２ｂとリード端子３１の外部接続部３１ｃの一部
とその裏面３１ｂが、同一面上で露出した状態になり、
それ以外の全体が樹脂４０で封止されたものとなり、外
部接続部３１の裏面３１ｂを接着面として、プリント基
板（図示省略）等へ表面実装されるものである。 ［実施形態例２］次に、本実施形態例２について説明す
る。
ージ４は、図３に断面図で示すように、ステージ１２の
裏面１２ｂとリード端子３１の外部接続部３１ｃの一部
とその裏面３１ｂが、同一面上で露出した状態になり、
それ以外の全体が樹脂４０で封止されたものとなり、外
部接続部３１の裏面３１ｂを接着面として、プリント基
板（図示省略）等へ表面実装されるものである。 ［実施形態例２］次に、本実施形態例２について説明す
る。
【００２２】図５は本実施形態例２を示す分解斜視図で
あり、図６はそれを示すリードフレーム横断方向の断面
図であり、図７はこれにより製造された半導体パッケー
ジを示す横断面図である。
あり、図６はそれを示すリードフレーム横断方向の断面
図であり、図７はこれにより製造された半導体パッケー
ジを示す横断面図である。
【００２３】実施形態例２は、上述した実施形態例１と
は、リード端子用リードフレーム８のリード端子８１の
形状が異なるのみであるため、実施形態例１と同様の構
成部分については、同一の番号を付与して詳細な説明を
省略する。
は、リード端子用リードフレーム８のリード端子８１の
形状が異なるのみであるため、実施形態例１と同様の構
成部分については、同一の番号を付与して詳細な説明を
省略する。
【００２４】図示するリード端子８１は、フレーム枠８
０の取付け部から屈曲させて半導体パッケージ９の厚さ
（又は高さ）だけ立ち上げた後、外部接続部８１ｃとな
る所定長さの水平部を内側へ延出形成し、次いで屈曲段
部８１ｄを経て下方へ屈曲させた後、先端部８１ｔに所
定の長さの水平部を設けた形状に屈曲成形したのもであ
る。
０の取付け部から屈曲させて半導体パッケージ９の厚さ
（又は高さ）だけ立ち上げた後、外部接続部８１ｃとな
る所定長さの水平部を内側へ延出形成し、次いで屈曲段
部８１ｄを経て下方へ屈曲させた後、先端部８１ｔに所
定の長さの水平部を設けた形状に屈曲成形したのもであ
る。
【００２５】上記構成により、半導体パッケージ９の製
造は、上記実施形態例１と同様に、ステージ用リードフ
レーム１の各ステージ１２の上面に半導体チップ２を載
置固着させた後、リード端子用リードフレーム８を位置
決めして重ね合わせ、次いで、ワイヤー５で電極部２０
とリード端子８の先端部８１ｔを接続させた後、上記実
施形態例１と同様に樹脂封止が行われる。
造は、上記実施形態例１と同様に、ステージ用リードフ
レーム１の各ステージ１２の上面に半導体チップ２を載
置固着させた後、リード端子用リードフレーム８を位置
決めして重ね合わせ、次いで、ワイヤー５で電極部２０
とリード端子８の先端部８１ｔを接続させた後、上記実
施形態例１と同様に樹脂封止が行われる。
【００２６】かかる製法により製造される半導体パッケ
ージ９は、図７に断面図で示すように、ステージ１２の
裏面１２ｂが下面側に、及びリード端子８１の外部接続
部８１ｃの一部とその裏面８１ｂが、上面側に露出した
状態になり、それ以外の全体を樹脂９０で封止されるも
のとなり、外部接続部８の裏面８１ｂを接着面として、
プリント基板等へ表面実装される。
ージ９は、図７に断面図で示すように、ステージ１２の
裏面１２ｂが下面側に、及びリード端子８１の外部接続
部８１ｃの一部とその裏面８１ｂが、上面側に露出した
状態になり、それ以外の全体を樹脂９０で封止されるも
のとなり、外部接続部８の裏面８１ｂを接着面として、
プリント基板等へ表面実装される。
【００２７】なお、上記半導体パッケージ９の構造自体
は、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎ Ｎｏｌｅａ
ｄ）型の半導体パッケージとして公知のものであり（例
えば、特開平６−１３２４５３）、その効果はパッケー
ジのコンパクト化にある。
は、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎ Ｎｏｌｅａ
ｄ）型の半導体パッケージとして公知のものであり（例
えば、特開平６−１３２４５３）、その効果はパッケー
ジのコンパクト化にある。
【００２８】
【効果】本願発明を上記のように構成することにより、
次の効果を奏する。すなわち、従来のようにステージ用
リードフレーム、及びリード端子用リードフレームの両
方に屈曲させた段部を形成していたのとは異なり、リー
ド端子用リードフレームにのみに屈曲段部を形成してい
るため、段部寸法の管理が容易となり、製造精度の向上
と、製品不良率の低下を図ることができる。
次の効果を奏する。すなわち、従来のようにステージ用
リードフレーム、及びリード端子用リードフレームの両
方に屈曲させた段部を形成していたのとは異なり、リー
ド端子用リードフレームにのみに屈曲段部を形成してい
るため、段部寸法の管理が容易となり、製造精度の向上
と、製品不良率の低下を図ることができる。
【００２９】また、ステージ用リードフレームのステー
ジを当該フレーム枠と同一面に成形しているため、ワイ
ヤー接続に用いるヒータブロックの上面を水平移動のみ
で行うことができる。すなわち、従来のように、ヒータ
ブロックに下行配置のステージを適合させる凹部を必要
とせず、かつリードフレームを移動させるごとにヒータ
ブロックを上下動させる機構をも必要とせず、従来の生
産設備をそまま用いることができ、牽いては生産コスト
の上昇を抑えることができる効果を有する。
ジを当該フレーム枠と同一面に成形しているため、ワイ
ヤー接続に用いるヒータブロックの上面を水平移動のみ
で行うことができる。すなわち、従来のように、ヒータ
ブロックに下行配置のステージを適合させる凹部を必要
とせず、かつリードフレームを移動させるごとにヒータ
ブロックを上下動させる機構をも必要とせず、従来の生
産設備をそまま用いることができ、牽いては生産コスト
の上昇を抑えることができる効果を有する。
【００３０】さらに、請求項２の製法、及び請求項３の
構成の半導体パッケージによれば、製造時に半導体チッ
プの載置用のステージをパッケージ裏面に露出した放熱
板として用いることできる。
構成の半導体パッケージによれば、製造時に半導体チッ
プの載置用のステージをパッケージ裏面に露出した放熱
板として用いることできる。
【図１】 本実施形態例１を示す分解斜視図である。
【図２】 本実施形態例１を示すリードフレーム横断方
向の断面図である。
向の断面図である。
【図３】 本実施形態例１により製造された半導体パッ
ケージを示す横断面図である。
ケージを示す横断面図である。
【図４】 本実施例のヒータブロックの配置を示す断面
図である。
図である。
【図５】 本実施形態例２を示す分解斜視図である。
【図６】 本実施形態例２を示すリードフレーム横断方
向の断面図である。
向の断面図である。
【図７】 本実施形態例１により製造された半導体パッ
ケージを示す横断面図である。
ケージを示す横断面図である。
【図８】 従来例の半導体パッケージを示す横断面図で
ある。
ある。
【図９】 従来例の製法を示すリードフレーム横断方向
の断面図である。
の断面図である。
【図１０】 従来例の製法を示す分解斜視図である。
【図１１】 従来例のヒータブロックの配置を示す断面
図である。
図である。
１ ステージ用リードフレーム １０ フレーム枠 １１ サポートバー １２ ステージ １２ｂ 裏面（ステージの〜） １３ 位置決め孔 ２ 半導体チップ ２０ 電極部 ３ リード端子用リードフレーム ３０ フレーム枠 ３１ リード端子 ３１ｂ 裏面（外部接続部の〜） ３１ｃ 外部接続部 ３１ｄ 屈曲段部 ３１ｔ 先端部 ３２ 位置決め孔 ４ 半導体パッケージ ４０ 樹脂 ５ ワイヤー ６ ヒーターブロック ７ 送り爪 ８ リード端子用リードフレーム ８０ フレーム枠 ８１ リード端子 ８１ｂ 裏面（外部接続部の〜） ８１ｃ 外部接続部 ８１ｄ 屈曲段部 ８１ｔ 先端部 ８２ 位置決め孔 ９ 半導体パッケージ ９０ 樹脂
Claims (3)
- 【請求項１】ステージ用リードフレームに型抜き成形さ
れたステージに半導体チップを載置し、この載置された
半導体チップの上に、該半導体チップの電極部に対応さ
せたリード端子が型抜き成形されたリード端子用リード
フレームを重ね合わせ、次いで、該リード端子の先端部
と前記電極部とをワイヤー接続した後、前記リード端子
の外部接続部を残して樹脂封止する各工程より成る半導
体パッケージの製造方法において、 ステージ用リードフレームのステージを当該フレーム枠
と同一面に成形すると共に、リード端子用リードフレー
ムのリード端子の先端部を当該フレーム枠より上位に位
置させてリード端子を所望規格構成に屈曲成形したこと
を特徴とする半導体パッケージの製造方法。 - 【請求項２】リード端子の外部接続部の裏面とステージ
裏面とが略同一面となるようにリード端子を成形し、前
記外部接続部の裏面とステージ裏面とを露出させた状態
で樹脂封止したことを特徴とする請求項１記載の半導体
パッケージの製造方法。 - 【請求項３】ステージ用リードフレームに型抜き成形さ
れたステージに半導体チップを載置し、この載置された
半導体チップの上に、該半導体チップの電極部に対応さ
せたリード端子が型抜き成形されたリード端子用リード
フレームを重ね合わせ、次いで、該リード端子の先端部
と前記電極部とをワイヤー接続した後、前記リード端子
の外部接続部を残して樹脂封止することにより製造され
る半導体パッケージにおいて、 リード端子の外部接続部の裏面とステージ裏面とを、略
同一面とし、かつ露出させた状態で樹脂封止したことを
特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11949898A JP3194906B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11949898A JP3194906B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312775A JPH11312775A (ja) | 1999-11-09 |
| JP3194906B2 true JP3194906B2 (ja) | 2001-08-06 |
Family
ID=14762764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11949898A Expired - Fee Related JP3194906B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194906B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004080134A2 (en) * | 2003-02-25 | 2004-09-16 | Tessera, Inc. | High frequency chip packages with connecting elements |
| JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
| JP6357847B2 (ja) * | 2014-04-22 | 2018-07-18 | 株式会社デンソー | 電子装置の製造方法 |
| WO2023199808A1 (ja) * | 2022-04-12 | 2023-10-19 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-04-28 JP JP11949898A patent/JP3194906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312775A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2708320B2 (ja) | マルチチップ型半導体装置及びその製造方法 | |
| US6611047B2 (en) | Semiconductor package with singulation crease | |
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| TW577157B (en) | Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device | |
| US20040046237A1 (en) | Lead frame and method of manufacturing the same | |
| EP1662565A2 (en) | Semiconductor package | |
| US7439612B2 (en) | Integrated circuit package structure with gap through lead bar between a die edge and an attachment point corresponding to a conductive connector | |
| US20030067065A1 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20050043514A (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
| US20230068748A1 (en) | Leaded semiconductor device package | |
| JP3194906B2 (ja) | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ | |
| JPWO2007057954A1 (ja) | 半導体装置及びその製造方法 | |
| JP3877402B2 (ja) | 半導体装置の製造方法 | |
| JPWO2002095824A1 (ja) | 電源回路装置 | |
| JPH11191562A (ja) | 半導体装置の製造方法 | |
| JP2515406B2 (ja) | 樹脂封止型半導体装置 | |
| JP3875126B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004022968A (ja) | 半導体装置およびその製造方法 | |
| JP2005051109A (ja) | パワー半導体モジュール | |
| JP2859057B2 (ja) | リードフレーム | |
| JP2737373B2 (ja) | リードフレーム及び集積回路の製造方法 | |
| JP2001068622A (ja) | 複合半導体装置及びその製造方法 | |
| JP4207671B2 (ja) | 半導体パッケージの製造方法 | |
| KR100395673B1 (ko) | 반도체 조립 프레임의 제조 방법 및 그 조립체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |