JPH0546986B2 - - Google Patents
Info
- Publication number
- JPH0546986B2 JPH0546986B2 JP62268471A JP26847187A JPH0546986B2 JP H0546986 B2 JPH0546986 B2 JP H0546986B2 JP 62268471 A JP62268471 A JP 62268471A JP 26847187 A JP26847187 A JP 26847187A JP H0546986 B2 JPH0546986 B2 JP H0546986B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- layer
- lead
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 description 11
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体集積回路装置に関す
る。
る。
従来、この種の樹脂封止型半導体集積回路装置
は、半導体集積回路を形成した後、半導体集積回
路を保護するために、第３図に示すように、外部
端子２を外部に導出させて外装樹脂体１にて封止
されていた。
は、半導体集積回路を形成した後、半導体集積回
路を保護するために、第３図に示すように、外部
端子２を外部に導出させて外装樹脂体１にて封止
されていた。
外部端子２はプリント基板等に実装するとき
に、はんだ付け性を良くするため、リード３の表
面にはんだ層として錫−鉛合金層２４が被覆され
ていた。
に、はんだ付け性を良くするため、リード３の表
面にはんだ層として錫−鉛合金層２４が被覆され
ていた。
上述した従来の外部端子の表層のはんだ層は低
融点のため、このはんだ層の融点以上の作業が行
なわれると、はんだ層が溶けて、本来、一様に被
覆されているはんだ合金層が不均一になり、外部
端子の太さが太くなつたりし、作業工程上、製品
品質上好ましくないという欠点があつた。
融点のため、このはんだ層の融点以上の作業が行
なわれると、はんだ層が溶けて、本来、一様に被
覆されているはんだ合金層が不均一になり、外部
端子の太さが太くなつたりし、作業工程上、製品
品質上好ましくないという欠点があつた。
そのため、リードにはんだ層を被覆する作業工
程は、融点以上の高温にさらされる作業の後にも
つてくるという制限が課せられ、製造工程の手順
を自由に変更することが不可能であり作業の効率
化が図られないという欠点もあつた。
程は、融点以上の高温にさらされる作業の後にも
つてくるという制限が課せられ、製造工程の手順
を自由に変更することが不可能であり作業の効率
化が図られないという欠点もあつた。
又、融点の高い鉛又は錫のみの金属層を形成す
るという考え方もあるが、外部端子のプリント基
板への実装時に高品質のはんだ付け性が得られな
いという欠点もあつた。
るという考え方もあるが、外部端子のプリント基
板への実装時に高品質のはんだ付け性が得られな
いという欠点もあつた。
本発明の目的は、作業工程中にはんだが溶けて
はんだ合金層が不均一になることがなく、製造工
程の手順を自由に変更でき、作業の効率化が図ら
れるとともに、プリント基板への実装時に高品質
のはんだ付け性が得られる半導体集積回路装置を
提供することにある。
はんだ合金層が不均一になることがなく、製造工
程の手順を自由に変更でき、作業の効率化が図ら
れるとともに、プリント基板への実装時に高品質
のはんだ付け性が得られる半導体集積回路装置を
提供することにある。
本発明の樹脂封止型半導体集積回路装置は、半
導体集積回路と、該半導体集積回路を封止する外
装樹脂体と、前記半導体集積回路に接続し、か
つ、前記外装樹脂体を貫通して外部へ導出される
外部端子とを有する樹脂封止型半導体集積回路装
置において、前記外部端子が錫と鉛の合金層と錫
の金属層のうちのいずれか一方の中間層と鉛の金
属層の最外層によつて構成されている。
導体集積回路と、該半導体集積回路を封止する外
装樹脂体と、前記半導体集積回路に接続し、か
つ、前記外装樹脂体を貫通して外部へ導出される
外部端子とを有する樹脂封止型半導体集積回路装
置において、前記外部端子が錫と鉛の合金層と錫
の金属層のうちのいずれか一方の中間層と鉛の金
属層の最外層によつて構成されている。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の第１の実施例の部分断面図で
ある。
ある。
第１の実施例は、第１図に示すように、外装樹
脂体１から導出した外部端子２は、リード３とそ
の上に被覆された錫−鉛合金層（はんだ層）４
と、更に、その上に形成された鉛金属層５によつ
て構成されている。
脂体１から導出した外部端子２は、リード３とそ
の上に被覆された錫−鉛合金層（はんだ層）４
と、更に、その上に形成された鉛金属層５によつ
て構成されている。
この錫−鉛合金層４と、鉛金属層５は、電気め
つきにより形成することが出来る。
つきにより形成することが出来る。
第２図は本発明の第２の実施例の部分断面図で
ある。
ある。
第２の実施例は、第２図に示すように、外部端
子２は、リード３と、その上に被覆された錫金属
層１４と、更に、その上に形成された鉛金属層５
によつて構成されている。
子２は、リード３と、その上に被覆された錫金属
層１４と、更に、その上に形成された鉛金属層５
によつて構成されている。
この錫金属層１４と、鉛金属層５は、第１の実
施例と同様、電気めつきにより形成することがで
きる。
施例と同様、電気めつきにより形成することがで
きる。
このように、半導体集積回路装置用外部端子の
最外層の鉛金属層を形成すると、組立作業中の作
業温度が鉛の融点よりも十分低いので、中間層の
錫−鉛合金層又は、錫金属層が溶融するのを防止
できる。
最外層の鉛金属層を形成すると、組立作業中の作
業温度が鉛の融点よりも十分低いので、中間層の
錫−鉛合金層又は、錫金属層が溶融するのを防止
できる。
以上説明したように本発明は、外部端子の最外
層に中間層よりも融点の高い鉛の金属層を形成す
ることにより、作業中に鉛が溶けて表面が不均一
になることがなく、作業工程の手順を自由に変更
できるので、作業の効率化が図られるとともに、
鉛金属層の下地が錫−鉛合金層のはんだ層である
ことから、プリント基板実装時に高品質のはんだ
付け性が得られるという効果がある。
層に中間層よりも融点の高い鉛の金属層を形成す
ることにより、作業中に鉛が溶けて表面が不均一
になることがなく、作業工程の手順を自由に変更
できるので、作業の効率化が図られるとともに、
鉛金属層の下地が錫−鉛合金層のはんだ層である
ことから、プリント基板実装時に高品質のはんだ
付け性が得られるという効果がある。
第１図は本発明の第１の実施例の部分断面図、
第２図は本発明の第２の実施例の部分断面図、第
３図は従来の樹脂封止型半導体集積回路装置の一
例の部分断面図である。 １……外装樹脂体、２……外部端子、３……リ
ード、４……錫−鉛合金層、５……鉛金属層、１
４……錫金属層、２４……錫−鉛合金層。
第２図は本発明の第２の実施例の部分断面図、第
３図は従来の樹脂封止型半導体集積回路装置の一
例の部分断面図である。 １……外装樹脂体、２……外部端子、３……リ
ード、４……錫−鉛合金層、５……鉛金属層、１
４……錫金属層、２４……錫−鉛合金層。
Claims (1)
- １ 半導体集積回路と、該半導体集積回路を封止
する外装樹脂体と、前記半導体集積回路に接続
し、かつ、前記外装樹脂体を貫通して外部へ導出
される外部端子とを有する樹脂封止型半導体集積
回路装置において、前記外部端子が錫と鉛の合金
層と錫の金属層のうちのいずれか一方の中間層と
鉛の金属層の最外層によつて構成されていること
を特徴とする樹脂封止型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268471A JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268471A JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110754A JPH01110754A (ja) | 1989-04-27 |
| JPH0546986B2 true JPH0546986B2 (ja) | 1993-07-15 |
Family
ID=17458961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62268471A Granted JPH01110754A (ja) | 1987-10-23 | 1987-10-23 | 樹脂封止型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110754A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196603A (ja) * | 1992-12-23 | 1994-07-15 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
-
1987
- 1987-10-23 JP JP62268471A patent/JPH01110754A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01110754A (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0249021B2 (ja) | ||
| US6292083B1 (en) | Surface-mount coil | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JPH0546986B2 (ja) | ||
| US5482735A (en) | Method for making multi-layer ceramic packages | |
| JP2637863B2 (ja) | 半導体装置 | |
| JPH10256442A (ja) | 放熱板及びそれを用いた複合半導体装置 | |
| JPH03185754A (ja) | 半導体装置 | |
| EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
| JPH0526761Y2 (ja) | ||
| JPH01152752A (ja) | 半導体装置 | |
| JPS6325715Y2 (ja) | ||
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH07273263A (ja) | 電子部品の外部端子 | |
| JP2000091493A (ja) | 表面実装型半導体装置 | |
| KR860000476B1 (ko) | 전자 부품용 리드선 제조 방법 | |
| JPH05235191A (ja) | 樹脂封止型半導体装置とその実装方法 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPH04148555A (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JPS63197363A (ja) | 半導体装置の製造方法 | |
| JPH02109356A (ja) | 半導体装置 | |
| JPH02229458A (ja) | 電子部品 | |
| JPS60177656A (ja) | 半導体装置 |