JP7156673B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7156673B2
JP7156673B2 JP2018149581A JP2018149581A JP7156673B2 JP 7156673 B2 JP7156673 B2 JP 7156673B2 JP 2018149581 A JP2018149581 A JP 2018149581A JP 2018149581 A JP2018149581 A JP 2018149581A JP 7156673 B2 JP7156673 B2 JP 7156673B2
Authority
JP
Japan
Prior art keywords
lead
lead terminals
row
terminals
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018149581A
Other languages
English (en)
Other versions
JP2020025049A (ja
Inventor
栄輔 森
芳雄 藤井
Original Assignee
日清紡マイクロデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日清紡マイクロデバイス株式会社 filed Critical 日清紡マイクロデバイス株式会社
Priority to JP2018149581A priority Critical patent/JP7156673B2/ja
Publication of JP2020025049A publication Critical patent/JP2020025049A/ja
Application granted granted Critical
Publication of JP7156673B2 publication Critical patent/JP7156673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に実装信頼性を向上させることができる半導体装置に関する。
近年、携帯電話、スマートフォン、タブレット等の通信機器等の小型化だけでなく、センサ搭載数の増加等により、搭載する電子部品の小型化が求められている。一方車載用電子機器では、通常の電子機器の使用環境に比べて厳しい条件下で使用されるため、より高い実装信頼性を維持しながら、限られた空間に搭載可能な電子部品が求められ、半導体装置ではショートリードを具備した半導体装置が使用されている。
図5および図6に、従来の半導体装置の一例を示す。図において、1はダイパッド、2は引出電極あるいはダイパッドの吊りリード等を含むリード端子、3は半導体チップ、4は半導体チップ3とリード端子2を接続するボンディングワイヤ、5は封止樹脂で半導体チップ3等を封止した封止部である。この種の半導体装置では、リード端子2の一部が封止部5の側面から水平方向に延出して露出し、リード端子2間にも封止樹脂が充填された樹脂部5aを備えた構成となっている。
このような構造の半導体装置は、高密度実装や高温環境等でも使用することができ、車載電子機器向けに利用が拡大している。本願出願人は、ハイブリット車や電気自動車等に使用される車両駆動用のバッテリの出力電圧を監視するためのモータ駆動回路など特殊用途に適応可能な半導体装置として、高電圧が印加されるリード端子を他のリード端子から離して配置した構成の半導体装置を提案している(特許文献1)。
図7は本願出願人が先に提案した半導体装置の説明図で、封止部5内の半導体チップの配置等を示している。図7に示すように、ダイパッド1上に4つの半導体チップC1~C4が搭載され、ダイパッド1を挟んで対向するように、図面左側にはリード端子L1、L2が、図面右側にはリード端子L3~L11が配置されている。リード端子L3、L11は、ダイパッド1の吊りリード端子となっている。
これらのリード端子は、半導体チップ上に形成された電極パッドとボンデングワイヤ4で接続されている。封止部5から露出するリード端子間には、リード端子間を固定し、放電を防止するため、封止樹脂を充填した樹脂部5aが形成されている。図7に示す半導体装置は、高電圧が印加される条件で使用可能とするため、特に図面左側のリード端子の数が少なくなっている。
ところで、リード端子の数が少ないと、内部に搭載する半導体チップの電極パッド数を少なくする必要があり、搭載される半導体チップの機能が制限されることになる。さらに、高電圧の監視用等特殊な用途以外にも適用範囲を拡大したいとの要請も強く、リード端子の数が多い半導体装置が求められている。
特開2016-136608号公報
図7に示す半導体装置のリード端子を増やすため、リード端子L1、L2の間に、リード端子L4~L10と同様のリード端子を配置することが可能である。さらに4辺に同様のリード端子を配置すればリード端子の数を増やすことも可能である。
しかしながら、4辺に封止樹脂から延出する構造のリード端子を配置すると、実装面積が増加し、高密度実装に適したこの種の半導体装置の利点を損なってしまう。本発明は、このような問題点を解消し、リード端子の数を増やし、かつ高密度実装が可能な半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、ダイパッドにチップを搭載し、前記ダイパッドを囲んで配置したリード端子の一部を露出するように封止樹脂により封止した半導体装置において、前記リード端子は、前記ダイパッドを挟んで対向して配置した複数のリード端子からなる第1のリード列と第2のリード列と、前記第1のリード列および前記第2のリード列のリード端子の延出方向と直交する方向に延出するように配置した複数のリード端子からなる第3のリード列と第4のリード列とを備え、前記第1のリード列のリード端子および前記第2のリード列のリード端子は、前記封止樹脂により封止された封止部から前記リード端子の一部が延出するとともに、該延出するリード端子間に前記封止樹脂が充填されていることと、前記第3のリード列のリード端子および前記第4のリード列のリード端子は、前記封止部の裏面に一部が露出するとともに前記封止部の側面から切断部が露出していることと、前記第1のリード列、前記第2のリード列、前記第3のリード列および前記第4のリード列のリード端子は、各リード列の両端のリード端子が、該両端のリード端子間に配置する他のリード端子より幅が広いことと、前記第1のリード列あるいは前記第2のリード列の前記幅が広いリード端子の幅は、前記第3のリード列および前記第4のリード列の前記幅が広いリード端子の幅より広いことを特徴とする。
本発明の半導体装置は、従来の半導体装置の実装面積のままで、リード端子の数を増やすことができる。また、半導体装置の四隅に幅の広いリード端子を配置でき、実装信頼性も向上できるという利点がある。
さらに本発明の半導体装置は、4辺のそれぞれに幅の広いリード端子を配置でき、さらに実装信頼性を向上させることも可能である。
幅の広いリード端子の配置は、封止樹脂により表面が覆われないリード列のリード端子の幅を広くし、厚い封止樹脂により表面が覆われたリード列のリード端子の幅を広くしないかあるいはわずかに広くする程度にとどめると、リード端子の切断時にバリの発生等を防止でき、好ましい。
また本発明の半導体装置は、リード端子の配置が異なる種類の半導体装置であっても、ダイシングソーを用いた切断位置を適宜変更するだけで製造することができ、製造コストの低減を図ることができる。
本発明の第1の実施例の半導体装置の説明図である。 本発明の第1の実施例の半導体装置の説明図である。 本発明の第1の実施例の半導体装置の個片化工程を説明する図である。 本発明の第2の実施例の半導体装置の説明図である。 従来の半導体装置の説明図である。 従来の半導体装置の説明図である。 本願出願人が先に提案した半導体装置の説明図である。
本発明の半導体装置は、ダイパッドを挟んで対向して配置した第1のリード列と第2のリード列のリード端子は、従来の半導体装置同様、ダイパッドとチップが樹脂封止された封止部から一部が延出するとともに、リード端子間に封止樹脂を充填した構造としている。さらに本発明では、これらのリード列のリード端子の延出方向と直交する方向にリード端子が延出する第3のリード列と第4のリード列のリード端子は、封止部の裏面側から一部が露出するとともに封止部の側面から切断部が露出するのみで、封止部からリード端子が延出しない構造としている。本発明はこのように構成することで、実装面積の増加なしでリード端子の数を増やすことを可能としている。さらに第1のリード列と第2のリード列のリード端子は、それぞれ両端のリード端子の幅を広げることで実装信頼性の向上を図っている。以下、本発明の実施例について詳細に説明する。
まず第1の実施例について説明する。図1は本発明の第1の実施例の説明図である。図1に示すように、第1のリード列と第2のリード列に相当する2辺のリード端子2aは、封止部5から延出し、隣接するリード端子2a間、あるいは両端に封止樹脂が充填され樹脂部5aが形成されている。
図2は、図1に示す半導体装置のダイパッド1、リード端子2a、2b、樹脂部5、5aの配置のみを示している。図2左右側2辺のリード列のリード端子2aは、図5に示したように半導体装置の表面側で、その表面が露出し、実装基板等と接続可能となっている。さらに半導体装置の裏面側で、その裏面が露出し、実装基板等と接続可能なっている。
また図2上下側2辺のリード列のリード端子2bは、半導体装置の表面側は厚い樹脂部5で覆われ、露出していない。一方、半導体装置の裏面側で、その裏面が露出し、実装基板等と接続可能となっている。このように構成することで、図5に示す従来の半導体装置と比較して、同じ実装面積のままでリード端子2bを追加することが可能となった。
図1に示す半導体装置は、例えば次のような製造方法により形成することができる。図3は、本発明の半導体装置の製造方法を説明する図であり、図2に示す半導体装置を4個同時に形成し、個片化する工程を説明する図である。図2同様、半導体装置のダイパッド1、リード端子2a、2b、樹脂部5、5aの配置を示している。
図3に示すように各リード端子2a、2bは連結された状態となっており、この連結部を除去することで、個々の半導体装置に個片化される。ここで、図面上下方向に延出する連結部の除去領域C1では、連結部、リード端子2aの一部および樹脂部5aが露出している。またリード端子2aの内、ダイパッド1の吊りリード端子は、他のリード端子に比べて幅を広く形成している。これは、個片化後の半導体装置の実装信頼性を向上させるため、半導体装置の四隅のリード端子の幅を広くすることが効果的だからである。
また、厚い封止樹脂により形成されている樹脂部5は、半導体装置上だけでなくリード端子2bを連結する図面左右方向に延出する連結部上にも形成され、図3では2列の樹脂部5が形成された構造となっている。
そこで、個片化工程では、除去領域C1は切断金型を用いて除去し、除去領域C2はダイシングソーを用いて切削除去する。ここで除去領域C1は、厚い樹脂部5が形成されていないため、切断金型を用いて切断時に発生するバリの形成を抑えて切断するのが好ましい。特に図3に示すように幅に広いリード端子を切断する際には、切断金型を用いるのが好ましい。一方、除去領域C2は、厚い樹脂部5が形成されているため、ダイシングソーを用いた切断を行う。その結果、リード端子2bは樹脂部5の側面に断面を露出する構造となる。
以上説明したように、本実施例の半導体装置は、実装面積の増加なしでリード端子を増やすことができ、高機能の半導体チップを搭載することが可能となる。また、幅の広いリード端子を半導体装置の四隅に配置することができ、実装信頼性を向上させることも可能となる。
次に、第2の実施例について説明する。図4は本発明の第2の実施例の説明図である。上述の第1の実施例と異なり、リード端子2aの延出方向に延出するダイパッド1の吊りリード端子2a-1に加えて、リード端子2bの延出方向にもダイパッド1の吊りリード端子2b-1を備える構成としている。このような構成とすると半導体装置の4辺の両端に幅の広いリード端子を配置することができ、半導体装置の実装信頼性を向上させる効果がある。
なお、このような構造の半導体装置においても、上述の第1の実施例同様の方法により個片化することができる。即ち、リード端子2bとともに吊りリード端子2b-1もダイシングソーを用いて切削除去する。このとき吊りリード端子2b-1の幅が広すぎるとダイシングソーによる切削除去が好ましくない場合が生じる。そこで、吊りリード端子2b-1の幅は切削除去可能な幅に設定する。一般的には、ダイシングソーを用いた切削除去を行う場合、切断するリード端子の幅は狭い方が好ましい。そこで吊りリード端子2b-1の幅は、リード端子2bより広く設定し、吊りリード端子2a-1より狭く設定することで、容易に切断でき、実装信頼性も高くすることが可能となる。
以上、本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、各リード列のリード端子の数は変更可能である。幅の広いリード端子がダイパッドの吊りリード端子に限定されるものでもない。また、個片化する方法も、金型を用いた切断とダイシングソーを用いた切断とを組み合わせる方法に限定されず、ダイシングソーを用いた切断のみで個片化することも可能である。
1:ダイパッド、2:リード端子、3:半導体チップ、4:ボンディングワイヤ、5、5a:封止部

Claims (1)

  1. ダイパッドにチップを搭載し、前記ダイパッドを囲んで配置したリード端子の一部を露出するように封止樹脂により封止した半導体装置において、
    前記リード端子は、前記ダイパッドを挟んで対向して配置した複数のリード端子からなる第1のリード列と第2のリード列と、前記第1のリード列および前記第2のリード列のリード端子の延出方向と直交する方向に延出するように配置した複数のリード端子からなる第3のリード列と第4のリード列とを備え、
    前記第1のリード列のリード端子および前記第2のリード列のリード端子は、前記封止樹脂により封止された封止部から前記リード端子の一部が延出するとともに、該延出するリード端子間に前記封止樹脂が充填されていることと、
    前記第3のリード列のリード端子および前記第4のリード列のリード端子は、前記封止部の裏面に一部が露出するとともに前記封止部の側面から切断部が露出していることと、
    前記第1のリード列、前記第2のリード列、前記第3のリード列および前記第4のリード列のリード端子は、各リード列の両端のリード端子が、該両端のリード端子間に配置する他のリード端子より幅が広いことと、
    前記第1のリード列あるいは前記第2のリード列の前記幅が広いリード端子の幅は、前記第3のリード列および前記第4のリード列の前記幅が広いリード端子の幅より広いことを特徴とする半導体装置
JP2018149581A 2018-08-08 2018-08-08 半導体装置 Active JP7156673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018149581A JP7156673B2 (ja) 2018-08-08 2018-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018149581A JP7156673B2 (ja) 2018-08-08 2018-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2020025049A JP2020025049A (ja) 2020-02-13
JP7156673B2 true JP7156673B2 (ja) 2022-10-19

Family

ID=69619039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018149581A Active JP7156673B2 (ja) 2018-08-08 2018-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JP7156673B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150725A (ja) 1998-11-05 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2015179737A (ja) 2014-03-19 2015-10-08 セイコーインスツル株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04184968A (ja) * 1990-11-19 1992-07-01 Hitachi Ltd 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150725A (ja) 1998-11-05 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2015179737A (ja) 2014-03-19 2015-10-08 セイコーインスツル株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020025049A (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
JP4843447B2 (ja) 半導体装置とそれを用いたメモリカード
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
US7982303B2 (en) Semiconductor device and communication method
US7671452B1 (en) Microarray package with plated contact pedestals
EP2622635A1 (en) Singulation of ic packages
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
TWI550784B (zh) 扁平無引腳封裝及其製造方法
EP3486944A1 (en) Chip packaging structure and method, and electronic device
CN104979323A (zh) 四方扁平无引脚封装及其制造方法
JP7156673B2 (ja) 半導体装置
JP6909629B2 (ja) 半導体装置
CN115995440A (zh) 半导体封装结构及其制造方法
JP2010087403A (ja) 半導体装置
JP4002143B2 (ja) 半導体装置の製造方法
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
KR100818083B1 (ko) 적층형 패키지
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
CN212277193U (zh) 半导体封装防磁结构
KR20110030089A (ko) 반도체 패키지 및 그 제조방법
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
CN116762166A (zh) 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
KR20140046612A (ko) 리드 프레임, 리드 프레임 제조방법 및 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7156673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150