JP2002151625A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002151625A JP2002151625A JP2001211771A JP2001211771A JP2002151625A JP 2002151625 A JP2002151625 A JP 2002151625A JP 2001211771 A JP2001211771 A JP 2001211771A JP 2001211771 A JP2001211771 A JP 2001211771A JP 2002151625 A JP2002151625 A JP 2002151625A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- tab
- lead frame
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部電極端子の実装面に傷や異物付着を起こ
させない。 【解決手段】 単位リードフレームパターンを縦横に複
数格子配列したマトリクス型リードフレームを用意した
後、半導体チップを固定するとともに、半導体チップの
電極とリードの内端をワイヤで接続し、その後半導体チ
ップ，ワイヤ及びリード内端部分を片面モールドして封
止体で覆う。この際、パッケージの外側に一つパッケー
ジよりも厚い接触防止体を注入した樹脂で形成する。マ
トリクス型リードフレームの保管や供給時、リードフレ
ームを重ね合わせる。外部電極端子となるリード表面
は、リードフレームの重ね合わせた際、接触防止体が上
下のリードフレーム間に介在するため、汚染されたり、
傷がついたりしない。リードフレームの切断処理を行っ
てノンリード型半導体装置を製造する。
させない。 【解決手段】 単位リードフレームパターンを縦横に複
数格子配列したマトリクス型リードフレームを用意した
後、半導体チップを固定するとともに、半導体チップの
電極とリードの内端をワイヤで接続し、その後半導体チ
ップ，ワイヤ及びリード内端部分を片面モールドして封
止体で覆う。この際、パッケージの外側に一つパッケー
ジよりも厚い接触防止体を注入した樹脂で形成する。マ
トリクス型リードフレームの保管や供給時、リードフレ
ームを重ね合わせる。外部電極端子となるリード表面
は、リードフレームの重ね合わせた際、接触防止体が上
下のリードフレーム間に介在するため、汚染されたり、
傷がついたりしない。リードフレームの切断処理を行っ
てノンリード型半導体装置を製造する。
Description
【０００１】
【発明の属する技術分野】本発明はリードフレームを用
いた樹脂封止型半導体装置の製造技術に関し、特に、Ｓ
ＯＮ（Small Outline Non-Leaded Package），ＱＦＮ
（Quad Flat Non-Leaded Package）のように、パッケー
ジの側方に意図的に外部電極端子を突出させることなく
実装面側に露出させる半導体装置（ノンリード型半導体
装置）の製造に適用して有効な技術に関する。
いた樹脂封止型半導体装置の製造技術に関し、特に、Ｓ
ＯＮ（Small Outline Non-Leaded Package），ＱＦＮ
（Quad Flat Non-Leaded Package）のように、パッケー
ジの側方に意図的に外部電極端子を突出させることなく
実装面側に露出させる半導体装置（ノンリード型半導体
装置）の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、その製造にお
いてリードフレームが使用される。リードフレームは、
金属板を精密プレスによる打ち抜きやエッチングによっ
て所望パターンに形成することによって製造される。リ
ードフレームは半導体チップを固定するためのタブと呼
称される支持部や、前記支持部の周囲に先端（内端）を
臨ませる複数のリードを有する。前記タブはリードフレ
ームの枠部分から延在するタブ吊りリードによって支持
されている。
いてリードフレームが使用される。リードフレームは、
金属板を精密プレスによる打ち抜きやエッチングによっ
て所望パターンに形成することによって製造される。リ
ードフレームは半導体チップを固定するためのタブと呼
称される支持部や、前記支持部の周囲に先端（内端）を
臨ませる複数のリードを有する。前記タブはリードフレ
ームの枠部分から延在するタブ吊りリードによって支持
されている。
【０００３】このようなリードフレームを使用して樹脂
封止型半導体装置を製造する場合、前記リードフレーム
のタブに半導体チップを固定するとともに、前記半導体
チップの電極と前記リードの先端を導電性のワイヤで接
続し、その後ワイヤや半導体チップを含むリード内端側
を絶縁性の樹脂（レジン）で封止して封止体（パッケー
ジ）を形成し、ついで不要なリードフレーム部分を切断
除去するとともにパッケージから突出するリードやタブ
吊りリードをフレームから切断する。
封止型半導体装置を製造する場合、前記リードフレーム
のタブに半導体チップを固定するとともに、前記半導体
チップの電極と前記リードの先端を導電性のワイヤで接
続し、その後ワイヤや半導体チップを含むリード内端側
を絶縁性の樹脂（レジン）で封止して封止体（パッケー
ジ）を形成し、ついで不要なリードフレーム部分を切断
除去するとともにパッケージから突出するリードやタブ
吊りリードをフレームから切断する。
【０００４】一方、リードフレームを用いて製造する樹
脂封止型半導体装置の一つとして、リードフレームの一
面側に片面モールドを行ってパッケージを形成し、パッ
ケージの実装面に外部電極端子であるリードを露出さ
せ、パッケージの周面から意図的にリードを突出させな
い半導体装置構造が知られている。この半導体装置は、
パッケージの実装面の両側縁にリードが露出するＳＯＮ
や、四角形状のパッケージの実装面の４辺側にリードが
露出するＱＦＮが知られている。
脂封止型半導体装置の一つとして、リードフレームの一
面側に片面モールドを行ってパッケージを形成し、パッ
ケージの実装面に外部電極端子であるリードを露出さ
せ、パッケージの周面から意図的にリードを突出させな
い半導体装置構造が知られている。この半導体装置は、
パッケージの実装面の両側縁にリードが露出するＳＯＮ
や、四角形状のパッケージの実装面の４辺側にリードが
露出するＱＦＮが知られている。
【０００５】ＳＯＮについては、特開平１０−３４６９
９号公報や特開平１０−７０２１７号公報に記載されて
いる。前者には、半導体装置の製造における樹脂封止時
に、樹脂ばり（レジンバリ）が発生しないように金型面
を柔軟性及び耐熱性を有するリリースフィルムで被覆し
て樹脂封止を行う技術が開示されている。
９号公報や特開平１０−７０２１７号公報に記載されて
いる。前者には、半導体装置の製造における樹脂封止時
に、樹脂ばり（レジンバリ）が発生しないように金型面
を柔軟性及び耐熱性を有するリリースフィルムで被覆し
て樹脂封止を行う技術が開示されている。
【０００６】後者には、リード間のモールド樹脂表面に
断面略円弧状の溝を設けて、リード間の絶縁距離を長く
確保したり、リード露出面上で発生する樹脂バリを防止
する技術が開示されている。
断面略円弧状の溝を設けて、リード間の絶縁距離を長く
確保したり、リード露出面上で発生する樹脂バリを防止
する技術が開示されている。
【０００７】また、特開平１０−２７０６０３号公報に
は、ボールグリッドアレイ半導体装置のように基板（ガ
ラスエポキシ樹脂などからなる樹脂基板）の表面に半導
体チップが固定され、基板の裏面に格子状に外部電極が
設けられ、基板の表面には前記半導体チップ等を覆う樹
脂パッケージで覆われる半導体装置（エリアパッケージ
型半導体装置）とその製法が開示されている。この半導
体装置は基板に１列に並んで複数設けられている。
は、ボールグリッドアレイ半導体装置のように基板（ガ
ラスエポキシ樹脂などからなる樹脂基板）の表面に半導
体チップが固定され、基板の裏面に格子状に外部電極が
設けられ、基板の表面には前記半導体チップ等を覆う樹
脂パッケージで覆われる半導体装置（エリアパッケージ
型半導体装置）とその製法が開示されている。この半導
体装置は基板に１列に並んで複数設けられている。
【０００８】そして、基板を重ねた際、前記電極に傷が
付かないように、前記パッケージの少なくとも２隅の基
板上には樹脂パッケージの高さよりも高い突起部を設け
て、電極面が前記樹脂パッケージに接触しないようにし
ている。
付かないように、前記パッケージの少なくとも２隅の基
板上には樹脂パッケージの高さよりも高い突起部を設け
て、電極面が前記樹脂パッケージに接触しないようにし
ている。
【０００９】前記突起部は、基板の長手方向に交差する
方向に、２個形成しないと、基板を重ねた際の電極の保
護にはならない。
方向に、２個形成しないと、基板を重ねた際の電極の保
護にはならない。
【００１０】
【発明が解決しようとする課題】半導体装置の小型化、
外部電極端子となるリードのリード曲がり防止等の観点
から片面モールドによるＳＯＮやＱＦＮ等のノンリード
型半導体装置が使用されている。
外部電極端子となるリードのリード曲がり防止等の観点
から片面モールドによるＳＯＮやＱＦＮ等のノンリード
型半導体装置が使用されている。
【００１１】ノンリード型半導体装置は、パッケージの
実装面に露出するリード面が実装面となることから、パ
ッケージの側面からリードを突出させるＳＯＰ（Small
Outline Package)やＱＦＰ（Quad Flat Package)等の半
導体装置に比較して、実装面積が小さい。このため、リ
ード（外部電極端子）の表面に異物が付着したり、傷が
付いたりすると、実装の信頼性が低くなる。
実装面に露出するリード面が実装面となることから、パ
ッケージの側面からリードを突出させるＳＯＰ（Small
Outline Package)やＱＦＰ（Quad Flat Package)等の半
導体装置に比較して、実装面積が小さい。このため、リ
ード（外部電極端子）の表面に異物が付着したり、傷が
付いたりすると、実装の信頼性が低くなる。
【００１２】図３４乃至図３６は、マザーボード等の配
線基板５０にノンリード型半導体装置１を実装させた状
態を示す一部の模式図であり、ノンリード型半導体装置
１のパッケージ２の実装面３に露出したリード（外部電
極端子）４が、配線基板５０の図示しないランド５２上
に接合材（ソルダー）５１を介して接合された状態を示
すものである。リード４の表面、即ち実装面にはソルダ
ーの濡れ性（ソルダビリティ）を高めるべく、メッキ膜
５４が設けられている。図ではメッキ膜５４は黒い太い
線で示してある。メッキ膜５４は、鉛と錫による半田
膜、または鉛をソルダーとして使用しないためのパラジ
ウムメッキ膜等で形成されている。
線基板５０にノンリード型半導体装置１を実装させた状
態を示す一部の模式図であり、ノンリード型半導体装置
１のパッケージ２の実装面３に露出したリード（外部電
極端子）４が、配線基板５０の図示しないランド５２上
に接合材（ソルダー）５１を介して接合された状態を示
すものである。リード４の表面、即ち実装面にはソルダ
ーの濡れ性（ソルダビリティ）を高めるべく、メッキ膜
５４が設けられている。図ではメッキ膜５４は黒い太い
線で示してある。メッキ膜５４は、鉛と錫による半田
膜、または鉛をソルダーとして使用しないためのパラジ
ウムメッキ膜等で形成されている。
【００１３】先付けメッキと呼称し、パラジウムメッキ
膜はリードフレームの状態で既にメッキされている。ま
た、後付けメッキと称して前記半田膜はモールド後にメ
ッキされる。半田膜の場合、ソルダーは半田が使用され
る。また、パラジウムメッキ膜の場合は、鉛を含まない
ソルダー、例えば、Ｓｎ−ＺｎやＳｎ−Ａｇ等が使用さ
れる。
膜はリードフレームの状態で既にメッキされている。ま
た、後付けメッキと称して前記半田膜はモールド後にメ
ッキされる。半田膜の場合、ソルダーは半田が使用され
る。また、パラジウムメッキ膜の場合は、鉛を含まない
ソルダー、例えば、Ｓｎ−ＺｎやＳｎ−Ａｇ等が使用さ
れる。
【００１４】図３４は実装異常が発生していない正常な
実装形態を示すものである。例えば、ソルダー５１とし
ての半田はリード４の実装面側全体に亘って濡れるとと
もに、リード４の外端面に高くフィレット５５が形成さ
れ、外部からも半田のソルダビリティが良好であること
が分かる。
実装形態を示すものである。例えば、ソルダー５１とし
ての半田はリード４の実装面側全体に亘って濡れるとと
もに、リード４の外端面に高くフィレット５５が形成さ
れ、外部からも半田のソルダビリティが良好であること
が分かる。
【００１５】図３５に示すように、リード４の表面（露
出面）に異物５６が付着していると、付着部分では電気
的接続がなされなくなり、導通不良となりやすい。
出面）に異物５６が付着していると、付着部分では電気
的接続がなされなくなり、導通不良となりやすい。
【００１６】図３６に示すように、リード４の表面（露
出面）に傷が付きメッキ膜５４が無くなっている部分は
ソルダー５１が付かなくなり、接続面積の減少から導通
不良となりやすい。図３６では、傷がついてメッキ膜５
４が剥離した部分をリード４の外端側としてあることか
ら、フィレットが形成されず、接続不良を目視すること
もできるが、傷が内部である場合は、外部からは見え
ず、導通不良の確認はできなくなる。これは実装の信頼
性低下を引き起こす。
出面）に傷が付きメッキ膜５４が無くなっている部分は
ソルダー５１が付かなくなり、接続面積の減少から導通
不良となりやすい。図３６では、傷がついてメッキ膜５
４が剥離した部分をリード４の外端側としてあることか
ら、フィレットが形成されず、接続不良を目視すること
もできるが、傷が内部である場合は、外部からは見え
ず、導通不良の確認はできなくなる。これは実装の信頼
性低下を引き起こす。
【００１７】このようにノンリード型半導体装置では、
リードの実装面に異物が付着することや、リードの実装
面に傷が付いてメッキ膜が剥離することは避けなくては
ならない。これは、ノンリード型半導体装置の製造時に
おいても同様である。
リードの実装面に異物が付着することや、リードの実装
面に傷が付いてメッキ膜が剥離することは避けなくては
ならない。これは、ノンリード型半導体装置の製造時に
おいても同様である。
【００１８】本出願人においては、金属製のマトリクス
型リードフレームを用いてＱＦＮやＳＯＮ等のノンリー
ド型半導体装置を製造している。マトリクス型リードフ
レームは、リードフレームの一単位パターン（以下単位
リードフレームパターンと称す）を縦横に沿って複数行
及び複数列となるように配置したものである。そしてこ
のマトリクス型リードフレームの各単位リードフレーム
パターンそれぞれに１個のノンリード型半導体装置を製
造するものである。即ち、各単位リードフレームパター
ンの中央部分に半導体チップを固定した後、この半導体
チップの電極とリード内端を導電性のワイヤで接続し、
その後半導体チップやワイヤ等を片面モールドしてパッ
ケージを形成する。
型リードフレームを用いてＱＦＮやＳＯＮ等のノンリー
ド型半導体装置を製造している。マトリクス型リードフ
レームは、リードフレームの一単位パターン（以下単位
リードフレームパターンと称す）を縦横に沿って複数行
及び複数列となるように配置したものである。そしてこ
のマトリクス型リードフレームの各単位リードフレーム
パターンそれぞれに１個のノンリード型半導体装置を製
造するものである。即ち、各単位リードフレームパター
ンの中央部分に半導体チップを固定した後、この半導体
チップの電極とリード内端を導電性のワイヤで接続し、
その後半導体チップやワイヤ等を片面モールドしてパッ
ケージを形成する。
【００１９】ところで、本出願人にあっては、マトリク
ス型リードフレームを使用したノンリード型半導体装置
の製造において、各単位リードフレームパターン部分に
それぞれパッケージを形成した後、マトリクス型リード
フレームの保管や切断装置へのローディング時、マトリ
クス型リードフレームを順次重ね合わせて取り扱ってい
る。
ス型リードフレームを使用したノンリード型半導体装置
の製造において、各単位リードフレームパターン部分に
それぞれパッケージを形成した後、マトリクス型リード
フレームの保管や切断装置へのローディング時、マトリ
クス型リードフレームを順次重ね合わせて取り扱ってい
る。
【００２０】この場合、絶縁性樹脂で形成されるパッケ
ージ上にリードフレームが重ねられる。そして、時には
実装面となるリードフレーム面が前記パッケージ上に重
ねられることもあり、この際に実装面となるリードフレ
ーム面が汚れたり、傷が付いたりすることもある。
ージ上にリードフレームが重ねられる。そして、時には
実装面となるリードフレーム面が前記パッケージ上に重
ねられることもあり、この際に実装面となるリードフレ
ーム面が汚れたり、傷が付いたりすることもある。
【００２１】そこで、本発明者は、実装面となるリード
フレーム面が下方のリードフレームに形成されたパッケ
ージ上に接触することがないように、パッケージよりも
高さが高い接触防止体を形成することを考えた。そし
て、この接触防止体を、パッケージを形成するモールド
金型のキャビティに連なるフローキャビティ部分で形成
することを考えた。
フレーム面が下方のリードフレームに形成されたパッケ
ージ上に接触することがないように、パッケージよりも
高さが高い接触防止体を形成することを考えた。そし
て、この接触防止体を、パッケージを形成するモールド
金型のキャビティに連なるフローキャビティ部分で形成
することを考えた。
【００２２】即ち、フローキャビティはキャビティ内の
空気がキャビティ内に残留するのを防止するために設け
られるものである。そこで、フローキャビティの高さ
（深さ）をキャビティの高さ（深さ）よりも高くし、こ
のフローキャビティで硬化したレジンで前記接触防止体
を形成する。
空気がキャビティ内に残留するのを防止するために設け
られるものである。そこで、フローキャビティの高さ
（深さ）をキャビティの高さ（深さ）よりも高くし、こ
のフローキャビティで硬化したレジンで前記接触防止体
を形成する。
【００２３】一方、ボールグリッドアレイ半導体装置に
おける外部電極を傷付けないようにする技術として、前
述のように、特開平１０−２７０６０３号公報に記載さ
れた技術が知られている。
おける外部電極を傷付けないようにする技術として、前
述のように、特開平１０−２７０６０３号公報に記載さ
れた技術が知られている。
【００２４】しかし、この技術は、そのままマトリクス
型リードフレーム使用のノンリード型半導体装置の製造
には適用でき難いことが分かった。
型リードフレーム使用のノンリード型半導体装置の製造
には適用でき難いことが分かった。
【００２５】即ち、特開平１０−２７０６０３号公報に
記載されたボールグリッドアレイ半導体装置の製法で
は、細長の基板の長手方向に沿って一列に四角形の樹脂
パッケージを形成して半導体装置を形成する技術であ
る。そして、実施形態としては、四角形のキャビティの
１隅から樹脂を注入して樹脂パッケージを形成するとと
もに、残りの２乃至３隅に突起部を形成するものであ
る。トランスファモールドの金型のエアベントに溜り部
を設け、この溜り部で硬化した樹脂で樹脂パッケージの
高さより高い突起部を形成するものである。
記載されたボールグリッドアレイ半導体装置の製法で
は、細長の基板の長手方向に沿って一列に四角形の樹脂
パッケージを形成して半導体装置を形成する技術であ
る。そして、実施形態としては、四角形のキャビティの
１隅から樹脂を注入して樹脂パッケージを形成するとと
もに、残りの２乃至３隅に突起部を形成するものであ
る。トランスファモールドの金型のエアベントに溜り部
を設け、この溜り部で硬化した樹脂で樹脂パッケージの
高さより高い突起部を形成するものである。
【００２６】マトリクス型リードフレームは、リードフ
レームの縦横に沿ってｎ行ｍ列の数のパッケージを形成
する。従って、従来のボールグリッドアレイ半導体装置
の製造技術をそのまま適用すると、モールド時、ｍ×ｎ
個のキャビティと、２乃至３×ｍ×ｎ個の溜り部に樹脂
を流入させてそれぞれパッケージと突起部を形成しなけ
ればならなくなり、キャビティに連なるランナーに送り
込む樹脂量が大幅に多くなる。
レームの縦横に沿ってｎ行ｍ列の数のパッケージを形成
する。従って、従来のボールグリッドアレイ半導体装置
の製造技術をそのまま適用すると、モールド時、ｍ×ｎ
個のキャビティと、２乃至３×ｍ×ｎ個の溜り部に樹脂
を流入させてそれぞれパッケージと突起部を形成しなけ
ればならなくなり、キャビティに連なるランナーに送り
込む樹脂量が大幅に多くなる。
【００２７】この結果、ポット部より遠いキャビティ程
樹脂が充填されるまでに時間がかかり、樹脂粘度が高く
なり、樹脂の流れによってワイヤが流されて傾き、隣接
するリードや電極に接触してショート不良を発生させる
頻度が高くなる。
樹脂が充填されるまでに時間がかかり、樹脂粘度が高く
なり、樹脂の流れによってワイヤが流されて傾き、隣接
するリードや電極に接触してショート不良を発生させる
頻度が高くなる。
【００２８】特開平１０−２７０６０３号公報に記載さ
れた技術は、ガラスエポキシ樹脂などの樹脂製の基板に
半導体チップの電極をフェイスダウンボンディングによ
って接続した構造であることから、ワイヤ流れによるシ
ョート不良の問題は考える必要がないのである。
れた技術は、ガラスエポキシ樹脂などの樹脂製の基板に
半導体チップの電極をフェイスダウンボンディングによ
って接続した構造であることから、ワイヤ流れによるシ
ョート不良の問題は考える必要がないのである。
【００２９】また、従来製法では、注入樹脂量の増大
と、注入圧力の増大から、トランスファモールド装置の
能力増大を図らねばならなくなり、トランスファモール
ド装置のコストが上昇し、半導体装置の製造コストが高
くなる。
と、注入圧力の増大から、トランスファモールド装置の
能力増大を図らねばならなくなり、トランスファモール
ド装置のコストが上昇し、半導体装置の製造コストが高
くなる。
【００３０】また、従来製法では、１パッケージに対し
て２乃至３個の突起部を形成するため、レジンの使用量
が多くなり、半導体装置の製造コストが高くなる。
て２乃至３個の突起部を形成するため、レジンの使用量
が多くなり、半導体装置の製造コストが高くなる。
【００３１】また、キャビティの２乃至３個の溜り部を
配置する従来の構成を、マトリクス型リードフレームに
適用した場合、溜り部形成のためリードフレームが大き
くなる。特開平１０−２７０６０３号公報に記載された
技術は、パッケージの少なくとも２隅の基板上に突起部
を設ける必要があり、マトリクス型リードフレームに適
用した場合には単位リードフレームパターンが大きくな
り、フレーム使用効率が低くなり、半導体装置の製造コ
ストが高くなる。
配置する従来の構成を、マトリクス型リードフレームに
適用した場合、溜り部形成のためリードフレームが大き
くなる。特開平１０−２７０６０３号公報に記載された
技術は、パッケージの少なくとも２隅の基板上に突起部
を設ける必要があり、マトリクス型リードフレームに適
用した場合には単位リードフレームパターンが大きくな
り、フレーム使用効率が低くなり、半導体装置の製造コ
ストが高くなる。
【００３２】特開平１０−２７０６０３号公報に記載さ
れた技術は、パッケージの少なくとも２隅の基板上に突
起部を設ける必要があり、マトリクス型リードフレーム
に適用した場合にはレジンの使用量が多くなり、半導体
装置の製造コストが高くなる。
れた技術は、パッケージの少なくとも２隅の基板上に突
起部を設ける必要があり、マトリクス型リードフレーム
に適用した場合にはレジンの使用量が多くなり、半導体
装置の製造コストが高くなる。
【００３３】本発明の目的は、実装性能が良好なノンリ
ード型半導体装置の製造方法を提供することにある。
ード型半導体装置の製造方法を提供することにある。
【００３４】本発明の他の目的は、外部電極端子の実装
面に傷や異物付着を起こさせないノンリード型半導体装
置の製造方法を提供することにある。
面に傷や異物付着を起こさせないノンリード型半導体装
置の製造方法を提供することにある。
【００３５】本発明の他の目的は、製造コストの低減が
達成できるノンリード型半導体装置の製造方法を提供す
ることにある。
達成できるノンリード型半導体装置の製造方法を提供す
ることにある。
【００３６】本発明の他の目的は、品質が優れ信頼性が
高い電子装置の製造方法を提供することにある。
高い電子装置の製造方法を提供することにある。
【００３７】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００３８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００３９】（１）絶縁性樹脂からなる封止体（パッケ
ージ）と、前記封止体の実装面に露出するリード及びタ
ブ吊りリードとを有する半導体装置であって、前記封止
体の縁に位置する前記リード及びタブ吊りリードの外端
実装面側の縁は切断によるバリが存在しない。前記封止
体内には半導体チップが位置するとともに、この半導体
チップは前記タブ吊りリードに連なるタブの固定面上に
固定され、前記半導体チップの電極と前記リードは導電
性のワイヤで接続されている。前記封止体の実装面に露
出する前記リード面及び前記タブ吊りリード面にはメッ
キ膜が形成されている。
ージ）と、前記封止体の実装面に露出するリード及びタ
ブ吊りリードとを有する半導体装置であって、前記封止
体の縁に位置する前記リード及びタブ吊りリードの外端
実装面側の縁は切断によるバリが存在しない。前記封止
体内には半導体チップが位置するとともに、この半導体
チップは前記タブ吊りリードに連なるタブの固定面上に
固定され、前記半導体チップの電極と前記リードは導電
性のワイヤで接続されている。前記封止体の実装面に露
出する前記リード面及び前記タブ吊りリード面にはメッ
キ膜が形成されている。
【００４０】このような半導体装置は以下の製造方法で
製造される。即ち、枠部と、前記枠部の内方に位置する
タブと、前記枠部から前記タブに向かって延在して先端
部分で前記タブを支持する複数のタブ吊りリードと、前
記枠部から前記タブに向かって延在する複数のリードと
を含む単位リードフレームパターンを縦横に複数格子配
列したマトリクス型リードフレームを用意する工程と、
前記タブの一面に半導体チップを固定する工程と、前記
半導体チップの電極と前記リードの内端を導電性のワイ
ヤで接続する工程と、前記半導体チップ及び前記ワイヤ
並びに前記リード内端部分を片面モールドによって絶縁
性樹脂からなる封止体で覆うとともに、この片面モール
ド時前記封止体の実装面に前記リードや前記タブ吊りリ
ードを露出させる工程と、前記リードや前記タブ吊りリ
ードを切断する切断工程とを有する半導体装置の製造方
法であって、前記片面モールド時、前記パッケージの外
側に前記パッケージよりも厚い接触防止体を一個形成す
るとともに、前記切断工程で前記接触防止体を切断除去
する。
製造される。即ち、枠部と、前記枠部の内方に位置する
タブと、前記枠部から前記タブに向かって延在して先端
部分で前記タブを支持する複数のタブ吊りリードと、前
記枠部から前記タブに向かって延在する複数のリードと
を含む単位リードフレームパターンを縦横に複数格子配
列したマトリクス型リードフレームを用意する工程と、
前記タブの一面に半導体チップを固定する工程と、前記
半導体チップの電極と前記リードの内端を導電性のワイ
ヤで接続する工程と、前記半導体チップ及び前記ワイヤ
並びに前記リード内端部分を片面モールドによって絶縁
性樹脂からなる封止体で覆うとともに、この片面モール
ド時前記封止体の実装面に前記リードや前記タブ吊りリ
ードを露出させる工程と、前記リードや前記タブ吊りリ
ードを切断する切断工程とを有する半導体装置の製造方
法であって、前記片面モールド時、前記パッケージの外
側に前記パッケージよりも厚い接触防止体を一個形成す
るとともに、前記切断工程で前記接触防止体を切断除去
する。
【００４１】前記片面モールド後、メッキを行い、前記
マトリクス型リードフレームの所定箇所に実装用のメッ
キ膜を形成する。
マトリクス型リードフレームの所定箇所に実装用のメッ
キ膜を形成する。
【００４２】前記切断工程では、前記封止体の実装面側
からパンチを突き出して前記リード及び前記タブ吊りリ
ードをダイとパンチで切断する。
からパンチを突き出して前記リード及び前記タブ吊りリ
ードをダイとパンチで切断する。
【００４３】前記（１）の手段によれば、（ａ）パッケ
ージを形成する際、パッケージの外側にパッケージの厚
さよりも厚い接触防止体を形成することから、片面モー
ルド後にリードフレームを重ね合わせた際、上下のリー
ドフレームは前記接触防止体が介在することから上段の
リードフレームの外部電極端子となる部分は下段のパッ
ケージに接触しなくなり、この外部電極端子となる部分
の汚染や傷発生が抑止できる。この結果、実装の信頼性
が高いノンリード型半導体装置を提供することができ
る。
ージを形成する際、パッケージの外側にパッケージの厚
さよりも厚い接触防止体を形成することから、片面モー
ルド後にリードフレームを重ね合わせた際、上下のリー
ドフレームは前記接触防止体が介在することから上段の
リードフレームの外部電極端子となる部分は下段のパッ
ケージに接触しなくなり、この外部電極端子となる部分
の汚染や傷発生が抑止できる。この結果、実装の信頼性
が高いノンリード型半導体装置を提供することができ
る。
【００４４】（ｂ）接触防止体はパッケージ当たり１個
しか形成しないため、マトリクス型リードフレームの場
合であっても使用するレジン量は多くはない。この結
果、トランスファモールド時の注入レジン圧をそれほど
高くする必要もなく、トランスファモールドの制御性が
難しくなることもない。また、従来使用しているトラン
スファモールド装置をそのまま使用することができる。
しか形成しないため、マトリクス型リードフレームの場
合であっても使用するレジン量は多くはない。この結
果、トランスファモールド時の注入レジン圧をそれほど
高くする必要もなく、トランスファモールドの制御性が
難しくなることもない。また、従来使用しているトラン
スファモールド装置をそのまま使用することができる。
【００４５】（ｃ）上記（ｂ）により、トランスファモ
ールド時の注入レジン量が多くないことから、ランナー
から最後に送り込まれる最終キャビティにおいて、レジ
ンの流れでワイヤが倒れて発生するショート不良が発生
しなくなり、歩留りの向上と信頼性向上が達成できる。
ールド時の注入レジン量が多くないことから、ランナー
から最後に送り込まれる最終キャビティにおいて、レジ
ンの流れでワイヤが倒れて発生するショート不良が発生
しなくなり、歩留りの向上と信頼性向上が達成できる。
【００４６】（ｄ）上記（ｂ）により、接触防止体はパ
ッケージ当たり１個しか形成しないため、単位リードフ
レームパターンのパターン寸法を小さくでき、リードフ
レームの使用効率を高くすることができる。
ッケージ当たり１個しか形成しないため、単位リードフ
レームパターンのパターン寸法を小さくでき、リードフ
レームの使用効率を高くすることができる。
【００４７】（ｅ）リード及びタブ吊りリードの切断
時、封止体の実装面側からパンチを突き出してダイとパ
ンチでリード及びタブ吊りリードを切断するため、封止
体が存在する面側の切断縁に切断バリが発生することに
なり、実装面側には切断バリが発生しなくなる。この結
果、製造されたノンリード型半導体装置の外観性が良く
なるばかりでなく、切断バリに起因する実装不良が発生
しなくなる。
時、封止体の実装面側からパンチを突き出してダイとパ
ンチでリード及びタブ吊りリードを切断するため、封止
体が存在する面側の切断縁に切断バリが発生することに
なり、実装面側には切断バリが発生しなくなる。この結
果、製造されたノンリード型半導体装置の外観性が良く
なるばかりでなく、切断バリに起因する実装不良が発生
しなくなる。
【００４８】（ｆ）上記（ａ）〜（ｅ）により、半導体
装置の製造コストを低減できる。
装置の製造コストを低減できる。
【００４９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００５０】（実施形態１）図１乃至図３３は本発明の
一実施形態（実施形態１）である半導体装置の製造方法
に係わる図である。
一実施形態（実施形態１）である半導体装置の製造方法
に係わる図である。
【００５１】最初に本実施形態１の半導体装置の製造方
法によって製造されたノンリード型半導体装置の一例で
あるＱＦＮ型の半導体装置の製造について説明する。図
２はＱＦＮ型の半導体装置の一部を取り除いた斜視図、
図３は断面図、図４は底面図である。
法によって製造されたノンリード型半導体装置の一例で
あるＱＦＮ型の半導体装置の製造について説明する。図
２はＱＦＮ型の半導体装置の一部を取り除いた斜視図、
図３は断面図、図４は底面図である。
【００５２】ＱＦＮ型の半導体装置１は、図２乃至図４
に示すように、絶縁性樹脂からなる封止体（パッケー
ジ）２は偏平の四角形体（矩形体）からなるとともに、
角部（隅部）は面取り加工が施されて斜面５となってい
る。一箇所の斜面５はパッケージ２の形成時のレジン
（樹脂）を注入したゲートに連なっていた箇所であり、
また、他の３箇所の斜面５はパッケージ２の成形時空気
が逃げるエアーベント箇所に連なっていた箇所である。
に示すように、絶縁性樹脂からなる封止体（パッケー
ジ）２は偏平の四角形体（矩形体）からなるとともに、
角部（隅部）は面取り加工が施されて斜面５となってい
る。一箇所の斜面５はパッケージ２の形成時のレジン
（樹脂）を注入したゲートに連なっていた箇所であり、
また、他の３箇所の斜面５はパッケージ２の成形時空気
が逃げるエアーベント箇所に連なっていた箇所である。
【００５３】また、図２及び図３に示すように、パッケ
ージ２の側面は傾斜面となっている。この傾斜面は、モ
ールド金型のキャビティからパッケージを抜き取る際、
抜き取りを容易にするためにキャビティの側面を傾斜面
にした結果によるものである。従って、図３に示すよう
に下面となる実装面３の大きさに比較して上面６は小さ
くなっている。
ージ２の側面は傾斜面となっている。この傾斜面は、モ
ールド金型のキャビティからパッケージを抜き取る際、
抜き取りを容易にするためにキャビティの側面を傾斜面
にした結果によるものである。従って、図３に示すよう
に下面となる実装面３の大きさに比較して上面６は小さ
くなっている。
【００５４】パッケージ２の裏面、即ち、実装面３の周
縁には、外部電極端子（リード）４が露出している。各
辺において、リード４はパッケージ２の各辺に沿って所
定のピッチで配置されている。また、パッケージ２の４
隅、即ち、斜面５の各中央に対応する実装面３の周縁に
はタブ吊りリード７が露出している（図２，図４参
照）。
縁には、外部電極端子（リード）４が露出している。各
辺において、リード４はパッケージ２の各辺に沿って所
定のピッチで配置されている。また、パッケージ２の４
隅、即ち、斜面５の各中央に対応する実装面３の周縁に
はタブ吊りリード７が露出している（図２，図４参
照）。
【００５５】図２に示すように、リード４及びタブ吊り
リード７のパッケージ２に覆われる面では、パッケージ
２の立ち上がり縁２ａから外側にわずかにリード４及び
タブ吊りリード７が突出する。これは、リード４及びタ
ブ吊りリード７を切断する際のダイの受部となる部分で
あり、例えば、０．１ｍｍ以下となっている。各リード
４の間及びタブ吊りリード７とリード４との間にはレジ
ンバリ１０が存在するが、このレジンバリ１０もダイと
パンチによって切断されるため、パッケージ２の周縁で
は、レジンバリ１０の縁とリード４及びタブ吊りリード
７の先端縁が凸凹することなく直線的になる。
リード７のパッケージ２に覆われる面では、パッケージ
２の立ち上がり縁２ａから外側にわずかにリード４及び
タブ吊りリード７が突出する。これは、リード４及びタ
ブ吊りリード７を切断する際のダイの受部となる部分で
あり、例えば、０．１ｍｍ以下となっている。各リード
４の間及びタブ吊りリード７とリード４との間にはレジ
ンバリ１０が存在するが、このレジンバリ１０もダイと
パンチによって切断されるため、パッケージ２の周縁で
は、レジンバリ１０の縁とリード４及びタブ吊りリード
７の先端縁が凸凹することなく直線的になる。
【００５６】半導体装置１は、その製造においてシート
を介在させて型締めを行った後にトランスファモールド
を行うことから、実装面３はリード４やタブ吊りリード
７の露出する面、即ち実装面１６よりも内側に窪む形状
になる。また、本実施形態１では、トランスファモール
ドによる片面モールド後、リード４及びタブ吊りリード
７の表面にメッキ膜を形成するため、このメッキ膜の存
在によってもパッケージ２の実装面３はリード４やタブ
吊りリード７の実装面１６よりも内側に引っ込む構造に
なる。このようにリード４やタブ吊りリード７の実装面
１６よりもパッケージ２の実装面３がオフセットされた
構造では、実装基板等の配線基板に半導体装置１を表面
実装する場合、半田の濡れ領域が特定されるため半田実
装が良好となる特長がある。
を介在させて型締めを行った後にトランスファモールド
を行うことから、実装面３はリード４やタブ吊りリード
７の露出する面、即ち実装面１６よりも内側に窪む形状
になる。また、本実施形態１では、トランスファモール
ドによる片面モールド後、リード４及びタブ吊りリード
７の表面にメッキ膜を形成するため、このメッキ膜の存
在によってもパッケージ２の実装面３はリード４やタブ
吊りリード７の実装面１６よりも内側に引っ込む構造に
なる。このようにリード４やタブ吊りリード７の実装面
１６よりもパッケージ２の実装面３がオフセットされた
構造では、実装基板等の配線基板に半導体装置１を表面
実装する場合、半田の濡れ領域が特定されるため半田実
装が良好となる特長がある。
【００５７】半導体装置１は、図３に示すように、パッ
ケージ２内にタブ１１を有している。このタブ１１の上
面には接合材１２を介して半導体チップ１３が固定され
ている。前記タブ１１は半導体チップ１３よりも小さい
小タブとなっている。このタブ１１は前記４本のタブ吊
りリード７で支持される構造になっている（図２参
照）。このタブ１１とタブ吊りリード７は一体となって
いる。
ケージ２内にタブ１１を有している。このタブ１１の上
面には接合材１２を介して半導体チップ１３が固定され
ている。前記タブ１１は半導体チップ１３よりも小さい
小タブとなっている。このタブ１１は前記４本のタブ吊
りリード７で支持される構造になっている（図２参
照）。このタブ１１とタブ吊りリード７は一体となって
いる。
【００５８】また、半導体チップ１３の表面に形成され
た電極１４（図２参照）と、リード４の内端部分は導電
性のワイヤ１５で電気的に接続されている。タブ１１、
半導体チップ１３、ワイヤ１５はパッケージ２内に位置
している。なお、半導体チップ１３の電極とリード４と
を電気的に接続する接続手段は他の構成でもよい。
た電極１４（図２参照）と、リード４の内端部分は導電
性のワイヤ１５で電気的に接続されている。タブ１１、
半導体チップ１３、ワイヤ１５はパッケージ２内に位置
している。なお、半導体チップ１３の電極とリード４と
を電気的に接続する接続手段は他の構成でもよい。
【００５９】また、タブ吊りリード７を外部電極端子と
して使用する場合には、半導体チップ１３のグランド電
極とタブ吊りリード７をワイヤ１５で接続してもよい。
して使用する場合には、半導体チップ１３のグランド電
極とタブ吊りリード７をワイヤ１５で接続してもよい。
【００６０】図５は半導体装置１を配線基板２０に実装
した断面図である。配線基板２０の一面には、前記半導
体装置１の外部電極端子となるリード４やタブ吊りリー
ド７に対応して、電極（ランド）２１が設けられてい
る。そして、これらランド２１上に半導体装置１の外部
電極端子となるリード４やタブ吊りリード７が重ねら
れ、かつ半田等による接合材２２を介して電気的に接続
されている。
した断面図である。配線基板２０の一面には、前記半導
体装置１の外部電極端子となるリード４やタブ吊りリー
ド７に対応して、電極（ランド）２１が設けられてい
る。そして、これらランド２１上に半導体装置１の外部
電極端子となるリード４やタブ吊りリード７が重ねら
れ、かつ半田等による接合材２２を介して電気的に接続
されている。
【００６１】つぎに、具体的な半導体装置の製造につい
て説明する。図６は本実施形態１によるＱＦＮ型の半導
体装置の製造方法を示すフローチャートである。半導体
装置１は、ステップ１０１〜ステップ１０８の各工程を
経て製造される。
て説明する。図６は本実施形態１によるＱＦＮ型の半導
体装置の製造方法を示すフローチャートである。半導体
装置１は、ステップ１０１〜ステップ１０８の各工程を
経て製造される。
【００６２】即ち、作業開始後、チップボンディング
（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、モー
ルド（Ｓ１０３）、メッキ（Ｓ１０４）、ゲート・フロ
ーキャビティ硬化レジン切断（Ｓ１０５）、第１次リー
ド先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１
０７）、残留タブ吊りリード切断（Ｓ１０８）の各工程
を経て製造され、作業は終了する。前記ゲート・フロー
キャビティ硬化レジン切断（Ｓ１０５）、第１次リード
先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０
７）、残留タブ吊りリード切断（Ｓ１０８）は、複合切
断金型による切断加工である。
（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、モー
ルド（Ｓ１０３）、メッキ（Ｓ１０４）、ゲート・フロ
ーキャビティ硬化レジン切断（Ｓ１０５）、第１次リー
ド先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１
０７）、残留タブ吊りリード切断（Ｓ１０８）の各工程
を経て製造され、作業は終了する。前記ゲート・フロー
キャビティ硬化レジン切断（Ｓ１０５）、第１次リード
先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０
７）、残留タブ吊りリード切断（Ｓ１０８）は、複合切
断金型による切断加工である。
【００６３】本実施形態１の半導体装置１の製造におい
ては、図７に示すようなマトリクス構成のリードフレー
ム２５が用意される。このリードフレーム２５は、単位
リードフレームパターン２６がＸ方向に沿って２０行、
Ｙ方向に沿って５列配置され、１枚のリードフレーム２
５から１００個の半導体装置１を製造することができ
る。リードフレーム２５の両側には、リードフレーム２
５の搬送や位置決めに使用するガイド孔２７ａ〜２７ｃ
が設けられている。
ては、図７に示すようなマトリクス構成のリードフレー
ム２５が用意される。このリードフレーム２５は、単位
リードフレームパターン２６がＸ方向に沿って２０行、
Ｙ方向に沿って５列配置され、１枚のリードフレーム２
５から１００個の半導体装置１を製造することができ
る。リードフレーム２５の両側には、リードフレーム２
５の搬送や位置決めに使用するガイド孔２７ａ〜２７ｃ
が設けられている。
【００６４】また、各列の左側には、トランスファモー
ルド時、ランナーが位置する。そこでランナー硬化レジ
ンをエジェクターピンの突き出しによってリードフレー
ム２５から引き剥がすため、エジェクターピンが貫通で
きるエジェクターピン孔２８が設けられている。また、
このランナーから分岐し、キャビティに流れるゲート部
分で硬化したゲート硬化レジンをエジェクターピンの突
き出しによってリードフレーム２５から引き剥がすた
め、エジェクターピンが貫通できるエジェクターピン孔
２９が設けられている。
ルド時、ランナーが位置する。そこでランナー硬化レジ
ンをエジェクターピンの突き出しによってリードフレー
ム２５から引き剥がすため、エジェクターピンが貫通で
きるエジェクターピン孔２８が設けられている。また、
このランナーから分岐し、キャビティに流れるゲート部
分で硬化したゲート硬化レジンをエジェクターピンの突
き出しによってリードフレーム２５から引き剥がすた
め、エジェクターピンが貫通できるエジェクターピン孔
２９が設けられている。
【００６５】図８は単位リードフレームパターン２６を
示す平面図である。単位リードフレームパターン２６
は、矩形枠状の枠部３０と、この枠部３０の各辺の内側
から内方に向かって延在する複数のリード４と、枠部３
０の４隅から枠内方にそれぞれ延在し、中央のタブ１１
を支持するタブ吊りリード７とを有するパターンにな
り、四角形の領域となっている。前記枠部３０は各辺で
その辺方向にスリット３１が断続的に設けられ、リード
４を支持する枠部部分が弾力的に変化できるようになっ
ている。
示す平面図である。単位リードフレームパターン２６
は、矩形枠状の枠部３０と、この枠部３０の各辺の内側
から内方に向かって延在する複数のリード４と、枠部３
０の４隅から枠内方にそれぞれ延在し、中央のタブ１１
を支持するタブ吊りリード７とを有するパターンにな
り、四角形の領域となっている。前記枠部３０は各辺で
その辺方向にスリット３１が断続的に設けられ、リード
４を支持する枠部部分が弾力的に変化できるようになっ
ている。
【００６６】図８に示すように、各リード４の内端部分
及びタブ１１等を含む四角形の領域が、モールド金型に
よって形成されるキャビティ３２である。エジェクター
ピン孔２９に臨むキャビティ３２の左上の隅部には、キ
ャビティ３２に樹脂を注入するゲート（Ｇ）が連なる。
キャビティ３２の前記ゲートに対峙する右下の隅部に
は、図示はしないがフローキャビティ（ＦＣ）が連通し
かつこのフローキャビティにはエアーベント（Ｅ）が連
通するようになる。また、キャビティ３２の残りの二つ
の隅部（右上及び左下の隅部）にもそれぞれ図示はしな
いがエアーベントが連通するようになる。
及びタブ１１等を含む四角形の領域が、モールド金型に
よって形成されるキャビティ３２である。エジェクター
ピン孔２９に臨むキャビティ３２の左上の隅部には、キ
ャビティ３２に樹脂を注入するゲート（Ｇ）が連なる。
キャビティ３２の前記ゲートに対峙する右下の隅部に
は、図示はしないがフローキャビティ（ＦＣ）が連通し
かつこのフローキャビティにはエアーベント（Ｅ）が連
通するようになる。また、キャビティ３２の残りの二つ
の隅部（右上及び左下の隅部）にもそれぞれ図示はしな
いがエアーベントが連通するようになる。
【００６７】本実施形態１では、フローキャビティで硬
化した樹脂によって、パッケージよりも高さが高い接触
防止体が形成される。また、この接触防止体がリードフ
レームから剥離しないようにリードフレームと接触防止
体との接着力を高めるため、フローキャビティ（ＦＣ）
が形成される枠部３０には開口部３３が設けられてい
る。本実施形態１ではタブ吊りリード７の延長線の両側
にそれぞれ一つ対称形状に設けられている。
化した樹脂によって、パッケージよりも高さが高い接触
防止体が形成される。また、この接触防止体がリードフ
レームから剥離しないようにリードフレームと接触防止
体との接着力を高めるため、フローキャビティ（ＦＣ）
が形成される枠部３０には開口部３３が設けられてい
る。本実施形態１ではタブ吊りリード７の延長線の両側
にそれぞれ一つ対称形状に設けられている。
【００６８】右上及び左下の隅部の枠部３０には、それ
ぞれ孔３４が設けられている。この孔３４はエアーベン
トと重なり、エアーベント硬化レジンが枠部３０に食い
込み、エアーベント硬化レジンの脱落を防止する作用を
する。
ぞれ孔３４が設けられている。この孔３４はエアーベン
トと重なり、エアーベント硬化レジンが枠部３０に食い
込み、エアーベント硬化レジンの脱落を防止する作用を
する。
【００６９】また、図１０及び図１１に示すように、タ
ブ１１の裏面及びタブ１１側のタブ吊りリード７部分は
所定厚さエッチング（ハーフエッチング）されて薄くな
っている。例えば、リードフレームの厚さが０．２ｍｍ
の場合、ハーフエッチング深さは０．１１ｍｍ程度で、
タブ１１の厚さは０．０９ｍｍとなる。
ブ１１の裏面及びタブ１１側のタブ吊りリード７部分は
所定厚さエッチング（ハーフエッチング）されて薄くな
っている。例えば、リードフレームの厚さが０．２ｍｍ
の場合、ハーフエッチング深さは０．１１ｍｍ程度で、
タブ１１の厚さは０．０９ｍｍとなる。
【００７０】このようにすることによって、片面モール
ドによって形成するパッケージの実装面にタブ１１が露
出しなくなる。また、このようなハーフエッチング構造
は、タブ吊りリードを途中で一段高くしてタブ１１をパ
ッケージ内に埋め込む構造に比較して、前記一段高くす
る分程パッケージの厚さを薄くすることができる。な
お、当然ではあるが、エッチングされないタブ１１及び
タブ吊りリード７の表面と、これに対応するリード４の
表面は、それぞれ同一面上に位置している。
ドによって形成するパッケージの実装面にタブ１１が露
出しなくなる。また、このようなハーフエッチング構造
は、タブ吊りリードを途中で一段高くしてタブ１１をパ
ッケージ内に埋め込む構造に比較して、前記一段高くす
る分程パッケージの厚さを薄くすることができる。な
お、当然ではあるが、エッチングされないタブ１１及び
タブ吊りリード７の表面と、これに対応するリード４の
表面は、それぞれ同一面上に位置している。
【００７１】また、リード４の内端はエッチング処理に
よって傾斜している。これはパッケージからリード４が
抜けることを防止するためである。
よって傾斜している。これはパッケージからリード４が
抜けることを防止するためである。
【００７２】このようなリードフレーム２５を用いて半
導体装置１が製造される。即ち、図９乃至図１１に示す
ように、タブ１１上に半導体チップ１３を接合材１２を
介して固定（チップボンディング：Ｓ１０１）した後、
図１２及び図１３に示すように、前記半導体チップ１３
の電極１４とリード４の内端を導電性のワイヤ１５で電
気的に接続させる（ワイヤボンディング：Ｓ１０２）。
導体装置１が製造される。即ち、図９乃至図１１に示す
ように、タブ１１上に半導体チップ１３を接合材１２を
介して固定（チップボンディング：Ｓ１０１）した後、
図１２及び図１３に示すように、前記半導体チップ１３
の電極１４とリード４の内端を導電性のワイヤ１５で電
気的に接続させる（ワイヤボンディング：Ｓ１０２）。
【００７３】つぎに、組み立てが終了したリードフレー
ム２５に対して片面モールドを行ってパッケージ２を形
成する（モールド：Ｓ１０３）。この片面モールドはト
ランスファモールド装置によって行う。
ム２５に対して片面モールドを行ってパッケージ２を形
成する（モールド：Ｓ１０３）。この片面モールドはト
ランスファモールド装置によって行う。
【００７４】図１４は片面モールド時のモールド金型と
リードフレーム等を示す模式図である。トランスファモ
ールド装置に取り付けるモールド金型は、下金型３５
と、この下金型３５上に配置される上金型３６とからな
り、両者の合わせ面（パーティング面）３５ａ，３５ｂ
間に組み立てが終了したリードフレーム２５が挟まれ
る。図１４では、リードフレーム２５を浮かせた状態で
表示したものであるが、実際は下金型３５のパーティン
グ面３５ａ上に載置されるものである。
リードフレーム等を示す模式図である。トランスファモ
ールド装置に取り付けるモールド金型は、下金型３５
と、この下金型３５上に配置される上金型３６とからな
り、両者の合わせ面（パーティング面）３５ａ，３５ｂ
間に組み立てが終了したリードフレーム２５が挟まれ
る。図１４では、リードフレーム２５を浮かせた状態で
表示したものであるが、実際は下金型３５のパーティン
グ面３５ａ上に載置されるものである。
【００７５】本実施形態１では、リードフレーム２５と
上金型３６との間にシート３７を介在させてモールドを
行うシートモールド法で片面モールドを行う。シートモ
ールド法とは、リードフレームを上金型と下金型の間に
挟持する場合に、上金型とリードフレームとの間に柔軟
な樹脂シートを介在させてモールド金型の挟持力によっ
てリードフレームの特に電極部分をシートに食い込ませ
た状態でレジン封止することによって、電極実装面に対
してパッケージの裏面（実装面）をオフセットさせた形
にする技術である。
上金型３６との間にシート３７を介在させてモールドを
行うシートモールド法で片面モールドを行う。シートモ
ールド法とは、リードフレームを上金型と下金型の間に
挟持する場合に、上金型とリードフレームとの間に柔軟
な樹脂シートを介在させてモールド金型の挟持力によっ
てリードフレームの特に電極部分をシートに食い込ませ
た状態でレジン封止することによって、電極実装面に対
してパッケージの裏面（実装面）をオフセットさせた形
にする技術である。
【００７６】上金型３６のパーティング面３６ａは、実
際にはシートに皺が縒らないように部分的に溝等が設け
られているが、図では平坦面になっている。そして、下
金型３５のパーティング面３５ａに溶けた樹脂が流れる
溝や窪みが形成されている。図１４には左から右に向か
ってランナー３８，ゲート３９，キャビティ３２，スル
ー４０及びフローキャビティ４１が並んでいる。図示は
しないがフローキャビティ４１の側方にエアーベントが
連通状態で配置される。また、キャビティ３２の手前及
び奥側にもそれぞれエアーベントが配置されている。一
例を挙げるならば、キャビティ３２の深さは０．８〜
０．９ｍｍ，フローキャビティ４１の深さは１．１〜
１．２ｍｍ、スルー４０の深さは０．３〜０．４ｍｍ，
エアーベントの深さは２０〜３０ｎｍである。
際にはシートに皺が縒らないように部分的に溝等が設け
られているが、図では平坦面になっている。そして、下
金型３５のパーティング面３５ａに溶けた樹脂が流れる
溝や窪みが形成されている。図１４には左から右に向か
ってランナー３８，ゲート３９，キャビティ３２，スル
ー４０及びフローキャビティ４１が並んでいる。図示は
しないがフローキャビティ４１の側方にエアーベントが
連通状態で配置される。また、キャビティ３２の手前及
び奥側にもそれぞれエアーベントが配置されている。一
例を挙げるならば、キャビティ３２の深さは０．８〜
０．９ｍｍ，フローキャビティ４１の深さは１．１〜
１．２ｍｍ、スルー４０の深さは０．３〜０．４ｍｍ，
エアーベントの深さは２０〜３０ｎｍである。
【００７７】図１７はモールド金型で形成されるキャビ
ティやレジン流路とリードフレームとの相関を示す模式
的平面図である。リードフレーム２５は２０行５列配置
となっていることから、下金型３５のキャビティ３２も
これに対応して２０行５列配置になっている。モールド
のための材料を入れるポット（カル）４２は、５個とな
り、各カル４２からは４本のランナー３８が延在し、各
ランナー３８からは次々と５本のゲート３９が延在して
行方向に並ぶ各キャビティ３２に樹脂（レジン）を案内
する。
ティやレジン流路とリードフレームとの相関を示す模式
的平面図である。リードフレーム２５は２０行５列配置
となっていることから、下金型３５のキャビティ３２も
これに対応して２０行５列配置になっている。モールド
のための材料を入れるポット（カル）４２は、５個とな
り、各カル４２からは４本のランナー３８が延在し、各
ランナー３８からは次々と５本のゲート３９が延在して
行方向に並ぶ各キャビティ３２に樹脂（レジン）を案内
する。
【００７８】片面モールド時、下金型３５のパーティン
グ面３５ａ上にリードフレーム２５を位置決めして載置
し、その後上金型３６を下金型３５に重ね合わせて型締
めを行う。
グ面３５ａ上にリードフレーム２５を位置決めして載置
し、その後上金型３６を下金型３５に重ね合わせて型締
めを行う。
【００７９】つぎに、前記ポット（カル）４２に樹脂を
投入するとともに、加熱された樹脂をプランジャで加圧
してランナー３８に押し出す。押し出されたレジンはラ
ンナー３８内を流れるとともに、各キャビティ３２に次
々と送り込まれる。各キャビティ３２内に流入したレジ
ンは、キャビティ内の空気を押し出しながらキャビティ
３２内をレジンで充満させ、一部のレジンはスルー４０
を通ってフローキャビティ４１内に流入する。キャビテ
ィ３２及びフローキャビティ４１にはエアーベントが連
通状態で設けられていることから、一部のレジンは空気
を押し出しながらエアーベント内に進入する。これによ
ってキャビティ３２内には気泡（ボイド）が含まれない
ようになる。
投入するとともに、加熱された樹脂をプランジャで加圧
してランナー３８に押し出す。押し出されたレジンはラ
ンナー３８内を流れるとともに、各キャビティ３２に次
々と送り込まれる。各キャビティ３２内に流入したレジ
ンは、キャビティ内の空気を押し出しながらキャビティ
３２内をレジンで充満させ、一部のレジンはスルー４０
を通ってフローキャビティ４１内に流入する。キャビテ
ィ３２及びフローキャビティ４１にはエアーベントが連
通状態で設けられていることから、一部のレジンは空気
を押し出しながらエアーベント内に進入する。これによ
ってキャビティ３２内には気泡（ボイド）が含まれない
ようになる。
【００８０】本実施形態１では、四角形のキャビティの
１隅からレジンを注入させ、対角線方向の隅部及び前記
対角線の両側の隅部のエアーベントから空気を外に排出
する対称形のレジン流れを発生させて片面モールドする
ことから、キャビティ内の空気が円滑に抜け、形成され
たパッケージ２内には気泡（ボイド）が含まれなくな
る。
１隅からレジンを注入させ、対角線方向の隅部及び前記
対角線の両側の隅部のエアーベントから空気を外に排出
する対称形のレジン流れを発生させて片面モールドする
ことから、キャビティ内の空気が円滑に抜け、形成され
たパッケージ２内には気泡（ボイド）が含まれなくな
る。
【００８１】レジン注入後、キュア処理が施されてレジ
ンが硬化する。特に、ここでは、ランナー３８で硬化し
たものをランナー硬化レジン３８ａと呼称し、ゲート３
９部分で硬化したものをゲート硬化レジン３９ａと呼称
し、キャビティ３２で硬化したものをパッケージ２と呼
称し、スルー４０で硬化したものをスルー硬化レジン４
０ａと呼称し、フローキャビティ４１で硬化したものを
接触防止体４３と呼称し、エアーベントで硬化したもの
をエアーベント硬化レジン４４と呼称し、リード４とリ
ード４の間及びリード４とタブ吊りリード７との間で硬
化したものをレジンバリ１０と呼称する。これら各部に
ついては、図１５，図１６，図１８乃至図２１に明示さ
れている。
ンが硬化する。特に、ここでは、ランナー３８で硬化し
たものをランナー硬化レジン３８ａと呼称し、ゲート３
９部分で硬化したものをゲート硬化レジン３９ａと呼称
し、キャビティ３２で硬化したものをパッケージ２と呼
称し、スルー４０で硬化したものをスルー硬化レジン４
０ａと呼称し、フローキャビティ４１で硬化したものを
接触防止体４３と呼称し、エアーベントで硬化したもの
をエアーベント硬化レジン４４と呼称し、リード４とリ
ード４の間及びリード４とタブ吊りリード７との間で硬
化したものをレジンバリ１０と呼称する。これら各部に
ついては、図１５，図１６，図１８乃至図２１に明示さ
れている。
【００８２】接触防止体４３の高さ（厚さ）は、パッケ
ージ２の高さ（厚さ）よりも数ｍｍ高くなる。従って、
図１に示すように、組立が終了したリードフレーム２５
を重ね合わせた場合、半導体装置１のリード４を構成す
るリードフレーム部分は、接触防止体４３が上下のリー
ドフレーム２５間に介在されるため、接触することはな
い。即ち、接触に起因する半導体装置１のリード４部分
の汚染や傷の発生を防止することができる。図１におい
て、Ａなる領域が半導体装置１を形成する領域である。
従って、領域Ａ内のリード４の実装面１６の汚染防止や
傷発生防止が重要である。
ージ２の高さ（厚さ）よりも数ｍｍ高くなる。従って、
図１に示すように、組立が終了したリードフレーム２５
を重ね合わせた場合、半導体装置１のリード４を構成す
るリードフレーム部分は、接触防止体４３が上下のリー
ドフレーム２５間に介在されるため、接触することはな
い。即ち、接触に起因する半導体装置１のリード４部分
の汚染や傷の発生を防止することができる。図１におい
て、Ａなる領域が半導体装置１を形成する領域である。
従って、領域Ａ内のリード４の実装面１６の汚染防止や
傷発生防止が重要である。
【００８３】図１５は片面モールドによって形成された
パッケージや接触防止体等を示す断面図、図１６は片面
モールドによって形成されたパッケージ等を示す他の断
面における断面図、図１８は片面モールドにおいて使用
した樹脂シートとパッケージ等との関係を示す拡大断面
図、図１９はパッケージが形成されたリードフレームの
平面図、図２０はパッケージが形成された単位リードフ
レームパターン部分を示す平面図、図２１は単位リード
フレームパターン部分のパッケージ等を示す断面図であ
る。
パッケージや接触防止体等を示す断面図、図１６は片面
モールドによって形成されたパッケージ等を示す他の断
面における断面図、図１８は片面モールドにおいて使用
した樹脂シートとパッケージ等との関係を示す拡大断面
図、図１９はパッケージが形成されたリードフレームの
平面図、図２０はパッケージが形成された単位リードフ
レームパターン部分を示す平面図、図２１は単位リード
フレームパターン部分のパッケージ等を示す断面図であ
る。
【００８４】また、レジンがキャビティに注入されたと
きの圧力では、型締めによる荷重にも満たないことか
ら、図１８に示すように、パッケージ２の実装面３はパ
ッケージ２の実装面３側に露出するリード４やタブ吊り
リード７部分の実装面１６よりも引っ込んだ、いわゆる
オフセット構造になる。
きの圧力では、型締めによる荷重にも満たないことか
ら、図１８に示すように、パッケージ２の実装面３はパ
ッケージ２の実装面３側に露出するリード４やタブ吊り
リード７部分の実装面１６よりも引っ込んだ、いわゆる
オフセット構造になる。
【００８５】つぎに、メッキ処理が行われる（Ｓ１０
４）。このメッキ処理は、半導体装置１の実装時に使用
されるものであり、パッケージ２の実装面３に露出する
リード４やタブ吊りリード７の表面に、図示はしないが
例えば、２０〜３０μｍ程度の厚さ形成される。このメ
ッキ処理では、例えば、鉛と錫による半田膜、錫と亜鉛
による半田膜、錫と銀による半田膜が形成される。この
メッキ膜については、特に図示はしない。
４）。このメッキ処理は、半導体装置１の実装時に使用
されるものであり、パッケージ２の実装面３に露出する
リード４やタブ吊りリード７の表面に、図示はしないが
例えば、２０〜３０μｍ程度の厚さ形成される。このメ
ッキ処理では、例えば、鉛と錫による半田膜、錫と亜鉛
による半田膜、錫と銀による半田膜が形成される。この
メッキ膜については、特に図示はしない。
【００８６】片面モールド後のリードフレーム２５は、
図２４に示すような状態で保管される。この場合、リー
ドフレーム２５はマトリクス型となっていることから、
パッケージ２の一隅の近傍にパッケージ２よりも背が高
い接触防止体４３が位置していることから、上段のリー
ドフレーム２５はこれら接触防止体４３によって支えら
れることになる。この結果、図１に示すように、半導体
装置を形成する領域Ａ内のリード４の実装面１６は直接
下段のリードフレーム２５に接触しなくなり、前記リー
ド４の実装面１６の汚染や傷発生の防止が図れる。
図２４に示すような状態で保管される。この場合、リー
ドフレーム２５はマトリクス型となっていることから、
パッケージ２の一隅の近傍にパッケージ２よりも背が高
い接触防止体４３が位置していることから、上段のリー
ドフレーム２５はこれら接触防止体４３によって支えら
れることになる。この結果、図１に示すように、半導体
装置を形成する領域Ａ内のリード４の実装面１６は直接
下段のリードフレーム２５に接触しなくなり、前記リー
ド４の実装面１６の汚染や傷発生の防止が図れる。
【００８７】つぎに、図２２に示すように、プレス機械
によってゲート・フローキャビティ硬化レジン切断〔同
部分のタブ吊りリード切断：Ｓ１０５〕、第１次リード
先端切断〔Ｘ方向延在リード切断：Ｓ１０６〕、第２次
リード先端切断〔Ｙ方向延在リード切断：Ｓ１０７〕、
残留タブ吊りリード切断〔エアーベント切断：Ｓ１０
８〕を行う。これら各切断は、プレス機械に取り付けた
複合切断金型によって行う。
によってゲート・フローキャビティ硬化レジン切断〔同
部分のタブ吊りリード切断：Ｓ１０５〕、第１次リード
先端切断〔Ｘ方向延在リード切断：Ｓ１０６〕、第２次
リード先端切断〔Ｙ方向延在リード切断：Ｓ１０７〕、
残留タブ吊りリード切断〔エアーベント切断：Ｓ１０
８〕を行う。これら各切断は、プレス機械に取り付けた
複合切断金型によって行う。
【００８８】また、この切断工程において、リードフレ
ーム２５は図２４に示すような状態で保管されて、供給
される。
ーム２５は図２４に示すような状態で保管されて、供給
される。
【００８９】図２２は切断装置の切断装置６０を示す斜
視図である。切断装置６０は下金型ベース６１と上金型
ベース６２を有し、下金型ベース６１の四隅上面にはそ
れぞれ支柱６３が設けられ、前記上金型ベース６２の四
隅下面には前記支柱６３に対して摺動自在に嵌合される
嵌合部６４が固定されている。前記下金型ベース６１の
上面中央には取付部６５が設けられ、図示しない複合切
断金型のダイが取り付けられている。また、前記上金型
ベース６２の下面中央には取付部６６が設けられ、図示
しない複合切断金型のパンチが取り付けられている。
視図である。切断装置６０は下金型ベース６１と上金型
ベース６２を有し、下金型ベース６１の四隅上面にはそ
れぞれ支柱６３が設けられ、前記上金型ベース６２の四
隅下面には前記支柱６３に対して摺動自在に嵌合される
嵌合部６４が固定されている。前記下金型ベース６１の
上面中央には取付部６５が設けられ、図示しない複合切
断金型のダイが取り付けられている。また、前記上金型
ベース６２の下面中央には取付部６６が設けられ、図示
しない複合切断金型のパンチが取り付けられている。
【００９０】また、取付部６５上にはリードフレーム２
５を案内するガイド６７が設けられている。リードフレ
ーム２５は、裏返しにしてこのガイド６７に供給され、
ガイド６７と図示しない移送機構によって左から右にピ
ッチ送りされる。これは、リード４やタブ吊りリード７
の実装面１６側からパンチで打ち抜くことによって、切
断時に発生する切断バリをパッケージ２側に生じさせ、
実装面１６側の切断縁には切断バリが発生しないように
して、実装時に支障を来さないようにするためである。
５を案内するガイド６７が設けられている。リードフレ
ーム２５は、裏返しにしてこのガイド６７に供給され、
ガイド６７と図示しない移送機構によって左から右にピ
ッチ送りされる。これは、リード４やタブ吊りリード７
の実装面１６側からパンチで打ち抜くことによって、切
断時に発生する切断バリをパッケージ２側に生じさせ、
実装面１６側の切断縁には切断バリが発生しないように
して、実装時に支障を来さないようにするためである。
【００９１】前記上金型ベース６２の上面中央には図示
はしないが昇降用ラムが固定され、この昇降用ラムの上
下動で取付部６６が上下動する。従って、前記昇降用ラ
ムの降下によってダイとパンチによってリードフレーム
２５の所定箇所の切断が行われる。
はしないが昇降用ラムが固定され、この昇降用ラムの上
下動で取付部６６が上下動する。従って、前記昇降用ラ
ムの降下によってダイとパンチによってリードフレーム
２５の所定箇所の切断が行われる。
【００９２】切断装置６０には、複合切断金型が組み込
まれている。この複合切断金型は複数の打抜部を有す
る。打抜部は、図２３に示すように、矢印で示すリード
フレームの移送方向（左から右に向かって）に沿って第
１打抜型７０，第２打抜型７１，第３打抜型７２，第４
打抜型７３が設けられている。
まれている。この複合切断金型は複数の打抜部を有す
る。打抜部は、図２３に示すように、矢印で示すリード
フレームの移送方向（左から右に向かって）に沿って第
１打抜型７０，第２打抜型７１，第３打抜型７２，第４
打抜型７３が設けられている。
【００９３】第１打抜型７０はパッケージ２の４隅から
突出するタブ吊りリード７の切断箇所をコイニングして
切断が容易に行えるようにするコイニング部７０ａ，付
着している異物を落下させる異物案内穴部７０ｂ，ゲー
ト硬化レジンとフローキャビティ硬化レジンを同部分の
タブ吊りリード共々切断する第１打抜部７０ｃとで構成
されている。前記第１打抜部７０ｃでは、図２５におい
てハッチングを施した部分が切断される。図２６はリー
ド４やタブ吊りリード７を切断するダイ７５とパンチ７
６を示す模式図である。打ち抜かれた切断片はそのまま
下方に落下する第２打抜型７１は第１次リード先端切断
を行い、例えばＸ方向に沿って延在するリード４を切断
する。この切断では、図２７においてハッチングを施し
た部分が切断される。
突出するタブ吊りリード７の切断箇所をコイニングして
切断が容易に行えるようにするコイニング部７０ａ，付
着している異物を落下させる異物案内穴部７０ｂ，ゲー
ト硬化レジンとフローキャビティ硬化レジンを同部分の
タブ吊りリード共々切断する第１打抜部７０ｃとで構成
されている。前記第１打抜部７０ｃでは、図２５におい
てハッチングを施した部分が切断される。図２６はリー
ド４やタブ吊りリード７を切断するダイ７５とパンチ７
６を示す模式図である。打ち抜かれた切断片はそのまま
下方に落下する第２打抜型７１は第１次リード先端切断
を行い、例えばＸ方向に沿って延在するリード４を切断
する。この切断では、図２７においてハッチングを施し
た部分が切断される。
【００９４】第３打抜型７２は、第２次リード先端切断
を行うリード切断部７２ａと、付着している異物を落下
させる異物案内穴部７２ｂとで構成されている。前記リ
ード切断部７２ａでは第２次リード先端切断を行い、例
えばＹ方向に沿って延在するリード４を切断する。この
切断では、図２８においてハッチングを施した部分が切
断される。
を行うリード切断部７２ａと、付着している異物を落下
させる異物案内穴部７２ｂとで構成されている。前記リ
ード切断部７２ａでは第２次リード先端切断を行い、例
えばＹ方向に沿って延在するリード４を切断する。この
切断では、図２８においてハッチングを施した部分が切
断される。
【００９５】第４打抜型７３は残留するタブ吊りリード
７の切断を行う。従って、このタブ吊りリード７に沿っ
て延在するエアーベントも切断する。これにより、パッ
ケージ２部分はリードフレーム２５から離脱し、図３０
に示すようなノンリード型の半導体装置１、即ちＱＦＮ
型半導体装置１が製造される。前記リード４及びタブ吊
りリード７の切断は、パッケージ２のつけ根で切断され
る。例えば、リード４やタブ吊りリード７の突出長さは
０．１ｍｍ以下となる。
７の切断を行う。従って、このタブ吊りリード７に沿っ
て延在するエアーベントも切断する。これにより、パッ
ケージ２部分はリードフレーム２５から離脱し、図３０
に示すようなノンリード型の半導体装置１、即ちＱＦＮ
型半導体装置１が製造される。前記リード４及びタブ吊
りリード７の切断は、パッケージ２のつけ根で切断され
る。例えば、リード４やタブ吊りリード７の突出長さは
０．１ｍｍ以下となる。
【００９６】また、リード４及びタブ吊りリード７の切
断時、パッケージ２の実装面側からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、封止体（パッケージ）が設けられる面側の切断
縁に突出するバリ（切断バリ）が発生するが、パッケー
ジの実装面側には切断バリが発生しない。この結果、製
造したノンリード型半導体装置１の外観性が良くなるば
かりでなく、切断バリに起因する実装不良が発生しなく
なる。
断時、パッケージ２の実装面側からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、封止体（パッケージ）が設けられる面側の切断
縁に突出するバリ（切断バリ）が発生するが、パッケー
ジの実装面側には切断バリが発生しない。この結果、製
造したノンリード型半導体装置１の外観性が良くなるば
かりでなく、切断バリに起因する実装不良が発生しなく
なる。
【００９７】また、パッケージのつけ根のリード間やリ
ードとタブ吊りリード間には、レジンバリが発生してい
るが、このレジンバリもリード４及びタブ吊りリード７
の切断と同時に切断される。従って、切断面はリード，
タブ吊りリード及びレジンバリにより、直線的になる。
ードとタブ吊りリード間には、レジンバリが発生してい
るが、このレジンバリもリード４及びタブ吊りリード７
の切断と同時に切断される。従って、切断面はリード，
タブ吊りリード及びレジンバリにより、直線的になる。
【００９８】図３１はリード４、タブ１１及びタブ吊り
リードの一部が同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置１を示す断面
図であり、図３２は前記他の半導体装置の底面図であ
る。このような構造は、タブ１１及びタブ吊りリード７
の一部がパッケージ２の実装面３に露出することから、
配線基板等の実装基板に固定した場合、露出したタブ１
１及びタブ吊りリード７の面が熱放散面となり、半導体
チップ１３の熱をパッケージ２の外に速やかに放散でき
る実益がある。この結果、半導体装置１の安定動作が可
能になる。なお、タブ吊りリード７のタブ１１側はハー
フエッチングによって薄く形成されている。従って、こ
の薄くなった箇所がパッケージ２の実装面３に露出しな
くなる。
リードの一部が同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置１を示す断面
図であり、図３２は前記他の半導体装置の底面図であ
る。このような構造は、タブ１１及びタブ吊りリード７
の一部がパッケージ２の実装面３に露出することから、
配線基板等の実装基板に固定した場合、露出したタブ１
１及びタブ吊りリード７の面が熱放散面となり、半導体
チップ１３の熱をパッケージ２の外に速やかに放散でき
る実益がある。この結果、半導体装置１の安定動作が可
能になる。なお、タブ吊りリード７のタブ１１側はハー
フエッチングによって薄く形成されている。従って、こ
の薄くなった箇所がパッケージ２の実装面３に露出しな
くなる。
【００９９】図３３はタブ吊りリード７を途中で一段階
段状に折り曲げてタブ１１が浮き上がるようにしたリー
ドフレームを使用して製造したＱＦＮ型の半導体装置１
である。この図では、構造内容が分かり易いように、中
央の線の右側と左側では、断面部分が異なる状態で示し
てある。
段状に折り曲げてタブ１１が浮き上がるようにしたリー
ドフレームを使用して製造したＱＦＮ型の半導体装置１
である。この図では、構造内容が分かり易いように、中
央の線の右側と左側では、断面部分が異なる状態で示し
てある。
【０１００】本実施形態１によれば、以下の効果を有す
る。
る。
【０１０１】（１）パッケージ２を形成する際、パッケ
ージ２の外側にパッケージ２の厚さよりも厚い接触防止
体４３を形成することから、片面モールド後にリードフ
レーム２５を重ね合わせた際、上下のリードフレーム２
５は前記接触防止体４３が介在することから上段のリー
ドフレーム２５の外部電極端子となる部分は下段のパッ
ケージ２に接触しなくなり、この外部電極端子となる部
分の汚染や傷発生が抑止できる。この結果、実装の信頼
性が高いノンリード型半導体装置を提供することができ
る。即ち、外部電極端子の表面のメッキ膜も汚染され
ず、かつ傷が付かないことから半導体装置１の実装の信
頼性が高くなる。
ージ２の外側にパッケージ２の厚さよりも厚い接触防止
体４３を形成することから、片面モールド後にリードフ
レーム２５を重ね合わせた際、上下のリードフレーム２
５は前記接触防止体４３が介在することから上段のリー
ドフレーム２５の外部電極端子となる部分は下段のパッ
ケージ２に接触しなくなり、この外部電極端子となる部
分の汚染や傷発生が抑止できる。この結果、実装の信頼
性が高いノンリード型半導体装置を提供することができ
る。即ち、外部電極端子の表面のメッキ膜も汚染され
ず、かつ傷が付かないことから半導体装置１の実装の信
頼性が高くなる。
【０１０２】（２）接触防止体４３はパッケージ当たり
１個しか形成しないため、マトリクス型リードフレーム
２５の場合であっても使用するレジン量は多くはない。
この結果、トランスファモールド時の注入レジン圧をそ
れほど高くする必要もなく、トランスファモールドの制
御性が難しくなることもない。また、従来使用している
トランスファモールド装置をそのまま使用することがで
きる。
１個しか形成しないため、マトリクス型リードフレーム
２５の場合であっても使用するレジン量は多くはない。
この結果、トランスファモールド時の注入レジン圧をそ
れほど高くする必要もなく、トランスファモールドの制
御性が難しくなることもない。また、従来使用している
トランスファモールド装置をそのまま使用することがで
きる。
【０１０３】（３）上記（２）により、トランスファモ
ールド時の注入レジン量が多くないことから、ランナー
から最後に送り込まれる最終キャビティにおいてレジン
の流れでワイヤ１５が倒れて発生するショート不良が発
生しなくなり、歩留りの向上と信頼性向上が達成でき
る。
ールド時の注入レジン量が多くないことから、ランナー
から最後に送り込まれる最終キャビティにおいてレジン
の流れでワイヤ１５が倒れて発生するショート不良が発
生しなくなり、歩留りの向上と信頼性向上が達成でき
る。
【０１０４】（４）上記（２）により、接触防止体４３
はパッケージ当たり１個しか形成しないため、単位リー
ドフレームパターン２６のパターン寸法を小さくでき、
リードフレーム２５の使用効率を高くすることができ
る。
はパッケージ当たり１個しか形成しないため、単位リー
ドフレームパターン２６のパターン寸法を小さくでき、
リードフレーム２５の使用効率を高くすることができ
る。
【０１０５】（５）リード４及びタブ吊りリード７の切
断時、パッケージ２の実装面３からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、実装面１６の切断縁から突出する切断バリが実
装面側に発生しない。この結果、製造されたノンリード
型半導体装置１の外観性が良くなるばかりでなく、バリ
に起因する実装不良が発生しなくなる。
断時、パッケージ２の実装面３からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、実装面１６の切断縁から突出する切断バリが実
装面側に発生しない。この結果、製造されたノンリード
型半導体装置１の外観性が良くなるばかりでなく、バリ
に起因する実装不良が発生しなくなる。
【０１０６】（６）タブ１１及びタブ１１側のタブ吊り
リード７部分はハーフエッチングした構造からなること
から、半導体チップ１３を固定するタブ１１の固定面
と、リード４のワイヤ１５を接続する接続面は同一平面
上に位置する構造となり、タブ吊りリード７を一段高く
してタブ１１を浮かす構造に比較して、浮かす寸法分低
くでき、半導体装置１の高さを低くすることができる。
リード７部分はハーフエッチングした構造からなること
から、半導体チップ１３を固定するタブ１１の固定面
と、リード４のワイヤ１５を接続する接続面は同一平面
上に位置する構造となり、タブ吊りリード７を一段高く
してタブ１１を浮かす構造に比較して、浮かす寸法分低
くでき、半導体装置１の高さを低くすることができる。
【０１０７】（７）上記（１）〜（６）により、半導体
装置の製造コストを低減できる。
装置の製造コストを低減できる。
【０１０８】（実施形態２）図３７乃至図５３は他の実
施形態（実施形態２）である半導体装置の製造方法に係
わる図である。本実施形態２の半導体装置の製造方法に
よって製造されたノンリード型半導体装置１は図３７乃
至図３９に示すような構造になっている。図３７は一部
を除去した半導体装置の斜視図、図３８は半導体装置の
断面図、図３９は半導体装置の底面図である。
施形態（実施形態２）である半導体装置の製造方法に係
わる図である。本実施形態２の半導体装置の製造方法に
よって製造されたノンリード型半導体装置１は図３７乃
至図３９に示すような構造になっている。図３７は一部
を除去した半導体装置の斜視図、図３８は半導体装置の
断面図、図３９は半導体装置の底面図である。
【０１０９】本実施形態２によるＱＦＮ型の半導体装置
１は、実施形態１のノンリード型半導体装置１におい
て、封止体２の実装面３側をトランスファモールド時に
使用したシート３７ａで被った構造になっている点が特
徴であり、構成的には他の部分は実施形態１と同様であ
る。シート３７ａは封止体２の実装面３の全域に広がる
ばかりでなく、その外周縁はリード４の切断による外周
縁に一致するとともに、リード４とリード４の間のレジ
ンバリ１０やリード４とタブ吊りリード７との間のレジ
ンバリ１０の切断による外周縁と一致している。
１は、実施形態１のノンリード型半導体装置１におい
て、封止体２の実装面３側をトランスファモールド時に
使用したシート３７ａで被った構造になっている点が特
徴であり、構成的には他の部分は実施形態１と同様であ
る。シート３７ａは封止体２の実装面３の全域に広がる
ばかりでなく、その外周縁はリード４の切断による外周
縁に一致するとともに、リード４とリード４の間のレジ
ンバリ１０やリード４とタブ吊りリード７との間のレジ
ンバリ１０の切断による外周縁と一致している。
【０１１０】この結果、実装面３に露出するリード４や
タブ吊りリード７の面はシート３７ａによって被われ、
保護されることになり、リード４やタブ吊りリード７の
表面は傷が付いたり異物が付着することがない。
タブ吊りリード７の面はシート３７ａによって被われ、
保護されることになり、リード４やタブ吊りリード７の
表面は傷が付いたり異物が付着することがない。
【０１１１】本実施形態２の半導体装置１は、図３８に
示すように、リード４及びタブ吊りリード７の表面にメ
ッキ膜８０が形成されている。メッキ膜８０は、特に限
定はされないが、例えば、鉛と錫による半田膜、錫と亜
鉛による半田膜、錫と銀による半田膜あるいは鉛を使用
しないパラジウム膜等によって構成する。
示すように、リード４及びタブ吊りリード７の表面にメ
ッキ膜８０が形成されている。メッキ膜８０は、特に限
定はされないが、例えば、鉛と錫による半田膜、錫と亜
鉛による半田膜、錫と銀による半田膜あるいは鉛を使用
しないパラジウム膜等によって構成する。
【０１１２】従って、シート３７ａを剥がすまでは、こ
れらメッキ膜８０は傷が付いたり、異物によって汚染さ
れることもない。シート３７ａを剥がして配線基板に実
装した場合、実施形態１の場合の図５のようになる。シ
ート３７ａを分離して直ぐに電子装置を構成する配線基
板に実装すれば、リード４やタブ吊りリード７の配線基
板に対する接続は確実でかつ接続の信頼性は高いものと
なる。この結果、品質が優れかつ信頼性の高い電子装置
を製造することができる。
れらメッキ膜８０は傷が付いたり、異物によって汚染さ
れることもない。シート３７ａを剥がして配線基板に実
装した場合、実施形態１の場合の図５のようになる。シ
ート３７ａを分離して直ぐに電子装置を構成する配線基
板に実装すれば、リード４やタブ吊りリード７の配線基
板に対する接続は確実でかつ接続の信頼性は高いものと
なる。この結果、品質が優れかつ信頼性の高い電子装置
を製造することができる。
【０１１３】つぎに、本実施形態２による半導体装置の
製造について説明する。図４０乃至図５３は本実施形態
２の半導体装置の製造方法に係わる図である。
製造について説明する。図４０乃至図５３は本実施形態
２の半導体装置の製造方法に係わる図である。
【０１１４】図４０は本実施形態２によるＱＦＮ型の半
導体装置の製造方法を示すフローチャートである。半導
体装置１は、ステップ２０１〜ステップ２０９の各工程
を経て製造される。
導体装置の製造方法を示すフローチャートである。半導
体装置１は、ステップ２０１〜ステップ２０９の各工程
を経て製造される。
【０１１５】即ち、作業開始後、リードフレームへの選
択的なメッキ（Ｓ２０１）、チップボンディング（Ｓ２
０２）、ワイヤボンディング（Ｓ２０３）、モールド
（Ｓ２０４）、ノッチ加工（Ｓ２０５）、ゲート・フロ
ーキャビティ硬化レジン切断（Ｓ２０６）、第１次リー
ド先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２
０８）、残留タブ吊りリード切断（Ｓ２０９）の各工程
を経て製造され、作業は終了する。前記ノッチ加工（Ｓ
２０５）、ゲート・フローキャビティ硬化レジン切断
（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第
２次リード先端切断（Ｓ２０８）、残留タブ吊りリード
切断（Ｓ２０９）は、複合切断金型による切断加工であ
る。
択的なメッキ（Ｓ２０１）、チップボンディング（Ｓ２
０２）、ワイヤボンディング（Ｓ２０３）、モールド
（Ｓ２０４）、ノッチ加工（Ｓ２０５）、ゲート・フロ
ーキャビティ硬化レジン切断（Ｓ２０６）、第１次リー
ド先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２
０８）、残留タブ吊りリード切断（Ｓ２０９）の各工程
を経て製造され、作業は終了する。前記ノッチ加工（Ｓ
２０５）、ゲート・フローキャビティ硬化レジン切断
（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第
２次リード先端切断（Ｓ２０８）、残留タブ吊りリード
切断（Ｓ２０９）は、複合切断金型による切断加工であ
る。
【０１１６】本実施形態２において、複合切断金型によ
る切断加工はノッチ加工（Ｓ２０５）を有するものであ
る。このノッチ加工は、封止体２の周縁から突出するタ
ブ吊りリード７の切断性を良好とするために、切断部分
にＶ溝を形成しておき、その後のタブ吊りリード７の切
断時、前記Ｖ溝底に応力集中を発生させて切断を容易に
するためである。図示はしないが、複合切断金型の最初
のステーションに用意してノッチ加工部分を設けてお
く。ノッチ加工部分は、タブ吊りリード７を支持する表
面にＶ溝を有するダイと、先端が前記ダイのＶ溝に対応
する形状のパンチとからなり、このパンチとダイとによ
ってタブ吊りリード７を横切るようにその幅全域にＶ溝
のノッチを形成する。なお、ノッチとしては必ずしもＶ
溝に限定されるものではなく、切断性能が良くなるなら
ば他の構造のノッチでもよい。
る切断加工はノッチ加工（Ｓ２０５）を有するものであ
る。このノッチ加工は、封止体２の周縁から突出するタ
ブ吊りリード７の切断性を良好とするために、切断部分
にＶ溝を形成しておき、その後のタブ吊りリード７の切
断時、前記Ｖ溝底に応力集中を発生させて切断を容易に
するためである。図示はしないが、複合切断金型の最初
のステーションに用意してノッチ加工部分を設けてお
く。ノッチ加工部分は、タブ吊りリード７を支持する表
面にＶ溝を有するダイと、先端が前記ダイのＶ溝に対応
する形状のパンチとからなり、このパンチとダイとによ
ってタブ吊りリード７を横切るようにその幅全域にＶ溝
のノッチを形成する。なお、ノッチとしては必ずしもＶ
溝に限定されるものではなく、切断性能が良くなるなら
ば他の構造のノッチでもよい。
【０１１７】本実施形態２では実施形態１と異なり、
（１）チップボンディング前にリードフレームに選択的
にメッキ膜を形成することと、（２）モールド後に行う
複合切断金型による切断加工処理に最初にノッチ加工を
追加したことであり、（３）また、シートを用いるトラ
ンスファモールド（モールド）において、シートは接着
性のあるシートを用い、リード及びタブ吊りリードを切
断した後も封止体の実装面側に付着させておくこと、
（４）実装する前にシートを除去して半導体装置を実装
することである。従って、以下の説明においては実施形
態１の場合と同様な部分の説明は省略しながら説明す
る。
（１）チップボンディング前にリードフレームに選択的
にメッキ膜を形成することと、（２）モールド後に行う
複合切断金型による切断加工処理に最初にノッチ加工を
追加したことであり、（３）また、シートを用いるトラ
ンスファモールド（モールド）において、シートは接着
性のあるシートを用い、リード及びタブ吊りリードを切
断した後も封止体の実装面側に付着させておくこと、
（４）実装する前にシートを除去して半導体装置を実装
することである。従って、以下の説明においては実施形
態１の場合と同様な部分の説明は省略しながら説明す
る。
【０１１８】本実施形態２の半導体装置１の製造におい
ては、図４１に示すように、実施形態１の場合と同様な
マトリクス構成のリードフレーム２５が用意される。
ては、図４１に示すように、実施形態１の場合と同様な
マトリクス構成のリードフレーム２５が用意される。
【０１１９】つぎに、図４２に示すように、実装面とな
るリード４及びタブ吊りリード７の部分にメッキ処理が
施されてメッキ膜８０が形成される（メッキ：Ｓ２０
１）。図４２ではメッキ膜８０が形成された部分をハッ
チングを施して示してある。メッキ膜８０は、特に限定
はされないが、例えば、鉛と錫による半田膜、錫と亜鉛
による半田膜、錫と銀による半田膜あるいは鉛を使用し
ないパラジウム膜等によって構成する。図４２はリード
フレーム２５の裏面を示す。また、タブ１１及びタブ１
１を支持するタブ吊りリード７のタブ１１寄りの部分は
裏面側がハーフエッチングされて薄くなっている。この
部分は封止体で被われる部分であり、メッキ膜は形成し
ない。
るリード４及びタブ吊りリード７の部分にメッキ処理が
施されてメッキ膜８０が形成される（メッキ：Ｓ２０
１）。図４２ではメッキ膜８０が形成された部分をハッ
チングを施して示してある。メッキ膜８０は、特に限定
はされないが、例えば、鉛と錫による半田膜、錫と亜鉛
による半田膜、錫と銀による半田膜あるいは鉛を使用し
ないパラジウム膜等によって構成する。図４２はリード
フレーム２５の裏面を示す。また、タブ１１及びタブ１
１を支持するタブ吊りリード７のタブ１１寄りの部分は
裏面側がハーフエッチングされて薄くなっている。この
部分は封止体で被われる部分であり、メッキ膜は形成し
ない。
【０１２０】つぎに、タブ１１上に半導体チップ１３を
固定（チップボンディング：Ｓ２０２）するとともに、
半導体チップ１３の電極１４とリード４の内端部分を導
電性のワイヤ１５で電気的に接続する（ワイヤボンディ
ング：Ｓ２０３）する（図４３参照）。
固定（チップボンディング：Ｓ２０２）するとともに、
半導体チップ１３の電極１４とリード４の内端部分を導
電性のワイヤ１５で電気的に接続する（ワイヤボンディ
ング：Ｓ２０３）する（図４３参照）。
【０１２１】つぎに、図４４に示すように、組み立てが
終了したリードフレーム２５に対して片面モールドを行
って封止体（パッケージ）２を形成する（モールド：Ｓ
２０４）。この片面モールドにおいて、実施形態１と同
様にリードフレーム２５と上金型３６との間にシートを
介在させてモールドを行うシートモールド法で片面モー
ルドを行う。
終了したリードフレーム２５に対して片面モールドを行
って封止体（パッケージ）２を形成する（モールド：Ｓ
２０４）。この片面モールドにおいて、実施形態１と同
様にリードフレーム２５と上金型３６との間にシートを
介在させてモールドを行うシートモールド法で片面モー
ルドを行う。
【０１２２】しかし、このシートモールドにおいて、シ
ートとしては接着性があるシート３７ａが使用される。
従って、モールド後もシート３７ａは封止体２の実装面
側に付着したままとなる。本実施形態２では、図示はし
ないが、シート３７ａはリードフレーム２５と略同じ寸
法で切断される。このトランスファモールドにおいても
実施形態１の場合と同様に封止体２の高さ（厚さ）より
も高い（厚い）接触防止体４３が形成される。
ートとしては接着性があるシート３７ａが使用される。
従って、モールド後もシート３７ａは封止体２の実装面
側に付着したままとなる。本実施形態２では、図示はし
ないが、シート３７ａはリードフレーム２５と略同じ寸
法で切断される。このトランスファモールドにおいても
実施形態１の場合と同様に封止体２の高さ（厚さ）より
も高い（厚い）接触防止体４３が形成される。
【０１２３】図４５は片面モールドによってパッケージ
や接触防止体等が形成されたリードフレームの平面図、
図４６はパッケージが形成された単位リードフレームパ
ターン部分を示す平面図、図４７は単位リードフレーム
パターン部分のパッケージ等を示す断面図である。
や接触防止体等が形成されたリードフレームの平面図、
図４６はパッケージが形成された単位リードフレームパ
ターン部分を示す平面図、図４７は単位リードフレーム
パターン部分のパッケージ等を示す断面図である。
【０１２４】片面モールド後のリードフレーム２５は、
図４８に示すような状態で保管される。この場合、リー
ドフレーム２５はマトリクス型となっていることから、
パッケージ２の一隅の近傍にパッケージ２よりも背が高
い接触防止体４３が位置し、上段のリードフレーム２５
はこれら接触防止体４３によって支えられることにな
る。この結果、半導体装置を形成する領域内のリード４
やタブ吊りリード７の表面には接触による外力が作用し
なくなる。また、本実施形態２の場合は、前記リード４
やタブ吊りリード７がシート３７ａで保護されているこ
とから、さらにリード４やタブ吊りリード７の表面が損
傷を受けたり、異物付着による汚染が防止される。図４
９は内部の状態を示す積み重ね状態の二段のリードフレ
ーム２５を示す断面図である。
図４８に示すような状態で保管される。この場合、リー
ドフレーム２５はマトリクス型となっていることから、
パッケージ２の一隅の近傍にパッケージ２よりも背が高
い接触防止体４３が位置し、上段のリードフレーム２５
はこれら接触防止体４３によって支えられることにな
る。この結果、半導体装置を形成する領域内のリード４
やタブ吊りリード７の表面には接触による外力が作用し
なくなる。また、本実施形態２の場合は、前記リード４
やタブ吊りリード７がシート３７ａで保護されているこ
とから、さらにリード４やタブ吊りリード７の表面が損
傷を受けたり、異物付着による汚染が防止される。図４
９は内部の状態を示す積み重ね状態の二段のリードフレ
ーム２５を示す断面図である。
【０１２５】つぎに、実施形態１で使用したプレス機械
と、ノッチ加工が最初のステーションに組み込まれた複
合切断金型を使用して、ノッチ加工（Ｖ溝：Ｓ２０
５）、ゲート・フローキャビティ硬化レジン切断〔同部
分のタブ吊りリード切断：Ｓ２０６〕、第１次リード先
端切断〔Ｘ方向延在リード切断：Ｓ２０７〕、第２次リ
ード先端切断〔Ｙ方向延在リード切断：Ｓ２０８〕、残
留タブ吊りリード切断〔エアーベント切断：Ｓ２０９〕
を行う。また、この切断工程において、リードフレーム
２５は図４８に示すような状態で保管されて供給され
る。
と、ノッチ加工が最初のステーションに組み込まれた複
合切断金型を使用して、ノッチ加工（Ｖ溝：Ｓ２０
５）、ゲート・フローキャビティ硬化レジン切断〔同部
分のタブ吊りリード切断：Ｓ２０６〕、第１次リード先
端切断〔Ｘ方向延在リード切断：Ｓ２０７〕、第２次リ
ード先端切断〔Ｙ方向延在リード切断：Ｓ２０８〕、残
留タブ吊りリード切断〔エアーベント切断：Ｓ２０９〕
を行う。また、この切断工程において、リードフレーム
２５は図４８に示すような状態で保管されて供給され
る。
【０１２６】リードフレーム２５は、裏返しにして複合
切断金型の下型と上型との間に挟持されて切断成形加工
が行われる。図５０はノッチ加工（Ｓ２０５）によって
タブ吊りリード７にノッチ（Ｖ溝）８５が形成された状
態を示す模式図である（図５２参照）。
切断金型の下型と上型との間に挟持されて切断成形加工
が行われる。図５０はノッチ加工（Ｓ２０５）によって
タブ吊りリード７にノッチ（Ｖ溝）８５が形成された状
態を示す模式図である（図５２参照）。
【０１２７】図５１において点々が施された部分がパン
チ７６によって切断される（Ｓ２０６）。この切断部分
はタブ吊りリード７においては前記ノッチ（Ｖ溝）８５
が設けられた部分であり、Ｖ溝底が切断線である。図５
２にはダイ７５とパンチ７６による切断状態を示してあ
る。パンチ７６はガイド８６で案内されている。この切
断においてもリードフレーム２５の一面にはシート３７
ａが張りつけられている。パンチ７６によってシート３
７ａの面から封止体２が存在する方向に切断が行われ
る。この結果、封止体２の実装面１６側の縁（外周縁）
は丸みを帯びた縁となり、突出するバリのある縁とはな
らなくなり、実装時、バリによって実装状態が損なわれ
るようなことがない。
チ７６によって切断される（Ｓ２０６）。この切断部分
はタブ吊りリード７においては前記ノッチ（Ｖ溝）８５
が設けられた部分であり、Ｖ溝底が切断線である。図５
２にはダイ７５とパンチ７６による切断状態を示してあ
る。パンチ７６はガイド８６で案内されている。この切
断においてもリードフレーム２５の一面にはシート３７
ａが張りつけられている。パンチ７６によってシート３
７ａの面から封止体２が存在する方向に切断が行われ
る。この結果、封止体２の実装面１６側の縁（外周縁）
は丸みを帯びた縁となり、突出するバリのある縁とはな
らなくなり、実装時、バリによって実装状態が損なわれ
るようなことがない。
【０１２８】つぎに、図示はしないが実施形態１と同様
に、第１次リード先端切断（Ｓ２０７）、第２次リード
先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２
０９）を行う。これにより、パッケージ２部分はリード
フレーム２５から離脱し、図３７乃至図３９に示すよう
なノンリード型の半導体装置１、即ちＱＦＮ型半導体装
置１が製造される。前記リード４及びタブ吊りリード７
の切断は、パッケージ２のつけ根で切断される。例え
ば、リード４やタブ吊りリード７の突出長さは０．１ｍ
ｍ以下となる。
に、第１次リード先端切断（Ｓ２０７）、第２次リード
先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２
０９）を行う。これにより、パッケージ２部分はリード
フレーム２５から離脱し、図３７乃至図３９に示すよう
なノンリード型の半導体装置１、即ちＱＦＮ型半導体装
置１が製造される。前記リード４及びタブ吊りリード７
の切断は、パッケージ２のつけ根で切断される。例え
ば、リード４やタブ吊りリード７の突出長さは０．１ｍ
ｍ以下となる。
【０１２９】また、リード４及びタブ吊りリード７の切
断時、パッケージ２の実装面側からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、封止体（パッケージ）が設けられる面側の切断
縁に突出するバリ（切断バリ）が発生するが、パッケー
ジの実装面側には切断バリが発生しない。この結果、製
造したノンリード型半導体装置１の外観性が良くなるば
かりでなく、切断バリに起因する実装不良が発生しなく
なる。
断時、パッケージ２の実装面側からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、封止体（パッケージ）が設けられる面側の切断
縁に突出するバリ（切断バリ）が発生するが、パッケー
ジの実装面側には切断バリが発生しない。この結果、製
造したノンリード型半導体装置１の外観性が良くなるば
かりでなく、切断バリに起因する実装不良が発生しなく
なる。
【０１３０】また、パッケージのつけ根のリード間やリ
ードとタブ吊りリード間には、レジンバリが発生してい
るが、このレジンバリもリード４及びタブ吊りリード７
の切断と同時に切断される。従って、切断面はリード，
タブ吊りリード及びレジンバリにより、直線的になる。
ードとタブ吊りリード間には、レジンバリが発生してい
るが、このレジンバリもリード４及びタブ吊りリード７
の切断と同時に切断される。従って、切断面はリード，
タブ吊りリード及びレジンバリにより、直線的になる。
【０１３１】本実施形態２の半導体装置１は、封止体２
の実装面側にシート３７ａが張り付けられていることか
ら、封止体２の実装面に表面を露出させるリード４及び
タブ吊りリード７の表面はシート３７ａによって保護さ
れ、傷がついたり、異物付着による汚染が防止される。
の実装面側にシート３７ａが張り付けられていることか
ら、封止体２の実装面に表面を露出させるリード４及び
タブ吊りリード７の表面はシート３７ａによって保護さ
れ、傷がついたり、異物付着による汚染が防止される。
【０１３２】そこで、シート３７ａを付けたまま出荷し
たり、出荷に際してシート３７ａを剥がしてトレー等に
収納して出荷する。また、実装直前までシート３７ａを
付けておくことが、実装の信頼性を高めるためにも望ま
しい。
たり、出荷に際してシート３７ａを剥がしてトレー等に
収納して出荷する。また、実装直前までシート３７ａを
付けておくことが、実装の信頼性を高めるためにも望ま
しい。
【０１３３】図５４（ａ），（ｂ）は切断成形加工にお
けるゲート・フローキャビティ硬化レジン切断〔同部分
のタブ吊りリード切断〕において、レジンバリ１０ある
いはレジンバリ１０から封止体２に亘る部分が欠ける
（欠け部分９０）例を示した図である。しかし、本実施
形態２のようにシート３７ａを張り付けた状態でゲート
・フローキャビティ硬化レジン切断を行えば、シート３
７ａが強度部材として作用するため、レジンバリ１０部
分やレジンバリ１０から封止体２に亘る部分に欠けが発
生することがない。
けるゲート・フローキャビティ硬化レジン切断〔同部分
のタブ吊りリード切断〕において、レジンバリ１０ある
いはレジンバリ１０から封止体２に亘る部分が欠ける
（欠け部分９０）例を示した図である。しかし、本実施
形態２のようにシート３７ａを張り付けた状態でゲート
・フローキャビティ硬化レジン切断を行えば、シート３
７ａが強度部材として作用するため、レジンバリ１０部
分やレジンバリ１０から封止体２に亘る部分に欠けが発
生することがない。
【０１３４】また、切断時に発生した破損微細レジンは
シート３７ａに張り付いたままとなり、搬送等において
前記破損微細レジンが脱落しなくなり、周囲や機械を汚
さなくなる。また、この破損微細レジンはシート３７ａ
の剥離時にシート３７ａに付着したまま除去されるた
め、半導体装置１や周囲作業環境を汚すこともない。
シート３７ａに張り付いたままとなり、搬送等において
前記破損微細レジンが脱落しなくなり、周囲や機械を汚
さなくなる。また、この破損微細レジンはシート３７ａ
の剥離時にシート３７ａに付着したまま除去されるた
め、半導体装置１や周囲作業環境を汚すこともない。
【０１３５】図５３（ａ）、（ｂ）は半導体装置１から
シート３７ａを剥離（分離）する一例を示すものであ
る。例えば、図５３（ａ）に示すように、半導体装置１
を裏返しにした状態で作業用のステーション９１の収容
窪み９２に収容する。収容窪み９２はその底に真空吸引
力を増大させるための真空吸引窪み９３を有し、かつ真
空吸引機構に接続される吸引孔９４を真空吸引窪み９３
の底に有している。
シート３７ａを剥離（分離）する一例を示すものであ
る。例えば、図５３（ａ）に示すように、半導体装置１
を裏返しにした状態で作業用のステーション９１の収容
窪み９２に収容する。収容窪み９２はその底に真空吸引
力を増大させるための真空吸引窪み９３を有し、かつ真
空吸引機構に接続される吸引孔９４を真空吸引窪み９３
の底に有している。
【０１３６】そこで、収容窪み９２に収容された半導体
装置１を真空吸引機構を動作させて収容窪み９２に真空
吸着して保持する。また、半導体装置１のシート３７ａ
を真空吸着できるノズル９５で真空吸着保持し、この状
態でノズル９５を図５３（ｂ）に示すように、半導体装
置１から遠ざけるように上昇移動させる。これにより、
シート３７ａを封止体２から剥がし半導体装置１から分
離することができる。
装置１を真空吸引機構を動作させて収容窪み９２に真空
吸着して保持する。また、半導体装置１のシート３７ａ
を真空吸着できるノズル９５で真空吸着保持し、この状
態でノズル９５を図５３（ｂ）に示すように、半導体装
置１から遠ざけるように上昇移動させる。これにより、
シート３７ａを封止体２から剥がし半導体装置１から分
離することができる。
【０１３７】つぎに、ノズル９５で保持したシート３７
ａを所定箇所に運んで捨てた後、ノズル９５を再び収容
窪み９２上に戻して下降させ、再びノズル９５で半導体
装置１を真空吸着保持して所定箇所に運び、再び反転さ
せ、かつ運び所定の配線基板に実装したり、あるいは出
荷用のトレー等に収容する。
ａを所定箇所に運んで捨てた後、ノズル９５を再び収容
窪み９２上に戻して下降させ、再びノズル９５で半導体
装置１を真空吸着保持して所定箇所に運び、再び反転さ
せ、かつ運び所定の配線基板に実装したり、あるいは出
荷用のトレー等に収容する。
【０１３８】半導体装置１の封止体２からシート３７ａ
を剥離する手段は他の方法でもよい。
を剥離する手段は他の方法でもよい。
【０１３９】本実施形態２においても実施形態１が有す
る効果の一部の効果を有する。また、本実施形態２にお
いては、半導体装置の製造方法においてリードフレーム
２５の一面にシート３７ａが張り付けられていることか
ら、リードフレーム２５を複数段重ねても、重なる部分
にシート３７ａが介在するため上段のリードフレーム２
５の外部電極端子となる部分は下段のパッケージ２に直
接接触しなくなり、外部電極端子となる部分の汚染や傷
発生が抑止できる。また、リードフレーム２５を重ねて
も、接触防止体４３が存在することから、外部電極端子
となる部分は下段の封止体への接触に起因する外力の印
加もなく損傷しなくなる。
る効果の一部の効果を有する。また、本実施形態２にお
いては、半導体装置の製造方法においてリードフレーム
２５の一面にシート３７ａが張り付けられていることか
ら、リードフレーム２５を複数段重ねても、重なる部分
にシート３７ａが介在するため上段のリードフレーム２
５の外部電極端子となる部分は下段のパッケージ２に直
接接触しなくなり、外部電極端子となる部分の汚染や傷
発生が抑止できる。また、リードフレーム２５を重ねて
も、接触防止体４３が存在することから、外部電極端子
となる部分は下段の封止体への接触に起因する外力の印
加もなく損傷しなくなる。
【０１４０】この結果、電子装置の製造において、ノン
リード型半導体装置の実装の信頼性が高くなるため、品
質が優れ信頼性が高い電子装置を製造することができ
る。
リード型半導体装置の実装の信頼性が高くなるため、品
質が優れ信頼性が高い電子装置を製造することができ
る。
【０１４１】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１４２】前記実施形態では、片面モールド後にメッ
キ処理を行ったが、リードフレームを形成した後にメッ
キ処理（先付けメッキ）を行ってもよい。この場合、例
えば、鉛を使用しないメッキ膜としてパラジウムメッキ
膜を形成してもよい。この場合においても、片面モール
ド後は外部電極端子となる部分の表面の汚染及び傷発生
を防止することができる。
キ処理を行ったが、リードフレームを形成した後にメッ
キ処理（先付けメッキ）を行ってもよい。この場合、例
えば、鉛を使用しないメッキ膜としてパラジウムメッキ
膜を形成してもよい。この場合においても、片面モール
ド後は外部電極端子となる部分の表面の汚染及び傷発生
を防止することができる。
【０１４３】また、前記実施形態では、ＱＦＮ型の半導
体装置の製造に本発明を適用した例について説明した
が、例えば、ＳＯＮ型半導体装置の製造に対しても本発
明を同様に適用でき、同様の効果を有することができ
る。本発明は少なくともノンリード型半導体装置には適
用できる。
体装置の製造に本発明を適用した例について説明した
が、例えば、ＳＯＮ型半導体装置の製造に対しても本発
明を同様に適用でき、同様の効果を有することができ
る。本発明は少なくともノンリード型半導体装置には適
用できる。
【０１４４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１４５】（１）半導体装置の製造時外部電極端子の
実装面に傷や異物が付着し難いことから、実装性能が良
好なノンリード型半導体装置を製造することができる。
実装面に傷や異物が付着し難いことから、実装性能が良
好なノンリード型半導体装置を製造することができる。
【０１４６】（２）外部電極端子の実装面側のリード及
びタブ吊りリードの切断縁には切断バリが発生しないこ
とから、切断バリに起因する実装不良がなくなり、実装
の信頼性を高めることができる。
びタブ吊りリードの切断縁には切断バリが発生しないこ
とから、切断バリに起因する実装不良がなくなり、実装
の信頼性を高めることができる。
【０１４７】（３）電子装置の製造時ノンリード型半導
体装置の外部電極端子の実装面に傷や異物が付着し難く
なることから、ノンリード型半導体装置の実装性能が良
好になり、品質が優れた信頼性の高い電子装置を製造す
ることができる。
体装置の外部電極端子の実装面に傷や異物が付着し難く
なることから、ノンリード型半導体装置の実装性能が良
好になり、品質が優れた信頼性の高い電子装置を製造す
ることができる。
【図１】本発明の一実施形態（実施形態１）である半導
体装置の製造方法において、片面モールドされたリード
フレームを積み重ねた状態を示す一部の模式的断面図で
ある。
体装置の製造方法において、片面モールドされたリード
フレームを積み重ねた状態を示す一部の模式的断面図で
ある。
【図２】本実施形態１は一部を除去した半導体装置の模
式的斜視図である。
式的斜視図である。
【図３】前記半導体装置の断面図である。
【図４】前記半導体装置の底面図である。
【図５】前記半導体装置の実装状態を示す断面図であ
る。
る。
【図６】本実施形態１の半導体装置の製造方法を示すフ
ローチャートである。
ローチャートである。
【図７】本実施形態１の半導体装置の製造方法で使用す
るリードフレームの平面図である。
るリードフレームの平面図である。
【図８】前記リードフレームの単位リードフレームパタ
ーン部分を示す平面図である。
ーン部分を示す平面図である。
【図９】本実施形態１の半導体装置の製造方法におい
て、リードフレームに半導体チップを固定した状態を示
す平面図である。
て、リードフレームに半導体チップを固定した状態を示
す平面図である。
【図１０】図９のＡ−Ａ線に沿う断面図である。
【図１１】図９のＢ−Ｂ線に沿う断面図である。
【図１２】本実施形態１の半導体装置の製造方法におい
て、半導体チップの電極とリード内端部分をワイヤで接
続した状態を示す平面図である。
て、半導体チップの電極とリード内端部分をワイヤで接
続した状態を示す平面図である。
【図１３】図１２のＣ−Ｃ線に沿う断面図である。
【図１４】本実施形態１の半導体装置の製造方法におけ
る片面モールド時のモールド金型とリードフレーム等を
示す模式図である。
る片面モールド時のモールド金型とリードフレーム等を
示す模式図である。
【図１５】前記片面モールドによって形成されたパッケ
ージや接触防止体等を示す断面図である。
ージや接触防止体等を示す断面図である。
【図１６】前記片面モールドによって形成されたパッケ
ージ等を示す断面図である。
ージ等を示す断面図である。
【図１７】前記片面モールドにおけるモールド金型で形
成されるキャビティやレジン流路とリードフレームとの
相関を示す平面図である。
成されるキャビティやレジン流路とリードフレームとの
相関を示す平面図である。
【図１８】前記片面モールドにおいて使用した樹脂シー
トとパッケージ等との関係を示す拡大断面図である。
トとパッケージ等との関係を示す拡大断面図である。
【図１９】前記片面モールドによってパッケージが形成
されたリードフレームの平面図である。
されたリードフレームの平面図である。
【図２０】前記片面モールドによってパッケージが形成
された単位リードフレームパターン部分を示す平面図で
ある。
された単位リードフレームパターン部分を示す平面図で
ある。
【図２１】前記単位リードフレームパターン部分のパッ
ケージ等を示す断面図である。
ケージ等を示す断面図である。
【図２２】本実施形態１の半導体装置の製造方法で使用
する切断装置の一部を示す斜視図である。
する切断装置の一部を示す斜視図である。
【図２３】前記切断装置に組み込まれる複合切断金型を
示す模式図である。
示す模式図である。
【図２４】本実施形態１の半導体装置の製造方法におい
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の模式図である。
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の模式図である。
【図２５】本実施形態１の半導体装置の製造方法におい
て、切断するゲート硬化レジン部分及びフローキャビテ
ィ硬化レジン部分を示す一部のリードフレームの平面図
である。
て、切断するゲート硬化レジン部分及びフローキャビテ
ィ硬化レジン部分を示す一部のリードフレームの平面図
である。
【図２６】切断金型の一例を示す模式的断面図である。
【図２７】本実施形態１の半導体装置の製造方法におい
て、切断するＸ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
て、切断するＸ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
【図２８】本実施形態１の半導体装置の製造方法におい
て、切断するＹ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
て、切断するＹ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
【図２９】本実施形態１の半導体装置の製造方法におい
て、ピンチカットによる切断部分を示すリードフレーム
部分の平面図である。
て、ピンチカットによる切断部分を示すリードフレーム
部分の平面図である。
【図３０】前記リードフレームから切断分離された半導
体装置を示す平面図である。
体装置を示す平面図である。
【図３１】本実施形態１において、リード、タブ及びタ
ブ吊りリードが同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置を示す断面図
である。
ブ吊りリードが同一平面上に位置するフラットなリード
フレームを用いて製造した他の半導体装置を示す断面図
である。
【図３２】前記他の半導体装置の底面図である。
【図３３】本実施形態１において、タブ吊りリードを途
中で一段高くしてタブを浮かせたリードフレームを用い
て製造した他の半導体装置を示す断面図である。
中で一段高くしてタブを浮かせたリードフレームを用い
て製造した他の半導体装置を示す断面図である。
【図３４】実装状態が良好なノンリード型半導体装置を
示す一部の断面図である。
示す一部の断面図である。
【図３５】異物付着による実装不良のノンリード型半導
体装置を示す一部の断面図である。
体装置を示す一部の断面図である。
【図３６】メッキ膜の剥離による実装不良のノンリード
型半導体装置を示す一部の断面図である。
型半導体装置を示す一部の断面図である。
【図３７】本発明の他の実施形態（実施形態２）である
半導体装置の製造方法で製造された半導体装置の一部を
除去した斜視図である。
半導体装置の製造方法で製造された半導体装置の一部を
除去した斜視図である。
【図３８】本実施形態２の製法で製造された半導体装置
の断面図である。
の断面図である。
【図３９】本実施形態２の製法で製造された半導体装置
の底面図である。
の底面図である。
【図４０】本実施形態２の半導体装置の製造方法を示す
フローチャートである。
フローチャートである。
【図４１】本実施形態２の半導体装置の製造方法で使用
するリードフレームの平面図である。
するリードフレームの平面図である。
【図４２】前記リードフレームの単位リードフレームパ
ターン部分の裏面を示す底面図である。
ターン部分の裏面を示す底面図である。
【図４３】本実施形態２の半導体装置の製造方法におい
て、半導体チップを固定するとともに、半導体チップの
電極とリードをワイヤで接続した状態を示す一部の平面
図である。
て、半導体チップを固定するとともに、半導体チップの
電極とリードをワイヤで接続した状態を示す一部の平面
図である。
【図４４】本実施形態２の半導体装置の製造方法におけ
る片面モールド状態を示す模式的断面図である。
る片面モールド状態を示す模式的断面図である。
【図４５】前記片面モールドによってパッケージが形成
されたリードフレームの平面図である。
されたリードフレームの平面図である。
【図４６】前記片面モールドによってパッケージが形成
された単位リードフレームパターン部分を示す平面図で
ある。
された単位リードフレームパターン部分を示す平面図で
ある。
【図４７】前記片面モールドされた単位リードフレーム
パターン部分の断面図である。
パターン部分の断面図である。
【図４８】本実施形態２の半導体装置の製造方法におい
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の模式図である。
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の模式図である。
【図４９】本実施形態２の半導体装置の製造方法におい
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の断面図である。
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の断面図である。
【図５０】本実施形態２の半導体装置の製造方法におい
て、タブ吊りリードにノッチを形成した単位リードフレ
ームパターン部分の模式的平面図である。
て、タブ吊りリードにノッチを形成した単位リードフレ
ームパターン部分の模式的平面図である。
【図５１】本実施形態２の半導体装置の製造方法におい
て、ゲート側及びフローキャビティ側のタブ吊りリード
とパンチ及びダイ等の関係を示す模式図である。
て、ゲート側及びフローキャビティ側のタブ吊りリード
とパンチ及びダイ等の関係を示す模式図である。
【図５２】前記ゲート硬化レジン部分及びフローキャビ
ティ硬化レジン部分の切断状態を示す模式的断面図であ
る。
ティ硬化レジン部分の切断状態を示す模式的断面図であ
る。
【図５３】本実施形態２によって製造された半導体装置
から樹脂シートを剥離させる状態を示す模式図である。
から樹脂シートを剥離させる状態を示す模式図である。
【図５４】パッケージの縁が欠けた半導体装置の平面図
及び底面図である。
及び底面図である。
１…半導体装置（ノンリード型半導体装置）、２…封止
体（パッケージ）、２ａ…立ち上がり縁、３…実装面、
４…外部電極端子（リード）、５…斜面、６…上面、７
…タブ吊りリード、１０…レジンバリ、１１…タブ、１
２…接合材、１３…半導体チップ、１４…電極、１５…
ワイヤ、１６…実装面、２０…配線基板、２１…電極
（ランド）、２２…接合材、２５…リードフレーム、２
６…単位リードフレームパターン、２７ａ〜２７ｃ…ガ
イド孔、２８，２９…エジェクターピン孔、３０…枠
部、３１…スリット、３２…キャビティ、３３…開口
部、３４…孔、３５…下金型、３５ａ，３５ｂ…合わせ
面（パーティング面）、３６…上金型、３７，３７ａ…
シート、３８…ランナー、３９…ゲート、４０…スル
ー、４１…フローキャビティ、４２…ポット（カル）、
４３…接触防止体、４４…エアーベント硬化レジン、５
０…配線基板、５１…接合材（ソルダー）、５５…フィ
レット、５６…異物、６０…切断装置、６１…下金型ベ
ース、６２…上金型ベース、６３…支柱、６４…嵌合
部、６５，６６…取付部、６７…ガイド、７０…第１打
抜型、７１…第２打抜型、７２…第３打抜型、７３…第
４打抜型、７５…ダイ、７６…パンチ、８０…メッキ
膜、８５…ノッチ（Ｖ溝）、８６…ガイド、９０…欠け
部分、９１…ステーション、９２…収容窪み、９３…真
空吸引窪み、９４…吸引孔、９５…ノズル。
体（パッケージ）、２ａ…立ち上がり縁、３…実装面、
４…外部電極端子（リード）、５…斜面、６…上面、７
…タブ吊りリード、１０…レジンバリ、１１…タブ、１
２…接合材、１３…半導体チップ、１４…電極、１５…
ワイヤ、１６…実装面、２０…配線基板、２１…電極
（ランド）、２２…接合材、２５…リードフレーム、２
６…単位リードフレームパターン、２７ａ〜２７ｃ…ガ
イド孔、２８，２９…エジェクターピン孔、３０…枠
部、３１…スリット、３２…キャビティ、３３…開口
部、３４…孔、３５…下金型、３５ａ，３５ｂ…合わせ
面（パーティング面）、３６…上金型、３７，３７ａ…
シート、３８…ランナー、３９…ゲート、４０…スル
ー、４１…フローキャビティ、４２…ポット（カル）、
４３…接触防止体、４４…エアーベント硬化レジン、５
０…配線基板、５１…接合材（ソルダー）、５５…フィ
レット、５６…異物、６０…切断装置、６１…下金型ベ
ース、６２…上金型ベース、６３…支柱、６４…嵌合
部、６５，６６…取付部、６７…ガイド、７０…第１打
抜型、７１…第２打抜型、７２…第３打抜型、７３…第
４打抜型、７５…ダイ、７６…パンチ、８０…メッキ
膜、８５…ノッチ（Ｖ溝）、８６…ガイド、９０…欠け
部分、９１…ステーション、９２…収容窪み、９３…真
空吸引窪み、９４…吸引孔、９５…ノズル。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｒ (72)発明者 竹嶋 英宏 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 伊藤 洋行 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 玉井 義明 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 嵯峨 徹 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 Ｆターム(参考） 5F061 AA01 BA01 CA21 DA01 5F067 AA01 AB04 BA02 BD05 DC12 DE01 DF01
Claims (20)
- 【請求項１】絶縁性樹脂からなる封止体と、前記封止体
の実装面に露出するリード及びタブ吊りリードとを有す
る半導体装置であって、前記封止体の縁に位置する前記
リード及びタブ吊りリードの外端実装面側の縁は切断に
よるバリが存在しないことを特徴とする半導体装置。 - 【請求項２】前記封止体内には半導体チップが位置する
とともに、この半導体チップは前記タブ吊りリードに連
なるタブの固定面上に固定され、前記半導体チップの電
極と前記リードは導電性のワイヤで接続されていること
を特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記リードのワイヤが接続されるワイヤ接
続面と、前記タブの前記固定面及びこの固定面に連なる
前記タブ吊りリードの面は同一平面上に位置し、前記封
止体の実装面側に露出しない前記タブ吊りリード部分及
び前記タブは前記リードよりも薄く形成されて前記封止
体内に埋め込まれていることを特徴とする請求項２に記
載の半導体装置。 - 【請求項４】前記リード及び前記タブ吊りリード並びに
前記タブが前記実装面に露出していることを特徴とする
請求項２に記載の半導体装置。 - 【請求項５】前記タブ吊りリードは途中で一段屈曲し、
屈曲した内側の前記タブ吊りリード部分及びこのタブ吊
りリード部分に連なる前記タブは前記封止体内に埋め込
まれていることを特徴とする請求項２に記載の半導体装
置。 - 【請求項６】前記封止体の実装面に露出する前記リード
面及び前記タブ吊りリード面にはメッキ膜が形成されて
いることを特徴とする請求項１に記載の半導体装置。 - 【請求項７】枠部と、前記枠部の内方に位置するタブ
と、前記枠部から前記タブに向かって延在して先端部分
で前記タブを支持する複数のタブ吊りリードと、前記枠
部から前記タブに向かって延在する複数のリードとを含
む単位リードフレームパターンを縦横に複数格子配列し
たマトリクス型リードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を導電性の
ワイヤで接続する工程と、 前記半導体チップ及び前記ワイヤ並びに前記リード内端
部分を片面モールドによって絶縁性樹脂からなる封止体
で覆うとともに、この片面モールド時前記封止体の実装
面に前記リードや前記タブ吊りリードを露出させる工程
と、 前記リードや前記タブ吊りリードを切断する切断工程と
を有する半導体装置の製造方法であって、 前記片面モールド時、前記封止体の外側に前記封止体よ
りも厚い接触防止体を一個形成するとともに、前記切断
工程で前記接触防止体を切断除去することを特徴とする
半導体装置の製造方法。 - 【請求項８】前記封止体形成時、前記封止体を形成する
ための樹脂注入側の反対側に前記接触防止体を形成する
とともに、前記封止体を形成する際の空気逃げは、前記
接触防止体形成部分と、前記樹脂注入側と前記接触防止
体形成部分を結ぶ線に交差する前記封止体形成部分の側
方から行うことを特徴とする請求項７に記載の半導体装
置の製造方法。 - 【請求項９】前記片面モールド時、モールド金型の上下
型間に弾力性があるシートを配置するとともに、このシ
ート上に前記リードフレームを重ね、前記シートが重ね
られない前記リードフレーム面側に前記封止体を形成す
ることを特徴とする請求項７に記載の半導体装置の製造
方法。 - 【請求項１０】前記片面モールド後、メッキを行い、前
記マトリクス型リードフレームの所定箇所に実装用のメ
ッキ膜を形成することを特徴とする請求項７に記載の半
導体装置の製造方法。 - 【請求項１１】前記切断工程では、前記封止体の実装面
側からパンチを突き出して前記リード及び前記タブ吊り
リードをダイと前記パンチで切断することを特徴とする
請求項７に記載の半導体装置の製造方法。 - 【請求項１２】前記半導体チップを固定する前の状態で
メッキを行い、前記マトリクス型リードフレームの所定
箇所に実装用のメッキ膜を形成することを特徴とする請
求項７に記載の半導体装置の製造方法。 - 【請求項１３】前記メッキによってパラジウムメッキ膜
を形成することを特徴とする請求項１２に記載の半導体
装置の製造方法。 - 【請求項１４】前記マトリクス型リードフレームの各単
位リードフレームパターン部分に前記封止体と前記接触
防止体を形成した後、下段のマトリクス型リードフレー
ムの各接触防止体上に上段のマトリクス型リードフレー
ムが重なるように前記マトリクス型リードフレームを複
数枚重ねた状態でマトリクス型リードフレームの保管や
供給を行うことを特徴とする請求項７に記載の半導体装
置の製造方法。 - 【請求項１５】枠部と、前記枠部の内方に位置するタブ
と、前記枠部から前記タブに向かって延在して先端部分
で前記タブを支持する複数のタブ吊りリードと、前記枠
部から前記タブに向かって延在する複数のリードとを含
む単位リードフレームパターンを縦横に複数格子配列し
たマトリクス型リードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を導電性の
ワイヤで接続する工程と、 前記半導体チップ及び前記ワイヤ並びに前記リード内端
部分を片面モールドによって絶縁性樹脂からなる封止体
で被うとともに、この片面モールド時前記封止体の実装
面に前記リードや前記タブ吊りリードを露出させる工程
と、 前記リードや前記タブ吊りリードを切断する切断工程と
を有する半導体装置の製造方法であって、 前記片面モールド時、モールド金型の上下型間に弾力性
があるシートを配置するとともに、このシート上に前記
リードフレームの一面を重ね、前記シートと重ならない
前記リードフレームの他面側に前記封止体を形成する工
程、 前記シートが付いたままで前記リードや前記タブ吊りリ
ードを切断する切断工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項１６】前記片面モールド前にメッキを行い、前
記マトリクス型リードフレームの所定箇所に実装用のメ
ッキ膜を形成することを特徴とする請求項１５に記載の
半導体装置の製造方法。 - 【請求項１７】前記マトリクス型リードフレームの各単
位リードフレームパターン部分に前記封止体を形成した
後、前記シートが付いたままで前記マトリクス型リード
フレームを複数枚重ね、この重ねた状態でマトリクス型
リードフレームの保管や供給を行うことを特徴とする請
求項１５に記載の半導体装置の製造方法。 - 【請求項１８】前記リードや前記タブ吊りリードを切断
した後、前記封止体やリード等に接着されている前記シ
ートを剥離して半導体装置を製造することを特徴とする
請求項１５に記載の半導体装置の製造方法。 - 【請求項１９】前記封止体を真空吸着保持した状態で真
空吸着できるノズルで前記シートを真空吸着保持し、そ
の後前記ノズルを前記封止体から遠ざかるように移動さ
せて前記シートを前記封止体から分離することを特徴と
する請求項１５に記載の半導体装置の製造方法。 - 【請求項２０】枠部と、前記枠部の内方に位置するタブ
と、前記枠部から前記タブに向かって延在して先端部分
で前記タブを支持する複数のタブ吊りリードと、前記枠
部から前記タブに向かって延在する複数のリードとを含
む単位リードフレームパターンを縦横に複数格子配列し
たマトリクス型リードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を導電性の
ワイヤで接続する工程と、 前記半導体チップ及び前記ワイヤ並びに前記リード内端
部分を片面モールドによって絶縁性樹脂からなる封止体
で覆うとともに、この片面モールド時前記封止体の実装
面に前記リードや前記タブ吊りリードを露出させる工程
と、 前記リードや前記タブ吊りリードを切断する切断工程と
によって半導体装置を製造した後、 前記半導体装置を所定の配線基板に表面実装して電子装
置を製造する方法であって、 前記片面モールド時、モールド金型の上下型間に弾力性
があるシートを配置するとともに、このシート上に前記
リードフレームを重ね、前記シートが重ねられない前記
リードフレーム面側に前記封止体を形成する工程と、 前記シートを付けたままで前記リードや前記タブ吊りリ
ードを切断する工程とによって前記半導体装置を製造
し、 その後前記シートを前記封止体等から分離した後前記配
線基板に表面実装することを特徴とする電子装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211771A JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
| TW090119025A TW511260B (en) | 2000-08-31 | 2001-08-03 | Semiconductor device and its manufacture method |
| KR1020010050887A KR100829278B1 (ko) | 2000-08-31 | 2001-08-23 | 반도체장치 및 그 제조방법 |
| US09/939,669 US6670220B2 (en) | 2000-08-31 | 2001-08-28 | Semiconductor device and manufacture method of that |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-262918 | 2000-08-31 | ||
| JP2000262918 | 2000-08-31 | ||
| JP2001211771A JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010271584A Division JP5562819B2 (ja) | 2000-08-31 | 2010-12-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151625A true JP2002151625A (ja) | 2002-05-24 |
| JP4669166B2 JP4669166B2 (ja) | 2011-04-13 |
Family
ID=26598932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211771A Expired - Fee Related JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6670220B2 (ja) |
| JP (1) | JP4669166B2 (ja) |
| KR (1) | KR100829278B1 (ja) |
| TW (1) | TW511260B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
| JP2010080971A (ja) * | 2009-11-25 | 2010-04-08 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
| JP2013042182A (ja) * | 2012-11-26 | 2013-02-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014160766A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| JP2014160768A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| JP2015037100A (ja) * | 2013-08-12 | 2015-02-23 | 大日本印刷株式会社 | 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747343B2 (en) * | 2000-03-08 | 2004-06-08 | Texas Instruments Incorporated | Aluminum leadframes with two nickel layers |
| US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
| JP2002118222A (ja) * | 2000-10-10 | 2002-04-19 | Rohm Co Ltd | 半導体装置 |
| US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
| JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
| US7195953B2 (en) * | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| US6683370B1 (en) * | 2003-04-15 | 2004-01-27 | Motorola, Inc. | Semiconductor component and method of manufacturing same |
| EP1478014A1 (en) * | 2003-05-13 | 2004-11-17 | Perspa b.v. | Improved production method for QFN leadframes |
| TWI228304B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Method for manufacturing ball grid package |
| US20050205981A1 (en) * | 2004-03-18 | 2005-09-22 | Kabushiki Kaisha Toshiba | Stacked electronic part |
| US7629695B2 (en) | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| WO2005114730A1 (ja) * | 2004-05-20 | 2005-12-01 | Spansion Llc | 半導体装置の製造方法および半導体装置 |
| JP4624170B2 (ja) * | 2005-04-25 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008091527A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| TW200830573A (en) * | 2007-01-03 | 2008-07-16 | Harvatek Corp | Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip |
| US20080180921A1 (en) * | 2007-01-31 | 2008-07-31 | Cyntec Co., Ltd. | Electronic package structure |
| US20090091009A1 (en) * | 2007-10-03 | 2009-04-09 | Corisis David J | Stackable integrated circuit package |
| JP5353153B2 (ja) * | 2007-11-09 | 2013-11-27 | パナソニック株式会社 | 実装構造体 |
| TW200935527A (en) * | 2008-02-15 | 2009-08-16 | Chipmos Technologies Inc | Chip package apparatus and chip package process |
| JP5136458B2 (ja) * | 2009-02-20 | 2013-02-06 | ヤマハ株式会社 | 半導体パッケージ及びその製造方法 |
| JP2013069814A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9142491B2 (en) * | 2012-09-28 | 2015-09-22 | Conexant Systems, Inc. | Semiconductor package with corner pins |
| JP6092645B2 (ja) * | 2013-02-07 | 2017-03-08 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
| DE112016006677B4 (de) * | 2016-03-29 | 2021-12-16 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer mit Harz versiegelten Leistungs-Halbleitervorrichtung |
| TWI600072B (zh) * | 2017-01-23 | 2017-09-21 | Linco Technology Co Ltd | Coated film burr removal method |
| CN110408981A (zh) * | 2019-09-11 | 2019-11-05 | 河南理工大学 | 一种微导线的电镀连接装置 |
| CN114999940B (zh) * | 2022-06-29 | 2023-08-04 | 江苏爱矽半导体科技有限公司 | 一种引线框架及芯片封装结构 |
| CN116646264B (zh) * | 2023-06-08 | 2024-01-30 | 乐安博特半导体有限公司 | 集成电路封装方法 |
| CN117116780B (zh) * | 2023-08-18 | 2024-03-19 | 泰州海天电子科技股份有限公司 | 一种半导体模块的注塑封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342864A (ja) * | 1993-06-01 | 1994-12-13 | Rohm Co Ltd | リード端子付き面実装型電子部品の製造方法 |
| JPH1121969A (ja) * | 1997-06-30 | 1999-01-26 | Toto Ltd | 水槽のオーバーフロー流路の構造 |
| JPH11219969A (ja) * | 1997-11-28 | 1999-08-10 | Mitsui High Tec Inc | 半導体装置 |
| WO1999067821A1 (en) * | 1998-06-24 | 1999-12-29 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| JP2000124239A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法及びリードフレーム |
| JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000183263A (ja) * | 1998-12-18 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体パッケージの製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521128A (en) | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
| JPS6434699A (en) * | 1987-07-27 | 1989-02-06 | Yoshio Mihashi | Mounting hole of punch edge for perforator and fixture thereof |
| JPS6470217A (en) * | 1987-09-10 | 1989-03-15 | Hitachi Heating Appl | Heating device for vehicle |
| JP3299421B2 (ja) * | 1995-10-03 | 2002-07-08 | 三菱電機株式会社 | 電力用半導体装置の製造方法およびリードフレーム |
| JP3129660B2 (ja) * | 1996-07-23 | 2001-01-31 | アピックヤマダ株式会社 | Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置 |
| JP3026426B2 (ja) * | 1996-08-29 | 2000-03-27 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法及びその金型構造 |
| JP3713123B2 (ja) * | 1997-03-25 | 2005-11-02 | ローム株式会社 | 半導体装置およびその製法 |
| KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
-
2001
- 2001-07-12 JP JP2001211771A patent/JP4669166B2/ja not_active Expired - Fee Related
- 2001-08-03 TW TW090119025A patent/TW511260B/zh not_active IP Right Cessation
- 2001-08-23 KR KR1020010050887A patent/KR100829278B1/ko not_active IP Right Cessation
- 2001-08-28 US US09/939,669 patent/US6670220B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342864A (ja) * | 1993-06-01 | 1994-12-13 | Rohm Co Ltd | リード端子付き面実装型電子部品の製造方法 |
| JPH1121969A (ja) * | 1997-06-30 | 1999-01-26 | Toto Ltd | 水槽のオーバーフロー流路の構造 |
| JPH11219969A (ja) * | 1997-11-28 | 1999-08-10 | Mitsui High Tec Inc | 半導体装置 |
| WO1999067821A1 (en) * | 1998-06-24 | 1999-12-29 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| JP2000124239A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法及びリードフレーム |
| JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000183263A (ja) * | 1998-12-18 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体パッケージの製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319824A (ja) * | 2003-04-17 | 2004-11-11 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
| JP2010080971A (ja) * | 2009-11-25 | 2010-04-08 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
| JP2013042182A (ja) * | 2012-11-26 | 2013-02-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2014160766A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| JP2014160768A (ja) * | 2013-02-20 | 2014-09-04 | Dainippon Printing Co Ltd | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| JP2015037100A (ja) * | 2013-08-12 | 2015-02-23 | 大日本印刷株式会社 | 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW511260B (en) | 2002-11-21 |
| US20020024127A1 (en) | 2002-02-28 |
| KR100829278B1 (ko) | 2008-05-13 |
| KR20020017986A (ko) | 2002-03-07 |
| US6670220B2 (en) | 2003-12-30 |
| JP4669166B2 (ja) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151625A (ja) | 半導体装置及びその製造方法 | |
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| KR100809818B1 (ko) | 반도체 장치의 제조 방법 | |
| US5493151A (en) | Semiconductor device, lead frame and method for manufacturing semiconductor devices | |
| US20110254150A1 (en) | Method of Manufacturing a Semiconductor Device | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| CN209785926U (zh) | 半导体器件 | |
| KR20120101314A (ko) | 반도체 장치 | |
| JP2016040834A (ja) | 電子装置の製造方法 | |
| JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| KR20010110154A (ko) | 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기 | |
| JP2003158234A (ja) | 半導体装置及びその製造方法 | |
| JPH1032287A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP5562819B2 (ja) | 半導体装置の製造方法 | |
| JPH09121015A (ja) | 半導体装置 | |
| JP2001217270A (ja) | 電子部品の製造方法及び製造装置 | |
| JP3357301B2 (ja) | 半導体パッケージ、その製造方法及び搬送フレーム | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| KR100377467B1 (ko) | 반도체패키지용 써킷테이프의 라미네이션 방법 | |
| JPH113961A (ja) | 半導体装置およびその製造方法 | |
| JP2003229445A (ja) | 半導体装置の製造方法 | |
| JPH077120A (ja) | 半導体装置の実装構造体並びに実装基板および半導体装置 | |
| JP2000091363A (ja) | 半導体装置の製造方法 | |
| KR20020079211A (ko) | 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법 | |
| JP2003007955A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |