JP3713123B2 - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法 Download PDFInfo
- Publication number
- JP3713123B2 JP3713123B2 JP7146197A JP7146197A JP3713123B2 JP 3713123 B2 JP3713123 B2 JP 3713123B2 JP 7146197 A JP7146197 A JP 7146197A JP 7146197 A JP7146197 A JP 7146197A JP 3713123 B2 JP3713123 B2 JP 3713123B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor device
- resin package
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Packaging Frangible Articles (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえばボールグリッドアレイ半導体装置のように基板の表面に半導体チップがマウントされ、基板の裏面に格子状に外部電極が設けられるエリアパッケージ型の半導体装置およびその製法に関する。さらに詳しくは、基板に複数個のエリアパッケージ型の半導体装置が形成された状態で搬送などのため積み重ねられても電極に傷などが付かないようにし、包装前の製造工程で半導体装置に損傷を与えない半導体装置およびその製法に関する。
【０００２】
【従来の技術】
近年の電子機器の軽薄短小化および電子機器の組立工数の短縮化に伴い、基板の表面に半導体チップがマウントされ、その裏面に外部電極が格子状に設けられるエリアパッケージ型の半導体装置が多く用いられる傾向にある。このようなエリアパッケージ型の半導体装置は、たとえば図４（ａ）〜（ｂ）に平面説明図および側面説明図が示されるように、ガラスエポキシ樹脂などからなる樹脂基板２の表面側に半導体チップがマウントされ、基板表面に設けられる銅箔などからなる配線パターンと半導体チップの各電極が接続されると共に、樹脂基板２に設けられるスルーホールを介して樹脂基板２の裏面に設けられる配線パターンと電気的に接続されて樹脂基板２の裏面にハンダバンプなどからなる外部電極５が設けられている。そして、その表面側は不透明なエポキシ樹脂などによりモールドされて樹脂パッケージ３が形成されている。
【０００３】
図４に示されるように、このような半導体装置が１枚の樹脂基板２に複数個形成され、その後の製造工程での搬送の際には、この半導体装置が複数個形成された基板の状態で図５に示されるように基板を複数枚重ねて搬送される。そしてユーザへの出荷の前に基板２を切断して１個１個の半導体装置として包装用のトレイに入れて出荷される。
【０００４】
【発明が解決しようとする課題】
従来のエリアパッケージ型の半導体装置は、前述のように、樹脂基板の表面に半導体チップがマウントされて樹脂パッケージで被覆され、その裏面には格子状にハンダバンプからなる外部電極が形成されている。このハンダバンプは柔らかく、樹脂パッケージは硬いため、図５に示されるように何個も積み重ねて搬送されると、外部電極に傷がつく。外部電極に傷がつくと、実装上問題になる。
【０００５】
本発明は、このような問題を解決するためになされたもので、エリアパッケージ型の半導体装置を基板の状態で何枚も重ねて搬送しても電極や樹脂パッケージに傷がつかないようなエリアパッケージ型の半導体装置およびその製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によるエリアパッケージ型の半導体装置は、基板の表面に半導体チップがマウントされ、該基板の裏面にエリア状（格子状）にならんで外部電極が設けられ、前記基板表面の半導体チップ側に樹脂パッケージが設けられ、前記樹脂パッケージの少なくとも２隅の前記基板上に該樹脂パッケージの高さより高く、かつ、該樹脂パッケージと同じ材料により形成される突起部が設けられている。
【０００７】
このような構造にすることにより、何枚もの基板を積み重ねて搬送しても、樹脂パッケージの少なくとも２隅に設けられる突起部により上部の基板が支えられ、上部の基板の外部電極が下部の基板に設けられる半導体装置の樹脂パッケージには当たらない。その結果、半導体装置の電極にもパッケージにも傷がつかず、実装する場合のハンダ付けのトラブルや、外観上の問題はなくなる。一方、突起部は半導体装置を出荷のために基板から切り離す前に、僅かな力を加えることにより簡単に折れて除去されるため、製造上の問題はなく包装時や使用時にも何等の不都合は生じない。
【０００８】
前記基板の前記突起部が設けられる部分に金メッキが予め施されていることにより、金は樹脂パッケージの樹脂との密着性が悪く、より一層簡単に突起部を除去することができるため好ましい。
【０００９】
本発明の半導体装置の製法は、（ａ）表裏に配線パターンが形成された基板の表面に半導体チップをマウントして該半導体チップの各電極と前記配線パターンとを電気的に接続し、
（ｂ）前記基板の半導体チップが設けられた側を樹脂で被覆して樹脂パッケージを形成すると共に、該樹脂パッケージの隅部に突起部を同時に形成し、
（ｃ）前記基板の裏面に外部電極を形成し、
（ｄ）前記半導体装置を包装する前に前記突起部を除去する
ことを特徴とする。
【００１０】
前記樹脂パッケージの形成を上金型と下金型を有するトランスファモールド装置で行い、該トランスファモールド装置のエアベントに溜り部を設けることにより、トランスファモールド装置に僅かな変形を施すだけで樹脂パッケージと同じ樹脂で簡単に突起部を形成することができる。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のエリアパッケージ型の半導体装置およびその製法についての説明をする。
【００１２】
図１は、本発明のエリアパッケージ型の半導体装置１０がガラスエポキシ樹脂などの樹脂製の基板２に形成された状態の平面説明図および側面説明図である。図１に示されるように、本発明の半導体装置１０は、基板２の表面にマウントされた半導体チップを被覆する樹脂パッケージ３が形成される際に、その樹脂パッケージ３の少なくとも２つの隅（図１に示される例では３つの隅）に突起部３ａが設けられていることに特徴がある。この突起部３ａを有する半導体装置１０が１枚の基板２に複数個設けられており、その後の製造工程の際はこの基板２に複数個の半導体装置１０が設けられたままの状態で搬送され、ユーザへの出荷のための包装前に突起部３ａは除去されると共に、基板２を切断することにより１個１個の半導体装置に分離して包装用のトレイに収納される。包装用トレイは、通常個々の半導体装置間で外部電極５と樹脂パッケージ３とが接触しないように形成されている。
【００１３】
この突起部３ａは、樹脂パッケージ３と同時に形成されるもので、樹脂パッケージ３用の樹脂で形成される。突起部３ａの形状はとくに限定されないが、樹脂パッケージ３の高さＨより外部電極５の高さ以上高くなるように形成され、幅は半導体装置１０が形成された基板２が複数枚積み重ねられても機械的強度に絶えられる程度の断面積があればよい。この突起部３ａは、後述するように、樹脂パッケージ３を形成する際のトランスファモールドの金型のエアベントに溜りを設けておくことにより、容易に形成される。
【００１４】
図１に示される半導体装置１０の基板２に半導体チップ１がマウントされる構造は、たとえばボールグリッドアレイ（以下、ＢＧＡという）の例が図２に断面説明図で示されるような構造になっている。すなわち、ガラスエポキシ樹脂などからなる樹脂基板２１とその表面に形成される銅箔の配線２２とによりチップキャリアである基板２が形成されており、基板２上に半導体チップ１がマウントされている。そして、半導体チップ１上に形成されたバンプが配線２２と接続されるようにボンディングされている。樹脂基板２１の表面に形成された配線２２は、スルーホール２３を介して基板裏面の配線２４に接続されており、基板２１の裏面の配線２４上には外部端子となるハンダバンプ（外部電極）５が形成されている。このようにして、半導体チップ１の電極はたとえばハンダバンプからなる外部電極５に接続されると共に、基板２の表面に形成された樹脂パッケージ３によって封止されている。
【００１５】
本発明の半導体装置によれば、樹脂パッケージの周囲の少なくとも２か所に樹脂パッケージの高さより高い突起部が基板上に設けられている。そのため、製造工程中の工程間の搬送のため、図３に示されるように、何枚もの基板２を積み重ねても、各基板２は突起部３ａにより支えられ、上下の基板２の外部電極５と樹脂パッケージ３とが接触することがない。そのため、外部電極５と樹脂パッケージ３とが擦れていずれかに傷がつくことがなく、実装段階でのハンダ付けに支障を来したり、樹脂パッケージ３に傷がついて半導体装置の外観を損ねることがない。一方、出荷などのための個々の単品に分離して包装する前には、僅かの力を印加することにより突起部３ａは折れて簡単に除去されるため、包装時には突起部はなく、邪魔になることはない。
【００１６】
前述の突起部を除去する観点からは、その突起部が形成される部分の基板上に予め金メッキが施されていることにより、その突起部をより簡単に除去することができる。すなわち、樹脂パッケージに用いられるエポキシ樹脂などは、金との密着性が悪く、接着力が殆どない。そのため、突起部は樹脂パッケージと連結して形成されているため、金メッキの上に立っているが、除去する場合には突起部の横から力を加えて樹脂パッケージとの連結部を断つことにより、基板とは接着されていないため、容易に除去される。
【００１７】
つぎに図１に示されるエリアパッケージ型の半導体装置の製法について図１〜２を参照しながら説明をする。まず、ガラスエポキシ樹脂またはポリイミド樹脂などの樹脂性基板にスルーホール２３を設けておき、銅箔を貼着しパターニングすることにより配線２２、２４のパターンを形成しておく。そして基板２の表面に半導体チップ１をマウントし、半導体チップ１のバンプと基板２の表面側の配線２２とが接続されるように、半導体チップ１をボンディングする。
【００１８】
ついで、半導体チップ１がボンディングされた基板２をトランスファモールド装置の金型内に配置する。すなわち、上金型と下金型の間に基板２を配置し、クランプする。この上金型のキャビティの角部で、ゲート（樹脂注入口）以外のところに設けられるエアベントを少し大きくして溜り部を形成しておく。この状態で金型キャビティ内に溶融樹脂を流し込み樹脂封止を行う。この際エアベントの溜り部にも樹脂が流れ込み、樹脂パッケージ３と共に突起部３ａが同時に形成される。
【００１９】
その後、トランスファモールド装置から基板２を取り出し、基板２の裏面の配線２４にハンダバンプなどを設けることにより、外部電極５を形成する。この１枚の基板２にたくさんの半導体装置１０が形成された状態で、何枚もの基板２が積み重ねられ、つぎの試験などの工程に搬送される。そしてユーザへの出荷のため、突起部３ａを除去し、基板を切断して各半導体装置に分離し、包装用のトレイに収納される。そして、セットの回路基板などに組み込まれる。
【００２０】
本発明の製法によれば、たとえばトランスファモールドの金型のエアベントに溜り部を設けておくだけでモールド工程で樹脂パッケージと同時に突起部を形成することができ、工数増などを招くことがない。しかも積み重ねても相互に傷がつかないエリアパッケージ型の半導体装置が得られる。
【００２１】
【発明の効果】
本発明によれば、エリアパッケージ型の半導体装置が何個も基板に形成された状態で、搬送などのため基板が積み重ねられても、外部電極と樹脂パッケージとが接触せず、相互に傷がつくことがない。その結果、製造工程での取扱が容易になると共に、製品価値を低下させることがない。
【図面の簡単な説明】
【図１】本発明のエリアパッケージ型の半導体装置の一実施形態の説明図である。
【図２】図１の半導体装置の一例の樹脂パッケージ内の断面説明図である。
【図３】図１の半導体装置が形成された基板を積み重ねた状態の説明図である。
【図４】従来のエリアパッケージ型の半導体装置の説明図である。
【図５】図４の半導体装置を積み重ねた状態の説明図である。
【符号の説明】
１ 半導体チップ
２ 基板
３ 樹脂パッケージ
３ａ 突起部
５ 外部電極
【発明の属する技術分野】
本発明は、たとえばボールグリッドアレイ半導体装置のように基板の表面に半導体チップがマウントされ、基板の裏面に格子状に外部電極が設けられるエリアパッケージ型の半導体装置およびその製法に関する。さらに詳しくは、基板に複数個のエリアパッケージ型の半導体装置が形成された状態で搬送などのため積み重ねられても電極に傷などが付かないようにし、包装前の製造工程で半導体装置に損傷を与えない半導体装置およびその製法に関する。
【０００２】
【従来の技術】
近年の電子機器の軽薄短小化および電子機器の組立工数の短縮化に伴い、基板の表面に半導体チップがマウントされ、その裏面に外部電極が格子状に設けられるエリアパッケージ型の半導体装置が多く用いられる傾向にある。このようなエリアパッケージ型の半導体装置は、たとえば図４（ａ）〜（ｂ）に平面説明図および側面説明図が示されるように、ガラスエポキシ樹脂などからなる樹脂基板２の表面側に半導体チップがマウントされ、基板表面に設けられる銅箔などからなる配線パターンと半導体チップの各電極が接続されると共に、樹脂基板２に設けられるスルーホールを介して樹脂基板２の裏面に設けられる配線パターンと電気的に接続されて樹脂基板２の裏面にハンダバンプなどからなる外部電極５が設けられている。そして、その表面側は不透明なエポキシ樹脂などによりモールドされて樹脂パッケージ３が形成されている。
【０００３】
図４に示されるように、このような半導体装置が１枚の樹脂基板２に複数個形成され、その後の製造工程での搬送の際には、この半導体装置が複数個形成された基板の状態で図５に示されるように基板を複数枚重ねて搬送される。そしてユーザへの出荷の前に基板２を切断して１個１個の半導体装置として包装用のトレイに入れて出荷される。
【０００４】
【発明が解決しようとする課題】
従来のエリアパッケージ型の半導体装置は、前述のように、樹脂基板の表面に半導体チップがマウントされて樹脂パッケージで被覆され、その裏面には格子状にハンダバンプからなる外部電極が形成されている。このハンダバンプは柔らかく、樹脂パッケージは硬いため、図５に示されるように何個も積み重ねて搬送されると、外部電極に傷がつく。外部電極に傷がつくと、実装上問題になる。
【０００５】
本発明は、このような問題を解決するためになされたもので、エリアパッケージ型の半導体装置を基板の状態で何枚も重ねて搬送しても電極や樹脂パッケージに傷がつかないようなエリアパッケージ型の半導体装置およびその製法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明によるエリアパッケージ型の半導体装置は、基板の表面に半導体チップがマウントされ、該基板の裏面にエリア状（格子状）にならんで外部電極が設けられ、前記基板表面の半導体チップ側に樹脂パッケージが設けられ、前記樹脂パッケージの少なくとも２隅の前記基板上に該樹脂パッケージの高さより高く、かつ、該樹脂パッケージと同じ材料により形成される突起部が設けられている。
【０００７】
このような構造にすることにより、何枚もの基板を積み重ねて搬送しても、樹脂パッケージの少なくとも２隅に設けられる突起部により上部の基板が支えられ、上部の基板の外部電極が下部の基板に設けられる半導体装置の樹脂パッケージには当たらない。その結果、半導体装置の電極にもパッケージにも傷がつかず、実装する場合のハンダ付けのトラブルや、外観上の問題はなくなる。一方、突起部は半導体装置を出荷のために基板から切り離す前に、僅かな力を加えることにより簡単に折れて除去されるため、製造上の問題はなく包装時や使用時にも何等の不都合は生じない。
【０００８】
前記基板の前記突起部が設けられる部分に金メッキが予め施されていることにより、金は樹脂パッケージの樹脂との密着性が悪く、より一層簡単に突起部を除去することができるため好ましい。
【０００９】
本発明の半導体装置の製法は、（ａ）表裏に配線パターンが形成された基板の表面に半導体チップをマウントして該半導体チップの各電極と前記配線パターンとを電気的に接続し、
（ｂ）前記基板の半導体チップが設けられた側を樹脂で被覆して樹脂パッケージを形成すると共に、該樹脂パッケージの隅部に突起部を同時に形成し、
（ｃ）前記基板の裏面に外部電極を形成し、
（ｄ）前記半導体装置を包装する前に前記突起部を除去する
ことを特徴とする。
【００１０】
前記樹脂パッケージの形成を上金型と下金型を有するトランスファモールド装置で行い、該トランスファモールド装置のエアベントに溜り部を設けることにより、トランスファモールド装置に僅かな変形を施すだけで樹脂パッケージと同じ樹脂で簡単に突起部を形成することができる。
【００１１】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のエリアパッケージ型の半導体装置およびその製法についての説明をする。
【００１２】
図１は、本発明のエリアパッケージ型の半導体装置１０がガラスエポキシ樹脂などの樹脂製の基板２に形成された状態の平面説明図および側面説明図である。図１に示されるように、本発明の半導体装置１０は、基板２の表面にマウントされた半導体チップを被覆する樹脂パッケージ３が形成される際に、その樹脂パッケージ３の少なくとも２つの隅（図１に示される例では３つの隅）に突起部３ａが設けられていることに特徴がある。この突起部３ａを有する半導体装置１０が１枚の基板２に複数個設けられており、その後の製造工程の際はこの基板２に複数個の半導体装置１０が設けられたままの状態で搬送され、ユーザへの出荷のための包装前に突起部３ａは除去されると共に、基板２を切断することにより１個１個の半導体装置に分離して包装用のトレイに収納される。包装用トレイは、通常個々の半導体装置間で外部電極５と樹脂パッケージ３とが接触しないように形成されている。
【００１３】
この突起部３ａは、樹脂パッケージ３と同時に形成されるもので、樹脂パッケージ３用の樹脂で形成される。突起部３ａの形状はとくに限定されないが、樹脂パッケージ３の高さＨより外部電極５の高さ以上高くなるように形成され、幅は半導体装置１０が形成された基板２が複数枚積み重ねられても機械的強度に絶えられる程度の断面積があればよい。この突起部３ａは、後述するように、樹脂パッケージ３を形成する際のトランスファモールドの金型のエアベントに溜りを設けておくことにより、容易に形成される。
【００１４】
図１に示される半導体装置１０の基板２に半導体チップ１がマウントされる構造は、たとえばボールグリッドアレイ（以下、ＢＧＡという）の例が図２に断面説明図で示されるような構造になっている。すなわち、ガラスエポキシ樹脂などからなる樹脂基板２１とその表面に形成される銅箔の配線２２とによりチップキャリアである基板２が形成されており、基板２上に半導体チップ１がマウントされている。そして、半導体チップ１上に形成されたバンプが配線２２と接続されるようにボンディングされている。樹脂基板２１の表面に形成された配線２２は、スルーホール２３を介して基板裏面の配線２４に接続されており、基板２１の裏面の配線２４上には外部端子となるハンダバンプ（外部電極）５が形成されている。このようにして、半導体チップ１の電極はたとえばハンダバンプからなる外部電極５に接続されると共に、基板２の表面に形成された樹脂パッケージ３によって封止されている。
【００１５】
本発明の半導体装置によれば、樹脂パッケージの周囲の少なくとも２か所に樹脂パッケージの高さより高い突起部が基板上に設けられている。そのため、製造工程中の工程間の搬送のため、図３に示されるように、何枚もの基板２を積み重ねても、各基板２は突起部３ａにより支えられ、上下の基板２の外部電極５と樹脂パッケージ３とが接触することがない。そのため、外部電極５と樹脂パッケージ３とが擦れていずれかに傷がつくことがなく、実装段階でのハンダ付けに支障を来したり、樹脂パッケージ３に傷がついて半導体装置の外観を損ねることがない。一方、出荷などのための個々の単品に分離して包装する前には、僅かの力を印加することにより突起部３ａは折れて簡単に除去されるため、包装時には突起部はなく、邪魔になることはない。
【００１６】
前述の突起部を除去する観点からは、その突起部が形成される部分の基板上に予め金メッキが施されていることにより、その突起部をより簡単に除去することができる。すなわち、樹脂パッケージに用いられるエポキシ樹脂などは、金との密着性が悪く、接着力が殆どない。そのため、突起部は樹脂パッケージと連結して形成されているため、金メッキの上に立っているが、除去する場合には突起部の横から力を加えて樹脂パッケージとの連結部を断つことにより、基板とは接着されていないため、容易に除去される。
【００１７】
つぎに図１に示されるエリアパッケージ型の半導体装置の製法について図１〜２を参照しながら説明をする。まず、ガラスエポキシ樹脂またはポリイミド樹脂などの樹脂性基板にスルーホール２３を設けておき、銅箔を貼着しパターニングすることにより配線２２、２４のパターンを形成しておく。そして基板２の表面に半導体チップ１をマウントし、半導体チップ１のバンプと基板２の表面側の配線２２とが接続されるように、半導体チップ１をボンディングする。
【００１８】
ついで、半導体チップ１がボンディングされた基板２をトランスファモールド装置の金型内に配置する。すなわち、上金型と下金型の間に基板２を配置し、クランプする。この上金型のキャビティの角部で、ゲート（樹脂注入口）以外のところに設けられるエアベントを少し大きくして溜り部を形成しておく。この状態で金型キャビティ内に溶融樹脂を流し込み樹脂封止を行う。この際エアベントの溜り部にも樹脂が流れ込み、樹脂パッケージ３と共に突起部３ａが同時に形成される。
【００１９】
その後、トランスファモールド装置から基板２を取り出し、基板２の裏面の配線２４にハンダバンプなどを設けることにより、外部電極５を形成する。この１枚の基板２にたくさんの半導体装置１０が形成された状態で、何枚もの基板２が積み重ねられ、つぎの試験などの工程に搬送される。そしてユーザへの出荷のため、突起部３ａを除去し、基板を切断して各半導体装置に分離し、包装用のトレイに収納される。そして、セットの回路基板などに組み込まれる。
【００２０】
本発明の製法によれば、たとえばトランスファモールドの金型のエアベントに溜り部を設けておくだけでモールド工程で樹脂パッケージと同時に突起部を形成することができ、工数増などを招くことがない。しかも積み重ねても相互に傷がつかないエリアパッケージ型の半導体装置が得られる。
【００２１】
【発明の効果】
本発明によれば、エリアパッケージ型の半導体装置が何個も基板に形成された状態で、搬送などのため基板が積み重ねられても、外部電極と樹脂パッケージとが接触せず、相互に傷がつくことがない。その結果、製造工程での取扱が容易になると共に、製品価値を低下させることがない。
【図面の簡単な説明】
【図１】本発明のエリアパッケージ型の半導体装置の一実施形態の説明図である。
【図２】図１の半導体装置の一例の樹脂パッケージ内の断面説明図である。
【図３】図１の半導体装置が形成された基板を積み重ねた状態の説明図である。
【図４】従来のエリアパッケージ型の半導体装置の説明図である。
【図５】図４の半導体装置を積み重ねた状態の説明図である。
【符号の説明】
１ 半導体チップ
２ 基板
３ 樹脂パッケージ
３ａ 突起部
５ 外部電極
Claims (4)
- 基板の表面に半導体チップがマウントされ、該基板の裏面にエリア状にならんで外部電極が設けられ、前記基板表面の半導体チップ側に樹脂パッケージが設けられるエリアパッケージ型の半導体装置であって、前記樹脂パッケージの少なくとも２隅の前記基板上に該樹脂パッケージの高さより高く、かつ、該樹脂パッケージと同じ材料により形成される突起部が設けられてなる半導体装置。
- 前記基板の前記突起部が設けられる部分に金メッキが予め施されてなる請求項１記載の半導体装置。
- （ａ）表裏に配線パターンが形成された基板の表面に半導体チップをマウントして該半導体チップの各電極と前記配線パターンとを電気的に接続し、
（ｂ）前記基板の半導体チップが設けられた側を樹脂で被覆して樹脂パッケージを形成すると共に、該樹脂パッケージの隅部に突起部を同時に形成し、
（ｃ）前記基板の裏面に外部電極を形成し、
（ｄ）前記半導体装置を包装する前に前記突起部を除去する
ことを特徴とする半導体装置の製法。 - 前記樹脂パッケージの形成を上金型と下金型を有するトランスファモールド装置で行い、該トランスファモールド装置のエアベントに溜り部を設けることにより、樹脂パッケージと同じ樹脂で前記突起部を形成する請求項３記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7146197A JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7146197A JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270603A JPH10270603A (ja) | 1998-10-09 |
| JP3713123B2 true JP3713123B2 (ja) | 2005-11-02 |
Family
ID=13461259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7146197A Expired - Fee Related JP3713123B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3713123B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4669166B2 (ja) * | 2000-08-31 | 2011-04-13 | エルピーダメモリ株式会社 | 半導体装置 |
| JP5157456B2 (ja) * | 2008-01-08 | 2013-03-06 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6201335B2 (ja) * | 2013-02-20 | 2017-09-27 | 大日本印刷株式会社 | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
-
1997
- 1997-03-25 JP JP7146197A patent/JP3713123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270603A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172303A (en) | Electronic component assembly | |
| KR101225622B1 (ko) | 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지 | |
| US6469373B2 (en) | Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US7679178B2 (en) | Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof | |
| US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
| JPH11354669A (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| JPH02125633A (ja) | 集積回路 | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| JP2001185578A (ja) | 半導体装置 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP3713123B2 (ja) | 半導体装置およびその製法 | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| US6551855B1 (en) | Substrate strip and manufacturing method thereof | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100456815B1 (ko) | 반도체 패키지 및 이것의 반도체 칩 부착방법 | |
| JP2001127496A (ja) | 半導体装置の実装方法 | |
| JPH0846091A (ja) | ボールグリッドアレイ半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040426 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050819 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110826 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |