JP2006344220A5 - - Google Patents

Description

個々のサーボループの性能に悪影響を与えることなく、ローカルプロセッサ１４２のすべてが共に同じ命令セットにアクセスできるようにするために、ピア・ツー・ピアのバス調停技術を使用できる。ｎ個のローカルユニット１００を構成するサブグループでは、自己の個々の命令記憶装置を各ローカルユニットに供給するよりも、図４および５のアーキテクチャによりサーボコードに対し、ｎ−１個の命令記憶装置の節約を達成できることが認識できよう。

同じように、図６に示されるように、各ローカルＲ／Ｗ チャンネル１３８は、その後のホストへの伝送のために、読み出したデータを一時的に記憶するため、または媒体１１０に書き込むべき書き込みデータを受信するために、サブグループバッファ１４８を利用する。前と同じようにサブグループバッファ１４８とローカルＲ／Ｗ チャンネル１３８との間の中間メモリ記憶装置（例えば各ローカルユニット１００内のローカルバッファ）を必要とすることなく、サブグループバッファ１４８とローカルＲ／Ｗチャンネル１３８との間のデータの転送を可能にするために、好ましくはサブグループプロセッサ１４６の制御下にある調停バス構造体１６２が使用される。

Claims (14)

1. 各々がローカル制御回路およびデータ記憶媒体に隣接する移動自在なデータトランスジューサを収容するハウジングを備えた複数のローカルデータ記憶ユニットと、前記複数のローカルユニットの各々を物理的に相互接続する共用リソースモジュールとを備え、該共用リソースモジュールが前記データ記憶媒体との間でデータを転送するために前記ローカル制御回路が必要とするリソースを提供するための第１手段を備え、
   各ローカル制御回路がローカルプログラマブルプロセッサを備え、前記第１手段が前記各ローカルプログラマブルプロセッサによってアクセスされ、実行される、共用されるプログラム命令セットを記憶するメモリスペースを備え、
   前記プログラム命令セットが各ローカルユニット内の前記データ記憶媒体に隣接するトランスジューサの位置を制御するのに使用されるサーボコードを含み、
   前記第１手段が更に前記メモリスペースと前記ローカルプログラマブルプロセッサの各々との間のピア・ツー・ピアの調停バスを更に備え、前記プロセッサが、前記装置の作動中にプログラマブル命令セットへのアクセスを同時に調停する、装置。
2. 各ローカル制御回路がローカル読み出し／書き込みチャンネルを備え、前記第１手段がそれぞれの記憶媒体に書き込んだり、記憶媒体から検索すべきデータを記憶する共用バッファメモリスペースを備え、前記データが前記ローカル読み出し／書き込みチャンネルと前記共用メモリスペースとの間に位置する中間メモリスペースに記憶されることなく、共用メモリスペースとそれぞれのローカル読み出し／書き込みチャンネルとの間で転送される、請求項１記載の装置。
3. 前記第１手段が、前記ローカル制御回路の各々の動作を命令するサブグループプロセッサを含む、請求項１記載の装置。
4. 各データ記憶媒体は磁気記録ディスクとして特徴付けられる、請求項１記載の装置。
5. 前記共用リソースモジュールが選択されたＲＡＩＤ方法に従ってデータ記憶媒体にわたって前記データを記憶するように作動する、請求項１記載の装置。
6. 前記複数のローカルユニットおよび前記共用リソースモジュールが、第１データ記憶サブグループを構成し、前記第１データ記憶サブグループと構成において同一の多数の別のデータ記憶サブグループを含むデータ記憶アレイ内に前記第１データ記憶サブグループが配されており、選択されたガイドＲＡＩＤ方法に従って前記サブグループにわたり、更に前記データが記憶される、請求項５記載の装置。
7. 各々がローカルプログラマブルプロセッサおよびデータ記憶媒体に隣接する移動自在なデータトランスジューサを収納するハウジングを備えた複数のデータ記憶ユニットと、
   該複数のデータ記憶ユニットの各々を物理的に相互に接続する共用リソースモジュールとを備え、該モジュールが前記各ローカルプログラマブルプロセッサによって実行される共用プログラミング命令セットを記憶するメモリスペースを含み、
   前記プログラム命令セットが各ローカルユニット内で前記データ記憶媒体に隣接するトランスジューサの位置を制御するのに使用されるサーボコードを含み、
   前記第１手段が更に前記メモリスペースと前記ローカルプログラマブルプロセッサの各々との間のピア・ツー・ピアの調停バスを更に備え、前記プロセッサが、前記装置の作動中にプログラマブル命令セットへのアクセスを調停する、装置。
8. 各ローカル制御回路がローカル読み出し／書き込みチャンネルを備え、前記モジュールがそれぞれの記憶媒体に書き込んだり、記憶媒体から検索すべきデータを記憶する共用バッファメモリスペースを備え、前記データが前記ローカル読み出し／書き込みチャンネルと前記共用メモリスペースとの間に位置する中間メモリスペースに記憶されることなく、共用メモリスペースとそれぞれのローカル読み出し／書き込みチャンネルとの間で転送される、請求項７記載の装置。
9. 前記共用リソースモジュールが選択されたＲＡＩＤ方法に従ってデータ記憶媒体にわたって前記データを記憶するように作動する、請求項８記載の装置。
10. 前記共用リソースモジュールが第１モジュールとして特徴付けられ、前記装置が前記第１モジュールと構成において同一の第２共用リソースモジュールを更に含む、請求項９記載の装置。
11. 各々が読み出し／書き込みチャンネルおよびデータ記憶媒体に隣接する移動自在なデータトランスジューサを収納するハウジングを備えた複数のデータ記憶ユニットと、
    前記複数のデータ記憶ユニットの各々を物理的に相互接続する共用リソースモジュールとを備え、前記モジュールがそれぞれの記憶媒体に書き込んだり、記憶媒体から検索すべきデータを記憶する共用メモリスペースを備え、前記データが前記ローカル読み出し／書き込みチャンネルと、前記共用メモリスペースの間に位置する中間メモリスペースに記憶されることなく、前記共用メモリスペースと、関連するローカル読み出し／書き込みチャンネルとの間で前記データが転送され、
    各ローカル制御回路がローカルプログラマブルプロセッサを更に備え、前記モジュールが前記各ローカルプログラマブルプロセッサによってアクセスされ、実行されるプログラム命令セットを記憶するプログラム命令セットメモリスペースを更に備え、
    前記プログラム命令セットが各ローカルユニット内の前記データ記憶媒体に隣接するトランスジューサの位置を制御するのに使用されるサーボコードを含み、
    前記プログラム命令セットメモリスペースと前記ローカルプログラマブルプロセッサの各々との間のピア・ツー・ピアの調停バスを更に備え、前記プロセッサが、前記装置の作動中にプログラマブル命令セットへのアクセスを調停する、装置。
12. 前記モジュールが前記モジュールの共用メモリスペースと前記ローカルユニットの読み出し／書き込み回路の各々との間のデータの転送を命令するサブグループプロセッサを更に含む、請求項１１記載の装置。
13. 前記共用リソースモジュールが選択されたＲＡＩＤ方法に従ってデータ記憶媒体にわたって前記データを記憶するように作動する、請求項１１記載の装置。
14. 前記データ記憶ユニットの前記複数の読み出し／書き込みチャンネルの各々を制御する共用ホストインターフェースブロックを更に含む、請求項１１記載の装置。