CN111897766B - 一种星载固态存储器及边记边擦的数据处理方法 - Google Patents

一种星载固态存储器及边记边擦的数据处理方法 Download PDF

Info

Publication number
CN111897766B
CN111897766B CN202010568535.4A CN202010568535A CN111897766B CN 111897766 B CN111897766 B CN 111897766B CN 202010568535 A CN202010568535 A CN 202010568535A CN 111897766 B CN111897766 B CN 111897766B
Authority
CN
China
Prior art keywords
sub
substrate
flash chip
flash
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010568535.4A
Other languages
English (en)
Other versions
CN111897766A (zh
Inventor
邵明强
郭伟
王丽丽
王琳
吴鹏超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010568535.4A priority Critical patent/CN111897766B/zh
Publication of CN111897766A publication Critical patent/CN111897766A/zh
Application granted granted Critical
Publication of CN111897766B publication Critical patent/CN111897766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种星载固态存储器及边记边擦的数据处理方法，该存储器包括FPGA和FLASH芯片(2)，所有的FLASH芯片(2)为并行级联，并联的基片能共用一个I/O口，一个基片中的两个子基片共用一个对外管脚，使得所有的FLASH芯片(2)能够同时进行读写操作，该结构中没有增加SRAM等存储器即可解决同时记录和擦除的过程，该结构中的FLASH模块组合后FLASH模块的容量得到充分利用，提高了固态存储器的可靠性，没有增加SRAM存储器节约了成本。

Description

一种星载固态存储器及边记边擦的数据处理方法
【技术领域】
本发明属于微电子技术领域，具体涉及一种星载固态存储器及边记边擦的数据处理方法。
【背景技术】
星载固态存储器主要工作模式为记录、回放、擦除，传统卫星在编排固态存储器在轨使用指令时，通常先停止记录模式，再启动擦除操作，待擦除操作完成后再重新启动记录操作，即固态存储器的擦除操作与记录操作是无法同时进行的。随着任务复杂度提升，部分卫星载荷要求持续生成数据，以往固存停止记录后再进行擦除操作或回放操作的任务调度模式已经不能够满足应用要求。目前边记边擦策略实现大多采用分时复用策略，该策略要求具备能够满足要求的SRAM等存储器，对数据进行缓存，增加SRAM等存储器伴随而来的是成本的提高，尤其是对于宇航级等高等级元器件价格高昂，而且通常存在禁运的问题，对于降低成本以及保障自主可控意义重大。
【发明内容】
本发明的目的在于克服上述现有技术的缺点，提供一种星载固态存储器及边记边擦的数据处理方法；针对目前星载固态存储器实现边记边擦功能大多采用分时复用策略，增加SRAM等存储器，成本较高的问题。
为达到上述目的，本发明采用以下技术方案予以实现：
一种星载固态存储器，包括FPGA和A个FLASH芯片，所述FPGA用于对FLASH芯片进行读写操作和擦除操作，A个FLASH芯片为并行级联；
每一个FLASH芯片内部封装有B个并联的基片，B个并联的基片共用一个I/O口；每一个基片内部封装有两个并联的子基片，两个子基片共用一个对外管脚。
本发明的进一步改进在于：
优选的，一个基片中通过块地址区分两个子基片。
优选的，每一个子基片中包含4096个块，每一块中包含64页。
优选的，B个并联的基片中，每一个基片具有独立的片选信号和读写信号。
一种基于上述星载固态存储器的边记边擦的数据处理方法，包括以下步骤：
步骤1，FPGA同时对每一个FLASH芯片的第1个子基片进行写操作时，对每一个FLASH芯片的第1+M个子基片进行擦除操作；
步骤2，FPGA同时对每一个FLASH芯片的第2个子基片进行写操作时，对每一个FLASH芯片的第2+M个子基片进行擦除操作；
步骤3，FPGA对每一个FLASH芯片的第N个子基片进行写操作时，对每一个FLASH芯片的第N+M个子基片进行擦除操作，当N+M大于2B时，擦除的为第M-(2B-N)个子基片；其中，N≤2B，M为写入操作的子基片与擦除操作的子基片之间的间隔数量；
M∈[Mmin,Mmax] (1)
其中Mmin、Mmax分别为满足记录速率条件的M最小值与最大值；
步骤4，重复步骤3，至每一个FLASH芯片中所有的子基片完成写操作；
步骤5，重复步骤1-步骤4，至存储结束。
优选的，所述写操作的过程为：
(1)给一个子基片发送写操作指令字与地址；
(2)给所述子基片发送2KB数据；
(3)给所述子基片发送写操作结束指令字；
(4)所述子基片进入编程阶段，2KB数据写入子基片中。
优选的，所述读操作的过程为：
(1)给一个子基片(4)发送擦除操作指令字与擦除地址；
(2)延时。
优选的，写操作机制为流水编程机制，所述流水编程机制中，FLASH芯片写操作的时间为：
Figure GDA0002717569720000031
其中，Ti为片选i指令和数据加载时间，TP为编程时间，Ti为FLASH芯片中编程指令和数据载入，以及编程的总时间。
优选的，每一个子基片中包含4096块，每一块中包含64页，读写操作以页为操作单位。
优选的，擦除操作以块为操作单位。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种星载固态存储器，该存储器包括FPGA和FLASH芯片，所有的FLASH芯片为并行级联，并联的基片能共用一个I/O口，一个基片中的两个子基片共用一个对外管脚，使得所有的FLASH芯片能够同时进行读写操作，该结构中没有增加SRAM等存储器即可解决同时记录和擦除的过程，该结构中的FLASH模块组合后FLASH模块的容量得到充分利用，提高了固态存储器的可靠性，在没有增加SRAM存储器的同时，节约了成本。
本发明还公开了一种基于星载固态存储器边记边擦的数据处理方法，该方法在不新增SRAM等存储器的基础上，通过设定读写操作子基片和擦除操作子基片之间的距离，使得能够同时对FLASH芯片进行读写操作和擦除操作，节约成本。
【附图说明】
图1为本发明的算法流程图；
图2为本发明的硬件结构图；
图3为本发明的芯片内部封装示意图1；
图4为本发明的芯片内部封装示意图2；
图5为本发明的芯片内部组织结构图；
图6为本发明的固态存储器存储阵列示意图；
图7为算法实现的仿真波形；
其中：1-FPGA；2-FLASH芯片；3-基片；4-子基片。
【具体实施方式】
下面结合附图对本发明做进一步详细描述：
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明提出一种在不增加外部存储器基础上，利用FLASH流水编程实现星载固态存储器边记边擦功能的方法。参见图2，本发明的存储器包括FPGA1和存储阵列，所述存储阵列包括A个FLASH芯片2，其中FPGA1为DMA控制器，FPGA1用于控制存储阵列中每一个FLASH芯片2的读写操作和擦除操作。
参见图3，存储阵列中每一个FLASH芯片2的容量为64Gb，FLASH芯片2的数量为A个，优选的FLASH芯片2的数量为12个(图中只画出8个)，A个FLASH芯片2采用并行级联模式，A个FLASH芯片2的读写和地址控制完全相同。每一个FLASH芯片2内部封装有B个基片，优选的B为8个，一个FLASH芯片2中的B片基片3共用I/O口，其它信号如片选信号、读写信号等均为独立信号，对B个基片3的访问可以独立进行。
参见图4，每一个基片3内部实际上封装了两片子基片4，两片子基片4共用所有对外管脚，仅通过BLOCK ADDRESS(块地址)的最高位进行区分子基片4，因此每一个FLASH芯片2的内部实际封装有2B个子基片4。
子基片4的内部组织结构如图5所示，一个子基片4内部包含4096块(block)，每块包含64页(page)，每页大小为2K字节，对FLASH芯片2的的读写操作是以子基片4中的页(page)为最小操作单位，而擦除操作则是以块(block)为最小操作单位的。
参见图6，软件设计中，固态存储控制器FPGA1内部逻辑产生2*B个片选(片选0至片选F)，与FLASH模块内部的A个FLASH芯片2一一对应。因此，固态存储器存储阵列在设计上是A×2B的裸芯级二维结构，每次对存储阵列的读、写、擦除操作是对A×1个FLASH芯片2中的同时进行的，A个2*B的子基片4结构能够独立进行操作，这种并行结构为流水操作提供了基础。具体来说，同时对每一个FLASH芯片2(共A个)中的第N个子基片4进行读写操作，对第N+M个子基片进行擦除操作，当N+M大于2B时，即擦除的子基片4为该列FLASH芯片2中记录的2B以外的子基片4时，则返回第一个继续擦除，具体擦除的为N+M-2B个子基片4，即为间隔数+子基片4序数-子基片4总数。
参见图1，是本发明的算法图，该方法包括：
(1)对FLASH芯片2的一页进行写操作；
对FLASH芯片2的写操作是基于page(页)进行的，根据FLASH芯片2的编程操作时序，控制一片FLASH芯片2的一页进行编程具体流程为：
1)发送写操作指令字与地址；
2)发送2KB数据；
3)发送写操作结束指令字；
在接收到结束指令字后，FLASH芯片2进入编程阶段，将2KB数据写入到FLASH芯片2的指定页中，在FLASH芯片2编程阶段无法对FLASH芯片2进行其它操作，与该片FLASH芯片2相关的所有信号均处于BUSY状态。根据FLASH器件手册，编程时间最大为750us。
对FLASH芯片2写操作效率进行分析，未采用流水编程机制，由片选0至片选F，DMA控制FPGA1对FLASH芯片2进行写操作的时间为
Figure GDA0002717569720000061
采用流水编机制，由片选0至片选F，DMA控制FPGA1对FLASH芯片2进行写操作的时间为/>
Figure GDA0002717569720000062
Ti为片选i指令和数据加载时间，TP为编程时间，Ti为FLASH编程指令时间、数据载入时间和编程时间的总和，其中数据载入时间与固存记录时间密切相关，/>
Figure GDA0002717569720000063
其中Δ为每次FLASH芯片2写操作数据量，通常设计中Δ＝24KB，Vw为FLASH写入速率，考虑到固态存储器的写入速度至少为百Mb/s，则Ti为us级，远小于FLASH的编程时间TP，因此TM远大于TN，采用流水编程机制可以有效的减少编程时间，提高固态存储器的写入速度。
对FLASH芯片2的擦除操作是基于BLOCK(块)进行的，具体流程为：
发送擦除操作指令字与擦除地址；
延时(不小于最大擦除等待时间)；
与FLASH芯片2写入操作相同，对同一FLASH芯片2进行擦除操作后该FLASH芯片2会有固定时间进入BUSY状态，在此期间FLASH芯片2不响应任何操作。
本发明方法的原理：
固态存储器FPGA1边记边擦功能要求同时对FLASH芯片2的存储阵列进行记录和擦除操作，实现边记边擦功能的关键在于解决FLASH芯片2的写入操作和擦除操作冲突的问题。FLASH存储阵列的并行级联结构支持同时对一部分FLASH芯片2进行擦除操作，而对另一部分FLASH芯片2进行写入操作。FLASH擦除操作的等待时间最大为10ms，因此只要在写操作流水基础上增加擦除流水操作，整体设计FLASH芯片2的写操作和擦除操作流水，保证对同一片选FLASH芯片2进行擦除操作后在10ms后再进行记录或擦除操作，统一调度存储阵列的中FLASH芯片2的擦除和记录，就能解决操作冲突的问题，实现边记边放功能。具体操作为对片选N进行写入操作后，对片选N+M进行擦除操作，接下来对片选N+1进行写入操作，对片选N+M+1进行擦除操作，擦除操作片选与写入操作片选保持一定的间隔，该间隔的存在保证了足够的编程等待时间，间隔M的值取决于外部数据记录速率。图1中M＝11，即在片选0进行记录操作后，片选B进行擦除操作。当固态存储器存储阵列是12×16的裸芯级二维结构，对于写操作而言每次操作的数据量为Δ＝12*2KB，则记录速率为Δ/(T_D/M)，其中T_D为擦除最大等待时间，通常为10ms，M为所选择写入操作与擦除操作FLASH间隔。
M∈[Mmin,Mmax] (1)
其中Mmin、Mmax为满足记录速率条件的M最小值与最大值，Mmin取值决定于记录速率与TD，Mmax受限于存储阵列硬件为15,M的选择只要满足式(1)即可。M可以为固定值，当固态存储器输入速率为211Mbps，TD＝10ms时，间隔M＝11。易得TD＝10ms时采用该策略，支持最高的记录速率为288Mbps。
实施例
固态存储器要求记放速率均为150Mbps，固态存储器硬件架构如图1，要求不增加SRAM等存储器，具备边记边擦功能，根据记录与擦除同时采用流水操作的策略，Vw＝150Mbps时，记录加载时间
Figure GDA0002717569720000071
考虑到便于编程实现，M选取固定值，则参数M＝8，即对片选N进行记录操作后，对片选N+8进行擦除操作，接下来对片选N+1进行记录操作，对片选N+9进行擦除。
图7中，flash_cs信号为FLASH片选信号，w_dma_en为FLASH写时序启动信号，e_dma_en为FLASH擦除时序启动信号，截取部分时序中显示对片选9进行写操作时对片选1进行擦除操作，所选择的M＝8，在该固态存储器上通过FLASH的擦除与写操作流水编程实现边记边擦功能。
综上在FLASH写操作流水编程基础上，增加FLASH擦除流水编程，统一调度FLASH的写操作与擦除操作能够实现固态存储器的边记边擦功能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种星载固态存储器，其特征在于，包括FPGA(1)和A个FLASH芯片(2)，所述FPGA(1)用于对FLASH芯片(2)进行读写操作和擦除操作，A个FLASH芯片(2)为并行级联；
每一个FLASH芯片(2)内部封装有B个并联的基片(3)，B个并联的基片(3)共用一个I/O口；每一个基片(3)内部封装有两个并联的子基片(4)，两个子基片(4)共用一个对外管脚；
星载固态存储器的数据处理方法为：
步骤1，FPGA(1)同时对每一个FLASH芯片(2)的第1个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第1+M个子基片(4)进行擦除操作；
步骤2，FPGA(1)同时对每一个FLASH芯片(2)的第2个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第2+M个子基片(4)进行擦除操作；
步骤3，FPGA(1)对每一个FLASH芯片(2)的第N个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第N+M个子基片(4)进行擦除操作，当N+M大于2B时，擦除的为第N+M-2B个子基片(4)；其中，N≤2B，M为写入操作的子基片(4)与擦除操作的子基片(4)之间的间隔数量；
M∈[Mmin,Mmax](1)其中Mmin、Mmax分别为满足记录速率条件的M最小值与最大值；
步骤4，重复步骤3，至每一个FLASH芯片(2)中所有的子基片(4)完成写操作；
步骤5，重复步骤1-步骤4，至存储结束。
2.根据权利要求1所述的一种星载固态存储器，其特征在于，一个基片(3)中通过块地址区分两个子基片(4)。
3.根据权利要求1所述的一种星载固态存储器，其特征在于，每一个子基片(4)中包含4096个块，每一块中包含64页。
4.根据权利要求1所述的一种星载固态存储器，其特征在于，B个并联的基片(3)中，每一个基片(3)具有独立的片选信号和读写信号。
5.一种基于权利要求1所述星载固态存储器的边记边擦的数据处理方法，其特征在于，包括以下步骤：
步骤1，FPGA(1)同时对每一个FLASH芯片(2)的第1个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第1+M个子基片(4)进行擦除操作；
步骤2，FPGA(1)同时对每一个FLASH芯片(2)的第2个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第2+M个子基片(4)进行擦除操作；
步骤3，FPGA(1)对每一个FLASH芯片(2)的第N个子基片(4)进行写操作时，对每一个FLASH芯片(2)的第N+M个子基片(4)进行擦除操作，当N+M大于2B时，擦除的为第N+M-2B个子基片(4)；其中，N≤2B，M为写入操作的子基片(4)与擦除操作的子基片(4)之间的间隔数量；
M∈[Mmin,Mmax](1)其中Mmin、Mmax分别为满足记录速率条件的M最小值与最大值；
步骤4，重复步骤3，至每一个FLASH芯片(2)中所有的子基片(4)完成写操作；
步骤5，重复步骤1-步骤4，至存储结束。
6.根据权利要求5所述的边记边擦的数据处理方法，其特征在于，所述写操作的过程为：
(1)给一个子基片(4)发送写操作指令字与地址；
(2)给所述子基片(4)发送2KB数据；
(3)给所述子基片(4)发送写操作结束指令字；
(4)所述子基片(4)进入编程阶段，2KB数据写入子基片(4)中。
7.根据权利要求5所述的边记边擦的数据处理方法，其特征在于，所述擦除操作的过程为：
(1)给一个子基片(4)发送擦除操作指令字与擦除地址；
(2)延时。
8.根据权利要求5所述的边记边擦的数据处理方法，其特征在于，写操作机制为流水编程机制，所述流水编程机制中，FLASH芯片(2)写操作的时间为：
Figure FDA0004182115710000031
其中，Ti为片选i指令和数据加载时间，TP为编程时间，Ti为FLASH芯片(2)中编程指令和数据载入，以及编程的总时间。
9.根据权利要求5-8任意一项所述的边记边擦的数据处理方法，其特征在于，每一个子基片(4)中包含4096块，每一块中包含64页，读写操作以页为操作单位。
10.根据权利要求9所述的边记边擦的数据处理方法，其特征在于，擦除操作以块为操作单位。
CN202010568535.4A 2020-06-19 2020-06-19 一种星载固态存储器及边记边擦的数据处理方法 Active CN111897766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010568535.4A CN111897766B (zh) 2020-06-19 2020-06-19 一种星载固态存储器及边记边擦的数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010568535.4A CN111897766B (zh) 2020-06-19 2020-06-19 一种星载固态存储器及边记边擦的数据处理方法

Publications (2)

Publication Number Publication Date
CN111897766A CN111897766A (zh) 2020-11-06
CN111897766B true CN111897766B (zh) 2023-05-30

Family

ID=73206901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010568535.4A Active CN111897766B (zh) 2020-06-19 2020-06-19 一种星载固态存储器及边记边擦的数据处理方法

Country Status (1)

Country Link
CN (1) CN111897766B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007436U (ja) * 1994-08-03 1995-02-14 データイースト株式会社 メモリ装置
CN102169462A (zh) * 2011-04-27 2011-08-31 中国科学院光电技术研究所 基于NAND Flash的数据记录方法与记录控制器
CN102567246A (zh) * 2011-12-29 2012-07-11 中国人民解放军国防科学技术大学 一种支持操作乱序执行的与非型快闪存储控制器
CN103902475A (zh) * 2014-04-23 2014-07-02 哈尔滨工业大学 一种基于队列管理机制的固态硬盘并行访问方法及装置
CN107045424A (zh) * 2016-10-31 2017-08-15 航天东方红卫星有限公司 小卫星固态存储器分时复用管理读写文件方法
CN108108309A (zh) * 2017-12-29 2018-06-01 苏州大学 涉及多nand闪存的并行访问方法、固态硬盘和计算机
CN109697035A (zh) * 2018-12-24 2019-04-30 深圳市明微电子股份有限公司 级联设备的地址数据的写入方法、写入设备及存储介质
CN111880841A (zh) * 2020-07-28 2020-11-03 西安微电子技术研究所 一种星载固态存储器的程序重构方法、系统及设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130646B2 (ja) * 2005-06-06 2013-01-30 ソニー株式会社 記憶装置
KR101192359B1 (ko) * 2007-12-17 2012-10-18 삼성전자주식회사 Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
KR20180039351A (ko) * 2016-10-10 2018-04-18 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007436U (ja) * 1994-08-03 1995-02-14 データイースト株式会社 メモリ装置
CN102169462A (zh) * 2011-04-27 2011-08-31 中国科学院光电技术研究所 基于NAND Flash的数据记录方法与记录控制器
CN102567246A (zh) * 2011-12-29 2012-07-11 中国人民解放军国防科学技术大学 一种支持操作乱序执行的与非型快闪存储控制器
CN103902475A (zh) * 2014-04-23 2014-07-02 哈尔滨工业大学 一种基于队列管理机制的固态硬盘并行访问方法及装置
CN107045424A (zh) * 2016-10-31 2017-08-15 航天东方红卫星有限公司 小卫星固态存储器分时复用管理读写文件方法
CN108108309A (zh) * 2017-12-29 2018-06-01 苏州大学 涉及多nand闪存的并行访问方法、固态硬盘和计算机
CN109697035A (zh) * 2018-12-24 2019-04-30 深圳市明微电子股份有限公司 级联设备的地址数据的写入方法、写入设备及存储介质
CN111880841A (zh) * 2020-07-28 2020-11-03 西安微电子技术研究所 一种星载固态存储器的程序重构方法、系统及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小规模星载固态存储器的研究与设计;马屹巍;《中国优秀硕士学位论文全文数据库 (工程科技Ⅱ辑)》;第C031-244页 *

Also Published As

Publication number Publication date
CN111897766A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
EP0965130B1 (en) Non-volatile memory enabling simultaneous reading and writing by time multiplexing a decode path
US8681552B2 (en) System and method for accessing and storing interleaved data
US7450462B2 (en) System and memory for sequential multi-plane page memory operations
US7243185B2 (en) Flash memory system with a high-speed flash controller
US7123521B1 (en) Random cache read
JP2009510656A (ja) 複数の独立したシリアルリンクメモリ
JPWO2006051780A1 (ja) 不揮発性メモリ装置および不揮発性メモリ装置のアクセス方法
EP0944907A1 (en) Bank architecture for a non-volatile memory enabling simultaneous reading and writing
CN101339539A (zh) 具有非易失性存储器和缓冲存储器的存储系统及读取方法
CN101127229A (zh) 信息记录设备及其控制方法
US7689741B2 (en) Dual buffer memory system for reducing data transmission time and control method thereof
US7836263B2 (en) Nonvolatile memory controlling method and nonvolatile memory controlling apparatus
CN112256203B (zh) Flash存储器的写入方法、装置、设备、介质及系统
CN111897766B (zh) 一种星载固态存储器及边记边擦的数据处理方法
JP2006040497A (ja) 半導体記憶装置、不揮発性半導体記憶装置
JPH08221312A (ja) メモリカード装置
US6456538B1 (en) Nonvolatile memory, system having nonvolatile memories, and data read method of the system
JP2006127623A (ja) 半導体記憶装置とそのアクセス方法
US20110010512A1 (en) Method for controlling storage system having multiple non-volatile memory units and storage system using the same
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
JP2008021335A (ja) 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ
JP2001249890A (ja) 半導体メモリ記憶装置
US10387076B2 (en) Methods for scheduling data-programming tasks and apparatuses using the same
CN116168745A (zh) 一种具有多个存储器平面的存储器及其操作方法
KR101285883B1 (ko) 다수의 프로세서 신호를 하나의 메모리로 전송하기 위한신호 처리 방법 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant