CN116168745A

CN116168745A - 一种具有多个存储器平面的存储器及其操作方法

Info

Publication number: CN116168745A
Application number: CN202210160341.XA
Authority: CN
Inventors: 洪硕男; 郭乃萍; 刘建兴
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2021-11-24
Filing date: 2022-02-22
Publication date: 2023-05-26
Also published as: US11742004B2; US20230162763A1; TWI821911B; TW202321895A

Abstract

本发明公开一种具有多个存储器平面的存储器及其操作方法。每一存储器平面包含至少一个对应存储器阵列。方法包含针对多个存储器平面中的每一存储器平面，产生(i)指示对应存储器平面的忙碌或就绪状态的对应平面就绪(PRDY)信号及(ii)指示对应存储器平面的对应存储器阵列的忙碌或就绪状态的对应平面阵列就绪(PARDY)信号，从而产生对应于多个存储器平面的多个PRDY信号及多个PARDY信号。基于多个PRDY信号及多个PARDY信号中的一或多者的状态来选择性地允许或拒绝执行多个存储器平面中的存储器平面的存储器命令。

Description

一种具有多个存储器平面的存储器及其操作方法

技术领域

本公开大体上是关于存储器系统，且具体言是关于支持各种类型的存储器操作的具有多个存储器平面的存储器及其操作方法。

背景技术

近年来，存储器阵列(诸如非易失性存储器阵列)变得越来越密集且可存储相对较多的数据。通常，将存储器(例如，相对高密度的存储器)划分为多个实体片段，所述实体片段可称为存储器平面。因此，此存储器具有多个存储器平面。存储于不同平面中的数据可不(或可)相关。

此多平面存储器中的挑战为向主机提供对不同平面的重叠存取。然而，传统存储器操作命令协定通常禁止向非操作平面发布新的嵌入操作命令，例如直至当前嵌入操作完成或在操作平面中的后台中操作为止。

发明内容

本公开提供一种包括多个存储器平面的存储器。在实例中，每一存储器平面包含(i)至少一个对应存储器阵列及(ii)一或多个周边电路，所述周边电路专用于与至少一个对应存储器阵列及对应存储器平面相关联的读取及写入操作。存储器亦包含用于自主机接收存储器命令及数据且将数据输出至主机的输入/输出(input/output；I/O)接口。存储器更包含一或多个存储单元，所述存储单元被组态为针对多个存储器平面中的每一存储器平面存储(i)指示对应存储器平面的忙碌或就绪状态的对应平面就绪(PRDY)信号及(ii)指示对应存储器平面的对应存储器阵列的忙碌或就绪状态的对应平面阵列就绪(PARDY)信号，从而存储对应于多个存储器平面的多个PRDY信号及多个PARDY信号。

本公开亦提供一种操作包括多个存储器平面的存储器的方法，每一存储器平面包括至少一个对应存储器阵列及一或多个周边电路，所述周边电路被组态为支持对应存储器阵列及对应存储器平面的操作。在实例中，方法包含针对多个存储器平面中的每一存储器平面产生(i)指示对应存储器平面的忙碌或就绪状态的对应PRDY信号及(ii)指示对应存储器平面的对应存储器阵列的忙碌或就绪状态的对应PARDY信号，从而产生对应于多个存储器平面的多个PRDY信号及多个PARDY信号。取决于平面就绪及阵列就绪信号，可通过主机判定定址至特定平面中的阵列的可接受存储器命令。在实例中，方法更包含基于多个PRDY信号及多个PARDY信号中的一或多者的状态来选择性地允许或拒绝执行多个存储器平面中的存储器平面的存储器命令。

本公开亦提供一种操作包括多个存储器平面的存储器的方法，每一存储器平面包括(i)至少一个对应存储器阵列及(ii)一或多个周边电路，所述周边电路专用于与至少一个对应存储器阵列及对应存储器平面相关联的读取及写入操作。在实例中，方法包含针对多个存储器平面中的每一存储器平面产生(i)对应平面就绪(PRDY)信号及(ii)对应平面阵列就绪(PARDY)信号；以及在存储器中执行(i)同步芯片操作(synchronous chipoperation；SCO)存储器命令及(ii)异步独立平面操作(asynchronous independent planeoperation；AIPO)存储器命令，所述同步芯片操作存储器命令在执行SCO存储器命令的SCO后台操作阶段期间将与多个存储器平面相关联的多个PARDY信号设定为指示忙碌状态，所述异步独立平面操作存储器命令在执行AIPO存储器命令的AIPO后台操作阶段期间将与多个存储器平面中的对应存储器平面相关联的至多一个PARDY信号设定为忙碌状态。

在审阅以下图式、详细描述以及随附的权利要求书之后可看出本发明的其他情况及优势。

附图说明

图1为包括存储器的存储器系统的简图。

图2A示出用于自两个存储器平面的存储器阵列存取数据的实例SCO操作。

图2B示出实例第一类型的SCO操作，且图2C示出实例第二类型的SCO操作。

图3A示出用于自两个存储器平面的存储器阵列存取数据的实例AIPO操作。

图3B示出实例AIPO操作。

图3C1示出与由传统存储器系统支持的“快取读取结束”命令相关联的时序图。

图3C2示出与由图1的存储器系统支持的“快取读取结束随机”命令相关联的时序图。

图3D1示出与由传统存储器系统支持的复位命令相关联的时序图。

图3D2示出与由本发明中所论述的存储器系统支持的复位命令相关联的时序图。

图4示出由图1的存储器系统执行的实例后台存储器操作及前台存储器操作。

图5象征性地示出各种存储器平面及图1的系统的存储器的各种存储器阵列的存储器平面就绪状态信号(PxRDY)及存储器阵列就绪状态信号(PxARDY)。

图6A示出回应于接收到AIPO命令的平面就绪信号及阵列就绪信号的实例时序图。

图6B示出回应于接收到AIPO命令的平面就绪信号及阵列就绪信号的实例时序图。

图7示出回应于接收到SCO命令的平面就绪信号及阵列就绪信号的实例时序图。

图8A示出描绘将AIPO存储器命令发布至非操作平面，而另一操作平面具有进行中的后台操作的实例时序图，其中图8A的AIPO存储器命令引起命令预处理时段。

图8B示出描绘将AIPO存储器命令发布至非操作平面，而另一平面具有进行中的后台操作的另一实例时序图，其中图8B的AIPO存储器命令并未引起任何命令预处理时段。

图9A及图9B示出描绘将AIPO存储器命令发布至具有进行中的后台阵列操作的平面的实例时序图。

图10示出描绘SCO存储器命令的发布及所产生的SCO后台操作的时序图。

图11示出描绘进行中的SCO后台阵列操作以及AIPO命令的发布及SCO命令的发布的实例时序图。

图11A示出与快取读取操作相关联的各种步骤。

图11B及图11C示出与快取程序操作相关联的时序图及各种步骤。

图11D示出概述针对各种存储器操作的PxRDY及PxARDY的使用的表。

图12A示出用于四平面存储器的读取平面忙碌状态(read plane busy status；RPBS)暂存器的位元。

图12B示出RPBS命令的发布及包含对应状态暂存器SR的内容的RPBS输出。

图13A示出用于特定存储器平面的读取状态增强(Read status enhanced；RSE)命令暂存器的位元。

图13B示出RSE信号的发布及RSE命令波形。

图14A示出用于为图1的存储器产生平面就绪通知(plane ready notice；PRN或PRN#)引脚的电路。

图14B示出图14A的电路的各种交替组态。

图15示出描绘图14A的PRN#信号的产生的时序图。

图16示出复位平面命令的组态(例如，周期类型)。

图17A及图17B示出描绘将AIPO存储器命令发布至不具有进行中的后台操作的存储器平面，而一或多个其他存储器平面可具有进行中的AIPO后台阵列操作的情境的时序图。

图18A及图18B示出描绘用于发布AIPO命令的各种实例情境的时序图。

图19A示出描绘SCO命令的实例的时序图。

图19B示出描绘SCO命令的实例的另一时序图。

图20示出描绘SCO命令的其他实例的时序图，且亦示出在平面执行SCO后台阵列操作时可不发布一些AIPO存储器命令。

图21A及图21B示出描述SCO命令的其他实例的时序图，且亦描述可与执行SCO后台阵列操作的平面同时发布及执行一些AIPO存储器命令。

图22A至图22H示出回应于接收到各别类别的命令的平面P0至平面P3的平面就绪信号PxRDY及平面P0至平面P3的阵列就绪信号PxARDY的实例时序图。

图23示出在第一SCO命令的操作期间发布第二SCO命令的实例。

图24示出可发布暂时中止先前SCO命令的操作的AIPO命令的实例。

附图标记说明

0、1、2、3、4、5、6、7：位元

102a、102b、102c、102d、……、102N：存储器平面

10h、15h：命令码

100：存储器系统

101：存储器

104a、104b、104d、104N：存储器阵列

108a、108b、108N：页缓冲器

110a、110b、……、110N：字线选择电路

112a、112b、……、112N：快取

116、118：输入/输出接口

119：通信链路

120：控制电路

130：主机

140：状态暂存器

142：硬件引脚

404a：后台阵列操作

404b：后台操作

408：前台存储器操作

604a、604b、804、904、1104a、1704a、1804a、1804b、1804c、1904a、1904d、2004b、2104b：AIPO命令

704a、704b、1004、1104b、1704b、1904b、1904c、2004a、2004c、2104a：SCO命令

1190：表

1400：电路

1401a、1401b、1401c、1401d：PRN电路模块

1402a：PRN暂存器

1406a：AND门

1426：OR门

1427：PRN

1428：晶体管

1429：PRN#信号

1430：PRN#平板

1480、1481、1482、1483：组态

1500、1700a、1700b、1800a、1800b、1900a、1900b、2000、2100a、2100b：时序图

1502：存储器命令

A、B：数据

P0、……、P3：平面

PaARDY、PbARDY、PcARDY、PdARDY、PxARDY：阵列就绪信号

PaPRN、PbPRN、PcPRN、PdPRN：平面PRN信号

PaRDY、PbRDY、PcRDY、PdRDY、PxRDY：平面就绪信号

PNARDY：存储器阵列就绪状态信号

PNRDY：存储器平面就绪状态信号

R1、……、R3：列地址

SR：状态暂存器

t0、t1、t2、t3、t4、t2B1、t2B2、t2B3、t2C1、t2C2、t2C3、t601a、t602a、t603a、t601b、……、t604b、t702、……、t706、t708、t802a、t803a、t902a、t903a、t902b、t1001、t1002、t1003、t1104、t1702a、t1702b、t1703a、t1801a、t1802a、t1803a、t184a、t1805a、t1806a、t1807a、t1901a、t1902a、t1903a、t1904a、t1905a、t1905a1、t1906a、t1907a、t2001、t2002、t2003、t2004、t2101a、t2102a、t2103a、t2104a、t2106a：时间

tWHR：时间段

具体实施方式

参考诸图提供本发明的实施例的详细描述。

存储器架构

图1为包括存储器101的存储器系统100的简图，所述存储器101包含多个存储器平面102a、存储器平面102b、……、存储器平面102N，其中存储器101支持(i)异步独立平面操作(AIPO)(亦称为重叠独立平面操作)及(ii)同步芯片操作(SCO)(在本发明中亦称为并行多平面操作)。应注意，稍后在本发明中关于本公开的其他图论述此等存储器操作。

本发明中所提及的具有紧接着数字或字母的共同附图标记的元件可单独由附图标记共同提及。举例而言，存储器平面102a、存储器平面102b、……、存储器平面102N可以複数形式统称且一般称为存储器平面102(或统称为存储器平面102(a-N))且以单数形式统称且一般称为存储器平面102。

在实例中，存储器101位于单个集成电路(integrated circuit；IC)芯片内。存储器101的IC芯片可与包含主机130的另一IC芯片不同。在另一实施例中，主机103及存储器101位于相同的单个IC芯片上。

如所示出，将存储器101的区段实体地及/或逻辑地划分为存储器平面102a、……、存储器平面102N，其中N为适合的正整数，诸如2、3、4或更高。存储器平面102在本发明中亦简称为“平面”。应注意，本发明中所论述的实例中的一些稍后假设存储器101包含四个存储器平面——存储器平面102a、存储器平面102b、存储器平面102c以及存储器平面102d。然而，如所论述，存储器101可包含任何其他适合的数目的存储器平面，诸如2个、3个、5个或更高。

存储器101可具有任何适合的类型，诸如(例如)非易失性NAND存储器、非易失性NOR存储器或类似者。在实例中，存储器101为包括个别平面中的竖直堆叠的存储器单元的三维(three-dimensional；3D)存储器。作为实例，存储器101可为NAND快闪存储器。

每一存储器平面102包含(i)对应存储器阵列104及(ii)对应周边电路，所述对应存储器阵列104包括组态为存储数据的对应的多个存储器单元，所述对应周边电路专用于所述存储器平面的存储器操作。举例而言，存储器平面102a包括存储器阵列104a，存储器平面102b包括存储器阵列104b，存储器平面102N包括存储器阵列104N，以此类推。举例而言，个别存储器阵列104的存储器单元可例如基于存储器101的类型以NAND组态或NOR组态(或另一适合的组态)配置。

针对每一存储器平面102，存储器101更包括专用于所述存储器平面的存储器操作的周边电路，诸如对应页缓冲器108及对应快取112。举例而言，存储器平面102a具有对应页缓冲器108a及对应快取112a；存储器平面102b具有对应页缓冲器108b及对应快取112b，以此类推。

在实例中且如图1中所示出，页缓冲器108包含用于存储写入及/或读取数据的感测电路及相关数据缓冲器，且因此，感测电路及数据缓冲器组合于页缓冲器108中。然而，在另一实例中且尽管图1中未示出，感测电路及数据缓冲器可为单独组件。

存储器平面102的页缓冲器108包括多个对应感测放大器及数据缓冲器。在存储器读取操作期间，存储器平面102的页缓冲器108自存储器平面102的对应存储器阵列104读取数据，且将数据写入至页缓冲器108的对应数据缓冲器。接着将来自页缓冲器108的数据缓冲器的数据写入至对应快取112。因此，举例而言，在读取操作期间，将整个页数据自存储器阵列104读取至对应页缓冲器108，且接着自页缓冲器108读取至对应快取112。类似地，在写入操作期间，数据(例如，整个页数据)自对应快取112写入至对应页缓冲器108，且接着自页缓冲器108写入至对应存储器平面102的对应存储器阵列104。

存储器101亦包括用于在读取及/或写入操作期间选择字线的字线选择电路110a、字线选择电路110b、……、字线选择电路110N。在实例中，个别存储器平面可具有对应的单独及专用字线选择电路(例如，包含字线选择电路110a的存储器平面102a、包含字线选择电路110b的存储器平面102b，以此类推)。在其他实例中且与图1的说明相反，一些或所有存储器平面102a、……、存储器平面102N可共用相同字线选择电路110。

存储器101更包括一或多个状态暂存器140，例如以存储每一平面(平面x，针对具有N个平面的存储器，x可自0至N-1)的一或多个状态信号的值，诸如平面就绪(PxRDY)、平面阵列就绪(PxARDY)等，如稍后将在本发明中论述的。

存储器101更包括专门输出一或多个信号的状态的一或多个硬件引脚142。此硬件引脚142的一个实例关于图14A(例如，图14A的输出PRN#1430的平板1430)加以论述。

存储器101更包括耦接至快取112a、……、快取112N的输入/输出(I/O)接口116。个别快取112自I/O接口116接收数据且将数据写入至对应页缓冲器108，且自对应页缓冲器108接收数据且将数据写入至I/O接口116。

在实例中，主机130产生存储器命令且将存储器命令传输至存储器101，存储发往存储器101的数据且自存储器101接收数据。在实例中，主机130亦自存储器130(例如，自状态暂存器)接收一或多个状态信号(例如，PxRDY、PxARDY等)，如稍后将在本发明中论述的。在实例中，主机130亦可连接至硬件引脚142。举例而言，主机可为实施快闪转译层的存储器控制器。

在实例中，存储器101例如经由通信链路119与主机130通信。通信链路119可为任何适合的通信链路，诸如有线连接上的链路。主机130包含I/O接口118，所述I/O接口118经由通信链路119耦接至存储器101的I/O接口116。因此，主机130经由与存储器平面相关联的I/O接口118、通信链路119、I/O接口116、对应快取112以及对应页缓冲器108存储发往存储器平面的存储器阵列的数据且自存储器平面的存储器阵列读取数据。

在实施例中，存储器101亦包括控制存储器101的操作的各种情况的控制电路120。在实施例中，控制电路120发布各种存储器状态命令，如继而将在本发明中论述的。存储器101具有许多其他组件，所述组件出于说明清楚的目的且为了不使本公开的教示模糊而未在图1中示出。

如本发明中所描述的存储器可被组态为执行在至少一部分执行期间接合存储器的多个存储器平面的操作，其实例包含如本发明中所描述的同步芯片操作(SCO)；且被组态为执行在至少一部分执行期间接合一个存储器平面而非多个存储器平面中的所有者的操作，其实例包含如本发明中所描述的异步独立平面操作(AIPO)。

同步芯片操作(SCO)或并行多平面操作

图2A示出用于分别自两个实例存储器平面102b及实例存储器平面102d的存储器阵列104b、存储器阵列104d存取数据的实例同步芯片操作(SCO)。在实例中，SCO操作不受限于特定存储器平面或存储器阵列，且可接合多个(诸如，所有)存储器平面及/或存储器阵列。

在图2A的实例中，假设四个存储器平面102a、……、存储器平面102d(Pa至Pd)存在于存储器101中，其中存储器平面102b的存储器阵列104b存储数据A，且存储器平面102d的存储器阵列104d存储数据B。数据A及数据B可为任何适合类型的数据。

自时间t0，正在自存储器平面102b存取数据A。在时间t1，发布对自存储器平面102d存取数据B的请求。然而，图2A示出在一个存储器平面中执行的操作例如由于存储器101中的一或多种共用资源而取决于其他存储器平面的状态的SCO。举例而言，若正在一个存储器平面中执行SCO，则无法执行一或多个其他平面上的操作。存储器芯片内部的所有所选择的平面中的一些SCO操作在其在相同时间间隔(例如，并行操作)期间执行的意义上同时开始或同时操作，且对于所有所选择的平面，操作可不相同。在发布SCO命令之后，存储器芯片变为忙碌，且在忙碌时段期间无法接受新的嵌入操作命令。取决于命令，存储器芯片将在当前嵌入操作完成或快取针对所有平面的数据输入/输出就绪之后返回至就绪状态。只有在芯片在完成SCO之后就绪(亦即，所有平面就绪)时或在快取SCO的情况下快取就绪时，主机130才可发布新的嵌入操作命令，所述新的嵌入操作命令可由存储器芯片执行。为判定是否要发布调用SCO的命令，主机130需要针对操作检查芯片忙碌状态PRDY及芯片忙碌状态PARDY。因为SCO并行接合多个平面，SCO亦称为并行多平面操作。

因此，尽管在时间t1请求数据B，无法立即执行请求，例如，此是由于SCO(例如，存取数据A)当前正在存储器平面102b中执行。一旦自存储器平面102b存取数据A在时间t2完成，自存储器平面102d存取数据B自时间t2开始。

图2B示出实例第一类型的SCO，且图2C示出实例第二类型的SCO。在实例中，每一平面的SCO操作在相同时间开始，亦即，是同步的。

举例而言，在图2B中所示出的类型1SCO中，仅在各种存储器平面中允许相同类型的操作。举例而言，存储器平面0、存储器平面1、存储器平面2以及存储器平面3执行对应三层单元(Triple Level Cell；TLC)读取操作。因此，在图2B的类型1SCO的实例中，存储器平面0不可能与另一存储器平面1并行执行TLC读取以执行单层单元(Single Level Cell；SLC)读取操作。此外，每一平面的SCO操作在相同时间开始，亦即，是同步的。举例而言，平面0、平面1以及平面3的TLC读取操作在时间t2B1开始，平面1及平面2的TLC读取操作在时间t2B2开始，且平面1的TLC读取操作在时间t2B3开始。

相比之下，在图2C中所示出的类型2SCO中，在不同存储器平面中允许不同类型的操作。举例而言，实例存储器平面0、实例存储器平面1、实例存储器平面2以及实例存储器平面3执行TLC读取操作及SLC读取操作两者。此外，每一平面的SCO操作在相同时间开始，亦即，是同步的。举例而言，平面0、平面1以及平面3的TLC/SLC读取操作在时间t2C1开始，平面0及平面2的TLC/SLC读取操作在时间t2C2开始，且平面0的SLC读取操作在时间t2C3开始。

异步独立平面操作(AIPO)或重叠独立平面操作

图3A示出用于分别自两个实例存储器平面102b及实例存储器平面102d的存储器阵列104b、存储器阵列104d存取数据的实例异步独立平面操作(AIPO)。与图2A类似，在图3A的实例中，假设四个存储器平面102a、……、存储器平面102d存在于存储器101中，其中存储器平面102b的存储器阵列104b存储数据A，且存储器平面102d的存储器阵列104d存储数据B。数据A及数据B可为任何适合类型的数据。

自时间t0，正在自存储器平面102b存取数据A。在时间t1，发布对自存储器平面102d的存储器阵列104d存取数据B的请求。图3A示出可独立于其他存储器平面的状态或在不影响其他存储器平面的状态的情况下在一个存储器平面中执行操作的异步独立平面操作(AIPO)(在本发明中亦称为“重叠独立平面操作”操作)。在AIPO中，每一平面可在任何时间开始任何操作，只要所选择的平面针对嵌入操作命令就绪即可。因此，无论其他平面的状态如何，皆可在平面中执行AIPO。亦即，主机130可将嵌入操作命令发布至可通过存储器执行的特定存储器平面，只要特定平面就绪(且无论其他平面的准备就绪状态如何)即可。针对AIPO，主机130可将每一平面视为独立存储器单元，且主机130针对操作在每一平面中的进展检查平面忙碌状态PRDY及平面忙碌状态PARDY。举例而言，若正在一个存储器平面中执行AIPO操作，则可以重叠方式执行另一存储器平面上的另一AIPO操作。因此，AIPO存储器操作允许在大于一个存储器平面中重叠或至少部分地同时执行操作。

因此，在时间t1请求数据B时，立即执行请求，例如，此是由于AIPO(例如，存取数据A)当前正在存储器平面102b中执行。因此，如图3A中所示出，自存储器平面102d存取数据B自时间t1开始。因此，主机130可存取用于新的数据的非忙碌平面(例如，平面102d)，而另一存储器操作仍然在另一忙碌平面(例如，平面102b)中执行。

图3B示出实例AIPO操作。在实例中，不同平面的AIPO操作可在不同时间开始。举例而言，不同平面的TLC读取及SLC读取操作在不同时间开始，亦即，AIPO操作在本质上为异步的。

支持SCO操作及AIPO操作两者的存储器嵌入操作协定

如本发明中继而将进一步详细论述的，在实施例中，存储器系统100支持SCO操作及AIPO操作两者。

后台及前台存储器操作

图4示出由图1的存储器系统100执行的实例后台存储器操作及前台存储器操作。

后台存储器操作是通过诸如状态机的控制器(例如，在控制电路120内)在存储器系统上执行的那些存储器操作，所述存储器系统可提供地址及控制信号以用于对存储器阵列的存取。在后台存储器操作中，I/O接口118可供主机130用于其他并行操作。举例而言，在存储器101内内部执行后台存储器操作。

图4示出一些实例后台存储器操作(亦简称为后台操作)。举例而言，在存储器平面的存储器阵列(例如，在图4的实例中为存储器阵列104N)与对应页缓冲器(例如，在图4的实例中为页缓冲器108N)之间的数据传送可通过控制器在存储器系统上执行且不涉及主机130，且为后台阵列操作404a的实例。在后台阵列操作404a中，数据可自存储器阵列104N传送至页缓冲器108N及/或自页缓冲器108N传送至存储器阵列104N。应注意，在一些实施例中，“后台操作”可由PxARDY＝0时的情形指示，且PxRDY可为1或0，且“后台阵列操作”可指示PxRDY＝1及PxARDY＝0。

后台操作404b的另一实例为页缓冲器(例如，页缓冲器108N)与对应快取(例如，快取112N)之间的数据传送，因而数据传送不涉及主机130。在后台操作404b中，数据可自快取112N传送至页缓冲器108N及/或自页缓冲器108N传送至快取112N。

如稍后将在本发明中论述的(例如，关于图6A、图6B、图7以及图8)，当后台操作在平面中处于进行中时，所述特定平面的存储器阵列就绪状态信号(PxARDY)处于忙碌状态，从而指示平面的对应存储器阵列处于忙碌。

与后台存储器操作对比，前台存储器操作可直接涉及针对命令、地址以及数据通信中的一或多者利用I/O接口118的主机130。举例而言，包含I/O接口118的主机130在前台存储器操作期间与存储器101的快取112a、……、快取112N通信。图4示出实例前台存储器操作408，其中在主机130(例如，I/O接口118)与快取(例如，快取112N)之间传输数据。举例而言，在前台存储器操作408期间，数据可自快取112N传输至主机130及/或自主机130传输至快取1 12N。

包括前台操作及后台操作两者的存储器命令

存储器命令可通过执行诸如一或多个前台存储器操作及/或一或多个后台存储器操作的数个存储器操作来执行。因此，为执行存储器命令，必须执行数个对应前台存储器操作及/或后台存储器操作。

举例而言，读取命令涉及以下存储器操作：(i)自存储器阵列读取数据且将数据写入至对应页缓冲器、(ii)将数据自对应页缓冲器读取至对应快取以及(iii)将数据自对应快取读取至主机130。应注意，将数据自存储器阵列传送至页缓冲器及自页缓冲器传送至快取为后台存储器操作的实例；而将数据自快取传送至主机130为前台存储器操作的实例。因此，上文所论述的实例读取命令包括后台存储器操作及前台存储器操作两者。

当正在执行存储器命令时执行后台存储器操作

在实施例中，当正针对特定存储器平面执行存储器命令时，可以重叠方式针对一或多个其他存储器平面执行一或多个其他存储器操作。举例而言，当快取读取操作针对一个存储器平面(例如，存储器平面102N)处于进行中时，亦可以重叠方式执行后台存储器操作(例如，在存储器阵列104a与页缓冲器108a之间传送数据)。

然而，当正在执行存储器命令时，并非每一存储器命令皆可允许后台存储器操作的重叠执行。举例而言，“区块擦除”存储器命令自一或多个存储器平面的一或多个存储器阵列的一或多个区块擦除数据。在实例中，由于存储器101内部的电路的设计，因此当执行区块擦除存储器命令时，不可执行其他后台存储器操作，如稍后在本发明中论述的。

传统存储器操作

本发明中的下表1示出可使用传统命令协定执行的各种实例SCO命令。可使用本发明中所描述的技术来支持标记为“不支持”的命令。

表1

基于关于表2的论述，表1的各种条目对于所属领域中普通技术人员而言将显而易见。

存储器命令及存储器操作的类别

本发明中的下表2示出可通过贯穿本公开所论述的存储器系统100实施的各种实例存储器命令以及其对应类型及类别。在利用本发明中所描述的技术的存储器中可能不需要标记为“不支持”的命令。在一些实施例中，亦可支持表2中标记为“不支持”的此等命令。

表2

表2的第一行列出对应于各种存储器命令的序列号。表2的第二行列出存储器命令。表2的第三行指示存储器命令是为AIPO抑或是为SCO。举例而言，“设定特征”存储器命令(例如，其可用于设定存储器101的一或多个可组态元件的特征)为SCO存储器命令，例如作为写入至由多个平面共用的暂存器档案的设定特征。在另一实例中，“快取读取随机”存储器命令(例如，其可用于自快取读取数据)为AIPO存储器命令。

表2的第四行指示存储器命令是否允许执行重叠或至少部分地并行的快取操作。举例而言，设定特征命令为SCO存储器命令，例如，当正在执行设定特征命令时，所述SCO存储器命令不允许以重叠方式执行任何快取操作。换言之，当正在执行快取操作时，无法以与任何平面中的快取操作重叠的方式执行设定特征命令。

在另一实例中，快取读取随机为AIPO存储器命令，例如，当正在执行快取读取随机命令时，所述AIPO存储器命令允许以重叠方式执行(另一存储器平面中的)快取操作。

表2的第五行将每一存储器命令分类为五个可能类别中的对应一者。表2的最后一列识别可能类别。举例而言，类别1是指不允许任何重叠快取操作的SCO存储器命令，类别2是指允许重叠快取操作的SCO存储器命令，类别3是指系统管理命令，类别4是指不允许重叠快取操作的AIPO存储器命令，且类别5是指允许重叠快取操作的AIPO存储器命令。

应注意，本发明中的上表1用于仅支持SCO命令的系统，而本发明中的上表2用于本发明中所论述的支持SCO命令及AIPO命令两者的存储器系统。

应注意，与本发明中所论述的存储器系统100中的SCO命令相关联的操作与关于表1所论述的传统系统的SCO命令相同。

在实例中，一些AIPO命令来自现存SCO命令。主机130针对AIPO命令预期相同或类似的操作方案，且以此方式，主机130可相对于SCO仅进行较小调整以采取AIPO。AIPO命令为单平面操作命令。

可注意，如本发明中所论述，AIPO不需要支持多平面操作，例如，此是因为主机130在执行AIPO命令时将每一平面视为独立操作单元。举例而言，将AIPO命令发布至一个所选择的平面，且其他平面自AIPO命令的视角看被称为未经选择的。相比之下，SCO命令接合存储器101的所有平面。

针对AIPO命令的所选择的平面(亦即，AIPO命令所发布至的平面)操作可与传统SCO操作相同。

针对未经选择的平面(亦即，未将AIPO命令发布至的平面，且将AIPO命令发布至不同平面)，AIPO命令可以大于一种类型的方式实施。举例而言，在第一类型的AIPO命令期间，未经选择的平面在发布AIPO命令之后处于就绪状态(例如，参见图6B)。在第二类型的AIPO命令期间，未经选择的平面在AIPO命令发布之后仅在较短时间段内处于忙碌，较短时间段可用于命令处理(例如，参见图6A)。未经选择的平面的此等两种类型的AIPO命令行为关于图6A、图6B以及本公开中的其他地方进一步详细论述。

一些SCO命令(例如，快取读取顺序命令、快取读取结束命令等)不包含列地址，且因此，无法用作AIPO命令。此等命令由表2中的“不支持”指示。

可注意，存储器命令是为AIPO存储器命令抑或是为SCO存储器命令是基于命令类型以及对存储器101的电路设计的选择。举例而言，程序命令(例如，页程序及/或快取程序)及/或擦除命令(例如，区块擦除及/或多平面区块擦除)在上表2中被分类为SCO以用于存储器101的特定电路设计实施。然而，针对存储器101的另一电路设计实施，命令中的一或多者可为AIPO存储器命令。因此，表2中所示出的各种命令的特征及分类仅为实例，且为实施特定的。举例而言，表2中所示出的各种命令的特征及分类可针对存储器101的电路的不同实施或设计选择改变。

图3C1示出与由传统存储器系统支持的“快取读取结束”命令相关联的时序图，且图3C2示出与由本公开中所论述的存储器系统100支持的“快取读取结束随机”命令相关联的时序图。举例而言，如表1中所见，“快取读取结束”命令由传统存储器系统支持，但“快取读取结束随机”命令并非由传统存储器系统支持。然而，如表2中所见，本发明中所公开的存储器系统100支持“快取读取结束随机”命令，但不支持“快取读取结束”命令。举例而言，存储器系统100中的“快取读取结束随机”命令可替换传统存储器系统的“快取读取结束”命令。举例而言，如在上文中所论述，若原始SCO命令不支持列地址选择，则新的AIPO命令(诸如快取读取结束随机)可替换原始SCO命令(诸如快取读取结束)。

图3D1示出与由传统存储器系统支持的复位命令相关联的时序图，在所述传统存储器系统中，所有平面的操作被终止；且图3D2示出与由存储器系统100支持的复位命令相关联的时序图，在所述存储器系统100中，只有所选择的平面的进行中的操作被终止。举例而言，图3D2的复位命令具有待复位的平面的地址，且因此，仅复位所选择的平面(例如，代替复位所有平面，如在图3D2的复位命令中所进行的)。

存储器平面就绪状态信号(PxRDY)及存储器阵列就绪状态信号(PxARDY)

在实施例中，存储器101(或控制电路120)的各种平面发布各种状态信号，例如以指示对应存储器平面102或对应存储器阵列104是准备好执行新的存储器操作，抑或是正忙于执行当前存储器操作且无法接受新的存储器操作。

举例而言，一个此就绪信号为针对各种存储器平面Px发布的存储器平面就绪状态信号(PxRDY)，其中Px中的“x”为对应存储器平面的索引。举例而言，针对存储器平面102a，存储器平面就绪状态信号为PaRDY；针对存储器平面102b，存储器平面就绪状态信号为PbRDY；针对存储器平面102N，存储器平面就绪状态信号为PNRDY，以此类推。一般而言，信号PxRDY指示存储器平面102x是否处于忙碌状态或就绪状态，如稍后将在本发明中进一步详细论述的。

另一此就绪信号为针对各种存储器阵列发布的存储器阵列就绪状态信号(PxARDY)，其中PxARDY中的“x”为对应存储器平面的对应存储器阵列的索引。举例而言，针对存储器平面102a，存储器阵列就绪状态信号为PaARDY；针对存储器平面102b，存储器阵列就绪状态信号为PbARDY；针对存储器平面102N，存储器阵列就绪状态信号为PNARDY，以此类推。一般而言，信号PxARDY指示存储器平面102x的存储器阵列104x是否处于忙碌状态或就绪状态。

特定存储器平面是否可在任何给定时间接收且执行新的存储器命令是基于特定存储器平面的PxRDY及/或PxARDY以及各种其他存储器平面的PxRDY及/或PxARDY。

图5象征性地示出各种存储器平面102及系统100的存储器101的各种存储器阵列104的存储器平面就绪状态信号(PxRDY)及存储器阵列就绪状态信号(PxARDY)。如所示出，每一存储器平面/存储器阵列具有对应PxRDY信号及PxARDY信号。应注意，在实例中，控制电路120或存储器平面102或存储器101的另一适合的组件针对存储器平面102发布PxRDY信号及PxARDY信号。

存储器平面就绪状态信号(PxRDY)亦简称为平面就绪信号，且存储器阵列就绪状态信号(PxARDY)亦简称为阵列就绪信号。

在实例中，PxRDY位元及RxARDY位元存储于图1的状态暂存器140中。

一般而言，若当前正在执行存储器平面102x中的后台操作(其中后台操作先前已在本发明中例如关于图4加以论述)，则PxARDY(亦即，阵列就绪状态信号)处于忙碌状态，此是由例如为0的PxARDY指示。此是因为存储器平面102x中的后台操作暗示对应存储器阵列104x正在参与后台操作。否则，若包含存储器阵列104x的存储器平面102x并未进行任何操作(例如，任何后台操作)，则对应PxARDY(亦即，阵列忙碌状态信号)处于就绪状态，此由例如为1的PxARDY指示。

因此，针对存储器平面102x：

PxARDY＝0→指示存储器平面102x的存储器阵列104x处于忙碌状态；且

PxARDY＝1→指示存储器平面102x的存储器阵列104x处于就绪状态。

针对存储器平面102x：

PxRDY＝0→指示存储器平面102x处于忙碌状态且无法接受新的命令；以及

PxRDY＝1→指示存储器平面102x处于就绪状态且可接受新的命令。

若在存储器平面102x的存储器阵列104x中并未进行后台操作，则PxARDY为1。在实例中，当PxARDY为1时，平面就绪信号PxRDY亦可为1，亦即，PxRDY＝PxARDY。

当没有后台操作处于进行中时(亦即，PxRDY＝PxARDY＝针对特定平面就绪)，可将AIPO命令发布至特定平面。

当没有后台操作正在特定平面中处于进行中时(亦即，PxRDY＝PxARDY＝1或针对特定平面就绪)，主机130可将AIPO命令发布至可执行的非忙碌特定平面。亦即，当PxRDY＝PxARDY＝1时，主机130可将AIPO命令发布至存储器平面102x，且AIPO命令可由存储器平面102x接受。

在将AIPO命令发布至特定平面(例如，平面102a)之后，存在正在执行AIPO命令的一或多个可能选项，例如图6A中所示出的选项A及图6B中所示出的选项B。对图6A的选项A及图6B的选项B的选择为实施特定的，且可以是基于存储器101的电路设计选择。

图6A中所示出的选项A：所有平面的平面就绪状态在“较短时间段”(PxRDY＝0，x＝a、……、N)内转变为忙碌状态以处理命令。“较短时间段”在本发明中亦称为“命令预处理时段”，其为执行AIPO命令的第一阶段。在此第一阶段之后，非操作或未经选择的平面(例如，AIPO命令未发布至的平面)的平面就绪状态返回至就绪状态。因此，在命令预处理时段结束时的时间t602a之后，针对AIPO命令所发布至的所选择的或忙碌的平面Pa，PaRDY＝0，且针对所有其他未经选择的且非忙碌的存储器平面，PbRDY、PcRDY以及PdRDY＝1。命令预处理时段的长度为实施特定的，例如是基于存储器的电路的设计及其他实施细节。

图6A示出回应于接收到AIPO命令604a的平面就绪信号及阵列就绪信号的实例时序图，其中执行AIPO命令604a包含在所有平面处于忙碌状态期间的命令预处理时段。应注意，在图6A的时序图及各种其他图中，加点矩形对应于相关联的信号忙碌，且非阴影矩形对应于相关联的信号就绪(亦即，不忙碌)，如图6A的“图例”区段中所示出的。在图6A中，尽管可存在任何不同数目的存储器平面，但假设四个存储器平面102a、存储器平面102b、存储器平面102c、存储器平面102d。因此，示出四个平面就绪信号PaRDY、平面就绪信号PbRDY、平面就绪信号PcRDY以及平面就绪信号PdRDY，且示出四个阵列就绪信号PaARDY、阵列就绪信号PbARDY、阵列就绪信号PcARDY以及阵列就绪信号PdARDY。在图6A中，在时间t601a之前，所有信号PaRDY、信号PbRDY、信号PcRDY、信号PdRDY、信号PaARDY、信号PbARDY、信号PcARDY以及信号PdARDY处于就绪或非忙碌状态。

在t601a，接收平面102a的AIPO命令604a。在图6A的实例中，紧接在接收到平面102a的AIPO命令604a之后，所有平面就绪信号及阵列就绪信号自时间t601a至时间t602a变为忙碌，所述时间t601a至时间t602a称为命令预处理时段或AIPO命令604a的执行周期的第一阶段。

随后，平面102b、平面102c以及平面102d的平面就绪信号及阵列就绪信号在时间t602a变为就绪或非忙碌(例如，在针对存储器平面102a发布AIPO命令604a时)。PaRDY及PaARDY在时间t602a之后继续处于忙碌。因此，包含对应存储器阵列104a的存储器平面102a正在执行AIPO命令604a。在时间t603a，存储器平面102a变为就绪以接受新的命令，且PaRDY变为就绪。时间t602a与时间t603a之间的时间段亦称为AIPO命令604a的执行周期的第二阶段。应注意，AIPO命令604a的后台阵列操作在存储器平面102a中仍然可处于进行中，且因此，PaARDY仍然处于忙碌。最终，AIPO命令604a的后台阵列操作在时间t604a结束，且阵列就绪信号PaARDY现在自忙碌转变为就绪。时间t603a与时间t604a之间的仅AIPO命令604a的后台阵列操作正在执行的时间段亦称为AIPO后台阵列操作阶段或AIPO命令604a的执行周期的第三阶段。

图6B中所示出的选项B：在此选项中，所选择的平面(例如，针对其发布AIPO命令)的平面就绪状态及阵列就绪变为忙碌(PxRDY自1改变为0)，且其他未经选择的平面的平面就绪状态未受影响。因此，不同于上文关于图6A所论述的选项A，选项B缺少命令预处理时段。图6B示出回应于接收到AIPO命令604b的平面就绪信号及阵列就绪信号的另一实例时序图，其中执行AIPO命令604a缺少任何命令预处理时段，在此期间所有平面处于忙碌状态。与图6A的实例相反，在图6B的实例中，只有所选择的平面(针对其发布AIPO命令604b)将其平面就绪信号及阵列就绪信号(亦即，PaRDY及PaARDY)转变为忙碌，且所有其他平面的信号保持就绪。因此，PaRDY自t601b至t603b处于忙碌，所述t601b至t603b为AIPO命令604b的执行周期的第一阶段。PaARDY自t601b至t604b处于忙碌(例如，如亦关于图6A所论述的)，所述t601b至t604b为AIPO后台阵列操作阶段或AIPO命令604b的执行周期的第二阶段。

因此，比较图6A与图6B，在图中6A，所有平面就绪及阵列就绪信号在发布AIPO命令之后的较短时间段内(亦即，在命令预处理时段期间)处于忙碌；而在图6B中，只有所选择的平面就绪及阵列就绪信号在发布AIPO命令之后变为忙碌。因此，图6B实现比图6A更高的操作效率，此是由于未经选择的平面在图6B中始终可用。然而，例如与图6A的情况相比，实施图6B的时序图需要存储器101中的更複杂的电路。因此，基于存储器101的设计，图6A及图6B的时序图是否实现为实施特定的。

当没有后台阵列操作处于进行中时(亦即，PxARDY针对所有平面就绪)，且针对特定平面发布SCO命令

在实例中，当平面的所有存储器阵列就绪(例如，针对所有平面，PxARDY＝1)时，主机130可将SCO命令发布至存储器101。在发布SCO命令之后，所有平面及对应阵列变为忙碌(PxRDY＝PxARDY＝针对所有平面忙碌)，且无法发布其他命令，直至所有平面变为就绪(PxRDY＝针对所有平面就绪)为止。

图7示出回应于接收到SCO命令的平面就绪信号及阵列就绪信号的实例时序图。在此实例中，与图6A类似，假设回应于在时间t601a的平面102a的AIPO命令，PaRDY自t601a至t603a处于忙碌，PaARDY自t601a至t604a处于忙碌，且其他平面的平面及阵列就绪信号自t601a至t602a处于忙碌，例如出于关于图6A所论述的原因。

假设在t602a与t603a之间发布平面102c的SCO命令704a。因为至少一个平面此时并未就绪(例如，PaRDY处于忙碌)，所以将平面102c的SCO命令704a宣布为无效，此是由于只有在所有平面针对新的命令就绪且不存在AIPO后台阵列操作时，主机130才可将SCO命令发布至存储器101。

假设在时间t604a之后，例如在时间t702发布平面102d的SCO命令704b。因为所有平面现在就绪且不存在进行中的后台阵列操作，所以执行平面102d的SCO命令704b。所有平面及阵列就绪信号自时间t702转变为忙碌状态。平面就绪状态自时间t702至t706保持忙碌，其中在时间t702与时间t706之间的时间段亦称为“平面接合时段”或SCO存储器命令的执行周期的第一阶段。

在实例中，在平面接合时段期间，SCO接合所有存储器平面的资源(或接合存储器平面的公用资源)，使得无法执行其他操作——因此，所有平面的PxRDY在此时段期间处于忙碌。在实例中，在平面接合时段期间，所有平面的PxRDY处于忙碌且将所有平面绘示为接合，以避免任何命令输入，直至存储器101针对下一个命令就绪为止。应注意，将在平面接合时段期间发布的任何AIPO(或SCO)命令宣布为无效(如稍后亦在本发明中关于图19A所论述的)。

在时间t706，与平面102d的SCO命令704b相关联的快取操作可完成，且因此，平面就绪信号可自时间t706针对所有平面就绪(例如，PxRDY＝就绪，x＝a、……、d)。然而，在后台阵列操作可在所选择的平面102d中处于进行中时，所有平面的所有阵列就绪信号仍然处于忙碌(例如，PxARDY＝忙碌，x＝a、……、d)。在时间t708，平面102d的SCO命令704b可完成，且因此，所有平面的所有阵列就绪信号变为就绪(例如，PxARDY＝就绪，x＝a、……、d)。

因此，在时间t706与时间t708之间的时间段期间，阵列就绪信号针对所有平面处于忙碌，而平面就绪信号针对所有平面就绪。此时段在本发明中称为SCO后台阵列操作阶段或SCO命令的执行周期的第二阶段。

当后台操作针对至少一个平面处于进行中时(亦即，PxARDY＝忙碌)，针对不具有进行中的后台操作的特定平面发布AIPO命令

假设后台操作针对诸如平面102a的至少一个平面处于进行中，亦即，针对所述平面，PaARDY＝0(例如，忙碌)。一或多个其他平面(诸如至少平面102b)不具有进行中的后台操作(例如，PbRDY＝PbARDY＝1或就绪)。亦即，一或多个其他平面(诸如至少平面102b)为非操作或非忙碌平面。在此情境中，主机130可将AIPO命令发布至非操作平面。

图8A示出描绘将AIPO存储器命令发布至非操作平面，而另一操作平面具有进行中的后台操作的实例时序图，其中图8A的AIPO存储器命令引起命令预处理时段。举例而言，在图8A中，仅在时间t802a之前，后台阵列操作在平面102a中处于进行中(亦即，PaARDY＝忙碌)，且其他平面就绪(例如，PyRDY＝PyARDY＝就绪，其中y＝b、c、d)。在时间t802a，平面102b的AIPO命令804由主机130发布。因此，自t802a至t803a，PxRDY及PxARDY(其中x＝a、……、d)所有平面在较短时间段(亦即，命令预处理时段)内变为忙碌。在命令预处理时段(关于图6所论述的)之后，PaRDY、PcRDY、PdRDY、PcARDY以及PdARDY转变为就绪。PbRDY及PbARDY保持忙碌，此是由于执行平面102b的AIPO命令804。PaARDY保持忙碌，此是由于在平面102a的AIPO命令之前执行。

图8B示出描绘将AIPO存储器命令发布至非操作平面，而另一平面具有进行中的后台操作的另一实例时序图，其中图8B的AIPO存储器命令并未引起任何命令预处理时段。图8B与图8A类似——此等两个图之间的差异在于在图8B中，在时间t802b发布平面102b的AIPO命令804之后，只有平面102b的信号变为忙碌。因此，图8B缺少任何命令预处理时段。因此，对应于未经选择的平面的信号并未变为忙碌，如亦关于图6B所论述的。

当AIPO后台阵列操作在特定平面中处于进行中时(亦即，PxRDY＝就绪且PxARDY＝忙碌)，针对具有进行中的后台阵列操作的特定平面发布AIPO命令

假设后台阵列操作针对诸如平面102a的至少一个平面处于进行中，亦即，针对所述平面，PaRDY＝1(例如，就绪)且PaARDY＝0(例如，忙碌)。在此情境中，主机130可将所选择的(而非所有)AIPO命令发布至具有后台阵列操作的平面。

图9A示出描绘将AIPO存储器命令发布至具有进行中的后台阵列操作的平面的实例时序图。举例而言，在图9A中，仅在时间902a之前，后台阵列操作在平面102a中处于进行中(亦即，PaRDY＝就绪，PaARDY＝忙碌)，且其他平面就绪(例如，PyRDY＝PyARDY＝就绪，其中y＝b、c、d)。在时间902a，平面102a的AIPO命令904由主机130发布。因此，自t902a至t903a，PxRDY及PxARDY(其中x＝a、……、d)在较短时间段(亦即，命令预处理时段)内变为忙碌。在较短时间段(关于图6A所论述的)之后，PbRDY、PcRDY、PdRDY、PbARDY、PcARDY以及PdARDY转变为就绪。PbRDY及PaARDY保持忙碌，此是由于执行平面102a的AIPO命令904。

图9B示出描绘将AIPO存储器命令发布至具有进行中的后台阵列操作的平面的实例时序图。图9B与图9A类似——此等两个图之间的差异在于在图9B中，在时间t902b发布平面102a的AIPO命令904之后，只有平面102a的信号变为忙碌(例如，图9B缺少命令预处理时段)。对应于未经选择的平面的信号在较短时间段内并未变为忙碌，如亦关于图6B所论述的。

应注意，在图9A及图9B中，仅可允许一些所选择的类型的AIPO存储器命令，诸如可与先前后台阵列操作协同执行的那些命令，所述先前后台阵列操作在时间t902a之前使平面102a保持忙碌。一些此类所选择的AIPO存储器命令的实例包含快取读取命令。举例而言，如表2中所见，快取读取命令为可与后台阵列操作协同执行的AIPO存储器命令。因此，图9A及图9B的操作命令904可为例如快取读取命令。

然而，存在一些其他实例AIPO存储器命令，无法将所述实例AIPO存储器命令发布至具有进行中的后台阵列操作的平面。举例而言，如表2中所见，页读取命令为无法与后台阵列操作协同执行的AIPO存储器命令。因此，图9A及图9B的操作命令904不可为例如页读取命令。

存在可在任何时间发布的一些命令(例如，系统管理命令，参见表2)。此类命令的一个实例为复位命令，可在任何时间发布所述复位命令以终止一或多个平面中的进行中的操作。

执行SCO及AIPO后台阵列操作对比SCO后台阵列操作

图10示出描绘SCO存储器命令的发布及所产生的SCO后台阵列操作的时序图。举例而言，在时间t1001，平面102a的SCO命令1004由主机130发布。所有平面的PxRDY信号在时间段t1001与时间段t1002之间变为忙碌，所述时间段t1001及时间段t1002在本发明中亦称为平面接合时段或SCO存储器命令的执行周期的第一阶段(参见图7)。阶段1可包含命令处理及页缓冲器与快取之间的数据传送。在阶段1中，因为快取处于忙碌且主机无法读取快取中的数据/将数据写入快取中，所以PRDY及PARDY＝0(忙碌)。在阶段1之后，快取空闲且主机可读取快取中的数据/将数据写入快取中，因此PRDY返回至1且PARDY保持为0。因此，在时间t1002之后，所有平面的PxRDY信号转变为就绪状态。然而，例如，如关于图7所论述的，所有平面的阵列就绪信号PxARDY保持忙碌，直至SCO在t1003完成为止。如亦关于图7所论述，时间t1002与时间t1003之间的时间段称为后台阵列操作阶段或操作可为读取或写入的阶段2。

应注意，在SCO存储器命令的SCO后台阵列操作阶段期间，所有平面的PxARDY处于忙碌，如图10中所示出。相比之下，针对AIPO，对应AIPO后台阵列操作阶段(参见图6A)仅针对所选择的平面(亦即，针对其已发布AIPO)使PxARDY保持忙碌，如图6A及图6B中所示出。

因此，SCO后台阵列操作与SCO存储器命令相关联，且任何此类操作将接合所有平面(亦即，针对所有平面，PxARDY＝忙碌)，如图10中所示出。相比之下，AIPO后台阵列操作与AIPO存储器命令相关联，且任何此类操作将接合特定平面(亦即，针对特定平面，PxARDY＝忙碌)，如图6A及图6B中所示出。

当SCO后台阵列操作处于进行中(亦即，针对所有平面，PxRDY＝就绪且PxARDY＝忙碌)时，且(i)发布AIPO命令(其变为无效)及(ii)发布SCO命令

图11示出描绘进行中的SCO后台阵列操作(关于SCO后台阵列操作实例请参见图10，亦即，针对所有平面，PxRDY＝就绪且PxARDY＝忙碌)以及AIPO命令1104a的发布及SCO命令1104b的发布的实例时序图。

应注意，当SCO后台阵列操作处于进行中(关于对SCO后台阵列操作的进一步论述请参见图10)时，主机130可仅发布所选择的操作命令。举例而言，当SCO后台阵列操作处于进行中时，主机130可不发布AIPO命令1104a，且因此，将图11的AIPO命令1104a宣布为无效。此展示方法的实例，其中当存储器正在执行用于同时接合多个平面的第一类型的存储器命令(例如SCO命令)时，由存储器接收第二类型的存储器命令(例如AIPO命令)；及回应于在执行第一类型的存储器命令期间接收到第二类型的存储器命令，拒绝执行第二类型的存储器命令。然而，当SCO后台阵列操作处于进行中时，主机130可在t1004有效地发布SCO命令1104b，如图11中所示出。如图11中所示出，各种信号在时间t1104之后的状态已经关于图10加以论述。

快取操作

在实施例中，快取112用作主机130可直接存取的数据单元。在实例中，存储器101提供快取读取及快取程序功能，所述功能执行页缓冲器与快取之间的数据传送。在页缓冲器与快取之间的数据传送操作完成之后，主机130可在存储器读取/写入操作仍然可处于进行中时存取快取112。

快取读取

图11A示出与快取读取操作相关联的各种步骤。应注意，快取读取为AIPO操作。因此，在步骤0(图1 1A中未示出)中，在发布快取读取命令之后，存储器101在所选择的平面中的最后一个快取操作完成之前一直等待以在所选择的平面中开始新的操作。在发布快取读取命令(例如，PxRDY自1转变为0)之后，所选择的平面变为忙碌。

在图1 1A的左侧中所示出的步骤1中，将数据自页缓冲器传送至快取，其中在先前命令期间将数据自存储器阵列读取至页缓冲器。在此时段期间，平面保持忙碌(例如，PxRDY＝0)。

在图11A的右侧中所示出的步骤2中，在自页缓冲器至快取的数据传送完成之后，平面就绪且可接受新的命令(PxRD自0转变为1)，且主机130可存取快取以获得当前数据。亦在此时间期间，将新的数据自存储器阵列读取至后台中的页缓冲器(PxARDY＝0)。因此，在步骤2期间，与将当前数据自快取传送至主机130并行地将新的数据自存储器阵列传送至页缓冲器。即使当前后台阵列操作并未完成，主机130亦可在快取中的当前数据读出之后将另一快取读取命令发布至平面。

快取程序

图11B及图11C示出与快取程序操作相关联的时序图及各种步骤。在实施例中，快取程序操作可对一个页数据进行程序。在步骤0(图11C中未示出)，在发布快取程序命令(在图11B的实例中为15h)之后，存储器101在页缓冲器针对数据传送(在当前实例中为SCO)空闲之前一直等待以开始新的操作。在发布快取程序命令(例如，所有PxRDY自1转变为0)之后，存储器101变为忙碌。

在图11C的左侧中所示出的步骤1中，将数据自快取传送至页缓冲器。在此时段期间，存储器保持忙碌，且所有PxRDY＝0，x＝a、……、d。

在图11C的右侧中所示出的步骤2中，在自快取至页缓冲器的数据传送完成之后，平面就绪且可接受新的命令(例如，PxRD自0转变为1)，且主机130可将新的数据写入至快取。当主机130正在将数据写入至快取时，在步骤1中写入至页缓冲器的数据正在后台中自页缓冲器程序至存储器阵列(亦即，PxARDY＝0)。即使当前后台阵列操作并未完成，主机130亦可在输入至快取的数据完成之后将另一快取程序命令(命令码为图11B中的15h)或页程序命令(命令码为图11B中的10h)发布至芯片。

概述存储器平面就绪状态信号(PxRDY)及存储器阵列就绪状态信号(PxARDY)

在实施例中，主机130可针对操作检查平面忙碌状态(PRDY及PARDY)。为了简化主机操作方案，主机130可仅针对操作检查平面忙碌状态。

若在存储器101的任何平面中不存在进行中的操作(所有PxRDY及PxARDY＝1)，则主机可将任何命令发布至芯片。

若在存储器101中存在进行中的AIPO操作，则主机130必须检查所选择的平面的PxRDY及PxARDY。若所选择的平面空闲(PxRDY及PxARDY＝1，其中102x为所选择的平面)，则主机可将任何AIPO命令发布至所选择的平面。若所选择的平面处于忙碌(PxRDY及PxARDY＝0，其中102x为所选择的平面)，则主机130无法将任何命令发布至所选择的平面102x。若所选择的平面就绪但存在后台阵列操作(亦即，PxRDY＝1且PxARDY＝0，其中102x为所选择的平面)，则主机130可将所选择的AIPO命令发布至所选择的平面。

若在芯片中存在进行中的SCO操作，则主机130必须检查所选择的平面的PxRDY及PxARDY。若所选择的平面处于忙碌(亦即，PxRDY及PxARDY＝0，其中102x为所选择的平面)，则主机无法发布将被所选择的平面接受的任何命令。若所选择的平面就绪但存在后台阵列操作(PxRDY＝1且PxARDY＝0，其中102x为所选择的平面)，则主机可仅将所选择的SCO或AIPO命令(而非所有SCO或AIPO命令)发布至所选择的平面。

在实施例中，可在任何时间将系统管理命令发布至芯片。

图11D示出概述各种存储器操作的PxRDY及PxARDY的使用的表1190，在上文中论述了所述存储器操作中的一些。

如先前在本发明中所论述，每一平面具有其自身的就绪状态——PxRDY及PxARDY。因此，个别存储器平面的就绪状态包含两个状态位元，PxRDY及PxARDY各一个。

PxRDY规定平面是否可执行下一个命令输入。针对给定存储器平面，若PxRDY处于忙碌(PxRDY＝0)，则此平面可不接受其他命令。另一方面，若PxRDY就绪(PxRDY＝1)，则此平面可基于命令类型及其他平面的其他状态信号来选择性地接受新的命令(或可不接受新的命令)。

在实例中，当所有平面就绪(所有PxRDY＝1且PxARDY＝1)时，存储器101可接受SCO操作命令，如先前在本发明中所论述。

在实例中，当所选择的特定平面就绪(PxRDY＝1)且平面不处于SCO后台阵列操作下(例如，参见图11，其中AIPO操作命令1104a为无效的)时，存储器101可接受特定平面的AIPO操作命令。

当平面正在进行SCO后台阵列操作(例如，针对所有平面，PxRDY＝1且PxARDY＝0，参见图11)时，只可接受有限的或所选择的类型的新的命令。可不将AIPO操作命令包含于此等有限的或所选择的类型的命令(例如，参见图11，其中AIPO操作命令1104a为无效的)中。

如所论述，PxARDY为对应存储器阵列操作提供平面就绪状态。若PxARDY针对特定平面处于忙碌(PxARDY＝0)，则此平面的存储器阵列操作仍然处于进行中，所述存储器阵列操作诸如通过接合阵列中的位元线及字线来存取平面中的阵列。若PxARDY针对特定平面就绪(PxARDY＝1)，则平面并未进行任何存储器阵列操作。

读取平面忙碌状态(RPBS)命令

在实例中，主机130可经由读取平面忙碌状态(RPBS)命令及读取状态增强(RSE)命令(在本发明中的下一个部分中论述RSE命令)中的一或两者读出平面状态信号(例如，PxRDY及/或PxARDY)。

在实施例中，RPBS命令针对存储器101中的所有平面报导平面状态信号，诸如PxRDY及PxARDY。举例而言，针对包括存储器平面102a、存储器平面102b、存储器平面102c、存储器平面102d的四平面存储器，RPBS命令报导平面状态信号PxRDY及平面状态信号PxARDY，其中x＝a、……、d。

图12A示出包括存储器平面102a、存储器平面102b、存储器平面102c、存储器平面102d的四平面存储器的读取平面忙碌状态(RPBS)暂存器的位元。举例而言，RPBS暂存器为图1的状态暂存器140中的一者。因此，图12A示出用于四平面情境的RPBS信号的状态位元定义。图12B示出通过主机130进行的RPBS命令的发布及输出至主机130的包含对应状态暂存器SR的内容的RPBS。

如图12A中所见，8位元的RPBS信号用于传达PxRDY及PxARDY，x＝a、……、d。主机130接收RPBS信号，且知道与各种平面相关联的各种忙碌/就绪状态。举例而言，RPBS的位元7表示PdRDY——若位元7为0，则PdRDY为0或忙碌；且若位元7为1，则PdRDY为1或就绪。

在存储器装置的一些实施例中，提供控制信号，所述控制信号包含作为低态有效信号的存储器芯片赋能(CE#)信号；作为低态有效信号的写入赋能(WE#)信号；以及作为低态有效信号的读取赋能(RE#)信号。此外，可在主机130与存储器101之间传输数据输入/输出(I/O)端口信号。主机130传输请求RPBS的命令(CMD)(例如，在此期间，WE#为低，此使得主机130能够将数据写入或传输至存储器101)。作为回应，存储器101自包含7位元RPBS的状态暂存器(status register；SR)输出数据(例如，在此期间，RE#为低，此使得主机130能够读取包含来自存储器101的PxRDY及PxARDY状态信号的SR以用于协调存储器操作)。

读取状态增强(Read status enhanced；RSE)命令

与报导存储器中的所有平面的状态的RPBS命令对比，RSE命令报导特定平面的状态。

图13A示出特定存储器平面(例如，平面102x，其中x可为a、……、N中的任一者)的读取状态增强(RSE)命令暂存器的位元。图13B示出RSE信号的发布及RSE命令波形。RSE命令暂存器为图1的状态暂存器140中的一者。

主机130接收RSE信号(亦即，RSE命令暂存器的内容)，且知道与对应平面相关联的各种忙碌/就绪状态。

参看图13A，RSE信号的位元0及位元1分别指示PxFAIL及PxFAILC，其中PxFAIL为发布至平面102x的最后一个命令的平面x PASS/FAIL状态，且PxFAILC为在最后一个命令之前发布至平面102x的命令的平面xPASS/FAIL状态。保留位元2、位元3以及位元4以供未来使用。位元5及位元6分别为平面102x的PxARDY及PxRDY。位元7为WP#，从而提供芯片保护状态位元(例如，其并非是直接存储器平面相关的)。

参看图13B，DQ汇流排提供列地址(R1至R3)，以指示正在发布RSE命令的特定平面102x。在自发布列地址R1至列地址R3以来已过去时间段tWHR之后将RSE状态暂存器输出至主机130。

图1的系统100可支持RPBS命令及RSE命令中的任一者或两者以读取平面忙碌状态。如关于图12A及图13A所论述的，RPBS命令报导所有平面的忙碌/就绪状态，而RSE命令报导特定平面的忙碌/就绪状态及通过/失败状态。

平面就绪通知(PRN或PRN#)引脚

先前所论述的RPBS或RSE暂存器用于指示各种平面的PxRDY及PxARDY状态，且此等暂存器的内容可通过主机130在向存储器101请求后接收。在一些实施例中，存储器101包含硬件引脚以指示各种存储器平面的PxRDY及/或PxARDY状态的改变。

图14A示出用于为图1的存储器101产生平面就绪通知(PRN或PRN#)引脚的电路1400。电路1400假设存在四个存储器平面102a、存储器平面102b、存储器平面102c、存储器平面102d，且相应地，产生对应于四个存储器平面102a、存储器平面102b、存储器平面102c、存储器平面102d的四个平面PRN信号PaPRN、平面PRN信号PbPRN、平面PRN信号PcPRN以及平面PRN信号PdPRN。然而，如所属领域中普通技术人员应容易地理解，存储器101可具有任何不同数目的存储器平面，且电路1400可易于修改为适应不同数目的存储器平面。

在实施例中，每一平面具有对应平面特定的PRN引脚(例如，在本发明中亦称为平面PRN，诸如PxPRN)，如图14中所示出。接着组合地使用对应于多个存储器平面的PxPRN引脚以产生PRN 1427，所述PRN1427接着反相以产生PRN#1429。尽管图14的实例实施示出输出PRN#1429的电路1400，但在实例中，电路1400亦可替代地输出PRN 1427。

在实施例中，PRN 1427及/或PRN#1429将指示提供至主机130以例如在至少一个平面已返回至就绪之后采取动作，且主机130可通过RSE或RPBS命令清除PRN#通知资讯。举例而言，每当至少一个平面的PxRDY自忙碌转变为就绪时，主机130经由PRN及/或PRN#引脚而受到通知(例如，PRN#1429转变为“通知状态”)。主机130接着可接收关于PxRDY已经由先前所论述的RSE及/或RPBS命令转变为就绪的其他资讯。在发布RSE及/或RPBS命令时，PRN#信号清除，且PRN#1429转变为“空闲状态”。

如图14中所示出，存在对应于存储器101的每一平面的PRN电路模块1401(例如，对应于平面102a的PRN电路模块1401a、对应于平面102b的PRN电路模块1401b，以此类推)。下文进一步详细论述对应于平面102a的实例PRN电路模块1401a，且相同论述适用于其他PRN电路模块1401b、PRN电路模块1401c以及PRN电路模块1401d。

PRN电路模块1401a接收PaRDY信号。PRN电路模块1401a更包括接收PaPRN_Set信号的PRN暂存器1402，所述PaPRN_Set信号为平面102a的PRN设定信号。PRN暂存器1402亦接收PaPRN_ReSet信号，所述PaPRN_ReSet信号为平面102a的PRN重设信号。将PRN暂存器1402a的输出及PaRDY信号输入至AND门1406a。

在实施例中，若PaRDY＝1(就绪)且将PRN暂存器(1402a)设定为1(PRNI＝1)，则将平面102a的平面PRN信号PaPRN设定为“1”(亦即，通知状态)。因此，在忙碌时段(PaRDY＝0)期间设定PRN暂存器(PRNI＝1)，且PaPRN在PaRDY自0(忙碌)改变为1(就绪)之后自“0”(亦即，空闲状态)改变为“1”(亦即，通知状态)，例如以向主机130通知PaRDY转变为就绪状态。

若针对平面，PxRDY＝1(就绪)，则通过RSE或RPBS命令将平面PRN状态(亦即，PxPRN)清除为“0”(空闲状态)。若PxRDY＝0(忙碌)，则亦将平面PRN状态清除“0”(空闲状态)，以避免但若主机不清除PRN暂存器，则PRN＝1，所有PxRDY＝0的情况。PaPRN_SET及PaPRN_ReSET信号选择性地设定或复位平面102a的PaPRN的PRN暂存器1402a。举例而言，回应于主机发布RSE或RPBS命令，通过PaPRN_ReSET信号将PaPRN的PRN暂存器1402a清除为“0”，以了解PaRDY的当前状态。

所有状态PRN引脚(例如，PaPRN、PbPRN、PcPRN以及PdPRN)通过OR门1426进行OR运算，以产生PRN 1427。PRN 1427信号通过晶体管1428放大及反相，以在PRN#平板1430(例如，其可耦接至图1的硬件引脚142)处产生PRN#信号。举例而言，PRN 1427＝(P0PRN或P1PRN或P2PRN或P3PRN)。此外，PRN#引脚＝PRN的反相。在此实例中，PRN#引脚为漏极开路型引脚。

因此，若任何平面的平面PRN状态(诸如，PaPRN、PbPRN、PcPRN及/或PdPRN)为1(亦即，处于通知状态)，则PRN#引脚＝0(亦即，处于通知状态)。应注意，当对应PxRDY状态自忙碌转变为就绪时，PxPRN(其中x＝a、b、c或d)处于通知状态。

若所有平面的平面PRN状态(亦即，PaPRN、PbPRN、PcPRN以及PdPRN)为0或处于空闲状态，则PRN#引脚为1(亦即，处于空闲状态)。如所论述，当状态的对应通知已通过主机(例如，通过发布RSE或RPBS命令)清除时，平面的平面PRN状态为空闲的。

图14B示出图14A的电路1400的各种交替组态。具体而言，图14B示出四个不同组态1480、组态1481、组态1482以及组态1483，以根据PRN 1427产生PRN#1429。组态1480及组态1481不具有芯片赋能信号(CE)控制，而组态1482及组态1483具有芯片赋能信号(CE)控制。组态1480及组态1482属于漏极开路型，而组态1481及组态1483为互补金属氧化物半导体(Complementary metal-oxide-semiconductor；CMOS)型。在使用CE的实例中，此可用于识别多晶粒应用程序中的主动晶粒，例如在所述多晶粒应用程序中PRN#平板可一起结合至一个通道。

图15示出描绘图14A的PRN#1429信号的产生的时序图1500。在时间t0，例如由于平面102a接收到存储器命令1502(例如，参见描绘PaRDY变得忙碌的图6A)，因此PaRDY转变为低或忙碌状态。使得PaRDY转变为忙碌的存储器命令可为命令1502。

在时间t1，PaPRN_SET信号输出脉冲以指示平面102a就绪，此在时间t2将PaRDY自忙碌复位为就绪。在接收到PaPRN_SET信号的脉冲时，信号PRNI(Pa)转变为高或通知状态。

应注意，在时间t0至时间t2之间，由于PaRDY尚未自忙碌转变为就绪，因此PaPRN(参见图14)及PRN#不提供任何通知(亦即，处于空闲状态)。

在时间t2，在PaRDY信号转变为就绪或1时，平面PRN PaPRN(参见图14)转变为1或通知状态。因此，例如，在OR门1426由于PaPRN转变为高而使得PRN 1427变成高时，PRN 1427(参见图14，图15中未绘示)亦自时间t2变成高。由于PRN#1429为PRN 1427的反相，因此在时间t2，PRN#1429变成低或通知状态。因此，自时间t2，PRN 1427及PRN#1429发布至少一个PxPRY信号已转变为就绪状态的通知。

在时间t3，主机130发布RPBS(或RSE)命令。RPBS命令的状态暂存器SR在时间t4输出至主机130。因此，在时间t4，PaPRN_ReSET(参见图14)发布脉冲，从而指示主机已发布RPBS或RSE命令。

因此，在时间t4，复位PaPRN信号(例如，自通知转变为空闲)。因此，PRN 1427及PRN#1429亦自通知状态转变为空闲状态。

在实施例中，为确保基于读出状态位元PaRDY来清除PaPRN，在RPBS或RSE命令之后将PaRDY状态位元锁存至PaPRN_OUT信号。RPBS或RSE命令将输出锁存状态位元P0PRN_OUT，且通过POPRN_OUT及RE(读取赋能)来清除PRN暂存器。此可确保通知使用者(亦即，主机130)且清除暂存器。

复位平面命令

如先前关于图3D1及图3D2所论述，“复位平面”命令可由存储器101支持，其中复位平面命令将中止在所选择的平面中执行的任何AIPO，针对所选择的平面发布复位平面命令。图16示出复位平面命令的组态(例如，周期类型)。如图16中所示出，复位平面命令包含一个命令周期，接着为一或多个(例如，三个)地址周期，其中地址周期中所包含的地址指示待复位的存储器平面的一或多个地址(例如，列地址)(亦参见图3D2)。在实例中，在存储器101接收此命令之后，存储器101中止在由地址周期中的地址识别的存储器平面中执行的任何AIPO。

发布至不具有进行中的后台操作的存储器平面(其他平面可具有AIPO后台操作)的AIPO存储器命令

图17A及图17B分别示出描绘将AIPO存储器命令发布至不具有进行中的后台操作的存储器平面，而一或多个其他存储器平面可具有进行中的AIPO后台操作的情境的时序图1700a及时序图1700b。

在图17A的实例中，在时间t1702a发布平面102b的AIPO命令1704a。在时间t1702a之前，PaRDY及PaARDY处于忙碌，从而指示在平面102a中执行AIPO。将AIPO命令1704a发布至非忙碌平面，诸如平面102b，其中在发布AIPO命令1704a时，PbRDY＝“就绪”。在实例中，AIPO命令1704a可为先前所论述的表2中所列出的任何适合的AIPO命令，诸如页读取操作。

如先前关于图6A所论述，在图17A的实例中，在发布AIPO命令1704a之后，所有平面在较短时间段(例如，在时间t1702a与时间t1703a之间)变为忙碌，所述时间段为命令预处理时段。在命令预处理时段之后，平面102c及平面102d的PxRDY及PxADRY变为“就绪”。存储器平面102b自时间t1703a开始处理AIPO命令1704a。平面102a由于在时间1702a之前开始的进行中的操作而保持忙碌。

在实施例中，在命令预处理时段期间不允许通过主机130发布新的命令。如所论述，在命令预处理时段之后，非操作平面(例如，平面102c及平面102d)的平面就绪状态信号再次转变为就绪状态。

图17B示出替代性实施例(例如，其可为图17A中所示出的实施例的替代)。举例而言，在图17A中，存在命令预处理时段，在此期间所有平面紧接在发布AIPO命令1704a之后变为忙碌(例如，PxRDY及PxARDY，x＝a、……、d)。相比之下，图17B缺少此命令预处理时段。举例而言，在图17B的实施例中，只有AIPO命令1704b在时间t1702b发布至的所选择的平面自时间t1702b变为忙碌。其他未经选择的平面(例如，平面102c、平面102d)保持就绪——亦即，PcRDY、PdRDY、PcARDY以及PdARDY状态信号不受AIPO命令1704b影响，且此等状态信号保持可用。

在实例中，图17A的实施例比图17B的实施例相对更易于用于电路实施(例如，此是由于图17A的实施例具有相对较简单的命令接口)。然而，在图17A的实施例中可存在效能方面的轻微损失，此是因为主机130需要在命令预处理时段期间等待，在此期间主机130无法发布任何新的命令。

AIPO存储器命令的其他实例

若AIPO后台阵列操作在特定平面(诸如第一平面，其中针对第一平面，PxRDY＝就绪且PxARDY＝忙碌)中处于进行中，则可将AIPO命令(诸如页读取或快取读取命令)发布至不具有任何后台操作的另一平面(诸如第二平面)(PxRDY＝PxARDY＝针对第二平面就绪)。

若AIPO后台阵列操作在特定平面(诸如第一平面，其中针对第一平面，PxRDY＝就绪且PxARDY＝忙碌)中处于进行中，则仅可将所选择的AIPO命令(诸如快取读取命令)发布至具有后台阵列操作的第一平面。举例而言，参考先前在本发明中所论述的表2，快取读取随机命令为在后台阵列操作期间允许的AIPO命令(亦即，表2的类别5)。因此，可将表2的任何类别5AIPO命令发布至具有后台阵列操作的平面。

可存在其他AIPO存储器命令，诸如页读取命令或一些类别4 AIPO命令(参见表2)，无法将所述AIPO存储器命令发布至具有进行中的AIPO后台阵列操作的平面。可在AIPO后台阵列操作期间发布的命令的类型可取决于存储器装置的特定实施。

若AIPO后台阵列操作处于进行中，则不允许SCO命令(例如，区块擦除命令)。

图18A及图18B分别示出描绘用于发布AIPO命令的各种实例情境的时序图1800a及时序图1800b。应注意，图18A示出AIPO命令紧接着命令预处理时段的情境，而图18B缺少命令预处理时段。亦应注意，图18A示出图15的PRN#信号1429，以说明PRN#信号1429的操作。

参看图18A，在时间t1801a之前，平面中无一者处于忙碌(亦即，PxRDY＝PxARDY＝针对所有平面就绪)。在时间t1801a，发布平面102a的AIPO命令1804a。因此，在时间t1801a与时间t1802a之间存在命令预处理时段，在此期间所有平面处于忙碌(亦即，PxRDY＝PxARDY＝针对所有平面忙碌)。

举例而言，在时间1802a，平面102b、平面102c以及平面102d转变为就绪，主机130通过发布RPBS命令而知道此情况。举例而言，在时间t1802a，主机130经由PRN 1427或PRN#1429接收转变为就绪的一或多个平面的指示(参见图14)。因此，在时间1802a之后，主机130发布RPBS(或RSE)命令以侦测各种平面的状态。如所示出，如关于图14及图15所论述的，基于发布RPBS命令来复位PRN#1429。

在时间t1803a，平面102a变为就绪(例如，如关于图6A的t603a所论述)。在时间t1803a，主机130经由PRN 1427或PRN#1429接收可用的一或多个平面的指示(参见图14)。因此，在时间1803a之后，主机130发布RPBS(或RSE)命令以侦测各种平面的状态，且知道平面102a就绪(亦即，PaRDY＝就绪)。基于RPBS的发布来将PRN#1429复位为空闲状态。

在t1804a，主机130发布平面102b的另一AIPO命令1804b。与先前的论述类似，在时间t1804a与时间t1805a之间存在命令预处理时段，在此期间所有平面处于忙碌(亦即，PxRDY＝PxARDY＝针对所有平面忙碌)。在时间1805a，平面102a、平面102c以及平面102d就绪(亦即，PaRDY＝PcRDY＝PdRDY＝就绪)，但后台阵列操作在平面102a中仍然处于进行中以用于执行AIPO命令1804a。如所论述，主机130发布RPBS信号以侦测各种平面的状态。

在t1806a，主机130发布平面102a的另一AIPO命令1804c。与先前的论述类似，在时间t1806a与时间t1807a之间存在命令预处理时段，在此期间所有平面处于忙碌(亦即，PxRDY＝PxARDY＝针对所有平面忙碌)。在时间1807a，平面102c及平面102d就绪(亦即，PcRDY＝PdRDY＝就绪)，但操作在平面102a及平面102b中仍然处于进行中以用于分别执行AIPO命令1804c及AIPO命令1804b。

因此，如先前所论述，若AIPO后台阵列操作在特定平面(诸如第一平面，其中针对第一平面，PxRDY＝就绪且PxARDY＝忙碌)中处于进行中，则可将AIPO命令(诸如页读取或快取读取命令)发布至不具有任何后台阵列操作的另一平面(诸如第二平面)(PxRDY＝PxARDY＝针对第二平面就绪)。在时间t1804a发布的平面102b的AIPO命令1804b为此AIPO命令的实例。

如先前亦论述，若AIPO后台阵列操作在特定平面(诸如第一平面，其中针对第一平面，PxRDY＝就绪且PxARDY＝忙碌)中处于进行中，则仅可将所选择的AIPO命令(诸如快取读取随机命令或来自先前在本发明中所论述的表2的另一类别5命令)发布至具有后台阵列操作的第一平面。举例而言，在时间t1806a发布平面102a的AIPO命令1804c，而平面102a仍然进行AIPO后台阵列操作(亦即，PaRDY＝就绪、PaARDY＝忙碌)。因此，AIPO命令1804c可为快取读取随机命令或来自表2的另一类别5命令，但不可为页读取或表2的另一类别4命令。

图18B的时序图1800b与图18A的时序图1800a部分地类似。此等两个时序图之间的差异在于，图18A的时序图1800a包含命令预处理时段，图18B的时序图1800b缺少所述命令预处理时段。举例而言，与图6B类似，图18B的时序图1800b缺少命令预处理时段。因此，在各种命令预处理时段结束时的存在于图18B的时序图1800a中的RPBS不存在于图18B的时序图1800b中。基于关于图18A及图6B的论述，图18B的时序图1800b对于所属领域中普通技术人员而言将为显而易见的。

SCO存储器命令的其他实例

若没有后台阵列操作处于进行中，则只有在所有平面就绪(亦即，PxRDY＝PxARDY＝针对所有平面就绪)时才可发布SCO命令(例如，页程序命令或区块擦除命令)。在发布SCO命令之后，所有平面将变为忙碌(亦即，PxRDY＝PxARDY＝针对所有平面忙碌)。

图19A示出描绘SCO命令的实例的时序图1900a。在t1901a，发布平面102a的AIPO命令1904a。此紧接着时间t1901a与时间t1902a之间的命令预处理时段(尽管在另一实例中，此命令预处理时段可不存在，如关于图6B所论述的)，接着为通过主机130发布RPBS命令，如关于图18A所论述的。因此，在时间t1902a之后，PaRDY＝PaARDY＝忙碌，且所有其他状态信号就绪。在时间t1904a，平面102a的AIPO命令1904a的执行完成，且PaRDY及PaARDY两者在时间t1904a变为就绪。应注意，尽管在图19A的此实例中，PaRDY及PaARDY两者同时变为就绪，但PaARDY可在PaRDY变为就绪之后变为就绪，如图6A中所见。

如图19A中亦示出，在时间t1903a(例如，其在时间t1902a与时间t1904a之间)，发布平面102b的SCO命令1904b。由于并非所有平面皆在时间1903a就绪(例如，在时间t1903a，PaRDY＝忙碌)，因此平面102b的SCO命令1904b为无效的且未通过存储器101执行。

在所有平面自时间t1904a就绪之后，在时间t1905a发布平面102b的另一SCO命令1904c。应注意，此时，所有平面就绪。因此，SCO命令1904c为有效的，且自时间t1905a执行SCO命令1904c。

如关于图7所论述的，在图19A中，一旦发布SCO命令1904c，所有平面将例如在时间t1905a与时间t1906a之间的平面接合时段期间变为忙碌(亦即，PxRDY＝PxARDY＝忙碌，x＝a、……、d)。在t1906a(亦即，在平面接合时段结束之后)，所有平面转变为就绪(亦即，PxRDY＝就绪，x＝a、……、d)，但SCO后台阵列操作在所有平面中处于进行中(亦即，PxARDY＝忙碌，x＝a、……、d)。最终，在时间t1907a，SCO后台阵列操作完成，且PxARDY＝就绪，x＝a、……、d。

应注意，在时间t1905a与时间t1906a之间，在平面接合时段期间，将所有平面绘示为忙碌(亦即，PxRDY＝忙碌，x＝a、……、d)，但SCO命令1904c用于特定平面102b。亦即，尽管平面102a、平面102c、平面102d可不主动参与SCO命令1904c，但仍然将平面102a、平面102c、平面102d绘示为忙碌或在操作中，以避免任何命令输入，直至存储器101针对下一个命令就绪为止。因此，当将平面绘示为接合时，在时间t1905a与时间t1906a之间的时间段在本发明中亦称为平面接合时段，以避免任何命令输入，直至存储器101针对下一个命令就绪为止。

应注意，将在平面接合时段期间发布的任何AIPO(或SCO)操作宣布为无效。举例而言，在图19A中，在时间t1905a1发布平面的AIPO命令1904d，所述时间t1905a1在平面接合时段期间。因此，将此命令宣布为无效。

图19B示出描绘SCO命令的实例的另一时序图1900b。

图19B的时序图1900b与图19A的时序图1900a部分地类似。此等两个时序图之间的差异在于，图19A的时序图1900a包含命令预处理时段，图19B的时序图1900b缺少所述命令预处理时段。举例而言，与图6B类似，图19B的时序图1900b缺少命令预处理时段。因此，在各种命令预处理时段结束时的存在于图19B的时序图1900a中的RPBS亦不存在于图19B的时序图1900b中。基于关于图19A及图6B的论述，图19B的时序图1900b对于所属领域中普通技术人员而言将为显而易见的。

图20示出描绘SCO命令的其他实例的时序图2000，且亦示出在平面执行SCO后台阵列操作时可不发布一些AIPO存储器命令。在时序图2000中，在时间t2001发布平面102a的SCO命令2004a，由此，所有平面在先前所论述的平面接合时段期间变为忙碌，所述平面接合时段发生在时间t2001与时间t2002之间。在时间t2002，PxRDY转变为就绪，x＝a、……、d，亦即，所有平面变为就绪，且PRN#1429发布通知。因此，发布RPBS且复位PRN#1429。应注意，SCO后台阵列操作在时间t2002之后仍然处于进行中，且因此，PxARDY＝忙碌，x＝a、……、d。

在时间t2003(例如，当SCO后台阵列操作仍然处于进行中时)，发布平面102b的AIPO命令2004b。可注意，若SCO后台阵列操作处于进行中，则存储器101可能无法执行AIPO存储器命令，诸如页读取命令。因此，平面102b的AIPO命令2004b为无效的。

然而，若SCO后台阵列操作处于进行中，则存储器101可能能够执行所选择的SCO存储器命令，诸如快取程序命令或先前在本发明中所论述的表2的另一类别2SCO命令。应注意，若SCO后台阵列操作处于进行中，则类别1SCO命令可能未有效地接收及执行。

举例而言，在时间t2004(例如，当SCO后台阵列操作仍然处于进行中时)，发布平面102b的SCO命令2004c(诸如快取程序命令或表2的另一类别2SCO命令)。此命令为有效的，且通过存储器101执行。举例而言，所有平面在自时间t2004开始的对应平面接合时段期间变为忙碌。在时间t2004之后的时序图的部分与关于图19B所论述的部分类似，且因此，并未进一步详细论述。

图21A及图21B示出描述SCO命令的其他实例的时序图2100a及时序图2100b，且亦描述可与执行SCO后台阵列操作的平面同时发布及执行的一些AIPO存储器命令。

应注意，图21A及图21B示出与图20的情境相反的情境。举例而言，在图20中，在平面正在执行SCO后台阵列操作时不允许AIPO命令2004b。相比之下，在图21A及图21B中，在平面正在执行SCO后台阵列操作时允许AIPO命令2104b。

举例而言，实施图20的情境的存储器101内的电路可与实施图21A及图21B的情境的存储器101内的电路不同。因此，当平面正在执行SCO后台阵列操作时，是否允许AIPO存储器命令为实施特定的——基于存储器101的设计，当平面正在执行SCO后台阵列操作时，存储器101可支持选择性地允许(或拒绝)AIPO存储器命令。

在另一实例中，图20的AIPO命令2004b与图21A的AIPO命令2104不同。因此，允许图21A的AIPO命令2104b(例如，表2的类别4命令)，而拒绝图20的AIPO命令2004b(例如，表2的类别5命令)。

在时序图2100a中，在时间t2101a发布平面102a的SCO命令2104a，由此，所有平面在先前所论述的平面接合时段期间变为忙碌，所述平面接合时段发生在时间t2101a与时间t2102a之间。在时间t2102a，PxRDY转变为就绪，x＝a、……、d，亦即，所有平面变为就绪，且PRN#1429发布通知。因此，发布RPBS且复位PRN#1429。应注意，SCO后台阵列操作在时间t2102a之后仍然处于进行中，且因此，PxARDY＝忙碌，x＝a、……、d。

在时间t2103a(例如，当SCO后台阵列操作仍然处于进行中时)，发布平面102b的AIPO命令2104b。在图21A的实例中(且与关于图20的论述相反)，若SCO后台阵列操作处于进行中，则存储器101可能能够执行AIPO存储器命令，诸如页读取命令。因此，允许平面102b的AIPO命令2104b。

因此，自时间2103a，所有平面在命令预处理时段期间变为忙碌，直至时间t2104a为止，随后，平面102a、平面102c、平面102d变为可用。应注意，SCO后台阵列操作在所有平面中处于进行中，例如以执行平面102a的SCO命令2104a。在时间t2106a，平面102b就绪(例如，PbRDY)，例如，如关于图6A的时间t603a所论述的。应注意，SCO后台阵列操作可在时间t2106a之后在所有平面中仍然处于进行中。

图21B的时序图2100b与图21A的时序图2100a部分地类似。此等两个时序图之间的差异在于，图21A的时序图2100a包含命令预处理时段，图21B的时序图2100b缺少所述命令预处理时段。举例而言，与图6B类似，图21B的时序图2100b缺少命令预处理时段。因此，在命令预处理时段结束时的存在于图21B的时序图2100a中的RPBS不存在于图21B的时序图2100b中。基于关于图21A及图6B的论述，图21B的时序图2100b对于所属领域中普通技术人员而言将为显而易见的。

图22A至图22H示出回应于接收到可实施于各种实施例中的各别类别的命令，平面P0至平面P3的平面就绪信号PxRDY及平面P0至平面P3的阵列就绪信号PxARDY的实例时序图。应注意，在图22A至图22H的时序图中，如同先前图，加点矩形对应于相关联的信号忙碌，且非阴影矩形对应于相关联的信号就绪(亦即，不忙碌)，如图6A的“图例”区段中所示出的。

图22A绘示不具有快取操作的SCO命令，比如表2中的类别1的状态信号的时序。在接收到平面P0的SCO命令时，所有状态信号处于就绪状态。在执行命令期间，所有状态信号处于忙碌状态，直至命令完成为止。所有平面的平面就绪信号及阵列就绪信号两者均在操作时段期间处于忙碌状态。

图22B绘示具有快取操作的SCO命令，比如表2中的类别2的状态信号的时序，所述快取操作具有两个操作时段。在接收到平面P0的SCO命令时，所有状态信号处于就绪状态。在接收到命令之后，所有平面的平面就绪信号在快取忙碌时段期间转变为忙碌状态且在快取忙碌时段结束时转变为就绪状态。在后台阵列操作时段期间，阵列就绪信号在超出快取忙碌时段结束的较长间隔期间保持于忙碌状态。

图22C绘示不具有快取操作的AIPO命令，比如表2的类别4的状态信号的时序，所述快取操作具有两个操作阶段。在接收到平面P0的AIPO命令时，所有状态信号处于就绪状态。在接收到命令之后，所有平面的平面就绪信号转变为忙碌状态。此外，在接收到命令之后，所有平面的阵列就绪信号转变为忙碌状态。在命令处理间隔结束时，未经选择的平面的平面就绪及阵列就绪信号转变为就绪状态。所选择的平面P0的平面就绪及阵列就绪信号在操作间隔期间保持忙碌。

图22D绘示具有快取操作的AIPO命令，比如表2的类别5的状态信号的时序，所述快取操作具有三个操作阶段，包含：命令处理阶段，其中所有平面就绪及阵列就绪信号处于忙碌；数据传送阶段，其中针对未经选择的平面，平面就绪及阵列就绪信号就绪且所选择的平面的平面就绪及阵列就绪信号保持忙碌；以及阵列读取/写入阶段，其中所选择的平面的平面就绪信号转变为就绪且所选择的平面的阵列就绪信号在完成之前一直保持忙碌。在接收到平面P0的AIPO命令时，所有状态信号处于就绪状态。在接收到命令之后，所有平面的平面就绪信号转变为忙碌状态。此外，在接收到命令之后，所有平面的阵列就绪信号转变为忙碌状态。在快取操作间隔结束时，所选择的平面P0的平面就绪信号转变为就绪状态。然而，所选择的平面的阵列就绪信号在较长操作间隔内保持忙碌。未经选择的平面的平面就绪信号及未经选择的平面的阵列就绪信号在命令处理间隔结束时转变为就绪状态。

不同命令的操作序列可为不同的。举例而言，针对实例页读取命令：阶段1：命令处理；阶段2：阵列读取操作；以及阶段3：自页缓冲器至快取的数据传送。针对实例快取读取命令：阶段1：命令处理；阶段2：自页缓冲器至快取的数据传送；以及阶段3：阵列读取操作。然而，实例页程序命令及快取程序命令的操作序列可为相同的：阶段1：命令处理；阶段2：自快取至页缓冲器的数据传送；以及阶段3：阵列写入操作。

图22E绘示支持多个重叠平面操作的AIPO命令序列的状态信号的时序。举例而言，如所示出，针对支持具有快取操作的多平面读取的具有多个平面的存储器装置，接收到命令序列，所述命令序列包含平面P0的第一命令及平面P1的第二命令。在一些实施例中，可存在定址至存储器中的所有平面或平面的任何子集的接收到的多平面命令序列。举例而言，多平面命令可具有如由开放式NAND快闪接口ONFI标准(修订版5.0，2021年5月25日，其如同在本发明中进行完全阐述一般以引用的方式并入)指定的形式，比如以下：

MP命令集1：00h-ADDR-32h

MP命令集2：00h-ADDR-30h/31h

在所说明实施例中，在接收到第一命令时，所有平面就绪及阵列就绪信号处于就绪状态。在接收到命令时，开始所有平面就绪及阵列就绪信号转变为忙碌状态的命令处理间隔。在命令处理间隔结束时，未经选择的平面的阵列就绪及平面就绪信号转变为就绪状态，而所选择的平面阵列就绪及平面就绪信号保持于忙碌状态。在接收到定址至平面P1的第二命令时，平面P1至平面P3的阵列就绪及平面就绪信号处于就绪状态，且平面P0的阵列就绪及平面就绪信号处于忙碌状态。在接收到第二命令时，平面P1至平面P3的平面就绪及阵列就绪信号在命令处理间隔内转变为忙碌状态。在命令处理间隔结束时，平面P2及平面P3的阵列就绪及平面就绪信号转变为就绪状态，而平面P1的阵列就绪及平面就绪信号在操作期间保持于忙碌状态。在平面P0中的操作结束时，平面P0的平面就绪及阵列就绪信号转变为就绪状态。在平面P1的操作结束时，平面P1的平面就绪及阵列就绪信号转变为就绪状态。

图22F示出可在其他平面的后台阵列操作阶段期间发布的多个平面的AIPO命令序列的情况。因此，除了在接收到平面P0的第一命令时及在接收到平面P1的第二命令时，平面P2的阵列就绪信号处于忙碌状态之外，图22F与图22E相像。

图22G示出并行地发起多平面操作的多个平面的AIPO命令序列的情况。在接收到平面P0的第一命令之后，所有阵列就绪及平面就绪信号在命令处理间隔内转变为忙碌状态，且包含平面P0的阵列就绪及平面就绪信号的所有阵列就绪及平面就绪信号接着转变为就绪状态。在接收到平面P1的第二命令时，所有阵列就绪及平面就绪信号处于就绪状态，且在命令处理间隔期间转变为忙碌状态。在命令处理间隔结束时，平面P0及平面P1中的读取操作开始执行且并行地执行。因此，平面P0的平面就绪及阵列就绪信号在完成操作及平面P0时返回至就绪状态，且平面P1的平面就绪及阵列就绪信号在请求项P1中的操作结束时返回至就绪状态。

图22H示出可在其他平面的后台阵列操作阶段期间发布的多个平面的AIPO命令序列的并行操作的情况。因此，除了在接收到平面P0的第一命令时及在接收到平面P1的第二命令时，平面P2的阵列就绪信号处于忙碌状态之外，图22H与图22G相像。

图23示出在第一SCO命令的操作期间发布第二SCO命令的实例。在发布快取SCO命令1之后，芯片仅在阶段1内变为忙碌(所有PxRDY＝0)，接着芯片在阶段1完成之后返回至就绪(所有PxRDY＝1)。即使先前命令的阶段2仍然在进行，亦可发布新的SCO命令2。然而，除非第1命令操作结束，否则第2SCO操作不开始，因此，其仍然满足SCO准则。

图24示出可发布暂时中止先前SCO命令的操作的AIPO命令的另一实例。在发布快取SCO命令1之后，芯片仅在阶段1内变为忙碌(所有PxRDY＝0)，接着芯片在阶段1完成之后返回至就绪(所有PxRDY＝1)。即使先前命令的阶段2仍然在进行，亦可发布新的AIPO命令2。在此情况下，暂时中止先前操作以执行新的命令且在新的操作完成之后自动恢复旧的操作。此可为在一个命令具有比另一命令更高的优先级时应用的特殊情况。

本发明中描述可通过平面就绪/阵列就绪信号的实施例支持的各种实例组态。一个实例可表征如下：

1.是否不存在后台操作(PxRDY＝PxARDY＝1)。

i.若所选择的平面就绪(PxRDY＝PxARDY＝I)，则可针对所选择的平面发布AIPO命令(包含快取及非快取AIPO命令)。

ii若所有平面就绪(PxRDY＝PxARDY＝1)，则可发布SCO命令(包含快取及非快取SCO命令)。

2.是否存在后台阵列操作(PxRDY＝I及PxARDY＝0)。

i.若后台阵列操作为所选择的平面的快取AIPO操作，则可针对所选择的平面发布所选择的AIPO命令。

ii若后台阵列操作为未经选择的平面的快取AIPO操作，则可针对所选择的平面发布AIPO命令(包含快取及非快取AIPO命令)。

iii.若后台阵列操作为快取SCO操作，则可发布所选择的SCO及AIPO命令。

iv请注意，此处所提及的所选择的命令不仅仅是快取(SCO/AIPO)命令，其亦可包含非快取(SCO/AIPO)命令。

3.若所选择的平面处于忙碌(PxRDY＝PxARDY＝0)，则不可将AIPO或SCO命令发布至所选择的平面。

因此，在一些组态中，在没有后台操作处于进行中时(PxRDY＝PxARDY＝1)，可发布快取及非快取命令。

此外，可在后台阵列操作(PxRDY＝I及PxARDY＝0)期间发布所选择的命令，其包含不为快取命令的命令。

虽然参考上文详述的较佳实施例及实例公开本发明，但应理解，此等实例意欲为说明性而非限制性意义。经考虑所属领域中普通技术人员将容易地想到修改及组合，所述修改及组合将在本发明的精神及随附权利要求书的范畴内。

Claims

1.一种具有多个存储器平面的存储器，其特征在于，包括：

多个存储器平面，每一存储器平面包含(i)至少一个对应存储器阵列及(ii)一或多个周边电路，所述周边电路专用于与所述至少一个对应存储器阵列及对应存储器平面相关联的读取及写入操作；

输入/输出(I/O)接口，用于自主机接收存储器命令及数据且将数据输出至所述主机；以及

一或多个存储单元，被组态为针对所述多个存储器平面中的每一存储器平面存储(i)指示所述对应存储器平面的忙碌状态或就绪状态的对应平面就绪(PRDY)信号及(ii)指示所述对应存储器平面的所述对应存储器阵列的忙碌状态或就绪状态的对应平面阵列就绪(PARDY)信号，从而存储对应于所述多个存储器平面的多个PRDY信号及多个PARDY信号。

2.根据权利要求1所述的存储器，其特征在于，还包括：

就绪通知引脚；以及

电路，用于将所述就绪通知引脚自空闲状态转变为通知状态，以提供所述多个PRDY信号中的至少一个PRDY信号自所述忙碌状态改变为所述就绪状态的指示。

3.根据权利要求2所述的存储器，其特征在于，

所述电路将进一步回应于所述存储器将所述一或多个存储单元中的至少一些内容提供至所述主机，将所述就绪通知引脚自所述通知状态转变为所述空闲状态，所述一或多个存储单元中的所述至少一些内容识别自所述忙碌状态改变为所述就绪状态的所述至少一个PRDY信号。

4.根据权利要求3所述的存储器，其特征在于，所述存储器可在所述就绪通知引脚自所述空闲状态至所述通知状态的所述转变之后自所述主机接收状态读取命令；

所述存储器被组态为回应于接收到所述状态读取命令，将所述一或多个存储单元中的所述至少一些内容提供至所述主机；且

回应于将所述一或多个存储单元中的所述至少一些内容提供至所述主机，所述电路被组态为将所述就绪通知引脚自所述通知状态转变为所述空闲状态。

5.根据权利要求1所述的存储器，其特征在于，所述存储器被组态为执行(i)第一类型的操作及(ii)第二类型的操作，所述第一类型的操作在所述操作的至少一部分执行期间接合所述存储器的多个存储器平面，所述第二类型的操作在至少一部分执行所述操作的期间接合一个存储器平面而非所有所述多个存储器平面。

6.根据权利要求5所述的存储器，其特征在于，所述存储器被组态为执行在所述操作的至少一部分执行期间接合所述存储器的多个存储器平面的操作，且

在执行所述操作的第一阶段期间，将对应于所述多个存储器平面的多个PRDY信号及多个PARDY信号设定为指示忙碌状态。

7.根据权利要求6所述的存储器，其特征在于，在执行所述操作的第二后台阵列操作阶段期间，将所述多个PARDY信号设定为指示所述忙碌状态且将所述多个PRDY信号设定为指示就绪状态。

8.根据权利要求5所述的存储器，其特征在于，所述存储器被组态为执行针对第一存储器平面的、在至少一部分执行所述操作的期间接合所述第一存储器平面而非所有所述多个存储器平面的操作，且

在执行所述操作的第一阶段期间，将对应于所述多个存储器平面的所述多个PRDY信号及所述多个PARDY信号设定为指示所述忙碌状态。

9.根据权利要求8所述的存储器，其特征在于，在执行所述操作的第二阶段期间，将对应于所述第一存储器平面的第一PRDY信号及第一PARDY信号设定为指示所述忙碌状态，且将所述多个PRDY信号中的一或多个其他PRDY信号及所述多个PARDY信号中的一或多个其他PARDY信号设定为指示所述就绪状态或所述忙碌状态。

10.一种操作包括多个存储器平面的存储器的方法，每一存储器平面包括(i)至少一个对应存储器阵列及(ii)一或多个周边电路，所述周边电路被组态为支持所述对应存储器阵列及对应存储器平面的操作，其特征在于，所述方法包括：

针对所述多个存储器平面中的每一存储器平面产生(i)指示所述对应存储器平面的忙碌状态或就绪状态的对应平面就绪(PRDY)信号及(ii)指示所述对应存储器平面的所述对应存储器阵列的忙碌状态或就绪状态的对应平面阵列就绪(PARDY)信号，从而产生对应于所述多个存储器平面的多个PRDY信号及多个PARDY信号。

11.根据权利要求10所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

基于所述多个PRDY信号及所述多个PARDY信号中的一或多者的状态来选择性地允许或拒绝执行所述多个存储器平面中的存储器平面的存储器命令。

12.根据权利要求10所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

在所述存储器中执行第一类型的操作及第二类型的操作，所述第一类型的操作在至少一部分执行期间接合所述存储器的所述多个存储器平面的存储器阵列，所述第二类型的操作在至少一部分执行期间接合一个存储器平面而非所有所述多个存储器平面的存储器阵列。

13.根据权利要求12所述的操作包括多个存储器平面的存储器的方法，其特征在于，

所述第一类型的操作在至少所述部分执行期间接合所述存储器的所述多个存储器平面的存储器阵列，使得所述多个存储器平面的所述PARDY信号同时处于所述忙碌状态；以及

所述第二类型的操作在至少一部分执行期间接合一个存储器平面而非所有所述多个存储器平面的存储器阵列，使得所述一个存储器平面的所述PARDY信号处于所述忙碌状态，同时一或多个其他存储器平面的所述PARDY信号处于所述忙碌状态或所述就绪状态。

14.根据权利要求10所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

在所述存储器中执行在至少一部分执行期间接合所述存储器的所述多个存储器平面的存储器阵列的第一类型的操作包含

在执行所述操作的平面接合阶段期间，产生对应于所述多个存储器平面的用于指示所述忙碌状态的所述多个PRDY信号及所述多个PARDY信号。

15.根据权利要求14所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

在执行所述操作的后台阵列操作阶段期间，产生用于指示所述忙碌状态的所述多个PARDY信号及用于指示所述就绪状态的所述多个PRDY信号。

16.根据权利要求13所述的操作包括多个存储器平面的存储器的方法，其特征在于，第一PRDY信号及第一PARDY信号与所述多个存储器平面中的第一存储器平面相关联，且执行在至少一部分执行期间接合一个存储器平面而非所有所述多个存储器平面的存储器阵列的第二类型的操作包含：

在执行所述第二类型的操作的第一阶段期间，产生对应于所述多个存储器平面的用于指示所述忙碌状态的所述多个PRDY信号及所述多个PARDY信号。

17.根据权利要求16所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

在执行所述第二类型的操作的第二阶段期间，产生(i)用于指示所述忙碌状态的第一PRDY信号及第一PARDY信号、(ii)用于指示所述就绪状态或所述忙碌状态的所述多个PRDY信号中的一或多个其他PRDY信号及所述多个PARDY信号中的一或多个其他PARDY信号。

18.根据权利要求13所述的操作包括多个存储器平面的存储器的方法，其特征在于，第一PRDY信号及第一PARDY信号与所述多个存储器平面中的第一存储器平面相关联，且其中执行针对所述第一存储器平面的所述第二类型的操作包括：

在执行所述第二类型的操作期间，同时产生(i)用于指示所述忙碌状态的所述第一PRDY信号及所述第一PARDY信号、(ii)用于指示所述就绪状态的分别对应于第二存储器平面及第三存储器平面的至少一个第二PRDY信号及至少一个第三PRDY信号以及(iii)用于指示所述就绪状态或所述忙碌状态的分别对应于所述第二存储器平面及所述第三存储器平面的至少一个第二PARDY信号及至少一个第三PARDY信号。

19.根据权利要求10所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

当所述存储器正在执行第一类型的存储器命令以同时接合多个平面时，由所述存储器接收第二类型的存储器命令；以及

回应于在执行所述第一类型的存储器命令期间接收到所述第二类型的存储器命令，拒绝执行所述第二类型的存储器命令。

20.根据权利要求10所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

产生平面就绪通知信号；以及

回应于所述多个PRDY信号中的一或多个PRDY信号自所述忙碌状态至所述就绪状态的转变，将所述平面就绪通知信号转变为通知状态。

21.根据权利要求20所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

回应于由所述存储器向主机通知所述一或多个PRDY信号自所述忙碌状态至所述就绪状态的所述转变，将所述平面就绪通知信号复位为空闲状态；以及

将所述平面就绪通知信号供应至所述主机可存取的专用硬件引脚。

22.一种操作包括多个存储器平面的存储器的方法，每一存储器平面包括至少一个对应存储器阵列，其特征在于，所述方法包括：

针对所述多个存储器平面中的每一存储器平面产生(i)对应平面就绪(PRDY)信号及(ii)对应平面阵列就绪(PARDY)信号；以及

在所述存储器中执行(i)同步芯片操作(SCO)存储器命令及(ii)异步独立平面操作(AIPO)存储器命令，所述同步芯片操作存储器命令在执行所述SCO存储器命令的SCO后台阵列操作阶段期间将与所述多个存储器平面相关联的多个PARDY信号设定为指示忙碌状态，所述异步独立平面操作存储器命令在执行所述AIPO存储器命令的AIPO后台阵列操作阶段期间将与所述多个存储器平面中的对应存储器平面相关联的至多一个PARDY信号设定为忙碌状态。

23.根据权利要求22所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

当第一存储器平面的对应PRDY信号处于忙碌状态时，拒绝执行针对所述多个存储器平面中的所述第一存储器平面的新的存储器命令。

24.根据权利要求22所述的操作包括多个存储器平面的存储器的方法，其特征在于，还包括：

产生读取平面状态信号，所述读取平面状态信号包含(i)对应于所述多个存储器平面的多个PRDY信号中的每一者的就绪状态或忙碌状态及(ii)对应于所述多个存储器平面的所述多个PARDY信号中的每一者的就绪状态或忙碌状态；以及

产生平面就绪通知信号，使得：

回应于所述多个PRDY信号中的一或多个PRDY信号自所述忙碌状态至所述就绪状态的转变，所述平面就绪通知信号转变为通知状态；以及

回应于产生所述读取平面状态信号，所述平面就绪通知信号转变为空闲状态。