TWI821911B - 一種具有多個記憶體平面的記憶體及其操作方法 - Google Patents

一種具有多個記憶體平面的記憶體及其操作方法 Download PDF

Info

Publication number
TWI821911B
TWI821911B TW111105438A TW111105438A TWI821911B TW I821911 B TWI821911 B TW I821911B TW 111105438 A TW111105438 A TW 111105438A TW 111105438 A TW111105438 A TW 111105438A TW I821911 B TWI821911 B TW I821911B
Authority
TW
Taiwan
Prior art keywords
memory
plane
ready
planes
command
Prior art date
Application number
TW111105438A
Other languages
English (en)
Other versions
TW202321895A (zh
Inventor
洪碩男
郭乃萍
劉建興
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW202321895A publication Critical patent/TW202321895A/zh
Application granted granted Critical
Publication of TWI821911B publication Critical patent/TWI821911B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本發明揭露一種操作包括多個記憶體平面的記憶體的方法。每一記憶體平面包含至少一個對應記憶體陣列。方法包含針對多個記憶體平面中的每一記憶體平面，產生（i）指示對應記憶體平面的忙碌或就緒狀態的對應平面就緒（PRDY）信號及（ii）指示對應記憶體平面的對應記憶體陣列的忙碌或就緒狀態的對應平面陣列就緒（PARDY）信號，從而產生對應於多個記憶體平面的多個PRDY信號及多個PARDY信號。基於多個PRDY信號及多個PARDY信號中的一或多者的狀態來選擇性地允許或拒絕執行多個記憶體平面中的記憶體平面的記憶體命令。

Description

一種具有多個記憶體平面的記憶體及其操作方法
本揭露大體上是關於記憶體系統，且具體言之是關於支援各種類型的記憶體操作的記憶體。
近年來，記憶體陣列（諸如非揮發性記憶體陣列）變得愈來愈密集且可儲存相對較多的資料。通常，將記憶體（例如，相對高密度的記憶體）劃分為多個實體片段，所述實體片段可稱為記憶體平面。因此，此記憶體具有多個記憶體平面。儲存於不同平面中的資料可不（或可）相關。
此多平面記憶體中的挑戰為向主機提供對不同平面的重疊存取。然而，傳統記憶體操作命令協定通常禁止向非操作平面發佈新的嵌入操作命令，例如直至當前嵌入操作完成或在操作平面中的後台中操作為止。
本揭露提供一種包括多個記憶體平面的記憶體。在實例中，每一記憶體平面包含（i）至少一個對應記憶體陣列及（ii）一或多個周邊電路，所述周邊電路專用於與至少一個對應記憶體陣列及對應記憶體平面相關聯的讀取及寫入操作。記憶體亦包含用於自主機接收記憶體命令及資料且將資料輸出至主機的輸入/輸出（input/output；I/O）介面。記憶體更包含一或多個儲存單元，所述儲存單元被組態為針對多個記憶體平面中的每一記憶體平面儲存（i）指示對應記憶體平面的忙碌或就緒狀態的對應平面就緒（PRDY）信號及（ii）指示對應記憶體平面的對應記憶體陣列的忙碌或就緒狀態的對應平面陣列就緒（PARDY）信號，從而儲存對應於多個記憶體平面的多個PRDY信號及多個PARDY信號。
本揭露亦提供一種操作包括多個記憶體平面的記憶體的方法，每一記憶體平面包括至少一個對應記憶體陣列及一或多個周邊電路，所述周邊電路被組態為支援對應記憶體陣列及對應記憶體平面的操作。在實例中，方法包含針對多個記憶體平面中的每一記憶體平面產生（i）指示對應記憶體平面的忙碌或就緒狀態的對應PRDY信號及（ii）指示對應記憶體平面的對應記憶體陣列的忙碌或就緒狀態的對應PARDY信號，從而產生對應於多個記憶體平面的多個PRDY信號及多個PARDY信號。取決於平面就緒及陣列就緒信號，可藉由主機判定定址至特定平面中的陣列的可接受記憶體命令。在實例中，方法更包含基於多個PRDY信號及多個PARDY信號中的一或多者的狀態來選擇性地允許或拒絕執行多個記憶體平面中的記憶體平面的記憶體命令。
本揭露亦提供一種操作包括多個記憶體平面的記憶體的方法，每一記憶體平面包括（i）至少一個對應記憶體陣列及（ii）一或多個周邊電路，所述周邊電路專用於與至少一個對應記憶體陣列及對應記憶體平面相關聯的讀取及寫入操作。在實例中，方法包含針對多個記憶體平面中的每一記憶體平面產生（i）對應平面就緒（PRDY）信號及（ii）對應平面陣列就緒（PARDY）信號；以及在記憶體中執行（i）同步晶片操作（synchronous chip operation；SCO）記憶體命令及（ii）異步獨立平面操作（asynchronous independent plane operation；AIPO）記憶體命令，所述同步晶片操作記憶體命令在執行SCO記憶體命令的SCO後台操作階段期間將與多個記憶體平面相關聯的多個PARDY信號設定為指示忙碌狀態，所述異步獨立平面操作記憶體命令在執行AIPO記憶體命令的AIPO後台操作階段期間將與多個記憶體平面中的對應記憶體平面相關聯的至多一個PARDY信號設定為忙碌狀態。
在審閱以下圖式、詳細描述以及申請專利範圍之後可看出本發明的其他態樣及優勢。
參考諸圖提供本發明的實施例的詳細描述。 記憶體架構
圖1為包括記憶體101的記憶體系統100的簡圖，所述記憶體101包含多個記憶體平面102a、記憶體平面102b、……、記憶體平面102N，其中記憶體101支援（i）異步獨立平面操作（AIPO）（亦稱為重疊獨立平面操作）及（ii）同步晶片操作（SCO）（在本文中亦稱為並行多平面操作）。應注意，稍後在本文中關於本揭露的其他圖論述此等記憶體操作。
本文中所提及的具有緊接著數字或字母的共同附圖標記的元件可單獨由附圖標記共同提及。舉例而言，記憶體平面102a、記憶體平面102b、……、記憶體平面102N可以複數形式統稱且一般稱為記憶體平面102（或統稱為記憶體平面102(a-N)）且以單數形式統稱且一般稱為記憶體平面102。
在實例中，記憶體101位於單個積體電路（integrated circuit；IC）晶片內。記憶體101的IC晶片可與包含主機130的另一IC晶片不同。在另一實施例中，主機103及記憶體101位於相同的單個IC晶片上。
如所示出，將記憶體101的區段實體地及/或邏輯地劃分為記憶體平面102a、……、記憶體平面102N，其中N為適合的正整數，諸如2、3、4或更高。記憶體平面102在本文中亦簡稱為「平面」。應注意，本文中所論述的實例中的一些稍後假設記憶體101包含四個記憶體平面——記憶體平面102a、記憶體平面102b、記憶體平面102c以及記憶體平面102d。然而，如所論述，記憶體101可包含任何其他適合的數目的記憶體平面，諸如2個、3個、5個或更高。
記憶體101可具有任何適合的類型，諸如（例如）非易失性NAND記憶體、非易失性NOR記憶體或類似者。在實例中，記憶體101為包括個別平面中的豎直堆疊的記憶體胞元的三維（three-dimensional；3D）記憶體。作為實例，記憶體101可為NAND快閃記憶體。
每一記憶體平面102包含（i）對應記憶體陣列104及（ii）對應周邊電路，所述對應記憶體陣列104包括組態為儲存資料的對應的多個記憶體胞元，所述對應周邊電路專用於所述記憶體平面的記憶體操作。舉例而言，記憶體平面102a包括記憶體陣列104a，記憶體平面102b包括記憶體陣列104b，記憶體平面102N包括記憶體陣列104N，以此類推。舉例而言，個別記憶體陣列104的記憶體胞元可例如基於記憶體101的類型以NAND組態或NOR組態（或另一適合的組態）配置。
針對每一記憶體平面102，記憶體101更包括專用於所述記憶體平面的記憶體操作的周邊電路，諸如對應頁緩衝器108及對應快取112。舉例而言，記憶體平面102a具有對應頁緩衝器108a及對應快取112a；記憶體平面102b具有對應頁緩衝器108b及對應快取112b，以此類推。
在實例中且如圖1中所示出，頁緩衝器108包含用於儲存寫入及/或讀取資料的感測電路及相關資料緩衝器，且因此，感測電路及資料緩衝器組合於頁緩衝器108中。然而，在另一實例中且儘管圖1中未示出，感測電路及資料緩衝器可為單獨組件。
記憶體平面102的頁緩衝器108包括多個對應感測放大器及資料緩衝器。在記憶體讀取操作期間，記憶體平面102的頁緩衝器108自記憶體平面102的對應記憶體陣列104讀取資料，且將資料寫入至頁緩衝器108的對應資料緩衝器。接著將來自頁緩衝器108的資料緩衝器的資料寫入至對應快取112。因此，舉例而言，在讀取操作期間，將整個頁資料自記憶體陣列104讀取至對應頁緩衝器108，且接著自頁緩衝器108讀取至對應快取112。類似地，在寫入操作期間，資料（例如，整個頁資料）自對應快取112寫入至對應頁緩衝器108，且接著自頁緩衝器108寫入至對應記憶體平面102的對應記憶體陣列104。
記憶體101亦包括用於在讀取及/或寫入操作期間選擇字元線的字元線選擇電路110a、字元線選擇電路110b、……、字元線選擇電路110N。在實例中，個別記憶體平面可具有對應的單獨及專用字元線選擇電路（例如，包含字元線選擇電路110a的記憶體平面102a、包含字元線選擇電路110b的記憶體平面102b，以此類推）。在其他實例中且與圖1的說明相反，一些或所有記憶體平面102a、……、記憶體平面102N可共用相同字元線選擇電路110。
記憶體101更包括一或多個狀態暫存器140，例如以儲存每一平面（平面x，針對具有N個平面的記憶體，x可自0至N-1）的一或多個狀態信號的值，諸如平面就緒（PxRDY）、平面陣列就緒（PxARDY）等，如稍後將在本文中論述的。
記憶體101更包括專門輸出一或多個信號的狀態的一或多個硬體引腳142。此硬體引腳142的一個實例關於圖14A（例如，圖14A的輸出PRN# 1430的平板1430）加以論述。
記憶體101更包括耦接至快取112a、……、快取112N的輸入/輸出（I/O）介面116。個別快取112自I/O介面116接收資料且將資料寫入至對應頁緩衝器108，且自對應頁緩衝器108接收資料且將資料寫入至I/O介面116。
在實例中，主機130產生記憶體命令且將記憶體命令傳輸至記憶體101，儲存發往記憶體101的資料且自記憶體101接收資料。在實例中，主機130亦自記憶體130（例如，自狀態暫存器）接收一或多個狀態信號（例如，PxRDY、PxARDY等），如稍後將在本文中論述的。在實例中，主機130亦可連接至硬體引腳142。舉例而言，主機可為實施快閃轉譯層的記憶體控制器。
在實例中，記憶體101例如經由通信鏈路119與主機130通信。通信鏈路119可為任何適合的通信鏈路，諸如有線連接上的鏈路。主機130包含I/O介面118，所述I/O介面118經由通信鏈路119耦接至記憶體101的I/O介面116。因此，主機130經由與記憶體平面相關聯的I/O介面118、通信鏈路119、I/O介面116、對應快取112以及對應頁緩衝器108儲存發往記憶體平面的記憶體陣列的資料且自記憶體平面的記憶體陣列讀取資料。
在實施例中，記憶體101亦包括控制記憶體101的操作的各種態樣的控制電路120。在實施例中，控制電路120發佈各種記憶體狀態命令，如繼而將在本文中論述的。記憶體101具有許多其他組件，所述組件出於說明清楚的目的且為了不使本揭露的教示模糊而未在圖1中示出。
如本文中所描述的記憶體可被組態為執行在至少一部分執行期間接合記憶體的多個記憶體平面的操作，其實例包含如本文中所描述的同步晶片操作（SCO）；且被組態為執行在至少一部分執行期間接合一個記憶體平面而非多個記憶體平面中的所有者的操作，其實例包含如本文中所描述的異步獨立平面操作（AIPO）。 同步晶片操作（SCO）或並行多平面操作
圖2A示出用於分別自兩個實例記憶體平面102b及實例記憶體平面102d的記憶體陣列104b、記憶體陣列104d存取資料的實例同步晶片操作（SCO）。在實例中，SCO操作不受限於特定記憶體平面或記憶體陣列，且可接合多個（諸如，所有）記憶體平面及/或記憶體陣列。
在圖2A的實例中，假設四個記憶體平面102a、……、記憶體平面102d（Pa至Pd）存在於記憶體101中，其中記憶體平面102b的記憶體陣列104b儲存資料A，且記憶體平面102d的記憶體陣列104d儲存資料B。資料A及資料B可為任何適合類型的資料。
自時間t0，正在自記憶體平面102b存取資料A。在時間t1，發佈對自記憶體平面102d存取資料B的請求。然而，圖2A示出在一個記憶體平面中執行的操作例如由於記憶體101中的一或多種共用資源而取決於其他記憶體平面的狀態的SCO。舉例而言，若正在一個記憶體平面中執行SCO，則無法執行一或多個其他平面上的操作。記憶體晶片內部的所有所選擇的平面中的一些SCO操作在其在相同時間間隔（例如，並行操作）期間執行的意義上同時開始或同時操作，且對於所有所選擇的平面，操作可不相同。在發佈SCO命令之後，記憶體晶片變為忙碌，且在忙碌時段期間無法接受新的嵌入操作命令。取決於命令，記憶體晶片將在當前嵌入操作完成或快取針對所有平面的資料輸入/輸出就緒之後返回至就緒狀態。只有在晶片在完成SCO之後就緒（亦即，所有平面就緒）時或在快取SCO的情況下快取就緒時，主機130才可發佈新的嵌入操作命令，所述新的嵌入操作命令可由記憶體晶片執行。為判定是否要發佈調用SCO的命令，主機130需要針對操作檢查晶片忙碌狀態PRDY及晶片忙碌狀態PARDY。因為SCO並行接合多個平面，SCO亦稱為並行多平面操作。
因此，儘管在時間t1請求資料B，無法立即執行請求，例如，此是由於SCO（例如，存取資料A）當前正在記憶體平面102b中執行。一旦自記憶體平面102b存取資料A在時間t2完成，自記憶體平面102d存取資料B自時間t2開始。
圖2B示出實例第一類型的SCO，且圖2C示出實例第二類型的SCO。在實例中，每一平面的SCO操作在相同時間開始，亦即，是同步的。
舉例而言，在圖2B中所示出的類型1 SCO中，僅在各種記憶體平面中允許相同類型的操作。舉例而言，記憶體平面0、記憶體平面1、記憶體平面2以及記憶體平面3執行對應三層胞元（Triple Level Cell；TLC）讀取操作。因此，在圖2B的類型1 SCO的實例中，記憶體平面0不可能與另一記憶體平面1並行執行TLC讀取以執行單層胞元（Single Level Cell；SLC）讀取操作。此外，每一平面的SCO操作在相同時間開始，亦即，是同步的。舉例而言，平面0、平面1以及平面3的TLC讀取操作在時間t2B1開始，平面1及平面2的TLC讀取操作在時間t2B2開始，且平面1的TLC讀取操作在時間t2B3開始。
相比之下，在圖2C中所示出的類型2 SCO中，在不同記憶體平面中允許不同類型的操作。舉例而言，實例記憶體平面0、實例記憶體平面1、實例記憶體平面2以及實例記憶體平面3執行TLC讀取操作及SLC讀取操作兩者。此外，每一平面的SCO操作在相同時間開始，亦即，是同步的。舉例而言，平面0、平面1以及平面3的TLC/SLC讀取操作在時間t2C1開始，平面0及平面2的TLC/SLC讀取操作在時間t2C2開始，且平面0的SLC讀取操作在時間t2C3開始。 異步獨立平面操作（AIPO）或重疊獨立平面操作
圖3A示出用於分別自兩個實例記憶體平面102b及實例記憶體平面102d的記憶體陣列104b、記憶體陣列104d存取資料的實例異步獨立平面操作（AIPO）。與圖2A類似，在圖3A的實例中，假設四個記憶體平面102a、……、記憶體平面102d存在於記憶體101中，其中記憶體平面102b的記憶體陣列104b儲存資料A，且記憶體平面102d的記憶體陣列104d儲存資料B。資料A及資料B可為任何適合類型的資料。
自時間t0，正在自記憶體平面102b存取資料A。在時間t1，發佈對自記憶體平面102d的記憶體陣列104d存取資料B的請求。圖3A示出可獨立於其他記憶體平面的狀態或在不影響其他記憶體平面的狀態的情況下在一個記憶體平面中執行操作的異步獨立平面操作（AIPO）（在本文中亦稱為「重疊獨立平面操作」操作）。在AIPO中，每一平面可在任何時間開始任何操作，只要所選擇的平面針對嵌入操作命令就緒即可。因此，無論其他平面的狀態如何，皆可在平面中執行AIPO。亦即，主機130可將嵌入操作命令發佈至可藉由記憶體執行的特定記憶體平面，只要特定平面就緒（且無論其他平面的準備就緒狀態如何）即可。針對AIPO，主機130可將每一平面視為獨立記憶體單元，且主機130針對操作在每一平面中的進展檢查平面忙碌狀態PRDY及平面忙碌狀態PARDY。舉例而言，若正在一個記憶體平面中執行AIPO操作，則可以重疊方式執行另一記憶體平面上的另一AIPO操作。因此，AIPO記憶體操作允許在大於一個記憶體平面中重疊或至少部分地同時執行操作。
因此，在時間t1請求資料B時，立即執行請求，例如，此是由於AIPO（例如，存取資料A）當前正在記憶體平面102b中執行。因此，如圖3A中所示出，自記憶體平面102d存取資料B自時間t1開始。因此，主機130可存取用於新的資料的非忙碌平面（例如，平面102d），而另一記憶體操作仍然在另一忙碌平面（例如，平面102b）中執行。
圖3B示出實例AIPO操作。在實例中，不同平面的AIPO操作可在不同時間開始。舉例而言，不同平面的TLC讀取及SLC讀取操作在不同時間開始，亦即，AIPO操作在本質上為異步的。 支援SCO操作及AIPO操作兩者的記憶體嵌入操作協定
如本文中繼而將進一步詳細論述的，在實施例中，記憶體系統100支援SCO操作及AIPO操作兩者。 後台及前台記憶體操作
圖4示出由圖1的記憶體系統100執行的實例後台記憶體操作及前台記憶體操作。
後台記憶體操作是藉由諸如狀態機的控制器（例如，在控制電路120內）在記憶體系統上執行的彼等記憶體操作，所述記憶體系統可提供位址及控制信號以用於對記憶體陣列的存取。在後台記憶體操作中，I/O介面118可供主機130用於其他並行操作。舉例而言，在記憶體101內內部執行後台記憶體操作。
圖4示出一些實例後台記憶體操作（亦簡稱為後台操作）。舉例而言，在記憶體平面的記憶體陣列（例如，在圖4的實例中為記憶體陣列104N）與對應頁緩衝器（例如，在圖4的實例中為頁緩衝器108N）之間的資料傳送可藉由控制器在記憶體系統上執行且不涉及主機130，且為後台陣列操作404a的實例。在後台陣列操作404a中，資料可自記憶體陣列104N傳送至頁緩衝器108N及/或自頁緩衝器108N傳送至記憶體陣列104N。應注意，在一些實施例中，「後台操作」可由PxARDY=0時的情形指示，且PxRDY可為1或0，且「後台陣列操作」可指示PxRDY=1及PxARDY=0。
後台操作404b的另一實例為頁緩衝器（例如，頁緩衝器108N）與對應快取（例如，快取112N）之間的資料傳送，因而資料傳送不涉及主機130。在後台操作404b中，資料可自快取112N傳送至頁緩衝器108N及/或自頁緩衝器108N傳送至快取112N。
如稍後將在本文中論述的（例如，關於圖6A、圖6B、圖7以及圖8），當後台操作在平面中處於進行中時，所述特定平面的記憶體陣列就緒狀態信號（PxARDY）處於忙碌狀態，從而指示平面的對應記憶體陣列處於忙碌。
與後台記憶體操作對比，前台記憶體操作可直接涉及針對命令、位址以及資料通信中的一或多者利用I/O介面118的主機130。舉例而言，包含I/O介面118的主機130在前台記憶體操作期間與記憶體101的快取112a、……、快取112N通信。圖4示出實例前台記憶體操作408，其中在主機130（例如，I/O介面118）與快取（例如，快取112N）之間傳輸資料。舉例而言，在前台記憶體操作408期間，資料可自快取112N傳輸至主機130及/或自主機130傳輸至快取112N。 包括前台操作及後台操作兩者的記憶體命令
記憶體命令可藉由執行諸如一或多個前台記憶體操作及/或一或多個後台記憶體操作的數個記憶體操作來執行。因此，為執行記憶體命令，必須執行數個對應前台記憶體操作及/或後台記憶體操作。
舉例而言，讀取命令涉及以下記憶體操作：（i）自記憶體陣列讀取資料且將資料寫入至對應頁緩衝器、（ii）將資料自對應頁緩衝器讀取至對應快取以及（iii）將資料自對應快取讀取至主機130。應注意，將資料自記憶體陣列傳送至頁緩衝器及自頁緩衝器傳送至快取為後台記憶體操作的實例；而將資料自快取傳送至主機130為前台記憶體操作的實例。因此，上文所論述的實例讀取命令包括後台記憶體操作及前台記憶體操作兩者。 當正在執行記憶體命令時執行後台記憶體操作
在實施例中，當正針對特定記憶體平面執行記憶體命令時，可以重疊方式針對一或多個其他記憶體平面執行一或多個其他記憶體操作。舉例而言，當快取讀取操作針對一個記憶體平面（例如，記憶體平面102N）處於進行中時，亦可以重疊方式執行後台記憶體操作（例如，在記憶體陣列104a與頁緩衝器108a之間傳送資料）。
然而，當正在執行記憶體命令時，並非每一記憶體命令皆可允許後台記憶體操作的重疊執行。舉例而言，「區塊抹除」記憶體命令自一或多個記憶體平面的一或多個記憶體陣列的一或多個區塊抹除資料。在實例中，由於記憶體101內部的電路的設計，因此當執行區塊抹除記憶體命令時，不可執行其他後台記憶體操作，如稍後在本文中論述的。 傳統記憶體操作
本文中的下表1示出可使用傳統命令協定執行的各種實例SCO命令。可使用本文中所描述的技術來支援標記為「不支援」的命令。 表 1
序列號 記憶體操作命令 操作類型 快取操作 類別
1 設定特徵 SCO 否 1
2 獲得特徵 SCO 否 1
3 讀取參數頁 SCO 否 1
4 重置 系統管理 否 3
5 重置平面 （不支援） - -
6 頁讀取 SCO 否 1
7 快取讀取順序 SCO 是 2
8 快取讀取隨機 SCO 是 2
9 快取讀取結束 SCO 是 2
10 快取讀取結束隨機 （不支援） - -
11 頁程式 SCO 否 1
12 快取程式 SCO 是 2
13 區塊抹除 SCO 否 1
14 多平面頁程式 SCO 否 1
15 多平面快取程式 SCO 是 2
16 多平面區塊抹除 SCO 否 1
基於關於表2的論述，表1的各種條目對於所屬領域中具通常知識者而言將顯而易見。 記憶體命令及記憶體操作的類別
本文中的下表2示出可藉由貫穿本揭露所論述的記憶體系統100實施的各種實例記憶體命令以及其對應類型及類別。在利用本文中所描述的技術的記憶體中可能不需要標記為「不支援」的命令。在一些實施例中，亦可支援表2中標記為「不支援」的此等命令。 表 2
序列號 記憶體操作命令 操作類型 快取操作 類別
1 設定特徵 SCO 否 1
2 獲得特徵 SCO 否 1
3 讀取參數頁 SCO 否 1
4 重置 系統管理 否 3
5 重置平面 系統管理 否 3
6 頁讀取 AIPO 否 4
7 快取讀取順序 （不支援） - -
8 快取讀取隨機 AIPO 是 5
9 快取讀取結束 （不支援） - -
10 快取讀取結束隨機 AIPO 是 5
11 頁程式 SCO 否 1
12 快取程式 SCO 是 2
13 區塊抹除 SCO 否 1
14 多平面頁程式 SCO 否 1
15 多平面快取程式 SCO 是 2
16 多平面區塊抹除 SCO 否 1
類別 1 ：不具有快取操作的SCO命令 類別 2 ：具有快取操作的SCO命令 類別 3 ：系統管理命令 類別 4 ：不具有快取操作的AIPO命令 類別 5 ：具有快取操作的AIPO命令
表2的第一行列出對應於各種記憶體命令的序列號。表2的第二行列出記憶體命令。表2的第三行指示記憶體命令是為AIPO抑或是為SCO。舉例而言，「設定特徵」記憶體命令（例如，其可用於設定記憶體101的一或多個可組態元件的特徵）為SCO記憶體命令，例如作為寫入至由多個平面共用的暫存器檔案的設定特徵。在另一實例中，「快取讀取隨機」記憶體命令（例如，其可用於自快取讀取資料）為AIPO記憶體命令。
表2的第四行指示記憶體命令是否允許執行重疊或至少部分地並行的快取操作。舉例而言，設定特徵命令為SCO記憶體命令，例如，當正在執行設定特徵命令時，所述SCO記憶體命令不允許以重疊方式執行任何快取操作。換言之，當正在執行快取操作時，無法以與任何平面中的快取操作重疊的方式執行設定特徵命令。
在另一實例中，快取讀取隨機為AIPO記憶體命令，例如，當正在執行快取讀取隨機命令時，所述AIPO記憶體命令允許以重疊方式執行（另一記憶體平面中的）快取操作。
表2的第五行將每一記憶體命令分類為五個可能類別中的對應一者。表2的最後一列識別可能類別。舉例而言，類別1是指不允許任何重疊快取操作的SCO記憶體命令，類別2是指允許重疊快取操作的SCO記憶體命令，類別3是指系統管理命令，類別4是指不允許重疊快取操作的AIPO記憶體命令，且類別5是指允許重疊快取操作的AIPO記憶體命令。
應注意，本文中的上表1用於僅支援SCO命令的系統，而本文中的上表2用於本文中所論述的支援SCO命令及AIPO命令兩者的記憶體系統。
應注意，與本文中所論述的記憶體系統100中的SCO命令相關聯的操作與關於表1所論述的傳統系統的SCO命令相同。
在實例中，一些AIPO命令來自現存SCO命令。主機130針對AIPO命令預期相同或類似的操作方案，且以此方式，主機130可相對於SCO僅進行較小調整以採取AIPO。AIPO命令為單平面操作命令。
可注意，如本文中所論述，AIPO不需要支援多平面操作，例如，此是因為主機130在執行AIPO命令時將每一平面視為獨立操作單元。舉例而言，將AIPO命令發佈至一個所選擇的平面，且其他平面自AIPO命令的視角看被稱為未經選擇的。相比之下，SCO命令接合記憶體101的所有平面。
針對AIPO命令的所選擇的平面（亦即，AIPO命令所發佈至的平面）操作可與傳統SCO操作相同。
針對未經選擇的平面（亦即，未將AIPO命令發佈至的平面，且將AIPO命令發佈至不同平面），AIPO命令可以大於一種類型的方式實施。舉例而言，在第一類型的AIPO命令期間，未經選擇的平面在發佈AIPO命令之後處於就緒狀態（例如，參見圖6B）。在第二類型的AIPO命令期間，未經選擇的平面在AIPO命令發佈之後僅在較短時間段內處於忙碌，較短時間段可用於命令處理（例如，參見圖6A）。未經選擇的平面的此等兩種類型的AIPO命令行為關於圖6A、圖6B以及本揭露中的其他地方進一步詳細論述。
一些SCO命令（例如，快取讀取順序命令、快取讀取結束命令等）不包含列位址，且因此，無法用作AIPO命令。此等命令由表2中的「不支援」指示。
可注意，記憶體命令是為AIPO記憶體命令抑或是為SCO記憶體命令是基於命令類型以及對記憶體101的電路設計的選擇。舉例而言，程式命令（例如，頁程式及/或快取程式）及/或抹除命令（例如，區塊抹除及/或多平面區塊抹除）在上表2中被分類為SCO以用於記憶體101的特定電路設計實施。然而，針對記憶體101的另一電路設計實施，命令中的一或多者可為AIPO記憶體命令。因此，表2中所示出的各種命令的特徵及分類僅為實例，且為實施特定的。舉例而言，表2中所示出的各種命令的特徵及分類可針對記憶體101的電路的不同實施或設計選擇改變。
圖3C1示出與由傳統記憶體系統支援的「快取讀取結束」命令相關聯的時序圖，且圖3C2示出與由本揭露中所論述的記憶體系統100支援的「快取讀取結束隨機」命令相關聯的時序圖。舉例而言，如表1中所見，「快取讀取結束」命令由傳統記憶體系統支援，但「快取讀取結束隨機」命令並非由傳統記憶體系統支援。然而，如表2中所見，本文中所揭露的記憶體系統100支援「快取讀取結束隨機」命令，但不支援「快取讀取結束」命令。舉例而言，記憶體系統100中的「快取讀取結束隨機」命令可替換傳統記憶體系統的「快取讀取結束」命令。舉例而言，如在上文中所論述，若原始SCO命令不支援列位址選擇，則新的AIPO命令（諸如快取讀取結束隨機）可替換原始SCO命令（諸如快取讀取結束）。
圖3D1示出與由傳統記憶體系統支援的重置命令相關聯的時序圖，在所述傳統記憶體系統中，所有平面的操作被終止；且圖3D2示出與由記憶體系統100支援的重置命令相關聯的時序圖，在所述記憶體系統100中，只有所選擇的平面的進行中的操作被終止。舉例而言，圖3D2的重置命令具有待重置的平面的位址，且因此，僅重置所選擇的平面（例如，代替重置所有平面，如在圖3D2的重置命令中所進行的）。 記憶體平面就緒狀態信號（PxRDY）及記憶體陣列就緒狀態信號（PxARDY）
在實施例中，記憶體101（或控制電路120）的各種平面發佈各種狀態信號，例如以指示對應記憶體平面102或對應記憶體陣列104是準備好執行新的記憶體操作，抑或是正忙於執行當前記憶體操作且無法接受新的記憶體操作。
舉例而言，一個此就緒信號為針對各種記憶體平面Px發佈的記憶體平面就緒狀態信號（PxRDY），其中Px中的「x」為對應記憶體平面的索引。舉例而言，針對記憶體平面102a，記憶體平面就緒狀態信號為PaRDY；針對記憶體平面102b，記憶體平面就緒狀態信號為PbRDY；針對記憶體平面102N，記憶體平面就緒狀態信號為PNRDY，以此類推。一般而言，信號PxRDY指示記憶體平面102x是否處於忙碌狀態或就緒狀態，如稍後將在本文中進一步詳細論述的。
另一此就緒信號為針對各種記憶體陣列發佈的記憶體陣列就緒狀態信號（PxARDY），其中PxARDY中的「x」為對應記憶體平面的對應記憶體陣列的索引。舉例而言，針對記憶體平面102a，記憶體陣列就緒狀態信號為PaARDY；針對記憶體平面102b，記憶體陣列就緒狀態信號為PbARDY；針對記憶體平面102N，記憶體陣列就緒狀態信號為PNARDY，以此類推。一般而言，信號PxARDY指示記憶體平面102x的記憶體陣列104x是否處於忙碌狀態或就緒狀態。
特定記憶體平面是否可在任何給定時間接收且執行新的記憶體命令是基於特定記憶體平面的PxRDY及/或PxARDY以及各種其他記憶體平面的PxRDY及/或PxARDY。
圖5象徵性地示出各種記憶體平面102及系統100的記憶體101的各種記憶體陣列104的記憶體平面就緒狀態信號（PxRDY）及記憶體陣列就緒狀態信號（PxARDY）。如所示出，每一記憶體平面/記憶體陣列具有對應PxRDY信號及PxARDY信號。應注意，在實例中，控制電路120或記憶體平面102或記憶體101的另一適合的組件針對記憶體平面102發佈PxRDY信號及PxARDY信號。
記憶體平面就緒狀態信號（PxRDY）亦簡稱為平面就緒信號，且記憶體陣列就緒狀態信號（PxARDY）亦簡稱為陣列就緒信號。
在實例中，PxRDY位元及RxARDY位元儲存於圖1的狀態暫存器140中。
一般而言，若當前正在執行記憶體平面102x中的後台操作（其中後台操作先前已在本文中例如關於圖4加以論述），則PxARDY（亦即，陣列就緒狀態信號）處於忙碌狀態，此是由例如為0的PxARDY指示。此是因為記憶體平面102x中的後台操作暗示對應記憶體陣列104x正在參與後台操作。否則，若包含記憶體陣列104x的記憶體平面102x並未進行任何操作（例如，任何後台操作），則對應PxARDY（亦即，陣列忙碌狀態信號）處於就緒狀態，此由例如為1的PxARDY指示。
因此，針對記憶體平面102x： PxARDY = 0 →指示記憶體平面102x的記憶體陣列104x處於忙碌狀態；且 PxARDY = 1 →指示記憶體平面102x的記憶體陣列104x處於就緒狀態。
針對記憶體平面102x： PxRDY = 0 →指示記憶體平面102x處於忙碌狀態且無法接受新的命令；以及 PxRDY = 1 →指示記憶體平面102x處於就緒狀態且可接受新的命令。
若在記憶體平面102x的記憶體陣列104x中並未進行後台操作，則PxARDY為1。在實例中，當PxARDY為1時，平面就緒信號PxRDY亦可為1，亦即，PxRDY=PxARDY。 當沒有後台操作處於進行中時（亦即，PxRDY=PxARDY=針對特定平面就緒），可將AIPO命令發佈至特定平面。
當沒有後台操作正在特定平面中處於進行中時（亦即，PxRDY=PxARDY=1或針對特定平面就緒），主機130可將AIPO命令發佈至可執行的非忙碌特定平面。亦即，當PxRDY=PxARDY=1時，主機130可將AIPO命令發佈至記憶體平面102x，且AIPO命令可由記憶體平面102x接受。
在將AIPO命令發佈至特定平面（例如，平面102a）之後，存在正在執行AIPO命令的一或多個可能選項，例如圖6A中所示出的選項A及圖6B中所示出的選項B。對圖6A的選項A及圖6B的選項B的選擇為實施特定的，且可以是基於記憶體101的電路設計選擇。
圖6A中所示出的選項A：所有平面的平面就緒狀態在「較短時間段」（PxRDY=0，x=a、……、N）內轉變為忙碌狀態以處理命令。「較短時間段」在本文中亦稱為「命令預處理時段」，其為執行AIPO命令的第一階段。在此第一階段之後，非操作或未經選擇的平面（例如，AIPO命令未發佈至的平面）的平面就緒狀態返回至就緒狀態。因此，在命令預處理時段結束時的時間t602a之後，針對AIPO命令所發佈至的所選擇的或忙碌的平面Pa，PaRDY=0，且針對所有其他未經選擇的且非忙碌的記憶體平面，PbRDY、PcRDY以及PdRDY=1。命令預處理時段的長度為實施特定的，例如是基於記憶體的電路的設計及其他實施細節。
圖6A示出回應於接收到AIPO命令604a的平面就緒信號及陣列就緒信號的實例時序圖，其中執行AIPO命令604a包含在所有平面處於忙碌狀態期間的命令預處理時段。應注意，在圖6A的時序圖及各種其他圖中，加點矩形對應於相關聯的信號忙碌，且非陰影矩形對應於相關聯的信號就緒（亦即，不忙碌），如圖6A的「圖例」區段中所示出的。在圖6A中，儘管可存在任何不同數目的記憶體平面，但假設四個記憶體平面102a、記憶體平面102b、記憶體平面102c、記憶體平面102d。因此，示出四個平面就緒信號PaRDY、平面就緒信號PbRDY、平面就緒信號PcRDY以及平面就緒信號PdRDY，且示出四個陣列就緒信號PaARDY、陣列就緒信號PbARDY、陣列就緒信號PcARDY以及陣列就緒信號PdARDY。在圖6A中，在時間t601a之前，所有信號PaRDY、信號PbRDY、信號PcRDY、信號PdRDY、信號PaARDY、信號PbARDY、信號PcARDY以及信號PdARDY處於就緒或非忙碌狀態。
在t601a，接收平面102a的AIPO命令604a。在圖6A的實例中，緊接在接收到平面102a的AIPO命令604a之後，所有平面就緒信號及陣列就緒信號自時間t601a至時間t602a變為忙碌，所述時間t601a至時間t602a稱為命令預處理時段或AIPO命令604a的執行週期的第一階段。
隨後，平面102b、平面102c以及平面102d的平面就緒信號及陣列就緒信號在時間t602a變為就緒或非忙碌（例如，在針對記憶體平面102a發佈AIPO命令604a時）。PaRDY及PaARDY在時間t602a之後繼續處於忙碌。因此，包含對應記憶體陣列104a的記憶體平面102a正在執行AIPO命令604a。在時間t603a，記憶體平面102a變為就緒以接受新的命令，且PaRDY變為就緒。時間t602a與時間t603a之間的時間段亦稱為AIPO命令604a的執行週期的第二階段。應注意，AIPO命令604a的後台陣列操作在記憶體平面102a中仍然可處於進行中，且因此，PaARDY仍然處於忙碌。最終，AIPO命令604a的後台陣列操作在時間t604a結束，且陣列就緒信號PaARDY現在自忙碌轉變為就緒。時間t603a與時間t604a之間的僅AIPO命令604a的後台陣列操作正在執行的時間段亦稱為AIPO後台陣列操作階段或AIPO命令604a的執行週期的第三階段。
圖6B中所示出的選項B：在此選項中，所選擇的平面（例如，針對其發佈AIPO命令）的平面就緒狀態及陣列就緒變為忙碌（PxRDY自1改變為0），且其他未經選擇的平面的平面就緒狀態未受影響。因此，不同於上文關於圖6A所論述的選項A，選項B缺少命令預處理時段。圖6B示出回應於接收到AIPO命令604b的平面就緒信號及陣列就緒信號的另一實例時序圖，其中執行AIPO命令604a缺少任何命令預處理時段，在此期間所有平面處於忙碌狀態。與圖6A的實例相反，在圖6B的實例中，只有所選擇的平面（針對其發佈AIPO命令604b）將其平面就緒信號及陣列就緒信號（亦即，PaRDY及PaARDY）轉變為忙碌，且所有其他平面的信號保持就緒。因此，PaRDY自t601b至t603b處於忙碌，所述t601b至t603b為AIPO命令604b的執行週期的第一階段。PaARDY自t601b至t604b處於忙碌（例如，如亦關於圖6A所論述的），所述t601b至t604b為AIPO後台陣列操作階段或AIPO命令604b的執行週期的第二階段。
因此，比較圖6A與圖6B，在圖中6A，所有平面就緒及陣列就緒信號在發佈AIPO命令之後的較短時間段內（亦即，在命令預處理時段期間）處於忙碌；而在圖6B中，只有所選擇的平面就緒及陣列就緒信號在發佈AIPO命令之後變為忙碌。因此，圖6B實現比圖6A更高的操作效率，此是由於未經選擇的平面在圖6B中始終可用。然而，例如與圖6A的情況相比，實施圖6B的時序圖需要記憶體101中的更複雜的電路。因此，基於記憶體101的設計，圖6A及圖6B的時序圖是否實現為實施特定的。 當沒有後台陣列操作處於進行中時（亦即，PxARDY針對所有平面就緒），且針對特定平面發佈SCO命令
在實例中，當平面的所有記憶體陣列就緒（例如，針對所有平面，PxARDY=1）時，主機130可將SCO命令發佈至記憶體101。在發佈SCO命令之後，所有平面及對應陣列變為忙碌（PxRDY=PxARDY=針對所有平面忙碌），且無法發佈其他命令，直至所有平面變為就緒（PxRDY=針對所有平面就緒）為止。
圖7示出回應於接收到SCO命令的平面就緒信號及陣列就緒信號的實例時序圖。在此實例中，與圖6A類似，假設回應於在時間t601a的平面102a的AIPO命令，PaRDY自t601a至t603a處於忙碌，PaARDY自t601a至t604a處於忙碌，且其他平面的平面及陣列就緒信號自t601a至t602a處於忙碌，例如出於關於圖6A所論述的原因。
假設在t602a與t603a之間發佈平面102c的SCO命令704a。因為至少一個平面此時並未就緒（例如，PaRDY處於忙碌），所以將平面102c的SCO命令704a宣佈為無效，此是由於只有在所有平面針對新的命令就緒且不存在AIPO後台陣列操作時，主機130才可將SCO命令發佈至記憶體101。
假設在時間t604a之後，例如在時間t702發佈平面102d的SCO命令704b。因為所有平面現在就緒且不存在進行中的後台陣列操作，所以執行平面102d的SCO命令704b。所有平面及陣列就緒信號自時間t702轉變為忙碌狀態。平面就緒狀態自時間t702至t706保持忙碌，其中在時間t702與時間t706之間的時間段亦稱為「平面接合時段」或SCO記憶體命令的執行週期的第一階段。
在實例中，在平面接合時段期間，SCO接合所有記憶體平面的資源（或接合記憶體平面的公用資源），使得無法執行其他操作——因此，所有平面的PxRDY在此時段期間處於忙碌。在實例中，在平面接合時段期間，所有平面的PxRDY處於忙碌且將所有平面繪示為接合，以避免任何命令輸入，直至記憶體101針對下一個命令就緒為止。應注意，將在平面接合時段期間發佈的任何AIPO（或SCO）命令宣佈為無效（如稍後亦在本文中關於圖19A所論述的）。
在時間t706，與平面102d的SCO命令704b相關聯的快取操作可完成，且因此，平面就緒信號可自時間t706針對所有平面就緒（例如，PxRDY=就緒，x=a、……、d）。然而，在後台陣列操作可在所選擇的平面102d中處於進行中時，所有平面的所有陣列就緒信號仍然處於忙碌（例如，PxARDY=忙碌，x=a、……、d）。在時間t708，平面102d的SCO命令704b可完成，且因此，所有平面的所有陣列就緒信號變為就緒（例如，PxARDY=就緒，x=a、……、d）。
因此，在時間t706與時間t708之間的時間段期間，陣列就緒信號針對所有平面處於忙碌，而平面就緒信號針對所有平面就緒。此時段在本文中稱為SCO後台陣列操作階段或SCO命令的執行週期的第二階段。 當後台操作針對至少一個平面處於進行中時（亦即，PxARDY=忙碌），針對不具有進行中的後台操作的特定平面發佈AIPO命令
假設後台操作針對諸如平面102a的至少一個平面處於進行中，亦即，針對所述平面，PaARDY=0（例如，忙碌）。一或多個其他平面（諸如至少平面102b）不具有進行中的後台操作（例如，PbRDY=PbARDY=1或就緒）。亦即，一或多個其他平面（諸如至少平面102b）為非操作或非忙碌平面。在此情境中，主機130可將AIPO命令發佈至非操作平面。
圖8A示出描繪將AIPO記憶體命令發佈至非操作平面，而另一操作平面具有進行中的後台操作的實例時序圖，其中圖8A的AIPO記憶體命令引起命令預處理時段。舉例而言，在圖8A中，僅在時間t802a之前，後台陣列操作在平面102a中處於進行中（亦即，PaARDY=忙碌），且其他平面就緒（例如，PyRDY=PyARDY=就緒，其中y=b、c、d）。在時間t802a，平面102b的AIPO命令804由主機130發佈。因此，自t802a至t803a，PxRDY及PxARDY（其中x=a、……、d）所有平面在較短時間段（亦即，命令預處理時段）內變為忙碌。在命令預處理時段（關於圖6所論述的）之後，PaRDY、PcRDY、PdRDY、PcARDY以及PdARDY轉變為就緒。PbRDY及PbARDY保持忙碌，此是由於執行平面102b的AIPO命令804。PaARDY保持忙碌，此是由於在平面102a的AIPO命令之前執行。
圖8B示出描繪將AIPO記憶體命令發佈至非操作平面，而另一平面具有進行中的後台操作的另一實例時序圖，其中圖8B的AIPO記憶體命令並未引起任何命令預處理時段。圖8B與圖8A類似——此等兩個圖之間的差異在於在圖8B中，在時間t802b發佈平面102b的AIPO命令804之後，只有平面102b的信號變為忙碌。因此，圖8B缺少任何命令預處理時段。因此，對應於未經選擇的平面的信號並未變為忙碌，如亦關於圖6B所論述的。 當AIPO後台陣列操作在特定平面中處於進行中時（亦即，PxRDY=就緒且PxARDY=忙碌），針對具有進行中的後台陣列操作的特定平面發佈AIPO命令
假設後台陣列操作針對諸如平面102a的至少一個平面處於進行中，亦即，針對所述平面，PaRDY=1（例如，就緒）且PaARDY=0（例如，忙碌）。在此情境中，主機130可將所選擇的（而非所有）AIPO命令發佈至具有後台陣列操作的平面。
圖9A示出描繪將AIPO記憶體命令發佈至具有進行中的後台陣列操作的平面的實例時序圖。舉例而言，在圖9A中，僅在時間902a之前，後台陣列操作在平面102a中處於進行中（亦即，PaRDY=就緒，PaARDY=忙碌），且其他平面就緒（例如，PyRDY=PyARDY=就緒，其中y=b、c、d）。在時間902a，平面102a的AIPO命令904由主機130發佈。因此，自t902a至t903a，PxRDY及PxARDY（其中x=a、……、d）在較短時間段（亦即，命令預處理時段）內變為忙碌。在較短時間段（關於圖6A所論述的）之後，PbRDY、PcRDY、PdRDY、PbARDY、PcARDY以及PdARDY轉變為就緒。PbRDY及PaARDY保持忙碌，此是由於執行平面102a的AIPO命令904。
圖9B示出描繪將AIPO記憶體命令發佈至具有進行中的後台陣列操作的平面的實例時序圖。圖9B與圖9A類似——此等兩個圖之間的差異在於在圖9B中，在時間t902b發佈平面102a的AIPO命令904之後，只有平面102a的信號變為忙碌（例如，圖9B缺少命令預處理時段）。對應於未經選擇的平面的信號在較短時間段內並未變為忙碌，如亦關於圖6B所論述的。
應注意，在圖9A及圖9B中，僅可允許一些所選擇的類型的AIPO記憶體命令，諸如可與先前後台陣列操作協同執行的彼等命令，所述先前後台陣列操作在時間t902a之前使平面102a保持忙碌。一些此類所選擇的AIPO記憶體命令的實例包含快取讀取命令。舉例而言，如表2中所見，快取讀取命令為可與後台陣列操作協同執行的AIPO記憶體命令。因此，圖9A及圖9B的操作命令904可為例如快取讀取命令。
然而，存在一些其他實例AIPO記憶體命令，無法將所述實例AIPO記憶體命令發佈至具有進行中的後台陣列操作的平面。舉例而言，如表2中所見，頁讀取命令為無法與後台陣列操作協同執行的AIPO記憶體命令。因此，圖9A及圖9B的操作命令904不可為例如頁讀取命令。
存在可在任何時間發佈的一些命令（例如，系統管理命令，參見表2）。此類命令的一個實例為重置命令，可在任何時間發佈所述重置命令以終止一或多個平面中的進行中的操作。 執行SCO及AIPO後台陣列操作對比SCO後台陣列操作
圖10示出描繪SCO記憶體命令的發佈及所產生的SCO後台陣列操作的時序圖。舉例而言，在時間t1001，平面102a的SCO命令1004由主機130發佈。所有平面的PxRDY信號在時間段t1001與時間段t1002之間變為忙碌，所述時間段t1001及時間段t1002在本文中亦稱為平面接合時段或SCO記憶體命令的執行週期的第一階段（參見圖7）。階段1可包含命令處理及頁緩衝器與快取之間的資料傳送。在階段1中，因為快取處於忙碌且主機無法讀取快取中的資料/將資料寫入快取中，所以PRDY及PARDY=0（忙碌）。在階段1之後，快取空閒且主機可讀取快取中的資料/將資料寫入快取中，因此PRDY返回至1且PARDY保持為0。因此，在時間t1002之後，所有平面的PxRDY信號轉變為就緒狀態。然而，例如，如關於圖7所論述的，所有平面的陣列就緒信號PxARDY保持忙碌，直至SCO在t1003完成為止。如亦關於圖7所論述，時間t1002與時間t1003之間的時間段稱為後台陣列操作階段或操作可為讀取或寫入的階段2。
應注意，在SCO記憶體命令的SCO後台陣列操作階段期間，所有平面的PxARDY處於忙碌，如圖10中所示出。相比之下，針對AIPO，對應AIPO後台陣列操作階段（參見圖6A）僅針對所選擇的平面（亦即，針對其已發佈AIPO）使PxARDY保持忙碌，如圖6A及圖6B中所示出。
因此，SCO後台陣列操作與SCO記憶體命令相關聯，且任何此類操作將接合所有平面（亦即，針對所有平面，PxARDY=忙碌），如圖10中所示出。相比之下，AIPO後台陣列操作與AIPO記憶體命令相關聯，且任何此類操作將接合特定平面（亦即，針對特定平面，PxARDY=忙碌），如圖6A及圖6B中所示出。 當SCO後台陣列操作處於進行中（亦即，針對所有平面，PxRDY=就緒且PxARDY=忙碌）時，且（i）發佈AIPO命令（其變為無效）及（ii）發佈SCO命令
圖11示出描繪進行中的SCO後台陣列操作（關於SCO後台陣列操作實例請參見圖10，亦即，針對所有平面，PxRDY=就緒且PxARDY=忙碌）以及AIPO命令1104a的發佈及SCO命令1104b的發佈的實例時序圖。
應注意，當SCO後台陣列操作處於進行中（關於對SCO後台陣列操作的進一步論述請參見圖10）時，主機130可僅發佈所選擇的操作命令。舉例而言，當SCO後台陣列操作處於進行中時，主機130可不發佈AIPO命令1104a，且因此，將圖11的AIPO命令1104a宣佈為無效。此展示方法的實例，其中當記憶體正在執行用於同時接合多個平面的第一類型的記憶體命令（例如SCO命令）時，由記憶體接收第二類型的記憶體命令（例如AIPO命令）；及回應於在執行第一類型的記憶體命令期間接收到第二類型的記憶體命令，拒絕執行第二類型的記憶體命令。然而，當SCO後台陣列操作處於進行中時，主機130可在t1004有效地發佈SCO命令1104b，如圖11中所示出。如圖11中所示出，各種信號在時間t1104之後的狀態已經關於圖10加以論述。 快取操作
在實施例中，快取112用作主機130可直接存取的資料單元。在實例中，記憶體101提供快取讀取及快取程式功能，所述功能執行頁緩衝器與快取之間的資料傳送。在頁緩衝器與快取之間的資料傳送操作完成之後，主機130可在記憶體讀取/寫入操作仍然可處於進行中時存取快取112。 快取讀取
圖11A示出與快取讀取操作相關聯的各種步驟。應注意，快取讀取為AIPO操作。因此，在步驟0（圖11A中未示出）中，在發佈快取讀取命令之後，記憶體101在所選擇的平面中的最後一個快取操作完成之前一直等待以在所選擇的平面中開始新的操作。在發佈快取讀取命令（例如，PxRDY自1轉變為0）之後，所選擇的平面變為忙碌。
在圖11A的左側中所示出的步驟1中，將資料自頁緩衝器傳送至快取，其中在先前命令期間將資料自記憶體陣列讀取至頁緩衝器。在此時段期間，平面保持忙碌（例如，PxRDY=0）。
在圖11A的右側中所示出的步驟2中，在自頁緩衝器至快取的資料傳送完成之後，平面就緒且可接受新的命令（PxRD自0轉變為1），且主機130可存取快取以獲得當前資料。亦在此時間期間，將新的資料自記憶體陣列讀取至後台中的頁緩衝器（PxARDY=0）。因此，在步驟2期間，與將當前資料自快取傳送至主機130並行地將新的資料自記憶體陣列傳送至頁緩衝器。即使當前後台陣列操作並未完成，主機130亦可在快取中的當前資料讀出之後將另一快取讀取命令發佈至平面。 快取程式
圖11B及圖11C示出與快取程式操作相關聯的時序圖及各種步驟。在實施例中，快取程式操作可對一個頁資料進行程式。在步驟0（圖11C中未示出），在發佈快取程式命令（在圖11B的實例中為15h）之後，記憶體101在頁緩衝器針對資料傳送（在當前實例中為SCO）空閒之前一直等待以開始新的操作。在發佈快取程式命令（例如，所有PxRDY自1轉變為0）之後，記憶體101變為忙碌。
在圖11C的左側中所示出的步驟1中，將資料自快取傳送至頁緩衝器。在此時段期間，記憶體保持忙碌，且所有PxRDY=0，x=a、……、d。
在圖11C的右側中所示出的步驟2中，在自快取至頁緩衝器的資料傳送完成之後，平面就緒且可接受新的命令（例如，PxRD自0轉變為1），且主機130可將新的資料寫入至快取。當主機130正在將資料寫入至快取時，在步驟1中寫入至頁緩衝器的資料正在後台中自頁緩衝器程式至記憶體陣列（亦即，PxARDY=0）。即使當前後台陣列操作並未完成，主機130亦可在輸入至快取的資料完成之後將另一快取程式命令（命令碼為圖11B中的15h）或頁程式命令（命令碼為圖11B中的10h）發佈至晶片。 概述記憶體平面就緒狀態信號（PxRDY）及記憶體陣列就緒狀態信號（PxARDY）
在實施例中，主機130可針對操作檢查平面忙碌狀態（PRDY及PARDY）。為了簡化主機操作方案，主機130可僅針對操作檢查平面忙碌狀態。
若在記憶體101的任何平面中不存在進行中的操作（所有PxRDY及PxARDY=1），則主機可將任何命令發佈至晶片。
若在記憶體101中存在進行中的AIPO操作，則主機130必須檢查所選擇的平面的PxRDY及PxARDY。若所選擇的平面空閒（PxRDY及PxARDY=1，其中102x為所選擇的平面），則主機可將任何AIPO命令發佈至所選擇的平面。若所選擇的平面處於忙碌（PxRDY及PxARDY=0，其中102x為所選擇的平面），則主機130無法將任何命令發佈至所選擇的平面102x。若所選擇的平面就緒但存在後台陣列操作（亦即，PxRDY=1且PxARDY=0，其中102x為所選擇的平面），則主機130可將所選擇的AIPO命令發佈至所選擇的平面。
若在晶片中存在進行中的SCO操作，則主機130必須檢查所選擇的平面的PxRDY及PxARDY。若所選擇的平面處於忙碌（亦即，PxRDY及PxARDY=0，其中102x為所選擇的平面），則主機無法發佈將被所選擇的平面接受的任何命令。若所選擇的平面就緒但存在後台陣列操作（PxRDY=1且PxARDY=0，其中102x為所選擇的平面），則主機可僅將所選擇的SCO或AIPO命令（而非所有SCO或AIPO命令）發佈至所選擇的平面。
在實施例中，可在任何時間將系統管理命令發佈至晶片。
圖11D示出概述各種記憶體操作的PxRDY及PxARDY的使用的表1190，在上文中論述了所述記憶體操作中的一些。
如先前在本文中所論述，每一平面具有其自身的就緒狀態——PxRDY及PxARDY。因此，個別記憶體平面的就緒狀態包含兩個狀態位元，PxRDY及PxARDY各一個。
PxRDY規定平面是否可執行下一個命令輸入。針對給定記憶體平面，若PxRDY處於忙碌（PxRDY=0），則此平面可不接受其他命令。另一方面，若PxRDY就緒（PxRDY=1），則此平面可基於命令類型及其他平面的其他狀態信號來選擇性地接受新的命令（或可不接受新的命令）。
在實例中，當所有平面就緒（所有PxRDY=1且PxARDY=1）時，記憶體101可接受SCO操作命令，如先前在本文中所論述。
在實例中，當所選擇的特定平面就緒（PxRDY=1）且平面不處於SCO後台陣列操作下（例如，參見圖11，其中AIPO操作命令1104a為無效的）時，記憶體101可接受特定平面的AIPO操作命令。
當平面正在進行SCO後台陣列操作（例如，針對所有平面，PxRDY=1且PxARDY=0，參見圖11）時，只可接受有限的或所選擇的類型的新的命令。可不將AIPO操作命令包含於此等有限的或所選擇的類型的命令（例如，參見圖11，其中AIPO操作命令1104a為無效的）中。
如所論述，PxARDY為對應記憶體陣列操作提供平面就緒狀態。若PxARDY針對特定平面處於忙碌（PxARDY=0），則此平面的記憶體陣列操作仍然處於進行中，所述記憶體陣列操作諸如藉由接合陣列中的位元線及字元線來存取平面中的陣列。若PxARDY針對特定平面就緒（PxARDY=1），則平面並未進行任何記憶體陣列操作。 讀取平面忙碌狀態（RPBS）命令
在實例中，主機130可經由讀取平面忙碌狀態（RPBS）命令及讀取狀態增強（RSE）命令（在本文中的下一個部分中論述RSE命令）中的一或兩者讀出平面狀態信號（例如，PxRDY及/或PxARDY）。
在實施例中，RPBS命令針對記憶體101中的所有平面報導平面狀態信號，諸如PxRDY及PxARDY。舉例而言，針對包括記憶體平面102a、記憶體平面102b、記憶體平面102c、記憶體平面102d的四平面記憶體，RPBS命令報導平面狀態信號PxRDY及平面狀態信號PxARDY，其中x=a、……、d。
圖12A示出包括記憶體平面102a、記憶體平面102b、記憶體平面102c、記憶體平面102d的四平面記憶體的讀取平面忙碌狀態（RPBS）暫存器的位元。舉例而言，RPBS暫存器為圖1的狀態暫存器140中的一者。因此，圖12A示出用於四平面情境的RPBS信號的狀態位元定義。圖12B示出藉由主機130進行的RPBS命令的發佈及輸出至主機130的包含對應狀態暫存器SR的內容的RPBS。
如圖12A中所見，8位元的RPBS信號用於傳達PxRDY及PxARDY，x=a、……、d。主機130接收RPBS信號，且知道與各種平面相關聯的各種忙碌/就緒狀態。舉例而言，RPBS的位元7表示PdRDY——若位元7為0，則PdRDY為0或忙碌；且若位元7為1，則PdRDY為1或就緒。
在記憶體裝置的一些實施例中，提供控制信號，所述控制信號包含作為低態有效信號的記憶體晶片賦能（CE#）信號；作為低態有效信號的寫入賦能（WE#）信號；以及作為低態有效信號的讀取賦能（RE#）信號。此外，可在主機130與記憶體101之間傳輸資料輸入/輸出（I/O）埠信號。主機130傳輸請求RPBS的命令（CMD）（例如，在此期間，WE#為低，此使得主機130能夠將資料寫入或傳輸至記憶體101）。作為回應，記憶體101自包含7位元RPBS的狀態暫存器（status register；SR）輸出資料（例如，在此期間，RE#為低，此使得主機130能夠讀取包含來自記憶體101的PxRDY及PxARDY狀態信號的SR以用於協調記憶體操作）。 讀取狀態增強（Read status enhanced；RSE）命令
與報導記憶體中的所有平面的狀態的RPBS命令對比，RSE命令報導特定平面的狀態。
圖13A示出特定記憶體平面（例如，平面102x，其中x可為a、……、N中的任一者）的讀取狀態增強（RSE）命令暫存器的位元。圖13B示出RSE信號的發佈及RSE命令波形。RSE命令暫存器為圖1的狀態暫存器140中的一者。
主機130接收RSE信號（亦即，RSE命令暫存器的內容），且知道與對應平面相關聯的各種忙碌/就緒狀態。
參看圖13A，RSE信號的位元0及位元1分別指示PxFAIL及PxFAILC，其中PxFAIL為發佈至平面102x的最後一個命令的平面x PASS/FAIL狀態，且PxFAILC為在最後一個命令之前發佈至平面102x的命令的平面x PASS/FAIL狀態。保留位元2、位元3以及位元4以供未來使用。位元5及位元6分別為平面102x的PxARDY及PxRDY。位元7為WP#，從而提供晶片保護狀態位元（例如，其並非是直接記憶體平面相關的）。
參看圖13B，DQ匯流排提供列位址（R1至R3），以指示正在發佈RSE命令的特定平面102x。在自發佈列位址R1至列位址R3以來已過去時間段tWHR之後將RSE狀態暫存器輸出至主機130。
圖1的系統100可支援RPBS命令及RSE命令中的任一者或兩者以讀取平面忙碌狀態。如關於圖12A及圖13A所論述的，RPBS命令報導所有平面的忙碌/就緒狀態，而RSE命令報導特定平面的忙碌/就緒狀態及通過/失敗狀態。 平面就緒通知（PRN或PRN#）引腳
先前所論述的RPBS或RSE暫存器用於指示各種平面的PxRDY及PxARDY狀態，且此等暫存器的內容可藉由主機130在向記憶體101請求後接收。在一些實施例中，記憶體101包含硬體引腳以指示各種記憶體平面的PxRDY及/或PxARDY狀態的改變。
圖14A示出用於為圖1的記憶體101產生平面就緒通知（PRN或PRN#）引腳的電路1400。電路1400假設存在四個記憶體平面102a、記憶體平面102b、記憶體平面102c、記憶體平面102d，且相應地，產生對應於四個記憶體平面102a、記憶體平面102b、記憶體平面102c、記憶體平面102d的四個平面PRN信號PaPRN、平面PRN信號PbPRN、平面PRN信號PcPRN以及平面PRN信號PdPRN。然而，如所屬領域中具通常知識者應容易地理解，記憶體101可具有任何不同數目的記憶體平面，且電路1400可易於修改為適應不同數目的記憶體平面。
在實施例中，每一平面具有對應平面特定的PRN引腳（例如，在本文中亦稱為平面PRN，諸如PxPRN），如圖14中所示出。接著組合地使用對應於多個記憶體平面的PxPRN引腳以產生PRN 1427，所述PRN 1427接著反相以產生PRN# 1429。儘管圖14的實例實施示出輸出PRN# 1429的電路1400，但在實例中，電路1400亦可替代地輸出PRN 1427。
在實施例中，PRN 1427及/或PRN# 1429將指示提供至主機130以例如在至少一個平面已返回至就緒之後採取動作，且主機130可藉由RSE或RPBS命令清除PRN#通知資訊。舉例而言，每當至少一個平面的PxRDY自忙碌轉變為就緒時，主機130經由PRN及/或PRN#引腳而受到通知（例如，PRN# 1429轉變為「通知狀態」）。主機130接著可接收關於PxRDY已經由先前所論述的RSE及/或RPBS命令轉變為就緒的其他資訊。在發佈RSE及/或RPBS命令時，PRN#信號清除，且PRN# 1429轉變為「空閒狀態」。
如圖14中所示出，存在對應於記憶體101的每一平面的PRN電路模組1401（例如，對應於平面102a的PRN電路模組1401a、對應於平面102b的PRN電路模組1401b，以此類推）。下文進一步詳細論述對應於平面102a的實例PRN電路模組1401a，且相同論述適用於其他PRN電路模組1401b、PRN電路模組1401c以及PRN電路模組1401d。
PRN電路模組1401a接收PaRDY信號。PRN電路模組1401a更包括接收PaPRN_Set信號的PRN暫存器1402，所述PaPRN_Set信號為平面102a的PRN設定信號。PRN暫存器1402亦接收PaPRN_ReSet信號，所述PaPRN_ReSet信號為平面102a的PRN重設信號。將PRN暫存器1402a的輸出及PaRDY信號輸入至AND閘1406a。
在實施例中，若PaRDY=1（就緒）且將PRN暫存器（1402a）設定為1（PRNI=1），則將平面102a的平面PRN信號PaPRN設定為「1」（亦即，通知狀態）。因此，在忙碌時段（PaRDY=0）期間設定PRN暫存器（PRNI=1），且PaPRN在PaRDY自0（忙碌）改變為1（就緒）之後自「0」（亦即，空閒狀態）改變為「1」（亦即，通知狀態），例如以向主機130通知PaRDY轉變為就緒狀態。
若針對平面，PxRDY=1（就緒），則藉由RSE或RPBS命令將平面PRN狀態（亦即，PxPRN）清除為「0」（空閒狀態）。若PxRDY=0（忙碌），則亦將平面PRN狀態清除「0」（空閒狀態），以避免但若主機不清除PRN暫存器，則PRN=1，所有PxRDY=0的情況。PaPRN_SET及PaPRN_ReSET信號選擇性地設定或重置平面102a的PaPRN的PRN暫存器1402a。舉例而言，回應於主機發佈RSE或RPBS命令，藉由PaPRN_ReSET信號將PaPRN的PRN暫存器1402a清除為「0」，以瞭解PaRDY的當前狀態。
所有狀態PRN引腳（例如，PaPRN、PbPRN、PcPRN以及PdPRN）藉由OR閘1426進行OR運算，以產生PRN 1427。PRN 1427信號藉由電晶體1428放大及反相，以在PRN#平板1430（例如，其可耦接至圖1的硬體引腳142）處產生PRN#信號。舉例而言，PRN 1427=（P0PRN或P1PRN或P2PRN或P3PRN）。此外，PRN#引腳=PRN的反相。在此實例中，PRN#引腳為汲極開路型引腳。
因此，若任何平面的平面PRN狀態（諸如，PaPRN、PbPRN、PcPRN及/或PdPRN）為1（亦即，處於通知狀態），則PRN#引腳=0（亦即，處於通知狀態）。應注意，當對應PxRDY狀態自忙碌轉變為就緒時，PxPRN（其中x=a、b、c或d）處於通知狀態。
若所有平面的平面PRN狀態（亦即，PaPRN、PbPRN、PcPRN以及PdPRN）為0或處於空閒狀態，則PRN#引腳為1（亦即，處於空閒狀態）。如所論述，當狀態的對應通知已藉由主機（例如，藉由發佈RSE或RPBS命令）清除時，平面的平面PRN狀態為空閒的。
圖14B示出圖14A的電路1400的各種交替組態。具體而言，圖14B示出四個不同組態1480、組態1481、組態1482以及組態1483，以根據PRN 1427產生PRN# 1429。組態1480及組態1481不具有晶片賦能信號（CE）控制，而組態1482及組態1483具有晶片賦能信號（CE）控制。組態1480及組態1482屬於汲極開路型，而組態1481及組態1483為互補金屬氧化物半導體（Complementary metal-oxide-semiconductor；CMOS）型。在使用CE的實例中，此可用於識別多晶粒應用程式中的主動晶粒，例如在所述多晶粒應用程式中PRN#平板可一起結合至一個通道。
圖15示出描繪圖14A的PRN# 1429信號的產生的時序圖1500。在時間t0，例如由於平面102a接收到記憶體命令1502（例如，參見描繪PaRDY變得忙碌的圖6A），因此PaRDY轉變為低或忙碌狀態。使得PaRDY轉變為忙碌的記憶體命令可為命令1502。
在時間t1，PaPRN_SET信號輸出脈衝以指示平面102a就緒，此在時間t2將PaRDY自忙碌重置為就緒。在接收到PaPRN_SET信號的脈衝時，信號PRNI(Pa)轉變為高或通知狀態。
應注意，在時間t0至時間t2之間，由於PaRDY尚未自忙碌轉變為就緒，因此PaPRN（參見圖14）及PRN#不提供任何通知（亦即，處於空閒狀態）。
在時間t2，在PaRDY信號轉變為就緒或1時，平面PRN PaPRN（參見圖14）轉變為1或通知狀態。因此，例如，在OR閘1426由於PaPRN轉變為高而使得PRN 1427變成高時，PRN 1427（參見圖14，圖15中未繪示）亦自時間t2變成高。由於PRN# 1429為PRN 1427的反相，因此在時間t2，PRN# 1429變成低或通知狀態。因此，自時間t2，PRN 1427及PRN# 1429發佈至少一個PxPRY信號已轉變為就緒狀態的通知。
在時間t3，主機130發佈RPBS（或RSE）命令。RPBS命令的狀態暫存器SR在時間t4輸出至主機130。因此，在時間t4，PaPRN_ReSET（參見圖14）發佈脈衝，從而指示主機已發佈RPBS或RSE命令。
因此，在時間t4，重置PaPRN信號（例如，自通知轉變為空閒）。因此，PRN 1427及PRN# 1429亦自通知狀態轉變為空閒狀態。
在實施例中，為確保基於讀出狀態位元PaRDY來清除PaPRN，在RPBS或RSE命令之後將PaRDY狀態位元鎖存至PaPRN_OUT信號。RPBS或RSE命令將輸出鎖存狀態位元P0PRN_OUT，且藉由P0PRN_OUT及RE（讀取賦能）來清除PRN暫存器。此可確保通知使用者（亦即，主機130）且清除暫存器。 重置平面命令
如先前關於圖3D1及圖3D2所論述，「重置平面」命令可由記憶體101支援，其中重置平面命令將中止在所選擇的平面中執行的任何AIPO，針對所選擇的平面發佈重置平面命令。圖16示出重置平面命令的組態（例如，週期類型）。如圖16中所示出，重置平面命令包含一個命令週期，接著為一或多個（例如，三個）位址週期，其中位址週期中所包含的位址指示待重置的記憶體平面的一或多個位址（例如，列位址）（亦參見圖3D2）。在實例中，在記憶體101接收此命令之後，記憶體101中止在由位址週期中的位址識別的記憶體平面中執行的任何AIPO。 發佈至不具有進行中的後台操作的記憶體平面（其他平面可具有AIPO後台操作）的AIPO記憶體命令
圖17A及圖17B分別示出描繪將AIPO記憶體命令發佈至不具有進行中的後台操作的記憶體平面，而一或多個其他記憶體平面可具有進行中的AIPO後台操作的情境的時序圖1700a及時序圖1700b。
在圖17A的實例中，在時間t1702a發佈平面102b的AIPO命令1704a。在時間t1702a之前，PaRDY及PaARDY處於忙碌，從而指示在平面102a中執行AIPO。將AIPO命令1704a發佈至非忙碌平面，諸如平面102b，其中在發佈AIPO命令1704a時，PbRDY=「就緒」。在實例中，AIPO命令1704a可為先前所論述的表2中所列出的任何適合的AIPO命令，諸如頁讀取操作。
如先前關於圖6A所論述，在圖17A的實例中，在發佈AIPO命令1704a之後，所有平面在較短時間段（例如，在時間t1702a與時間t1703a之間）變為忙碌，所述時間段為命令預處理時段。在命令預處理時段之後，平面102c及平面102d的PxRDY及PxADRY變為「就緒」。記憶體平面102b自時間t1703a開始處理AIPO命令1704a。平面102a由於在時間1702a之前開始的進行中的操作而保持忙碌。
在實施例中，在命令預處理時段期間不允許藉由主機130發佈新的命令。如所論述，在命令預處理時段之後，非操作平面（例如，平面102c及平面102d）的平面就緒狀態信號再次轉變為就緒狀態。
圖17B示出替代性實施例（例如，其可為圖17A中所示出的實施例的替代）。舉例而言，在圖17A中，存在命令預處理時段，在此期間所有平面緊接在發佈AIPO命令1704a之後變為忙碌（例如，PxRDY及PxARDY，x=a、……、d）。相比之下，圖17B缺少此命令預處理時段。舉例而言，在圖17B的實施例中，只有AIPO命令1704b在時間t1702b發佈至的所選擇的平面自時間t1702b變為忙碌。其他未經選擇的平面（例如，平面102c、平面102d）保持就緒——亦即，PcRDY、PdRDY、PcARDY以及PdARDY狀態信號不受AIPO命令1704b影響，且此等狀態信號保持可用。
在實例中，圖17A的實施例比圖17B的實施例相對更易於用於電路實施（例如，此是由於圖17A的實施例具有相對較簡單的命令介面）。然而，在圖17A的實施例中可存在效能方面的輕微損失，此是因為主機130需要在命令預處理時段期間等待，在此期間主機130無法發佈任何新的命令。 AIPO記憶體命令的其他實例
若AIPO後台陣列操作在特定平面（諸如第一平面，其中針對第一平面，PxRDY=就緒且PxARDY=忙碌）中處於進行中，則可將AIPO命令（諸如頁讀取或快取讀取命令）發佈至不具有任何後台操作的另一平面（諸如第二平面）（PxRDY=PxARDY=針對第二平面就緒）。
若AIPO後台陣列操作在特定平面（諸如第一平面，其中針對第一平面，PxRDY=就緒且PxARDY=忙碌）中處於進行中，則僅可將所選擇的AIPO命令（諸如快取讀取命令）發佈至具有後台陣列操作的第一平面。舉例而言，參考先前在本文中所論述的表2，快取讀取隨機命令為在後台陣列操作期間允許的AIPO命令（亦即，表2的類別5）。因此，可將表2的任何類別5 AIPO命令發佈至具有後台陣列操作的平面。
可存在其他AIPO記憶體命令，諸如頁讀取命令或一些類別4 AIPO命令（參見表2），無法將所述AIPO記憶體命令發佈至具有進行中的AIPO後台陣列操作的平面。可在AIPO後台陣列操作期間發佈的命令的類型可取決於記憶體裝置的特定實施。
若AIPO後台陣列操作處於進行中，則不允許SCO命令（例如，區塊抹除命令）。
圖18A及圖18B分別示出描繪用於發佈AIPO命令的各種實例情境的時序圖1800a及時序圖1800b。應注意，圖18A示出AIPO命令緊接著命令預處理時段的情境，而圖18B缺少命令預處理時段。亦應注意，圖18A示出圖15的PRN#信號1429，以說明PRN#信號1429的操作。
參看圖18A，在時間t1801a之前，平面中無一者處於忙碌（亦即，PxRDY=PxARDY=針對所有平面就緒）。在時間t1801a，發佈平面102a的AIPO命令1804a。因此，在時間t1801a與時間t1802a之間存在命令預處理時段，在此期間所有平面處於忙碌（亦即，PxRDY=PxARDY=針對所有平面忙碌）。
舉例而言，在時間1802a，平面102b、平面102c以及平面102d轉變為就緒，主機130藉由發佈RPBS命令而知道此情況。舉例而言，在時間t1802a，主機130經由PRN 1427或PRN# 1429接收轉變為就緒的一或多個平面的指示（參見圖14）。因此，在時間1802a之後，主機130發佈RPBS（或RSE）命令以偵測各種平面的狀態。如所示出，如關於圖14及圖15所論述的，基於發佈RPBS命令來重置PRN# 1429。
在時間t1803a，平面102a變為就緒（例如，如關於圖6A的t603a所論述）。在時間t1803a，主機130經由PRN 1427或PRN# 1429接收可用的一或多個平面的指示（參見圖14）。因此，在時間1803a之後，主機130發佈RPBS（或RSE）命令以偵測各種平面的狀態，且知道平面102a就緒（亦即，PaRDY=就緒）。基於RPBS的發佈來將PRN# 1429重置為空閒狀態。
在t1804a，主機130發佈平面102b的另一AIPO命令1804b。與先前的論述類似，在時間t1804a與時間t1805a之間存在命令預處理時段，在此期間所有平面處於忙碌（亦即，PxRDY=PxARDY=針對所有平面忙碌）。在時間1805a，平面102a、平面102c以及平面102d就緒（亦即，PaRDY=PcRDY=PdRDY=就緒），但後台陣列操作在平面102a中仍然處於進行中以用於執行AIPO命令1804a。如所論述，主機130發佈RPBS信號以偵測各種平面的狀態。
在t1806a，主機130發佈平面102a的另一AIPO命令1804c。與先前的論述類似，在時間t1806a與時間t1807a之間存在命令預處理時段，在此期間所有平面處於忙碌（亦即，PxRDY=PxARDY=針對所有平面忙碌）。在時間1807a，平面102c及平面102d就緒（亦即，PcRDY=PdRDY=就緒），但操作在平面102a及平面102b中仍然處於進行中以用於分別執行AIPO命令1804c及AIPO命令1804b。
因此，如先前所論述，若AIPO後台陣列操作在特定平面（諸如第一平面，其中針對第一平面，PxRDY=就緒且PxARDY=忙碌）中處於進行中，則可將AIPO命令（諸如頁讀取或快取讀取命令）發佈至不具有任何後台陣列操作的另一平面（諸如第二平面）（PxRDY=PxARDY=針對第二平面就緒）。在時間t1804a發佈的平面102b的AIPO命令1804b為此AIPO命令的實例。
如先前亦論述，若AIPO後台陣列操作在特定平面（諸如第一平面，其中針對第一平面，PxRDY=就緒且PxARDY=忙碌）中處於進行中，則僅可將所選擇的AIPO命令（諸如快取讀取隨機命令或來自先前在本文中所論述的表2的另一類別5命令）發佈至具有後台陣列操作的第一平面。舉例而言，在時間t1806a發佈平面102a的AIPO命令1804c，而平面102a仍然進行AIPO後台陣列操作（亦即，PaRDY=就緒、PaARDY=忙碌）。因此，AIPO命令1804c可為快取讀取隨機命令或來自表2的另一類別5命令，但不可為頁讀取或表2的另一類別4命令。
圖18B的時序圖1800b與圖18A的時序圖1800a部分地類似。此等兩個時序圖之間的差異在於，圖18A的時序圖1800a包含命令預處理時段，圖18B的時序圖1800b缺少所述命令預處理時段。舉例而言，與圖6B類似，圖18B的時序圖1800b缺少命令預處理時段。因此，在各種命令預處理時段結束時的存在於圖18B的時序圖1800a中的RPBS不存在於圖18B的時序圖1800b中。基於關於圖18A及圖6B的論述，圖18B的時序圖1800b對於所屬領域中具通常知識者而言將為顯而易見的。 SCO記憶體命令的其他實例
若沒有後台陣列操作處於進行中，則只有在所有平面就緒（亦即，PxRDY=PxARDY=針對所有平面就緒）時才可發佈SCO命令（例如，頁程式命令或區塊抹除命令）。在發佈SCO命令之後，所有平面將變為忙碌（亦即，PxRDY=PxARDY=針對所有平面忙碌）。
圖19A示出描繪SCO命令的實例的時序圖1900a。在t1901a，發佈平面102a的AIPO命令1904a。此緊接著時間t1901a與時間t1902a之間的命令預處理時段（儘管在另一實例中，此命令預處理時段可不存在，如關於圖6B所論述的），接著為藉由主機130發佈RPBS命令，如關於圖18A所論述的。因此，在時間t1902a之後，PaRDY=PaARDY=忙碌，且所有其他狀態信號就緒。在時間t1904a，平面102a的AIPO命令1904a的執行完成，且PaRDY及PaARDY兩者在時間t1904a變為就緒。應注意，儘管在圖19A的此實例中，PaRDY及PaARDY兩者同時變為就緒，但PaARDY可在PaRDY變為就緒之後變為就緒，如圖6A中所見。
如圖19A中亦示出，在時間t1903a（例如，其在時間t1902a與時間t1904a之間），發佈平面102b的SCO命令1904b。由於並非所有平面皆在時間1903a就緒（例如，在時間t1903a，PaRDY=忙碌），因此平面102b的SCO命令1904b為無效的且未藉由記憶體101執行。
在所有平面自時間t1904a就緒之後，在時間t1905a發佈平面102b的另一SCO命令1904c。應注意，此時，所有平面就緒。因此，SCO命令1904c為有效的，且自時間t1905a執行SCO命令1904c。
如關於圖7所論述的，在圖19A中，一旦發佈SCO命令1904c，所有平面將例如在時間t1905a與時間t1906a之間的平面接合時段期間變為忙碌（亦即，PxRDY=PxARDY=忙碌，x=a、……、d）。在t1906a（亦即，在平面接合時段結束之後），所有平面轉變為就緒（亦即，PxRDY=就緒，x=a、……、d），但SCO後台陣列操作在所有平面中處於進行中（亦即，PxARDY=忙碌，x=a、……、d）。最終，在時間t1907a，SCO後台陣列操作完成，且PxARDY=就緒，x=a、……、d。
應注意，在時間t1905a與時間t1906a之間，在平面接合時段期間，將所有平面繪示為忙碌（亦即，PxRDY=忙碌，x=a、……、d），但SCO命令1904c用於特定平面102b。亦即，儘管平面102a、平面102c、平面102d可不主動參與SCO命令1904c，但仍然將平面102a、平面102c、平面102d繪示為忙碌或在操作中，以避免任何命令輸入，直至記憶體101針對下一個命令就緒為止。因此，當將平面繪示為接合時，在時間t1905a與時間t1906a之間的時間段在本文中亦稱為平面接合時段，以避免任何命令輸入，直至記憶體101針對下一個命令就緒為止。
應注意，將在平面接合時段期間發佈的任何AIPO（或SCO）操作宣佈為無效。舉例而言，在圖19A中，在時間t1905a1發佈平面的AIPO命令1904d，所述時間t1905a1在平面接合時段期間。因此，將此命令宣佈為無效。
圖19B示出描繪SCO命令的實例的另一時序圖1900b。
圖19B的時序圖1900b與圖19A的時序圖1900a部分地類似。此等兩個時序圖之間的差異在於，圖19A的時序圖1900a包含命令預處理時段，圖19B的時序圖1900b缺少所述命令預處理時段。舉例而言，與圖6B類似，圖19B的時序圖1900b缺少命令預處理時段。因此，在各種命令預處理時段結束時的存在於圖19B的時序圖1900a中的RPBS亦不存在於圖19B的時序圖1900b中。基於關於圖19A及圖6B的論述，圖19B的時序圖1900b對於所屬領域中具通常知識者而言將為顯而易見的。
圖20示出描繪SCO命令的其他實例的時序圖2000，且亦示出在平面執行SCO後台陣列操作時可不發佈一些AIPO記憶體命令。在時序圖2000中，在時間t2001發佈平面102a的SCO命令2004a，由此，所有平面在先前所論述的平面接合時段期間變為忙碌，所述平面接合時段發生在時間t2001與時間t2002之間。在時間t2002，PxRDY轉變為就緒，x=a、……、d，亦即，所有平面變為就緒，且PRN# 1429發佈通知。因此，發佈RPBS且重置PRN# 1429。應注意，SCO後台陣列操作在時間t2002之後仍然處於進行中，且因此，PxARDY=忙碌，x=a、……、d。
在時間t2003（例如，當SCO後台陣列操作仍然處於進行中時），發佈平面102b的AIPO命令2004b。可注意，若SCO後台陣列操作處於進行中，則記憶體101可能無法執行AIPO記憶體命令，諸如頁讀取命令。因此，平面102b的AIPO命令2004b為無效的。
然而，若SCO後台陣列操作處於進行中，則記憶體101可能能夠執行所選擇的SCO記憶體命令，諸如快取程式命令或先前在本文中所論述的表2的另一類別2 SCO命令。應注意，若SCO後台陣列操作處於進行中，則類別1 SCO命令可能未有效地接收及執行。
舉例而言，在時間t2004（例如，當SCO後台陣列操作仍然處於進行中時），發佈平面102b的SCO命令2004c（諸如快取程式命令或表2的另一類別2 SCO命令）。此命令為有效的，且藉由記憶體101執行。舉例而言，所有平面在自時間t2004開始的對應平面接合時段期間變為忙碌。在時間t2004之後的時序圖的部分與關於圖19B所論述的部分類似，且因此，並未進一步詳細論述。
圖21A及圖21B示出描述SCO命令的其他實例的時序圖2100a及時序圖2100b，且亦描述可與執行SCO後台陣列操作的平面同時發佈及執行的一些AIPO記憶體命令。
應注意，圖21A及圖21B示出與圖20的情境相反的情境。舉例而言，在圖20中，在平面正在執行SCO後台陣列操作時不允許AIPO命令2004b。相比之下，在圖21A及圖21B中，在平面正在執行SCO後台陣列操作時允許AIPO命令2104b。
舉例而言，實施圖20的情境的記憶體101內的電路可與實施圖21A及圖21B的情境的記憶體101內的電路不同。因此，當平面正在執行SCO後台陣列操作時，是否允許AIPO記憶體命令為實施特定的——基於記憶體101的設計，當平面正在執行SCO後台陣列操作時，記憶體101可支援選擇性地允許（或拒絕）AIPO記憶體命令。
在另一實例中，圖20的AIPO命令2004b與圖21A的AIPO命令2104不同。因此，允許圖21A的AIPO命令2104b（例如，表2的類別4命令），而拒絕圖20的AIPO命令2004b（例如，表2的類別5命令）。
在時序圖2100a中，在時間t2101a發佈平面102a的SCO命令2104a，由此，所有平面在先前所論述的平面接合時段期間變為忙碌，所述平面接合時段發生在時間t2101a與時間t2102a之間。在時間t2102a，PxRDY轉變為就緒，x=a、……、d，亦即，所有平面變為就緒，且PRN#1429發佈通知。因此，發佈RPBS且重置PRN# 1429。應注意，SCO後台陣列操作在時間t2102a之後仍然處於進行中，且因此，PxARDY=忙碌，x=a、……、d。
在時間t2103a（例如，當SCO後台陣列操作仍然處於進行中時），發佈平面102b的AIPO命令2104b。在圖21A的實例中（且與關於圖20的論述相反），若SCO後台陣列操作處於進行中，則記憶體101可能能夠執行AIPO記憶體命令，諸如頁讀取命令。因此，允許平面102b的AIPO命令2104b。
因此，自時間2103a，所有平面在命令預處理時段期間變為忙碌，直至時間t2104a為止，隨後，平面102a、平面102c、平面102d變為可用。應注意，SCO後台陣列操作在所有平面中處於進行中，例如以執行平面102a的SCO命令2104a。在時間t2106a，平面102b就緒（例如，PbRDY），例如，如關於圖6A的時間t603a所論述的。應注意，SCO後台陣列操作可在時間t2106a之後在所有平面中仍然處於進行中。
圖21B的時序圖2100b與圖21A的時序圖2100a部分地類似。此等兩個時序圖之間的差異在於，圖21A的時序圖2100a包含命令預處理時段，圖21B的時序圖2100b缺少所述命令預處理時段。舉例而言，與圖6B類似，圖21B的時序圖2100b缺少命令預處理時段。因此，在命令預處理時段結束時的存在於圖21B的時序圖2100a中的RPBS不存在於圖21B的時序圖2100b中。基於關於圖21A及圖6B的論述，圖21B的時序圖2100b對於所屬領域中具通常知識者而言將為顯而易見的。
圖22A至圖22H示出回應於接收到可實施於各種實施例中的各別類別的命令，平面P0至平面P3的平面就緒信號PxRDY及平面P0至平面P3的陣列就緒信號PxARDY的實例時序圖。應注意，在圖22A至圖22H的時序圖中，如同先前圖，加點矩形對應於相關聯的信號忙碌，且非陰影矩形對應於相關聯的信號就緒（亦即，不忙碌），如圖6A的「圖例」區段中所示出的。
圖22A繪示不具有快取操作的SCO命令，比如表2中的類別1的狀態信號的時序。在接收到平面P0的SCO命令時，所有狀態信號處於就緒狀態。在執行命令期間，所有狀態信號處於忙碌狀態，直至命令完成為止。所有平面的平面就緒信號及陣列就緒信號兩者均在操作時段期間處於忙碌狀態。
圖22B繪示具有快取操作的SCO命令，比如表2中的類別2的狀態信號的時序，所述快取操作具有兩個操作時段。在接收到平面P0的SCO命令時，所有狀態信號處於就緒狀態。在接收到命令之後，所有平面的平面就緒信號在快取忙碌時段期間轉變為忙碌狀態且在快取忙碌時段結束時轉變為就緒狀態。在後台陣列操作時段期間，陣列就緒信號在超出快取忙碌時段結束的較長間隔期間保持於忙碌狀態。
圖22C繪示不具有快取操作的AIPO命令，比如表2的類別4的狀態信號的時序，所述快取操作具有兩個操作階段。在接收到平面P0的AIPO命令時，所有狀態信號處於就緒狀態。在接收到命令之後，所有平面的平面就緒信號轉變為忙碌狀態。此外，在接收到命令之後，所有平面的陣列就緒信號轉變為忙碌狀態。在命令處理間隔結束時，未經選擇的平面的平面就緒及陣列就緒信號轉變為就緒狀態。所選擇的平面P0的平面就緒及陣列就緒信號在操作間隔期間保持忙碌。
圖22D繪示具有快取操作的AIPO命令，比如表2的類別5的狀態信號的時序，所述快取操作具有三個操作階段，包含：命令處理階段，其中所有平面就緒及陣列就緒信號處於忙碌；資料傳送階段，其中針對未經選擇的平面，平面就緒及陣列就緒信號就緒且所選擇的平面的平面就緒及陣列就緒信號保持忙碌；以及陣列讀取/寫入階段，其中所選擇的平面的平面就緒信號轉變為就緒且所選擇的平面的陣列就緒信號在完成之前一直保持忙碌。在接收到平面P0的AIPO命令時，所有狀態信號處於就緒狀態。在接收到命令之後，所有平面的平面就緒信號轉變為忙碌狀態。此外，在接收到命令之後，所有平面的陣列就緒信號轉變為忙碌狀態。在快取操作間隔結束時，所選擇的平面P0的平面就緒信號轉變為就緒狀態。然而，所選擇的平面的陣列就緒信號在較長操作間隔內保持忙碌。未經選擇的平面的平面就緒信號及未經選擇的平面的陣列就緒信號在命令處理間隔結束時轉變為就緒狀態。
不同命令的操作序列可為不同的。舉例而言，針對實例頁讀取命令：階段1：命令處理；階段2：陣列讀取操作；以及階段3：自頁緩衝器至快取的資料傳送。針對實例快取讀取命令：階段1：命令處理；階段2：自頁緩衝器至快取的資料傳送；以及階段3：陣列讀取操作。然而，實例頁程式命令及快取程式命令的操作序列可為相同的：階段1：命令處理；階段2：自快取至頁緩衝器的資料傳送；以及階段3：陣列寫入操作。
圖22E繪示支援多個重疊平面操作的AIPO命令序列的狀態信號的時序。舉例而言，如所示出，針對支援具有快取操作的多平面讀取的具有多個平面的記憶體裝置，接收到命令序列，所述命令序列包含平面P0的第一命令及平面P1的第二命令。在一些實施例中，可存在定址至記憶體中的所有平面或平面的任何子集的接收到的多平面命令序列。舉例而言，多平面命令可具有如由開放式NAND快閃介面ONFI標準（修訂版5.0，2021年5月25日，其如同在本文中進行完全闡述一般以引用的方式併入）指定的形式，比如以下： MP命令集1：00h-ADDR-32h MP命令集2：00h-ADDR-30h/31h
在所說明實施例中，在接收到第一命令時，所有平面就緒及陣列就緒信號處於就緒狀態。在接收到命令時，開始所有平面就緒及陣列就緒信號轉變為忙碌狀態的命令處理間隔。在命令處理間隔結束時，未經選擇的平面的陣列就緒及平面就緒信號轉變為就緒狀態，而所選擇的平面陣列就緒及平面就緒信號保持於忙碌狀態。在接收到定址至平面P1的第二命令時，平面P1至平面P3的陣列就緒及平面就緒信號處於就緒狀態，且平面P0的陣列就緒及平面就緒信號處於忙碌狀態。在接收到第二命令時，平面P1至平面P3的平面就緒及陣列就緒信號在命令處理間隔內轉變為忙碌狀態。在命令處理間隔結束時，平面P2及平面P3的陣列就緒及平面就緒信號轉變為就緒狀態，而平面P1的陣列就緒及平面就緒信號在操作期間保持於忙碌狀態。在平面P0中的操作結束時，平面P0的平面就緒及陣列就緒信號轉變為就緒狀態。在平面P1的操作結束時，平面P1的平面就緒及陣列就緒信號轉變為就緒狀態。
圖22F示出可在其他平面的後台陣列操作階段期間發佈的多個平面的AIPO命令序列的情況。因此，除了在接收到平面P0的第一命令時及在接收到平面P1的第二命令時，平面P2的陣列就緒信號處於忙碌狀態之外，圖22F與圖22E相像。
圖22G示出並行地發起多平面操作的多個平面的AIPO命令序列的情況。在接收到平面P0的第一命令之後，所有陣列就緒及平面就緒信號在命令處理間隔內轉變為忙碌狀態，且包含平面P0的陣列就緒及平面就緒信號的所有陣列就緒及平面就緒信號接著轉變為就緒狀態。在接收到平面P1的第二命令時，所有陣列就緒及平面就緒信號處於就緒狀態，且在命令處理間隔期間轉變為忙碌狀態。在命令處理間隔結束時，平面P0及平面P1中的讀取操作開始執行且並行地執行。因此，平面P0的平面就緒及陣列就緒信號在完成操作及平面P0時返回至就緒狀態，且平面P1的平面就緒及陣列就緒信號在請求項P1中的操作結束時返回至就緒狀態。
圖22H示出可在其他平面的後台陣列操作階段期間發佈的多個平面的AIPO命令序列的並行操作的情況。因此，除了在接收到平面P0的第一命令時及在接收到平面P1的第二命令時，平面P2的陣列就緒信號處於忙碌狀態之外，圖22H與圖22G相像。
圖23示出在第一SCO命令的操作期間發佈第二SCO命令的實例。在發佈快取SCO命令1之後，晶片僅在階段1內變為忙碌（所有PxRDY=0），接著晶片在階段1完成之後返回至就緒（所有PxRDY=1）。即使先前命令的階段2仍然在進行，亦可發佈新的SCO命令2。然而，除非第1命令操作結束，否則第2 SCO操作不開始，因此，其仍然滿足SCO準則。
圖24示出可發佈暫時中止先前SCO命令的操作的AIPO命令的另一實例。在發佈快取SCO命令1之後，晶片僅在階段1內變為忙碌（所有PxRDY=0），接著晶片在階段1完成之後返回至就緒（所有PxRDY=1）。即使先前命令的階段2仍然在進行，亦可發佈新的AIPO命令2。在此情況下，暫時中止先前操作以執行新的命令且在新的操作完成之後自動恢復舊的操作。此可為在一個命令具有比另一命令更高的優先級時應用的特殊情況。
本文中描述可藉由平面就緒/陣列就緒信號的實施例支援的各種實例組態。一個實例可表徵如下：
1.是否不存在後台操作（PxRDY=PxARDY=1）。
i.若所選擇的平面就緒（PxRDY=PxARDY=1），則可針對所選擇的平面發佈AIPO命令（包含快取及非快取AIPO命令）。
ii.若所有平面就緒（PxRDY=PxARDY=1），則可發佈SCO命令（包含快取及非快取SCO命令）。
2.是否存在後台陣列操作（PxRDY=1及PxARDY=0）。
i.若後台陣列操作為所選擇的平面的快取AIPO操作，則可針對所選擇的平面發佈所選擇的AIPO命令。
ii.若後台陣列操作為未經選擇的平面的快取AIPO操作，則可針對所選擇的平面發佈AIPO命令（包含快取及非快取AIPO命令）。
iii.若後台陣列操作為快取SCO操作，則可發佈所選擇的SCO及AIPO命令。
iv.請注意，此處所提及的所選擇的命令不僅僅是快取（SCO/AIPO）命令，其亦可包含非快取（SCO/AIPO）命令。
3.若所選擇的平面處於忙碌（PxRDY=PxARDY=0），則不可將AIPO或SCO命令發佈至所選擇的平面。
因此，在一些組態中，在沒有後台操作處於進行中時（PxRDY=PxARDY=1），可發佈快取及非快取命令。
此外，可在後台陣列操作（PxRDY=1及PxARDY=0）期間發佈所選擇的命令，其包含不為快取命令的命令。
雖然參考上文詳述的較佳實施例及實例揭露本發明，但應理解，此等實例意欲為說明性而非限制性意義。經考慮所屬領域中具通常知識者將容易地想到修改及組合，所述修改及組合將在本發明的精神及以下申請專利範圍的範疇內。
0、1、2、3、4、5、6、7:位元 102a、102b、102c、102d、……、102N:記憶體平面 10h、15h:命令碼 100:記憶體系統 101:記憶體 104a、104b、104d、104N:記憶體陣列 108a、108b、108N:頁緩衝器 110a、110b、……、110N:字元線選擇電路 112a、112b、……、112N:快取 116、118:輸入/輸出介面 119:通信鏈路 120:控制電路 130:主機 140:狀態暫存器 142:硬體引腳 404a:後台陣列操作 404b:後台操作 408:前台記憶體操作 604a、604b、804、904、1104a、1704a、1804a、1804b、1804c、1904a、1904d、2004b、2104b:AIPO命令 704a、704b、1004、1104b、1704b、1904b、1904c、2004a、2004c、2104a:SCO命令 1190:表 1400:電路 1401a、1401b、1401c、1401d:PRN電路模組 1402a:PRN暫存器 1406a:AND閘 1426:OR閘 1427:PRN 1428:電晶體 1429:PRN#信號 1430:PRN#平板 1480、1481、1482、1483:組態 1500、1700a、1700b、1800a、1800b、1900a、1900b、2000、2100a、2100b:時序圖 1502:記憶體命令 A、B:資料 P0、……、P3:平面 PaARDY、PbARDY、PcARDY、PdARDY、PxARDY:陣列就緒信號 PaPRN、PbPRN、PcPRN、PdPRN:平面PRN信號 PaRDY、PbRDY、PcRDY、PdRDY、PxRDY:平面就緒信號 PNARDY:記憶體陣列就緒狀態信號 PNRDY:記憶體平面就緒狀態信號 R1、……、R3:列位址 SR:狀態暫存器 t0、t1、t2、t3、t4、t2B1、t2B2、t2B3、t2C1、t2C2、t2C3、t601a、t602a、t603a、t601b、……、t604b、t702、……、t706、t708、t802a、t803a、t902a、t903a、t902b、t1001、t1002、t1003、t1104、t1702a、t1702b、t1703a、t1801a、t1802a、t1803a、t184a、t1805a、t1806a、t1807a、t1901a、t1902a、t1903a、t1904a、t1905a、t1905a1、t1906a、t1907a、t2001、t2002、t2003、t2004、t2101a、t2102a、t2103a、t2104a、t2106a:時間 tWHR:時間段
圖1為包括記憶體的記憶體系統的簡圖。 圖2A示出用於自兩個記憶體平面的記憶體陣列存取資料的實例SCO操作。 圖2B示出實例第一類型的SCO操作，且圖2C示出實例第二類型的SCO操作。 圖3A示出用於自兩個記憶體平面的記憶體陣列存取資料的實例AIPO操作。 圖3B示出實例AIPO操作。 圖3C1示出與由傳統記憶體系統支援的「快取讀取結束」命令相關聯的時序圖。 圖3C2示出與由圖1的記憶體系統支援的「快取讀取結束隨機」命令相關聯的時序圖。 圖3D1示出與由傳統記憶體系統支援的重置命令相關聯的時序圖。 圖3D2示出與由本文中所論述的記憶體系統支援的重置命令相關聯的時序圖。 圖4示出由圖1的記憶體系統執行的實例後台記憶體操作及前台記憶體操作。 圖5象徵性地示出各種記憶體平面及圖1的系統的記憶體的各種記憶體陣列的記憶體平面就緒狀態信號（PxRDY）及記憶體陣列就緒狀態信號（PxARDY）。 圖6A示出回應於接收到AIPO命令的平面就緒信號及陣列就緒信號的實例時序圖。 圖6B示出回應於接收到AIPO命令的平面就緒信號及陣列就緒信號的實例時序圖。 圖7示出回應於接收到SCO命令的平面就緒信號及陣列就緒信號的實例時序圖。 圖8A示出描繪將AIPO記憶體命令發佈至非操作平面，而另一操作平面具有進行中的後台操作的實例時序圖，其中圖8A的AIPO記憶體命令引起命令預處理時段。 圖8B示出描繪將AIPO記憶體命令發佈至非操作平面，而另一平面具有進行中的後台操作的另一實例時序圖，其中圖8B的AIPO記憶體命令並未引起任何命令預處理時段。 圖9A及圖9B示出描繪將AIPO記憶體命令發佈至具有進行中的後台陣列操作的平面的實例時序圖。 圖10示出描繪SCO記憶體命令的發佈及所產生的SCO後台操作的時序圖。 圖11示出描繪進行中的SCO後台陣列操作以及AIPO命令的發佈及SCO命令的發佈的實例時序圖。 圖11A示出與快取讀取操作相關聯的各種步驟。 圖11B及圖11C示出與快取程式操作相關聯的時序圖及各種步驟。 圖11D示出概述針對各種記憶體操作的PxRDY及PxARDY的使用的表。 圖12A示出用於四平面記憶體的讀取平面忙碌狀態（read plane busy status；RPBS）暫存器的位元。 圖12B示出RPBS命令的發佈及包含對應狀態暫存器SR的內容的RPBS輸出。 圖13A示出用於特定記憶體平面的讀取狀態增強（Read status enhanced；RSE）命令暫存器的位元。 圖13B示出RSE信號的發佈及RSE命令波形。 圖14A示出用於為圖1的記憶體產生平面就緒通知（plane ready notice；PRN或PRN#）引腳的電路。 圖14B示出圖14A的電路的各種交替組態。 圖15示出描繪圖14A的PRN#信號的產生的時序圖。 圖16示出重置平面命令的組態（例如，週期類型）。 圖17A及圖17B示出描繪將AIPO記憶體命令發佈至不具有進行中的後台操作的記憶體平面，而一或多個其他記憶體平面可具有進行中的AIPO後台陣列操作的情境的時序圖。 圖18A及圖18B示出描繪用於發佈AIPO命令的各種實例情境的時序圖。 圖19A示出描繪SCO命令的實例的時序圖。 圖19B示出描繪SCO命令的實例的另一時序圖。 圖20示出描繪SCO命令的其他實例的時序圖，且亦示出在平面執行SCO後台陣列操作時可不發佈一些AIPO記憶體命令。 圖21A及圖21B示出描述SCO命令的其他實例的時序圖，且亦描述可與執行SCO後台陣列操作的平面同時發佈及執行一些AIPO記憶體命令。 圖22A至圖22H示出回應於接收到各別類別的命令的平面P0至平面P3的平面就緒信號PxRDY及平面P0至平面P3的陣列就緒信號PxARDY的實例時序圖。 圖23示出在第一SCO命令的操作期間發佈第二SCO命令的實例。 圖24示出可發佈暫時中止先前SCO命令的操作的AIPO命令的實例。
1004、1104b:SCO命令
1104a:AIPO命令
PaRDY、PbRDY、PcRDY、PdRDY:平面就緒信號
PaARDY、PbARDY、PcARDY、PdARDY:陣列就緒信號
t1002、t1003、t1104:時間

Claims (24)

  1. 一種具有多個記憶體平面的記憶體，包括：多個記憶體平面，每一記憶體平面包含(i)至少一個對應記憶體陣列及(ii)一或多個周邊電路，所述周邊電路專用於與所述至少一個對應記憶體陣列及對應記憶體平面相關聯的讀取及寫入操作；輸入/輸出(I/O)介面，用於自主機接收記憶體命令及資料且將資料輸出至所述主機；以及一或多個儲存單元，被組態為針對所述多個記憶體平面中的每一記憶體平面儲存(i)指示所述對應記憶體平面的忙碌狀態或就緒狀態的對應平面就緒(PRDY)信號及(ii)指示所述對應記憶體平面的所述對應記憶體陣列的忙碌狀態或就緒狀態的對應平面陣列就緒(PARDY)信號，從而儲存對應於所述多個記憶體平面的多個PRDY信號及多個PARDY信號，其中所述記憶體被組態為執行(i)第一類型的操作及(ii)第二類型的操作，所述第一類型的操作在所述操作的至少一部分執行期間接合所述記憶體的多個記憶體平面，所述第二類型的操作在至少一部分執行所述操作的期間接合一個記憶體平面而非所述多個記憶體平面中的所有者，其中：所述第一類型的操作在至少所述部分執行期間接合所述記憶體的所述多個記憶體平面的記憶體陣列，使得所述多個記憶體平面的所述PARDY信號同時處於所述忙碌狀態；以及所述第二類型的操作在至少一部分執行期間接合一個記憶體 平面而非所述多個記憶體平面中的所有者的記憶體陣列，使得所述一個記憶體平面的所述PARDY信號處於所述忙碌狀態，同時對應於沒有正在進行操作中的記憶體平面的所述PARDY信號非處於所述忙碌狀態。
  2. 如請求項1所述的記憶體，更包括：就緒通知引腳；以及電路，用於將所述就緒通知引腳自空閒狀態轉變為通知狀態，以提供所述多個PRDY信號中的至少一個PRDY信號自所述忙碌狀態改變為所述就緒狀態的指示。
  3. 如請求項2所述的記憶體，其中：所述電路將進一步回應於所述記憶體將所述一或多個儲存單元中的至少一些內容提供至所述主機，將所述就緒通知引腳自所述通知狀態轉變為所述空閒狀態，所述一或多個儲存單元中的所述至少一些內容識別自所述忙碌狀態改變為所述就緒狀態的所述至少一個PRDY信號。
  4. 如請求項3所述的記憶體，其中：所述記憶體可在所述就緒通知引腳自所述空閒狀態至所述通知狀態的所述轉變之後自所述主機接收狀態讀取命令；所述記憶體被組態為回應於接收到所述狀態讀取命令，將所述一或多個儲存單元中的所述至少一些內容提供至所述主機；且回應於將所述一或多個儲存單元中的所述至少一些內容提供至所述主機，所述電路被組態為將所述就緒通知引腳自所述通知狀態轉變為所述空閒狀態。
  5. 如請求項1所述的記憶體，其中所述第一類型的操 作取決於所述多個記憶體平面。
  6. 如請求項1所述的記憶體，其中所述記憶體被組態為執行在所述操作的至少一部分執行期間接合所述記憶體的多個記憶體平面的操作，且在執行所述操作的第一階段期間，將對應於所述多個記憶體平面的多個PRDY信號及多個PARDY信號設定為指示忙碌狀態。
  7. 如請求項6所述的記憶體，其中在執行所述操作的第二後台陣列操作階段期間，將所述多個PARDY信號設定為指示所述忙碌狀態且將所述多個PRDY信號設定為指示就緒狀態。
  8. 如請求項1所述的記憶體，其中所述記憶體被組態為執行針對第一記憶體平面的、在至少一部分執行所述操作的期間接合所述第一記憶體平面而非所述多個記憶體平面中的所有者的操作，且在執行所述操作的第一階段期間，將對應於所述多個記憶體平面的所述多個PRDY信號及所述多個PARDY信號設定為指示所述忙碌狀態。
  9. 如請求項8所述的記憶體，其中在執行所述操作的第二階段期間，將對應於所述第一記憶體平面的第一PRDY信號及第一PARDY信號設定為指示所述忙碌狀態，且將所述多個PRDY信號中的一或多個其他PRDY信號及所述多個PARDY信號中的一或多個其他PARDY信號設定為指示所述就緒狀態或所述忙碌狀態。
  10. 一種操作包括多個記憶體平面的記憶體的方法，每 一記憶體平面包括(i)至少一個對應記憶體陣列及(ii)一或多個周邊電路，所述周邊電路被組態為支援所述對應記憶體陣列及對應記憶體平面的操作，所述方法包括：針對所述多個記憶體平面中的每一記憶體平面產生(i)指示所述對應記憶體平面的忙碌狀態或就緒狀態的對應平面就緒(PRDY)信號及(ii)指示所述對應記憶體平面的所述對應記憶體陣列的忙碌狀態或就緒狀態的對應平面陣列就緒(PARDY)信號，從而產生對應於所述多個記憶體平面的多個PRDY信號及多個PARDY信號；以及在所述記憶體中執行第一類型的操作及第二類型的操作，所述第一類型的操作在至少一部分執行期間接合所述記憶體的所述多個記憶體平面的記憶體陣列，所述第二類型的操作在至少一部分執行期間接合一個記憶體平面而非所述多個記憶體平面中的所有者的記憶體陣列，其中：所述第一類型的操作在至少所述部分執行期間接合所述記憶體的所述多個記憶體平面的記憶體陣列，使得所述多個記憶體平面的所述PARDY信號同時處於所述忙碌狀態；以及所述第二類型的操作在至少一部分執行期間接合一個記憶體平面而非所述多個記憶體平面中的所有者的記憶體陣列，使得所述一個記憶體平面的所述PARDY信號處於所述忙碌狀態，同時對應於沒有正在進行操作中的記憶體平面的所述PARDY信號非處於所述忙碌狀態。
  11. 如請求項10所述的操作包括多個記憶體平面的記憶 體的方法，更包括：基於所述多個PRDY信號及所述多個PARDY信號中的一或多者的狀態來選擇性地允許或拒絕執行所述多個記憶體平面中的記憶體平面的記憶體命令。
  12. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，其中所述第一類型的操作取決於所述多個記憶體平面。
  13. 如請求項12所述的操作包括多個記憶體平面的記憶體的方法，其中三層胞元讀取操作及單層胞元讀取操作中的每一個在所述多個記憶體平面的各自平面上可時間上至少部分地重疊執行。
  14. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，更包括：在所述記憶體中執行在至少一部分執行期間接合所述記憶體的所述多個記憶體平面的記憶體陣列的第一類型的操作包含在執行所述操作的平面接合階段期間，產生對應於所述多個記憶體平面的用於指示所述忙碌狀態的所述多個PRDY信號及所述多個PARDY信號。
  15. 如請求項14所述的操作包括多個記憶體平面的記憶體的方法，更包括：在執行所述操作的後台陣列操作階段期間，產生用於指示所述忙碌狀態的所述多個PARDY信號及用於指示所述就緒狀態的所述多個PRDY信號。
  16. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，其中第一PRDY信號及第一PARDY信號與所述多個記 憶體平面中的第一記憶體平面相關聯，且執行在至少一部分執行期間接合一個記憶體平面而非所述多個記憶體平面中的所有者的記憶體陣列的第二類型的操作包含：在執行所述第二類型的操作的第一階段期間，產生對應於所述多個記憶體平面的用於指示所述忙碌狀態的所述多個PRDY信號及所述多個PARDY信號。
  17. 如請求項16所述的操作包括多個記憶體平面的記憶體的方法，更包括：在執行所述第二類型的操作的第二階段期間，產生(i)用於指示所述忙碌狀態的第一PRDY信號及第一PARDY信號、(ii)用於指示所述就緒狀態或所述忙碌狀態的所述多個PRDY信號中的一或多個其他PRDY信號及所述多個PARDY信號中的一或多個其他PARDY信號。
  18. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，其中第一PRDY信號及第一PARDY信號與所述多個記憶體平面中的第一記憶體平面相關聯，且其中執行針對所述第一記憶體平面的所述第二類型的操作包括：在執行所述第二類型的操作期間，同時產生(i)用於指示所述忙碌狀態的所述第一PRDY信號及所述第一PARDY信號、(ii)用於指示所述就緒狀態的分別對應於第二記憶體平面及第三記憶體平面的至少一個第二PRDY信號及至少一個第三PRDY信號以及(iii)用於指示所述就緒狀態或所述忙碌狀態的分別對應於所述第二記憶體平面及所述第三記憶體平面的至少一個第二PARDY信號及至少一個第三PARDY信號。
  19. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，更包括：當所述記憶體正在執行第一類型的記憶體命令以同時接合多個平面時，由所述記憶體接收第二類型的記憶體命令；以及回應於在執行所述第一類型的記憶體命令期間接收到所述第二類型的記憶體命令，拒絕執行所述第二類型的記憶體命令。
  20. 如請求項10所述的操作包括多個記憶體平面的記憶體的方法，更包括：產生平面就緒通知信號；以及回應於所述多個PRDY信號中的一或多個PRDY信號自所述忙碌狀態至所述就緒狀態的轉變，將所述平面就緒通知信號轉變為通知狀態。
  21. 如請求項20所述的操作包括多個記憶體平面的記憶體的方法，更包括：回應於由所述記憶體向主機通知所述一或多個PRDY信號自所述忙碌狀態至所述就緒狀態的所述轉變，將所述平面就緒通知信號重置為空閒狀態；以及將所述平面就緒通知信號供應至所述主機可存取的專用硬體引腳。
  22. 一種操作包括多個記憶體平面的記憶體的方法，每一記憶體平面包括至少一個對應記憶體陣列，所述方法包括：針對所述多個記憶體平面中的每一記憶體平面產生(i)對應平面就緒(PRDY)信號及(ii)對應平面陣列就緒(PARDY)信號；以及 在所述記憶體中執行(i)同步晶片操作(SCO)記憶體命令及(ii)異步獨立平面操作(AIPO)記憶體命令，所述同步晶片操作記憶體命令在執行所述SCO記憶體命令的SCO後台陣列操作階段期間將與所述多個記憶體平面相關聯的多個PARDY信號設定為指示忙碌狀態，所述異步獨立平面操作記憶體命令在執行所述AIPO記憶體命令的AIPO後台陣列操作階段期間將與所述多個記憶體平面中的對應記憶體平面相關聯的至多一個PARDY信號設定為忙碌狀態。
  23. 如請求項22所述的操作包括多個記憶體平面的記憶體的方法，更包括：當第一記憶體平面的對應PRDY信號處於忙碌狀態時，拒絕執行針對所述多個記憶體平面中的所述第一記憶體平面的新的記憶體命令。
  24. 如請求項22所述的操作包括多個記憶體平面的記憶體的方法，更包括：產生讀取平面狀態信號，所述讀取平面狀態信號包含(i)對應於所述多個記憶體平面的多個PRDY信號中的每一者的就緒狀態或忙碌狀態及(ii)對應於所述多個記憶體平面的所述多個PARDY信號中的每一者的就緒狀態或忙碌狀態；以及產生平面就緒通知信號，使得：回應於所述多個PRDY信號中的一或多個PRDY信號自所述忙碌狀態至所述就緒狀態的轉變，所述平面就緒通知信號轉變為通知狀態；以及回應於產生所述讀取平面狀態信號，所述平面就緒通知信號 轉變為空閒狀態。
TW111105438A 2021-11-24 2022-02-15 一種具有多個記憶體平面的記憶體及其操作方法 TWI821911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/535,021 2021-11-24
US17/535,021 US11742004B2 (en) 2021-11-24 2021-11-24 Memory supporting multiple types of operations

Publications (2)

Publication Number Publication Date
TW202321895A TW202321895A (zh) 2023-06-01
TWI821911B true TWI821911B (zh) 2023-11-11

Family

ID=86384160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105438A TWI821911B (zh) 2021-11-24 2022-02-15 一種具有多個記憶體平面的記憶體及其操作方法

Country Status (3)

Country Link
US (1) US11742004B2 (zh)
CN (1) CN116168745A (zh)
TW (1) TWI821911B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130128675A1 (en) * 2011-11-21 2013-05-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system and controller operating method
TWI607310B (zh) * 2008-09-03 2017-12-01 馬維爾世界貿易股份有限公司 多層資料排序
US20180165021A1 (en) * 2016-12-12 2018-06-14 International Business Machines Corporation Adaptive health grading for a non-volatile memory
CN108475518A (zh) * 2016-03-04 2018-08-31 爱德斯托科技有限公司 存储器装置中的读取时延减小
US20210294529A1 (en) * 2020-03-19 2021-09-23 Kioxia Corporation Storage device and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176646A (ja) * 2009-02-02 2010-08-12 Toshiba Information Systems (Japan) Corp メモリシステムおよびメモリシステムのインターリーブ制御方法
JP2021153080A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607310B (zh) * 2008-09-03 2017-12-01 馬維爾世界貿易股份有限公司 多層資料排序
US20130128675A1 (en) * 2011-11-21 2013-05-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system and controller operating method
CN108475518A (zh) * 2016-03-04 2018-08-31 爱德斯托科技有限公司 存储器装置中的读取时延减小
US20180165021A1 (en) * 2016-12-12 2018-06-14 International Business Machines Corporation Adaptive health grading for a non-volatile memory
US20210294529A1 (en) * 2020-03-19 2021-09-23 Kioxia Corporation Storage device and method

Also Published As

Publication number Publication date
US20230162763A1 (en) 2023-05-25
US11742004B2 (en) 2023-08-29
CN116168745A (zh) 2023-05-26
TW202321895A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
JP5002201B2 (ja) メモリシステム
US8996782B2 (en) Memory system and bank interleaving method
US7843758B2 (en) Multi-chip package flash memory device and method for reading status data therefrom
JP4593575B2 (ja) 埋め込み型コンピュータシステムの各構成部材のための共通化インターフェース
US11847339B2 (en) Apparatus for outputting internal state of memory apparatus and memory system using the apparatus
JP2015164090A (ja) 複数の独立したシリアルリンクメモリ
TWI467574B (zh) 記憶體儲存裝置、記憶體控制器與其資料傳輸方法
CN105528299B (zh) 读取命令排程方法以及使用该方法的装置
CN108628783A (zh) 用于将修改后的数据从易失性存储器清除到持久性第二存储器的装置、系统和方法
US9483193B1 (en) Data storage device
US11487474B2 (en) Memory system and method of operating a memory device included in the same
JP7216247B1 (ja) バンク割り当てを備えたマルチポート不揮発性メモリデバイスおよび関連するシステムおよび方法
JP2011018222A (ja) インタリーブ制御装置、インタリーブ制御方法及びメモリシステム
CN113064840A (zh) 存储设备及其操作方法
TWI821911B (zh) 一種具有多個記憶體平面的記憶體及其操作方法
JP2013200678A (ja) メモリシステムおよびバンクインターリーブ方法
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
US20230244615A1 (en) Memory device, method for controlling memory device and memory system
TWI667657B (zh) 記憶體裝置及其操作方法
KR102473197B1 (ko) 읽기 데이터를 전송 단위로 전송하는 불휘발성 메모리 모듈, 스토리지 장치, 및 전자 장치
US20110302355A1 (en) Mapping and writting method in memory device with multiple memory chips
US20170220297A1 (en) Methods for scheduling data-programming tasks and apparatuses using the same
CN117762346A (zh) 存储器读取方法、存储器存储装置及存储器控制器
JP2015069602A (ja) メモリ・システム