CN117762346A - 存储器读取方法、存储器存储装置及存储器控制器 - Google Patents
存储器读取方法、存储器存储装置及存储器控制器 Download PDFInfo
- Publication number
- CN117762346A CN117762346A CN202311838933.3A CN202311838933A CN117762346A CN 117762346 A CN117762346 A CN 117762346A CN 202311838933 A CN202311838933 A CN 202311838933A CN 117762346 A CN117762346 A CN 117762346A
- Authority
- CN
- China
- Prior art keywords
- read
- read command
- memory
- command
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005055 memory storage Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000004044 response Effects 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000013523 data management Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种存储器读取方法、存储器存储装置及存储器控制器。所述方法包括：建立分别属于多个实体平面的多个读取命令队列；自主机系统接收读取命令，其中读取命令包括读取地址；根据读取地址将读取命令分配至对应的读取命令队列；在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌(read busy)阶段，判断其余读取命令队列是否处于等待阶段；以及响应于所述其余读取命令队列中的第二读取命令队列处于等待阶段，执行第二读取命令队列中的读取命令。
Description
技术领域
本发明涉及一种存储技术领域，且尤其涉及一种存储器读取方法、存储器存储装置及存储器控制器。
背景技术
随着半导体制程工艺的进步，基于存储器存储装置的存储容量越来越大，多个存储单元(例如是，晶粒(Die))会被封装于一存储器模块中。由于多个存储单元彼此各自独立，存储器存储装置可通过芯片始能(Chip Enable)信号而使多个晶粒同时运作，以实现芯片级别的并行操作。如何实现更进一步的并行操作(例如是，平面级别的并行操作)，成为了当前备受瞩目的议题之一。
发明内容
本发明的实施例提供一种存储器读取方法、存储器存储装置及存储器控制器，可基于单个晶粒中的实体平面(Plane)相互独立的特性，实现平面级别的并行读取操作，可有效提升存储器存储装置的读取效能，且尤其是提升随机读取效能。
本发明的实施例提供一种存储器读取方法，其中，用于存储器存储装置。存储器存储装置包括存储器控制器以及存储器模块。存储器模块包括多个实体平面。存储器控制器包括缓冲存储器。存储器读取方法包括：建立分别属于多个实体平面的多个读取命令队列；自主机系统接收读取命令，其中读取命令包括读取地址；根据读取地址将读取命令分配至对应的读取命令队列；在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌(read busy)阶段，判断其余读取命令队列是否处于等待阶段；以及响应于其余读取命令队列中的第二读取命令队列处于等待阶段，执行第二读取命令队列中的读取命令。
本发明的实施例另提供一种存储器存储装置，其包括连接接口、存储器模块及存储器控制器。连接接口用以连接主机系统。存储器模块包括多个实体平面。存储器控制器包括缓冲存储器。存储器控制器连接连接接口与存储器模块。存储器控制器用以建立分别属于多个实体平面的多个读取命令队列。存储器控制器还用以自主机系统接收读取命令，其中读取命令包括读取地址。存储器控制器还用以根据读取地址将读取命令分配至对应的读取命令队列。在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌(read busy)阶段，存储器控制器还用以判断其余读取命令队列是否处于等待阶段。响应于其余读取命令队列中的第二读取命令队列处于等待阶段，存储器控制器还用以执行第二读取命令队列中的读取命令。
本发明的实施例另提供一种存储器控制器，其中，用以控制存储器模块。存储器模块包括多个实体平面。存储器控制器包括缓冲存储器、主机接口、存储器接口以及存储器控制电路。主机接口用以连接至主机系统。存储器接口用以连接至存储器模块。存储器控制电路连接至主机接口、存储器接口与缓冲存储器。存储器控制电路用以建立分别属于多个实体平面的多个读取命令队列。存储器控制电路还用以自主机系统接收读取命令，其中读取命令包括读取地址。存储器控制电路还用以根据读取地址将读取命令分配至对应的读取命令队列。在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌(read busy)阶段，存储器控制电路还用以判断其余读取命令队列是否处于等待阶段。响应于其余读取命令队列中的第二读取命令队列处于等待阶段，存储器控制电路还用以执行第二读取命令队列中的读取命令。
基于上述，本发明提供了一种存储器读取方法、存储器存储装置及存储器控制器，可建立分别属于多个实体平面的多个读取命令队列，并在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌阶段且多个读取命令队列中的第二读取命令队列处于等待阶段，执行第二读取命令队列中的读取命令。据此，本发明的存储器读取方法、存储器存储装置及存储器控制器可实现平面级别的并行读取操作，大幅提升读取效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一实施例所示出的存储器存储装置的示意图；
图2是根据本发明的一实施例所示出的存储器控制器的示意图；
图3是根据本发明的一实施例所示出的管理存储器模块的示意图；
图4是根据本发明的一实施例所示出的读取命令序列的示意图；
图5是根据本发明的一实施例所示出的存储器读取方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的一实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机等。存储器存储装置12用以存储来自主机系统11的数据。例如，存储器存储装置12可包括固态硬盘、U盘或其他类型的非易失性存储装置。主机系统11可经由串行先进技术总线附属(Serial Advanced Technology Attachment,SATA)接口、外设部件互连快速(PeripheralComponent Interconnect Express,PCI Express)、通用串行总线(Universal SerialBus,USB)或其他类型的连接接口电性连接至存储器存储装置12。因此，主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。
存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如，连接接口121可支持SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。
存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。存储器模块122包括存储单元阵列。存储器模块122中的存储单元是以电压的形式来存储数据。例如，存储器模块122可包括单阶存储单元(SLC)NAND型快闪存储器模块、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块、三阶存储单元(Triple LevelCell，TLC)NAND型快闪存储器模块、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块或其他具有相似特性的存储器模块。
存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如，存储器控制器123可控制连接接口121与存储器模块122以进行数据存取与数据管理。例如，存储器控制器123可包括中央处理单元(CPU)、图形处理单元(GPU)，或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(DigitalSignal Processor,DSP)、可编程控制器、专用集成电路(Application SpecificIntegrated Circuits,ASIC)、可编程逻辑器件(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合。
在一实施例中，存储器控制器123亦称为快闪存储器控制器。在一实施例中，存储器模块122亦称为快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列存取存储于存储单元中的数据。
图2是根据本发明的一实施例所示出的存储器控制器的示意图。请参照图1与图2，存储器控制器123包括主机接口21、存储器接口22、存储器控制电路23及缓冲存储器24。主机接口21用以经由连接接口121连接至主机系统11，以与主机系统11通信。存储器接口22用以连接至存储器模块122，以与存储器模块122通信。
存储器控制电路23连接至主机接口21与存储器接口22。存储器控制电路23可经由主机接口21与主机系统11沟通并经由存储器接口22存取至存储器模块122。例如，存储器控制电路23可经由主机接口21从主机系统11接收各式操作指令(例如读取指令、写入指令或抹除指令)并经由存储器接口22对存储器模块122下达相对应的指令序列(例如读取指令序列、写入指令序列或抹除指令序列)。此外，存储器控制电路23可经由主机接口21将数据传送给主机系统11。
缓冲存储器24是耦接至存储器控制电路23并且用以暂存来自于主机系统11的数据与指令或来自于存储器模块122的数据。缓冲存储器24可以是静态随机存取存储器(Static Random Access Memory,SRAM)、或动态随机存取存储器(Dynamic Random AccessMemory,DRAM)等，本发明并不加以限制。
在一实施例中，存储器控制电路23也可视为存储器控制器123的控制核心。在以下实施例中，对于存储器控制电路23的说明等同于对于存储器控制器123的说明。
图3是根据本发明的一实施例所示出的管理存储器模块的示意图。请参照图1至图3。存储器模块122包括多个(例如是，4个)实体平面PL(0)～PL(3)。实体平面PL(0)～PL(3)包括实体抹除单元B(0)～B(A)。每一个实体抹除单元皆包括多个实体程序化单元P(0)～P(n)且用以非易失性地存储数据。每一个实体程序化单元可例如是实体页。一个实体页中的多个存储单元可被同时程序化以存储数据。一个实体抹除单元(例如是，实体区块)中的所有存储单元可被同时抹除。
一般而言，存储器控制电路23执行读取操作的基本流程如下：
步骤1：存储器控制电路23接收来自主机系统11的读取命令；
步骤2：存储器控制电路23将读取数据从存储器模块122读到缓冲存储器24，值得一提的是，主机系统11等待步骤2完成的时间被称为读取忙碌(read busy)时间；
步骤3：存储器控制电路23将缓冲存储器24中的读取数据传送至主机系统11。
通常，存储器控制电路23在执行完当前读取操作后，才会执行下一笔读取操作。当存在大量的读取操作等待被执行时，大量的读取忙碌时间会影响存储器存储装置12的读取性能。
为了有效提升存储器存储装置12的读取效能，本发明提供一种存储器读取方法，可基于存储器模块122中的实体平面相互独立的特性，实现平面级别的并行读取操作，以有效降低读取忙碌时间。
首先，存储器控制电路23可建立分别属于多个实体平面PL(0)～PL(3)的多个读取命令队列。以图3为例，存储器模块122具有相互独立的实体平面PL(0)～PL(3)，存储器控制电路23可为每一个实体平面建立专属的读取命令队列。具体来说，由于存储器控制电路23无法并行执行读取命令与写入命令，若是将读取命令与写入命令放置于同一个命令队列中，则无法实现并行操作。
接下来，存储器控制电路23可自主机系统11接收读取命令。读取命令包括读取地址，存储器控制电路23可根据读取地址将读取命令分配至对应的读取命令队列。具体来说，存储器控制电路23可判断写入命令队列中的写入命令的写入地址是否与读取地址位于同一个实体程序化单元。若是写入地址与读取地址位于不同的实体程序化单元，存储器控制电路23可根据读取地址将读取命令分配至对应的读取命令队列；反之，若是写入地址与读取地址位于同一个实体程序化单元，存储器控制电路23暂不将读取命令分配至对应的读取命令队列，并且，在写入命令被执行后，存储器控制电路23可再将读取命令分配至对应的读取命令队列。
进一步说明，当写入地址与读取地址位相同时，存储器控制电路23需遵循命令保序原则，也就是说，在先接收到的写入命令被完成之前，存储器控制电路23不应将读取命令分配至读取命令队列，以避免当写入命令队列具有大量的写入命令且读取命令队列具有少量的读取命令时，可能发生后接收到的读取命令先被执行而导致的读取错误或读出本应擦除的数据的问题。
举例来说，假设一读取命令的读取地址为实体平面PL(0)的实体单元B(0)中的实体抹除单元B(0)的实体程序化单元P(0)，也就是说，主机系统11欲读取存储于实体平面PL(0)的实体单元B(0)中的实体抹除单元B(0)的实体程序化单元P(0)的读取数据。存储器控制电路23可判断写入队列中的写入命令的写入地址是否为实体平面PL(0)的实体单元B(0)中的实体抹除单元B(0)的实体程序化单元P(0)。
若是写入地址不为实体平面PL(0)的实体单元B(0)中的实体抹除单元B(0)的实体程序化单元P(0)，存储器控制电路23可将此读取命令分配至属于实体平面PL(0)的读取命令队列。
另一方面，若是写入地址为实体平面PL(0)的实体单元B(0)中的实体抹除单元B(0)的实体程序化单元P(0)，存储器控制电路23暂不将读取命令分配至属于实体平面PL(0)的读取命令队列，并且，在写入命令被执行后，存储器控制电路23可将读取命令分配至属于实体平面PL(0)的读取命令队列。
在一实施例中，当存在大量的读取命令等待被执行时，意即，当属于实体平面PL(0)～PL(3)的多个读取命令队列中的多个读取命令的数量大于预设阈值，存储器控制电路23可进入读取命令独占模式。具体来说，在读取命令独占模式下，存储器控制电路23不执行写入命令。
图4是根据本发明的一实施例所示出的读取命令序列的示意图。请参照图1至图4。在读取命令独占模式下，当多个读取命令队列中的第一读取命令队列(例如是，属于实体平面PL(0)的读取命令队列A)处于读取忙碌阶段，存储器控制电路23可判断其余读取命令队列(意即，属于实体平面PL(1)～PL(3)的读取命令队列)是否处于等待阶段。
在一实施例中，每一个读取命令队列可包括等待阶段、命令序列阶段、读取忙碌阶段与数据传输阶段。进一步说明，在命令序列阶段下，存储器控制电路23可将读取命令队列中的读取命令及其对应的读取地址传送至存储器模块122，以取得位于读取地址的读取数据。接着，在读取忙碌阶段下，存储器控制电路23可将读取数据存储至缓冲存储器24。另外，在数据传输阶段下，存储器控制电路23可将存储于缓冲存储器24中的读取数据传送至主机系统11。此外，当一读取命令队列处于等待阶段时，此读取命令队列中具有至少一读取命令，且至少一读取命令皆未被执行，换言之，存储器控制电路23尚未将至少一读取命令传送至存储器模块122。
在一实施例中，当存储器控制电路23判断其余读取命令队列中的第二读取命令队列(例如是，属于实体平面PL(1)的读取命令队列B)处于等待阶段时,存储器控制电路23可执行第二读取命令队列(意即，读取命令队列B)中的读取命令。具体来说，存储器控制电路23可将读取命令队列B中的一读取命令及其对应的读取地址传送至存储器模块122，使得读取命令队列B进入命令序列阶段。
如此一来，当第一读取命令队列(意即，读取命令队列A)处于读取忙碌阶段时，存储器控制电路23可并行读取命令队列B中的读取命令，以减少读取忙碌时间，提升存储器存储装置12的读取效能。
另一方面，当存储器控制电路23判断其余读取命令队列皆不处于等待阶段，存储器控制电路23则不执行其余读取命令队列中的读取命令。
图5是根据本发明的一实施例所示出的存储器读取方法的流程图。请参照图5。在步骤S501中，建立分别属于多个实体平面的多个读取命令队列。在步骤S502中，自主机系统接收读取命令，其中读取命令包括读取地址。在步骤S503中，根据读取地址将读取命令分配至对应的读取命令队列。在步骤S504中，在读取命令独占模式下，响应于多个读取命令队列中的第一读取命令队列处于读取忙碌(read busy)阶段，判断其余读取命令队列是否处于等待阶段。在步骤S505中，响应于其余读取命令队列中的第二读取命令队列处于等待阶段，执行第二读取命令队列中的读取命令。
然而，图5中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图5中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图5的方法可以搭配以上实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明提供了一种存储器读取方法、存储器存储装置及存储器控制器，可基于多个实体平面彼此独立的特性，实现平面级别的并行读取操作，可有效提升读取效能，且尤其是提升随机读取效能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (30)
1.一种存储器读取方法，其特征在于，用于存储器存储装置，所述存储器存储装置包括存储器控制器以及存储器模块，所述存储器模块包括多个实体平面，所述存储器控制器包括缓冲存储器，包括：
建立分别属于所述多个实体平面的多个读取命令队列；
自主机系统接收读取命令，其中所述读取命令包括读取地址；
根据所述读取地址将所述读取命令分配至对应的读取命令队列；
在读取命令独占模式下，响应于所述多个读取命令队列中的第一读取命令队列处于读取忙碌阶段，判断其余读取命令队列是否处于等待阶段；以及
响应于所述其余读取命令队列中的第二读取命令队列处于所述等待阶段，执行所述第二读取命令队列中的读取命令。
2.根据权利要求1所述的存储器读取方法，其中响应于所述多个读取命令队列中的多个读取命令的数量大于预设阈值，进入所述读取命令独占模式。
3.根据权利要求1所述的存储器读取方法，其中各所述读取命令队列包括所述等待阶段、命令序列阶段、所述读取忙碌阶段及数据传输阶段。
4.根据权利要求3所述的存储器读取方法，其中在所述命令序列阶段下，将所述读取命令队列中的读取命令及其对应的读取地址传送至所述存储器模块，以取得位于所述读取地址的读取数据。
5.根据权利要求4所述的存储器读取方法，其中在所述读取忙碌阶段下，将所述读取数据存储至所述缓冲存储器。
6.根据权利要求5所述的存储器读取方法，其中在所述数据传输阶段下，将存储于所述缓冲存储器中的所述读取数据传送至所述主机系统。
7.根据权利要求3所述的存储器读取方法，其中响应于读取命令队列处于所述等待阶段，所述读取命令队列中具有至少一读取命令，且所述至少一读取命令皆未被执行。
8.根据权利要求1所述的存储器读取方法，其中根据所述读取地址将所述读取命令分配至对应的所述读取命令队列的步骤，还包括：
判断写入命令队列中的写入命令的写入地址是否与所述读取地址位于同一个实体程序化单元；以及
响应于所述写入地址与所述读取地址位于同一个实体程序化单元，暂不将所述读取命令分配至对应的所述读取命令队列。
9.根据权利要求8所述的存储器读取方法，还包括：
响应于所述写入地址与所述读取地址位于同一个实体程序化单元，在所述写入命令被执行后，将所述读取命令分配至对应的所述读取命令队列。
10.根据权利要求1所述的存储器读取方法，其中在所述读取命令独占模式下，不执行写入命令。
11.一种存储器存储装置，其特征在于，包括：
连接接口，用以连接主机系统；
存储器模块，包括多个实体平面；以及
存储器控制器，包括缓冲存储器，连接所述连接接口与所述存储器模块，
其中，所述存储器控制器用以建立分别属于所述多个实体平面的多个读取命令队列，
所述存储器控制器还用以自所述主机系统接收读取命令，其中所述读取命令包括读取地址，
所述存储器控制器还用以根据所述读取地址将所述读取命令分配至对应的读取命令队列，
在读取命令独占模式下，响应于所述多个读取命令队列中的第一读取命令队列处于读取忙碌阶段，所述存储器控制器还用以判断其余读取命令队列是否处于等待阶段，并且
响应于所述其余读取命令队列中的第二读取命令队列处于所述等待阶段，所述存储器控制器还用以执行所述第二读取命令队列中的读取命令。
12.根据权利要求11所述的存储器存储装置，其中响应于所述多个读取命令队列中的多个读取命令的数量大于预设阈值，所述存储器控制器进入所述读取命令独占模式。
13.根据权利要求11所述的存储器存储装置，其中各所述读取命令队列包括所述等待阶段、命令序列阶段、所述读取忙碌阶段及数据传输阶段。
14.根据权利要求13所述的存储器存储装置，其中在所述命令序列阶段下，所述存储器控制器将所述读取命令队列中的读取命令及其对应的读取地址传送至所述存储器模块，以取得位于所述读取地址的读取数据。
15.根据权利要求14所述的存储器存储装置，其中在所述读取忙碌阶段下，所述存储器控制器将所述读取数据存储至所述缓冲存储器。
16.根据权利要求15所述的存储器存储装置，其中在所述数据传输阶段下，所述存储器控制器将存储于所述缓冲存储器中的所述读取数据传送至所述主机系统。
17.根据权利要求13所述的存储器存储装置，其中响应于读取命令队列处于所述等待阶段，所述读取命令队列中具有至少一读取命令，且所述至少一读取命令皆未被执行。
18.根据权利要求11所述的存储器存储装置，其中
所述存储器控制器还用以判断写入命令队列中的写入命令的写入地址是否与所述读取地址位于同一个实体程序化单元，并且
响应于所述写入地址与所述读取地址位于同一个实体程序化单元，所述存储器控制器暂不将所述读取命令分配至对应的所述读取命令队列。
19.根据权利要求18所述的存储器存储装置，其中响应于所述写入地址与所述读取地址位于同一个实体程序化单元，在所述写入命令被执行后，所述存储器控制器将所述读取命令分配至对应的所述读取命令队列。
20.根据权利要求11所述的存储器存储装置，其中在所述读取命令独占模式下，所述存储器控制器不执行写入命令。
21.一种存储器控制器，其特征在于，用以控制存储器模块，所述存储器模块包括多个实体平面，所述存储器控制器包括：
缓冲存储器；
主机接口，用以连接至主机系统；
存储器接口，用以连接至所述存储器模块；以及
存储器控制电路，连接至所述主机接口、所述存储器接口与所述缓冲存储器，
其中，所述存储器控制电路用以建立分别属于所述多个实体平面的多个读取命令队列，
所述存储器控制电路还用以自所述主机系统接收读取命令，其中所述读取命令包括读取地址，
所述存储器控制电路还用以根据所述读取地址将所述读取命令分配至对应的读取命令队列，
在读取命令独占模式下，响应于所述多个读取命令队列中的第一读取命令队列处于读取忙碌阶段，所述存储器控制电路还用以判断其余读取命令队列是否处于等待阶段，并且
响应于所述其余读取命令队列中的第二读取命令队列处于所述等待阶段，所述存储器控制电路还用以执行所述第二读取命令队列中的读取命令。
22.根据权利要求21所述的存储器控制器，其中响应于所述多个读取命令队列中的多个读取命令的数量大于预设阈值，所述存储器控制电路进入所述读取命令独占模式。
23.根据权利要求21所述的存储器控制器，其中各所述读取命令队列包括所述等待阶段、命令序列阶段、所述读取忙碌阶段及数据传输阶段。
24.根据权利要求23所述的存储器控制器，其中在所述命令序列阶段下，所述存储器控制电路将所述读取命令队列中的读取命令及其对应的读取地址传送至所述存储器模块，以取得位于所述读取地址的读取数据。
25.根据权利要求24所述的存储器控制器，其中在所述读取忙碌阶段下，所述存储器控制电路将所述读取数据存储至所述缓冲存储器。
26.根据权利要求25所述的存储器控制器，其中在所述数据传输阶段下，所述存储器控制电路将存储于所述缓冲存储器中的所述读取数据传送至所述主机系统。
27.根据权利要求23所述的存储器控制器，其中其中响应于读取命令队列处于所述等待阶段，所述读取命令队列中具有至少一读取命令，且所述至少一读取命令皆未被执行。
28.根据权利要求21所述的存储器控制器，其中
所述存储器控制电路判断写入命令队列中的写入命令的写入地址是否与所述读取地址位于同一个实体程序化单元，并且
响应于所述写入地址与所述读取地址位于同一个实体程序化单元，所述存储器控制电路暂不将所述读取命令分配至对应的所述读取命令队列。
29.根据权利要求28所述的存储器控制器，其中
响应于所述写入地址与所述读取地址位于同一个实体程序化单元，在所述写入命令被执行后，所述存储器控制电路将所述读取命令分配至对应的所述读取命令队列。
30.根据权利要求21所述的存储器控制器，其中在所述读取命令独占模式下，所述存储器控制电路不执行写入命令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311838933.3A CN117762346A (zh) | 2023-12-28 | 2023-12-28 | 存储器读取方法、存储器存储装置及存储器控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311838933.3A CN117762346A (zh) | 2023-12-28 | 2023-12-28 | 存储器读取方法、存储器存储装置及存储器控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117762346A true CN117762346A (zh) | 2024-03-26 |
Family
ID=90314459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311838933.3A Pending CN117762346A (zh) | 2023-12-28 | 2023-12-28 | 存储器读取方法、存储器存储装置及存储器控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117762346A (zh) |
-
2023
- 2023-12-28 CN CN202311838933.3A patent/CN117762346A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7843758B2 (en) | Multi-chip package flash memory device and method for reading status data therefrom | |
| US10719262B2 (en) | Data storage apparatus, operating method thereof, and storage system having the same | |
| CN110727394B (zh) | 数据存储装置、该数据存储装置的操作方法以及存储系统 | |
| US10838653B2 (en) | Electronic device and operating method thereof | |
| US10776048B2 (en) | Electronic apparatus and operating method thereof | |
| US20200042238A1 (en) | Data storage device, method of operating the same, and storage system having the same | |
| US20200174921A1 (en) | Data storage device, operation method thereof, and storage system including the same | |
| US20190354483A1 (en) | Controller and memory system including the same | |
| CN114341985A (zh) | 依序slc读取优化 | |
| CN111625197A (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| JP2021043975A (ja) | インターフェース回路並びにメモリ装置及びその動作方法 | |
| US20230031745A1 (en) | Memory system and controller of memory system | |
| US20200081649A1 (en) | Data storage device, operation method thereof and storage system including the same | |
| US20200150898A1 (en) | Memory system and operating method thereof | |
| TW201908958A (zh) | 用來於一記憶裝置中進行編程管理之方法以及記憶裝置及其控制器 | |
| CN112230849A (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| US20200327069A1 (en) | Data storage device and operation method thereof, controller using the same | |
| CN117762346A (zh) | 存储器读取方法、存储器存储装置及存储器控制器 | |
| US11513722B2 (en) | Memory system allowing operation during suspensions | |
| US10606509B2 (en) | Data storage device managing write tag, writing operation method thereof, and storage system including the same | |
| CN112783428A (zh) | 包括交换存储器的数据存储设备及其操作方法 | |
| CN112988068B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| US20220188008A1 (en) | Data storage apparatus and operation method thereof | |
| US11379133B2 (en) | Electronic device, data storage device and method of operating therefor | |
| US10628322B2 (en) | Memory system and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |