JPH06139793A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】 【目的】メモリ寿命を長くする。 【構成】ＣＰＵ１４は、主電源スイッチのＯＮ時に、ア
ドレス管理用のインデックスブロック及びデータ記録用
の複数のデータブロックを有するフラッシュメモリ１６
から上記インデックスブロックを外部補助メモリ２６に
記憶し、情報の記録時に、上記外部補助メモリ２６に記
憶されたインデックスデータを参照してデータブロック
への記録を行い、また、これに伴って、外部補助メモリ
２６のインデックデータを書き換える。そして、ＣＰＵ
１４は、例えば、主電源スイッチのＯＦＦに応じて、上
記フラッシュメモリ１６のインデックスブロックがあっ
た位置へ、その位置の次の位置にあるデータブロックを
移動させ、空いたデータブロックのあった位置へ外部補
助メモリ２６のインデックステーブルを書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アドレス管理用のイン
デックスブロック及びデータ記録用の複数のデータブロ
ックを有するメモリを用いて情報を記録するデジタルレ
コーダに係り、特に、音声記録のメモリ管理方法に関す
る。

【０００２】

【従来の技術】メモリを用いて音声情報を記録するデジ
タルレコーダにおける記録音声の管理方法としては、一
般的に、メモリ空間上の特定の位置に、音声の記録領域
をアドレス値として記録するという方法が取られてい
る。このアドレス値は、メモリを管理或は制御する機
能、例えばＣＰＵが常に認識できる位置になければなら
ない。従って、個々のデジタルレコーダは、予め設定さ
れたアドレスマップの上でアドレス記録領域、音声記録
領域が管理されており、ＣＰＵはアドレスマップ上に置
かれた情報を元に情報の処理が行われている。

【０００３】

【発明が解決しようとする課題】ところで近年、上記デ
ジタルレコーダに使用するメモリとして、強誘電体記憶
素子が利用されるようになってきている。しかしなが
ら、この強誘電体記憶素子は、書き込み処理を同じアド
レス位置で連続的に行うと、特性劣化がおき、書き込ま
れた情報の信頼性が失われてしまう。このために、録音
された音声が次第に破壊されたり、アドレス管理が不能
に至る可能性がある。本発明は、上記の点に鑑みてなさ
れたもので、メモリ寿命を長くすることが可能なデジタ
ルレコーダを提供することを目的とする。

【０００４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるデジタルレコーダは、アドレス管理
用のインデックスブロック及びデータ記録用の複数のデ
ータブロックを有するメモリを用いて情報を記録するデ
ジタルレコーダであって、特に、前記アドレス管理用の
インデックスブロックの配置を、前記データ記録用の複
数のデータブロックの内の一部のブロックの配置と所定
のタイミングで入れ換えるようにしたことを特徴として
いる。

【０００５】

【作用】本発明のデジタルレコーダでは、所定のタイミ
ングで、アドレス管理用のインデックスブロックの配置
を、データ記録用の複数のデータブロックの内の一部の
ブロックの配置と入れ換えることにより、特定のメモリ
ブロックだけがインデックスブロックとして使用される
ことを防ぎ、メモリ寿命を延ばす。

【０００６】

【実施例】以下、図面を参照して、本発明の実施例を説
明する。

【０００７】図１の（Ａ）は実施例のデジタルレコーダ
の構成を示す図で、不図示マイク等からの音声は、Ａ／
Ｄ変換器１０によりデジタルデータに変換された後、Ｉ
／Ｏ部１２を介してＣＰＵ１４に入力される。詳細は後
述するＣＰＵ１４は、入力データを強誘電体記憶素子で
なるフラッシュメモリ１６に記憶する。このフラッシュ
メモリ１６は、カートリッジの形で提供され、適宜取り
替え可能に構成されている。

【０００８】ここで、説明の簡単化のために、本実施例
では、上記フラッシュメモリ１６のインデックスは１Ｋ
バイト（１０２４バイト）、使用可能なメモリ容量はブ
ロック数４つの４Ｋバイトであるとする。この場合、メ
モリ容量を全てインデックスの容量で分割した場合の分
割数は、 ４Ｋ／１Ｋ＝４（ブロック）

【０００９】になる。その内、１ブロックはインデック
スデータ記録用（インデックス（ＩＮＤＥＸ）ブロッ
ク）に使用し、残りの３ブロックを音声データ記録領域
（録音ブロック）とする。

【００１０】また、上記ＣＰＵ１４は、このフラッシュ
メモリ１６に記憶されたデータを読み出し、Ｉ／Ｏ部１
８を介してＤ／Ａ変換器２０によりアナログ信号に変換
して、不図示スピーカ等により音声を出力する。

【００１１】また、ＣＰＵ１４は、当該デジタルレコー
ダの主電源スイッチがＯＦＦされた時に、Ｉ／Ｏ部２２
を介して電源タイマ２４を作動させて、所定時間電源を
保持する。そして、その間に、図１の（Ｂ）に示すよう
に、フラッシュメモリ１６のインデックスブロックと録
音ブロックの配置を変更する。またこの時、変更記録さ
れるインデックスブロックのデータとしては、電源投入
時に外部補助メモリ２６に退避しておいたインデックス
データに後述するような所定の処理を施したものが用い
られる。上記インデックスブロック内部の情報の配置
は、図２の（Ａ）に示すようになっている。

【００１２】即ち、インデックスの最先頭１バイトをイ
ンデックス位置検出変数の格納場所、後続の１バイトは
３つの音声データ記録ブロックの内、どのブロックが音
声データの先頭であるのかを示す読出し先頭ブロック番
号を記録する場所である。次の２５４バイトはカートリ
ッジのタイトル文字情報を格納する場所であり、残りは
３つのブロックで構成される録音ブロックの録音アドレ
スを具体的に記述するための２５６バイトずつのアドレ
ステーブル等で構成される。

【００１３】各アドレステーブルは、録音されているア
ドレスの領域を示すスタートアドレス及びストップアド
レスに３バイトずつ取り、属性１と属性２に１バイトず
つ取っている（この例ではアクセス空間は１６Ｍバイト
まで可能）。なお、属性１は上書き禁止フラグ用、属性
２は録音モードフラグとする（録音モードは録音時のサ
ンプリング周波数、音声圧縮率等による記録の仕方の種
類などの違いであるが、ここでは省略する）。さらに、
各アドレステーブルは、２４８バイトを録音したインデ
ックスのタイトル名や日付などを記録する領域に割り当
てている。このようなアドレステーブルは全部で３個構
成されている。

【００１４】以上のように、インデックスブロックは、
位置検出変数１バイト、読出し先頭位置１バイト、２５
４バイトの文字データで構成されるカートリッジ情報
と、その後ろにスタートアドレスが３バイト、ストップ
アドレスが３バイト、属性１に１バイト、属性２に１バ
イト、２４８バイトの文字情報で構成されるテーブルが
３つ有り、以上の合計が１Ｋバイトである。また、録音
ブロックは、図２の（Ｂ）に示すように、それぞれ１Ｋ
バイトのメモリ容量を有している。

【００１５】次に、上記の構成における動作を、図３の
フローチャートに従って説明する。今、図１の（Ａ）に
示すように、フラッシュメモリ１６の４つのブロックの
内、第１ブロックがインデックスブロック、第２乃至第
４ブロックが録音ブロックであり、第２及び第３ブロッ
クにのみ音声記録済みであるものとする。

【００１６】デジタルレコーダの主電源が投入された場
合、フラッシュメモリ１６に構成されているどのブロッ
クにインデックスブロックが存在しているかを検知する
必要がある。そこでＣＰＵ１４は、先ず、図４の（Ａ）
に示すように、４個のブロックの全ての先頭１バイトを
読み出し、１６進で加算する（ステップＳ１）。即ち、
「０５Ｂｈ」＋「０ＡＡｈ」＋「０ＦＣｈ」＋「０００
ｈ」を計算し、「２０１ｈ」の解を得る。

【００１７】次に、この計算結果の下２桁に相当する数
値がフラッシュメモリ１６内のインデックスブロックの
予め設定された番号であるとして、図４の（Ｂ）に示す
ようにＣＰＵ１４はそのブロックを読み込み、図５の
（Ａ）に示すようにそれを外部補助メモリ２６に記憶さ
せる（ステップＳ２）。従って、上記の場合、「２０１
ｈ」の下２桁が得られる答えであり、予め設定された
「０１」番のブロックであるフラッシュメモリ１６の
「０１」番のブロックをＣＰＵ１４は外部補助メモリ
（ＤＲＡＭ）２６に転送する。

【００１８】外部補助メモリ２６に転送されたデータは
インデックスデータであり、フラッシュメモリ１６上の
何処にどういう音声が録音されているか、参照すること
ができる。

【００１９】その後、不図示入力装置からの命令待機状
態となり（ステップＳ３）、何等かの命令を受けると、
それが電源スイッチによる電源ＯＦＦの命令であるの
か、録音ボタンによる録音命令であるのかを判断する
（ステップＳ４）。

【００２０】録音命令であれば、録音処理を行う（ステ
ップＳ５）。即ち、入力装置によって録音命令が与えら
れた場合、ＣＰＵ１４は、録音が可能な消去済みの領域
を、図５の（Ｂ）に示すように、外部補助メモリ２６に
記憶されたインデックスデータを参照することで認識
し、図６の（Ａ）に示すように、Ａ／Ｄ変換器１０及び
Ｉ／Ｏ部１２を介して入力された音声データを直ちにそ
の領域（この場合、第４ブロック）に録音する。この録
音は、そのブロックの先頭バイトから始めてかまわな
い。なお、この時、外部補助メモリ２６に記憶されてい
るインデックスデータの該当ブロックテーブルの書き換
えも行われる。

【００２１】そして、録音が終了し、入力装置によって
電源ＯＦＦの命令が与えられると、ＣＰＵ１４は、図６
の（Ｂ）に示すように、Ｉ／Ｏ部２２を介して直ちに電
源タイマ２４を起動し、時限電源遮断させる（ステップ
Ｓ６）。即ち、この電源タイマ２４は、以下のＣＰＵの
動作が終了するのに十分な時間の後、主電源を遮断する
よう構成されている。

【００２２】ここで、ＣＰＵ１４は、図７の（Ａ）に示
すように、フラッシュメモリ１６内のインデックスブロ
ックの一つ下のブロック（この場合、第２ブロック）に
位置する録音済みブロックをＣＰＵ１４内メモリに読み
込み、図７の（Ｂ）に示すように、フラッシュメモリ１
６内のインデックスブロックと該インデックスブロック
の一つ下のブロック（この場合、第１及び第２ブロッ
ク）を消去する（ステップＳ７）。

【００２３】そして、図８の（Ａ）に示すように、ＣＰ
Ｕ１４内部に格納された録音済みブロックを、先程のイ
ンデックスデータが格納されていた領域（この場合、第
１ブロック）に書き込む（ステップＳ８）。

【００２４】最後に、ＣＰＵ１４は、ステップＳ９にお
いて、図８の（Ｂ）に示すように、外部補助メモリ２６
の情報を読み込み、インデックスブロックであるその情
報の、先頭１バイトの次回の位置検出に使用するデータ
をその位置に書き込み変更するため、位置検出変数を計
算する。この計算は、先ず、現在のフラッシュメモリ１
６に書き込まれている録音済みブロックの先頭１バイト
目の数値を３つのグループについて全て１６進加算し、
得られた下２桁の数値の２の補数を取り、さらにこれか
ら書き込もうとしている２番目のブロック位置を示す
「０２ｈ」をその数に加算することにより行われる。そ
して、得られた１６進の下２桁（この場合、「８Ｆ」）
をＣＰＵ１４内の位置検出変数が書き込まれる１バイト
目に書き込み、図９に示すように、ＣＰＵ１４に格納さ
れたインデックスブロック全体をフラッシュメモリ１６
の「０２」番目のブロックに書き込む。電源タイマ２４
は、以上の動作の後に、主電源を遮断し、システムは動
作を停止する。

【００２５】その後、電源ＯＮ／ＯＦＦの度に、図１０
の（Ａ）乃至（Ｄ）に示すように、順次インデックスブ
ロックとその次の（下の）音声データ用ブロック（録音
ブロック）が入れ換え記録されていく。なお、このよう
に、インデックスブロックが最も後部の物理的ブロック
に移動したとき、インデックスブロックの次の移動先を
先頭ブロックとした場合は、図１０の（Ｄ）のように音
声データ用ブロックは次第にずれてくる（図１の（Ｂ）
と図１０の（Ｄ）はインデックスの位置が同じである
が、音声データ用ブロック配置が異なる）。この場合
は、インデックスブロック内部に音声データ用ブロック
のその時における位置も記録する必要がある。そこで、
インデックス位置検出変数の後に、読み出し先頭ブロッ
ク番号書き込み用の領域を設け、先頭音声データブロッ
クが空間内のどのブロックに存在しているかを書き込ん
でおくようにしている。インデックスブロックは、位置
検出変数の計算で検出でき、音声データ用ブロック
（１）は位置検出変数の次のバイトに物理的ブロックの
上位より何番目に入っているか書き込んでおく。図１０
の（Ｄ）の例では、「０４」である。ここでは、消去済
みのフラッシュメモリの読出しＤＡＴＡを「００ｈ」と
したが、別の値を出力するようなメモリの場合、主旨を
同じくする位置検出計算を用いてもよい。

【００２６】また、図１１の（Ａ）乃至（Ｇ）に示すよ
うに、インデックスブロックが最も後部の物理的ブロッ
クに移動したとき、インデックスブロックの次の移動先
が再び上方へ戻っていくようにしても良い。この場合
は、インデックスブロックの位置によって他の音声デー
タ用ブロックの位置は全て一義的に把握可能であるた
め、上記読み出し先頭ブロック番号を書き込まなくとも
良い。

【００２７】以上詳述したように、メモリのインデック
ス情報は録音を行う場合に必ずその都度に書き換えられ
るものであるが、本実施例によれば、この書換頻度が極
めて高いインデックス情報を、メモリ空間の消去領域の
中に配置し、またインデックス自身の位置或は位置デー
タが検知できる変数を置くことで、書換時におけるイン
デックスの配置位置を変更し、書き換えによって発生す
る強誘電体膜のダメージを小さくすることができる。

【００２８】即ち、インデックスブロックをメモリの容
量全体に分布させることにより、特定の強誘電体記憶素
子のみ多く書き換えられるということをなくすことがで
きるため、メモリの寿命を飛躍的に増長できる。なお、
本発明は、上記実施例に限定されるものではなく、種々
の変形変更が可能なことはもちろんである。

【００２９】例えば、記録されるデータは音声に限らな
い。また、インデックスブロックのフラッシュメモリへ
の書き込みタイミングは、上記のようにインデックスブ
ロックの記憶内容が変更され（記録、消去が行われた場
合等）、電源がＯＦＦになる直前に限らず、インデック
スブロックの記憶内容に変更がない場合でも、ブロック
を入れ換えることは可能である。

【００３０】さらに、フラッシュメモリは、上記のよう
にカートリッジとしてデジタルレコーダに着脱自在なも
のに限らず、デジタルレコーダに内蔵であってもかまわ
ない。また、ブロック数も上記４つに限られるものでは
なく、使用するメモリは、フラッシュメモリ以外でもか
まわない。

【００３１】

【発明の効果】本発明のデジタルレコーダによれば、使
用されるメモリのアドレス管理用のインデックスブロッ
クの配置が、データ記録用の複数のデータブロックの内
の一部のブロック配置と所定のタイミングで入れ換わる
ので、特定のメモリブロックだけがインデックスブロッ
クとして使用されることがなく、メモリ寿命が延びる。

【図面の簡単な説明】

【図１】（Ａ）は本発明のデジタルレコーダの実施例の
ブロック構成図であり、（Ｂ）はフラッシュメモリのブ
ロック分けを示す図である。

【図２】（Ａ）及び（Ｂ）はそれぞれインデックスブロ
ック及び音声データ用ブロックのデータ記憶構造を示す
図である。

【図３】実施例の動作を説明するためのフローチャート
である。

【図４】（Ａ）及び（Ｂ）はそれぞれ電源投入直後の動
作及びフラッシュメモリの第１ブロックのＣＰＵへの転
送動作を説明するためのブロック図である。

【図５】（Ａ）及び（Ｂ）はそれぞれ外部補助メモリへ
の第１ブロックの転送動作及び外部補助メモリのインデ
ックス情報を参照しての未録音ブロック認識動作を説明
するためのブロック図である。

【図６】（Ａ）及び（Ｂ）はそれぞれ未録音ブロックへ
の録音動作及び電源スイッチＯＦＦ動作直後の動作を説
明するためのブロック図である。

【図７】（Ａ）及び（Ｂ）はそれぞれ第２ブロックのＣ
ＰＵ内メモリへの転送動作及び第１，第２ブロックの消
去動作を説明するためのブロック図である。

【図８】（Ａ）及び（Ｂ）はそれぞれ第２ブロックの第
１ブロックへの転送動作及び位置検出変数の算出とイン
デックスの転送動作を説明するためのブロック図であ
る。

【図９】電源タイマによる主電源遮断直前のフラッシュ
メモリ格納状態を示すブロック図である。

【図１０】（Ａ）乃至（Ｄ）は以後の電源ＯＮ／ＯＦＦ
に応じたインデックスブロックの一連の移動を説明する
ための図である。

【図１１】（Ａ）乃至（Ｇ）は本発明の他の実施例にお
ける電源ＯＮ／ＯＦＦに応じたインデックスブロックの
一連の移動を説明するための図である。

【符号の説明】 １０…Ａ／Ｄ変換器、１２，１８，２２…Ｉ／Ｏ部、１
４…ＣＰＵ、１６…フラッシュメモリ、２０…Ｄ／Ａ変
換器、２４…電源タイマ、２６…外部補助メモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アドレス管理用のインデックスブロック
   及びデータ記録用の複数のデータブロックを有するメモ
   リを用いて情報を記録するデジタルレコーダにおいて、 前記アドレス管理用のインデックスブロックの配置を、
   前記データ記録用の複数のデータブロックの内の一部の
   ブロックの配置と所定のタイミングで入れ換えるように
   したことを特徴とするデジタルレコーダ。