JPH0359876A - ダイナミック型半導体メモリのリフレッシュ信号生成回路 - Google Patents

ダイナミック型半導体メモリのリフレッシュ信号生成回路

Info

Publication number
JPH0359876A
JPH0359876A JP1195213A JP19521389A JPH0359876A JP H0359876 A JPH0359876 A JP H0359876A JP 1195213 A JP1195213 A JP 1195213A JP 19521389 A JP19521389 A JP 19521389A JP H0359876 A JPH0359876 A JP H0359876A
Authority
JP
Japan
Prior art keywords
refresh
signal
semiconductor memory
generation circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1195213A
Other languages
English (en)
Inventor
Toshihiko Sato
敏彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1195213A priority Critical patent/JPH0359876A/ja
Publication of JPH0359876A publication Critical patent/JPH0359876A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はリフレッシュ動作を必要とするダイナミック型
半導体メモリに関し、特に通常動作モードと記憶保持モ
ードとで異なる周期のリフレッシュ信号を出力するダイ
ナミック型半導体メモリのリフレッシュ信号生成回路に
関する。
[従来の技術] 近年、半導体技術の著しい進展に伴い、ダイナミック型
半導体メモリの記憶容量が飛躍的に増大し、この種のメ
モリが磁気ディスク等の代替品として使用されるように
なってきた。ダイナミック型半導体メモリでは、通常、
記憶素子群の記憶情報を消失しないように一定間隔でリ
フレッシュ動作が行われている。記憶装置の主電源が切
断された場合には、バックアップ電源に切換えられ、記
憶保持モードとして上記リフレッシュが行われる。
一般に通常の書き込み動作及び読み出し動作を連続的に
行っている通常動作モードよりもリフレッシュ動作のみ
を行っている上記記憶保持モードの方がリフレッシュ周
期が長いため、メモリの消費電力は記憶保持モードの方
が格段に少ない。例えば書き込み動作又は読み出し動作
を連続的に行った場合、メモリの消費電力は300mW
であるが、リフレッシュ動作のみを行った場合、メモリ
の消費電力は0.2mWである。
この種のバッテリバックアップ付き記憶装置に用いられ
るダイナミック型半導体メモリのリフレッシュ信号生成
回路として、従来、第5図に示すような通常動作モード
と記憶保持モードとを外部から制御できる構成のものが
知られている。
同図において、リフレッシュ周期発生回路10は、記憶
保持モード信号REFが記憶保持モードの際に用いられ
、図示しないダイナミック型記憶素子ヘリフレッシュ動
作を行う周期を決定する。
タイミング制御回路工2は、通常動作モード用信号であ
るロウ・アドレス・ストローブ(を号RAs1カラム・
アドレス・ストローブ信号CAS及びライト・イネーブ
ル信号WEを入力としてダイナミック型記憶素子への書
き込み動作、読み出し動作及びリフレッシュ動作等を行
う各種タイミング信号S、〜Snを発生する。また、起
動信号選択回路11はセレクタ回路で構成され、記憶保
持モード信号REFが“O゛の場合、通常動作モード用
のタイミング制御信号12からのリフレッシュ起動信号
を、リフレッシュ動作起動信号RCEとして出力し、R
EFが1゛のとき、リフレッシュ周期発生回路10から
の出力信号をリフレッシュ動作起動信号RCEとして送
出する。
このように構成された従来のリフレッシュ信号生成回路
では、第6図に示すように、記憶保持モードにおけるリ
フレッシュ動作起動信号RCEの周期は常に一定の周期
となっている。
[発明が解決しようとする課題] ところで、リフレッシュ動作のみを行う記憶保持モード
の場合、メモリの消費電力はリフレッシュ動作の周期に
より変化する。即ち、リフレッシュ周期が長くなると消
費電力は少なくなる。また、リフレッシュ動作の周期は
記憶セルの記憶情報保持時間で決定され、半導体メモリ
の周囲温度により大きく変動する。つまり、温度が低く
なると記憶セル記憶情報保持時間は大幅に長くなり、例
えば周囲温度が10″C下がると2倍になる。
従って、リフレッシュ動作のみを行う記憶保持モード(
バッテリバックアップ状態)では、リフレッシュ動作の
間隔により、バッテリの消費量が大幅に変動することに
なる。
しかしながら、上述した従来のリフレッシュ信号生成回
路では、ダイナミック型半導体メモリの使用状態、即ち
周囲温度の最高値を想定してリフレッシュ周期を決定し
ていたため、リフレッシュ周期が短くなり、リフレッシ
ュ動作によるメモリの消費電力が大きくなるという問題
点があった。
本発明はかかる問題点に鑑みてなされたものであって、
記憶保持モードにおけるリフレッシュ周期を外部から容
易に変更することができ、記憶保持モードでのリフレッ
シュ動作によるメモリの消費電力を大幅に削減すること
ができるダイナミック型半導体メモリのリフレッシュ信
号生成回路を提供することを目的とする。
[課題を解決するための手段] 本発明に係るダイナミック型半導体メモリのリフレッシ
ュ信号生成回路は、ダイナミック型半導体メモリの通常
動作用信号に基づいて通常動作モードにおける第1のリ
フレッシュ信号を出力する手段と、記憶保持モードにお
ける第2のリフレッシュ信号を出力する手段と、モード
信号に基づいて前記第1又は第2のリフレッシュ信号を
選択して出力する手段とを有するダイナミック型半導体
メモリのリフレッシュ信号生成回路において、リフレッ
シュ情報セット信号に基づいてリフレッシュ情報を格納
する記憶手段と、この記憶手段からの出力に応じて周期
の異なる複数の前記第2のリフレッシュ信号のうちのい
ずれか一つを選択して出力する選択手段とを有すること
を特徴とする。
[作用] 本発明によれば、リフレッシュ情報セット信号によって
リフレッシュ情報が記憶手段に格納され、この記憶手段
からの出力に応じて複数個のリフレッシュ周期信号のい
ずれか一つが選択手段によって選択され出力される。こ
れにより、リフレッシュ周期を外部から容易に変更する
ことが可能になり、ダイナミック型半導体メモリの周囲
温度及び製造時の変動によるダイナミック型記憶素子の
記憶保持時間の変動等に応じてリフレッシュ周期を変更
することができる。
[実施例コ 以下、添付の図面に基づいて本発明の実施例について説
明する。
第1図は本発明の第1の実施例に係るダイナミック型半
導体メモリの制御信号生成回路のブロック図である。
リフレッシュ周期発生回路18は、記憶保持モードで使
用される周期の異なる2種類のリフレッシュ信号を生成
し出力する。選択手段13は、上記2種類のリフレッシ
ュ信号のうちのいずれか一方を選択し、起動信号選択回
路11に出力する。
起動信号選択回路11は、上記選択されたリフレッシュ
信号とタイミング制御信号12からのリフレッシュ起動
信号とを入力し、記憶保持モード信号REFに基づいて
これの信号の一方を選択する。
一方、タイミング制御回路12は、通常モードで使用さ
れるロウ・アドレス・ストローブ信号RAS、カラム・
アドレス・ストローブ信号CAS及びライト・イネーブ
ル信号WEとを入方し、ダイナミック型記憶素子への書
き込み動作、読み出し動作及びリフレッシュ動作等を行
う各種タイミング信号を出力する。また、上記通常動作
用の信号RAS1CAS及びWEは、タイミング検出回
路15に入力されている。タイミング検出回路15は、
これら信号の通常動作モードでは使用されない特定のタ
イミング状態を検出し、リフレッシュ情報セット信号を
出力する。記憶手段14は、このリフレッシュ情報セッ
ト信号を入力し、この信号に基づいてデータ信号DIを
リフレッシュ情報として格納する。そして、この記憶手
段14の出力は選択手段13に対し選択信号として与え
られている。
次に上記のように構成された本実施例に係る制御信号生
成回路の動作を説明する。
第2図は、この回路の動作を説明するためのタイミング
図である。
通常モード用の信号RAS、CAS及びWEが、通常モ
ードでは使用されない特定のタイミング状態になると、
タイミング検出回路15はこれを検出する。特定のタイ
ミング状態としては、第2図に示すように、信号RAS
が“1”から′O”に変化する以前にCAS信号が“1
”から“0”になり、しかもWE信号が“O゛(書き込
み状態)の場合等が使用される。この状態になると、第
2図に示すように、タイミング検出回路15から記憶手
段14ヘリフレッシュ情報セット信号が出力される。こ
のとき、通常動作において使用されるデータ信号DIを
使用してリフレッシュ情報(1又はO)を与えておくこ
とにより、記憶手段14にはこの情報が格納されること
になる。なお、リフレッシュ情報としては、その時点に
おける周囲温度、製造時により決定される特性及び消費
電力等を勘案し、適正なリフレッシュ周期が選択される
ように決定すれば良い。
通常動作モードでは、記憶保持モード信号REFが11
01+になり、起動信号選択回路11はタイミング制御
回路12からのリフレッシュ起動信号を選択し、これを
リフレッシュ起動信号RCEとして出力する。
一方、電源が遮断され、バックアップ電源による記憶保
持モードになると、記憶保持モード信号REFが“1”
になり、起動信号選択回路11は選択手段13の出力を
選択する。このとき、選択手段13には、記憶手段14
に格納されたリフレッシュ情報が与えられているので、
このリフレッシュ情報に基づいて選択されたリフレッシ
ュ信号が起動信号選択回路11で選択され、リフレッシ
ュ起動信号RCEとして図示しない記憶素子に供給され
ることになる。
このように、本実施例によれば、通常動作用の信号のタ
イミング状態を通常動作モード時では使用されない特定
のタイミング状態にするとともに、データ信号としてリ
フレッシュ情報を供給することにより、新たに外部端子
を何ら付加することなしに、外部からの操作によって記
憶保持モードにおけるリフレッシュ周期を変更すること
ができる。
第3図は本発明の第2の実施例に係るダイナミック型半
導体メモリの制御信号生成回路の要部構成を示すブロッ
ク図である。
この実施例では、パワーオンリセラlf[21の出力に
よってリフレッシュ情報としてのアドレス信号をリセッ
ト付き記憶手段22に保持するようにしたものである。
本実施例によれば、ダイナミック型半導体メモリへ供給
されている電源がオフからオンになった場合に、パワー
オンリセット回路21からリセット信号が出力され、リ
セット付き記憶手段22がリセットされるので、予め使
用される頻度の高いリフレッシュ情報とリセット状態と
を一致させておくことにより、外部からのリフレッシュ
情報を使用してセットする頻度を大幅に減少させること
ができる。
第4図は本発明の第3の実施例に係るダイナミック型半
導体メモリの制御信号生成回路の要部構成を示すブロッ
ク図である。
この実施例では、第1図に示したリフレッシュ周期発生
回路16の代わりに、外部からリフレッシュ周期信号を
入力し、このリフレッシュ周期信号によってカウント動
作を行うカウンタ31を設けている。カウンタ31は、
外部から入力されるリフレッシュ周期信号をカウントし
て、その整数倍の複数のリフレッシュ信号を生成し出力
する。
この実施例によれば、外部から供給されるリフレッシュ
周期信号をもとに内部のリフレッシュ信号が生成される
ので、比較的容易に精度の高いリフレッシュ信号を得る
ことができる。
なお、以上の各実施例では、記憶保持モードにおけるリ
フレッシュ信号が2種類の場合について説明したが、3
種類以上のリフレッシュ周期から最適な周期を選択する
場合には、記憶手段のビット数、選択手段の選択数等を
適宜変更すれば良い。
また、以上の各実施例では、通常モード時に使用される
外部端子を利用してリフレッシュ情報のセットを行うよ
うにしたが、選択手段へのリフレッシュ情報及びリフレ
ッシュ情報セット信号の少なくとも一方を、新たに追加
された専用の外部端子を使用して供給するようにしても
良いことは勿論である。
[発明の効果コ 以上説明したように、本発明によれば、リフレッシュ情
報セット信号をによってリフレッシュ情報が記憶手段に
格納され、上記リフレッシュ情報に応じて複数個のリフ
レッシュ周期信号のいずれか一つが選択されるようにし
たので、記憶保持モードにおけるリフレッシュ周期を外
部から容易に変更することができ、記憶保持モードでの
リフレッシュ動作によるメモリの消費電力を大幅に削減
することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係るダイナミック型半
導体メモリの制御信号生成回路のブロック図、第2図は
同回路の動作を示すタイミング図、第3図は本発明の第
2の実施例に係るダイナミック型半導体メモリの制御信
号生成回路の要部を示すブロック図、第4図は本発明の
第3の実施例に係るダイナミック型半導体メモリの制御
信号生成回路の要部を示すブロック図、第5図は従来の
ダイナミック型半導体メモリの制御信号生成回路のブロ
ック図、第6図は同回路の動作を示すタイミング図であ
る。

Claims (1)

    【特許請求の範囲】
  1. (1)ダイナミック型半導体メモリの通常動作用信号に
    基づいて通常動作モードにおける第1のリフレッシュ信
    号を出力する手段と、記憶保持モードにおける第2のリ
    フレッシュ信号を出力する手段と、モード信号に基づい
    て前記第1又は第2のリフレッシュ信号を選択して出力
    する手段とを有するダイナミック型半導体メモリのリフ
    レッシュ信号生成回路において、リフレッシュ情報セッ
    ト信号に基づいてリフレッシュ情報を格納する記憶手段
    と、この記憶手段からの出力に応じて周期の異なる複数
    の前記第2のリフレッシュ信号のうちのいずれか一つを
    選択して出力する選択手段とを有することを特徴とする
    ダイナミック型半導体メモリのリフレッシュ信号生成回
    路。
JP1195213A 1989-07-27 1989-07-27 ダイナミック型半導体メモリのリフレッシュ信号生成回路 Pending JPH0359876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1195213A JPH0359876A (ja) 1989-07-27 1989-07-27 ダイナミック型半導体メモリのリフレッシュ信号生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1195213A JPH0359876A (ja) 1989-07-27 1989-07-27 ダイナミック型半導体メモリのリフレッシュ信号生成回路

Publications (1)

Publication Number Publication Date
JPH0359876A true JPH0359876A (ja) 1991-03-14

Family

ID=16337344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1195213A Pending JPH0359876A (ja) 1989-07-27 1989-07-27 ダイナミック型半導体メモリのリフレッシュ信号生成回路

Country Status (1)

Country Link
JP (1) JPH0359876A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305274A (en) * 1992-09-16 1994-04-19 Proebsting Robert J Method and apparatus for refreshing a dynamic random access memory
US5862093A (en) * 1995-11-24 1999-01-19 Nec Corporation Dynamic memory device with circuits for setting self-refreshing period
JP2007276367A (ja) * 2006-04-11 2007-10-25 Dainippon Printing Co Ltd 葉書用紙付き印刷物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305274A (en) * 1992-09-16 1994-04-19 Proebsting Robert J Method and apparatus for refreshing a dynamic random access memory
US5862093A (en) * 1995-11-24 1999-01-19 Nec Corporation Dynamic memory device with circuits for setting self-refreshing period
JP2007276367A (ja) * 2006-04-11 2007-10-25 Dainippon Printing Co Ltd 葉書用紙付き印刷物

Similar Documents

Publication Publication Date Title
US11043254B2 (en) Semiconductor device having cam that stores address signals
US9984738B2 (en) Apparatuses and methods for refreshing memory cells of a semiconductor device
US7349277B2 (en) Method and system for reducing the peak current in refreshing dynamic random access memory devices
US8743643B2 (en) Dynamic random access memory with fully independent partial array refresh function
JP5505802B2 (ja) メモリ装置を動作する方法
US7057960B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US8325551B2 (en) Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation
KR100885011B1 (ko) 반도체 기억 장치 및 메모리 시스템
US6751159B2 (en) Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
JPH05266657A (ja) ダイナミック型半導体メモリ
JP2004062925A (ja) 半導体メモリ
JPH0359876A (ja) ダイナミック型半導体メモリのリフレッシュ信号生成回路
US6628560B2 (en) Dynamic semiconductor memory device with adjustable refresh frequency
JPH1083669A (ja) 半導体メモリ素子のリフレッシュ制御回路
CN100367410C (zh) 改进预充电时间的半导体存储装置
JPH03207084A (ja) ダイナミック型半導体メモリ
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
JP2003068075A (ja) 半導体記憶装置
JPH0644773A (ja) ダイナミック型半導体メモリ
JP2001043677A (ja) 半導体記憶装置
JPH02123592A (ja) ダイナミック型半導体メモリ
KR20060131512A (ko) 동적 메모리 장치, 동적 메모리 장치의 리프레시 제어 회로및 동적 메모리 시스템
JP3190119B2 (ja) 半導体記憶装置
JPH07141861A (ja) ダイナミックメモリ