JPH0359876A - ダイナミック型半導体メモリのリフレッシュ信号生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はリフレッシュ動作を必要とするダイナミック型
半導体メモリに関し、特に通常動作モードと記憶保持モ
ードとで異なる周期のリフレッシュ信号を出力するダイ
ナミック型半導体メモリのリフレッシュ信号生成回路に
関する。

［従来の技術］ 近年、半導体技術の著しい進展に伴い、ダイナミック型
半導体メモリの記憶容量が飛躍的に増大し、この種のメ
モリが磁気ディスク等の代替品として使用されるように
なってきた。ダイナミック型半導体メモリでは、通常、
記憶素子群の記憶情報を消失しないように一定間隔でリ
フレッシュ動作が行われている。記憶装置の主電源が切
断された場合には、バックアップ電源に切換えられ、記
憶保持モードとして上記リフレッシュが行われる。

一般に通常の書き込み動作及び読み出し動作を連続的に
行っている通常動作モードよりもリフレッシュ動作のみ
を行っている上記記憶保持モードの方がリフレッシュ周
期が長いため、メモリの消費電力は記憶保持モードの方
が格段に少ない。例えば書き込み動作又は読み出し動作
を連続的に行った場合、メモリの消費電力は３００ｍＷ
であるが、リフレッシュ動作のみを行った場合、メモリ
の消費電力は０．２ｍＷである。

この種のバッテリバックアップ付き記憶装置に用いられ
るダイナミック型半導体メモリのリフレッシュ信号生成
回路として、従来、第５図に示すような通常動作モード
と記憶保持モードとを外部から制御できる構成のものが
知られている。

同図において、リフレッシュ周期発生回路１０は、記憶
保持モード信号ＲＥＦが記憶保持モードの際に用いられ
、図示しないダイナミック型記憶素子ヘリフレッシュ動
作を行う周期を決定する。

タイミング制御回路工２は、通常動作モード用信号であ
るロウ・アドレス・ストローブ（を号ＲＡｓ１カラム・
アドレス・ストローブ信号ＣＡＳ及びライト・イネーブ
ル信号ＷＥを入力としてダイナミック型記憶素子への書
き込み動作、読み出し動作及びリフレッシュ動作等を行
う各種タイミング信号Ｓ、〜Ｓｎを発生する。また、起
動信号選択回路１１はセレクタ回路で構成され、記憶保
持モード信号ＲＥＦが“Ｏ゛の場合、通常動作モード用
のタイミング制御信号１２からのリフレッシュ起動信号
を、リフレッシュ動作起動信号ＲＣＥとして出力し、Ｒ
ＥＦが１゛のとき、リフレッシュ周期発生回路１０から
の出力信号をリフレッシュ動作起動信号ＲＣＥとして送
出する。

このように構成された従来のリフレッシュ信号生成回路
では、第６図に示すように、記憶保持モードにおけるリ
フレッシュ動作起動信号ＲＣＥの周期は常に一定の周期
となっている。

［発明が解決しようとする課題］ ところで、リフレッシュ動作のみを行う記憶保持モード
の場合、メモリの消費電力はリフレッシュ動作の周期に
より変化する。即ち、リフレッシュ周期が長くなると消
費電力は少なくなる。また、リフレッシュ動作の周期は
記憶セルの記憶情報保持時間で決定され、半導体メモリ
の周囲温度により大きく変動する。つまり、温度が低く
なると記憶セル記憶情報保持時間は大幅に長くなり、例
えば周囲温度が１０″Ｃ下がると２倍になる。

従って、リフレッシュ動作のみを行う記憶保持モード（
バッテリバックアップ状態）では、リフレッシュ動作の
間隔により、バッテリの消費量が大幅に変動することに
なる。

しかしながら、上述した従来のリフレッシュ信号生成回
路では、ダイナミック型半導体メモリの使用状態、即ち
周囲温度の最高値を想定してリフレッシュ周期を決定し
ていたため、リフレッシュ周期が短くなり、リフレッシ
ュ動作によるメモリの消費電力が大きくなるという問題
点があった。

本発明はかかる問題点に鑑みてなされたものであって、
記憶保持モードにおけるリフレッシュ周期を外部から容
易に変更することができ、記憶保持モードでのリフレッ
シュ動作によるメモリの消費電力を大幅に削減すること
ができるダイナミック型半導体メモリのリフレッシュ信
号生成回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るダイナミック型半導体メモリのリフレッシ
ュ信号生成回路は、ダイナミック型半導体メモリの通常
動作用信号に基づいて通常動作モードにおける第１のリ
フレッシュ信号を出力する手段と、記憶保持モードにお
ける第２のリフレッシュ信号を出力する手段と、モード
信号に基づいて前記第１又は第２のリフレッシュ信号を
選択して出力する手段とを有するダイナミック型半導体
メモリのリフレッシュ信号生成回路において、リフレッ
シュ情報セット信号に基づいてリフレッシュ情報を格納
する記憶手段と、この記憶手段からの出力に応じて周期
の異なる複数の前記第２のリフレッシュ信号のうちのい
ずれか一つを選択して出力する選択手段とを有すること
を特徴とする。

［作用］ 本発明によれば、リフレッシュ情報セット信号によって
リフレッシュ情報が記憶手段に格納され、この記憶手段
からの出力に応じて複数個のリフレッシュ周期信号のい
ずれか一つが選択手段によって選択され出力される。こ
れにより、リフレッシュ周期を外部から容易に変更する
ことが可能になり、ダイナミック型半導体メモリの周囲
温度及び製造時の変動によるダイナミック型記憶素子の
記憶保持時間の変動等に応じてリフレッシュ周期を変更
することができる。

［実施例コ 以下、添付の図面に基づいて本発明の実施例について説
明する。

第１図は本発明の第１の実施例に係るダイナミック型半
導体メモリの制御信号生成回路のブロック図である。

リフレッシュ周期発生回路１８は、記憶保持モードで使
用される周期の異なる２種類のリフレッシュ信号を生成
し出力する。選択手段１３は、上記２種類のリフレッシ
ュ信号のうちのいずれか一方を選択し、起動信号選択回
路１１に出力する。

起動信号選択回路１１は、上記選択されたリフレッシュ
信号とタイミング制御信号１２からのリフレッシュ起動
信号とを入力し、記憶保持モード信号ＲＥＦに基づいて
これの信号の一方を選択する。

一方、タイミング制御回路１２は、通常モードで使用さ
れるロウ・アドレス・ストローブ信号ＲＡＳ、カラム・
アドレス・ストローブ信号ＣＡＳ及びライト・イネーブ
ル信号ＷＥとを入方し、ダイナミック型記憶素子への書
き込み動作、読み出し動作及びリフレッシュ動作等を行
う各種タイミング信号を出力する。また、上記通常動作
用の信号ＲＡＳ１ＣＡＳ及びＷＥは、タイミング検出回
路１５に入力されている。タイミング検出回路１５は、
これら信号の通常動作モードでは使用されない特定のタ
イミング状態を検出し、リフレッシュ情報セット信号を
出力する。記憶手段１４は、このリフレッシュ情報セッ
ト信号を入力し、この信号に基づいてデータ信号ＤＩを
リフレッシュ情報として格納する。そして、この記憶手
段１４の出力は選択手段１３に対し選択信号として与え
られている。

次に上記のように構成された本実施例に係る制御信号生
成回路の動作を説明する。

第２図は、この回路の動作を説明するためのタイミング
図である。

通常モード用の信号ＲＡＳ、ＣＡＳ及びＷＥが、通常モ
ードでは使用されない特定のタイミング状態になると、
タイミング検出回路１５はこれを検出する。特定のタイ
ミング状態としては、第２図に示すように、信号ＲＡＳ
が“１”から′Ｏ”に変化する以前にＣＡＳ信号が“１
”から“０”になり、しかもＷＥ信号が“Ｏ゛（書き込
み状態）の場合等が使用される。この状態になると、第
２図に示すように、タイミング検出回路１５から記憶手
段１４ヘリフレッシュ情報セット信号が出力される。こ
のとき、通常動作において使用されるデータ信号ＤＩを
使用してリフレッシュ情報（１又はＯ）を与えておくこ
とにより、記憶手段１４にはこの情報が格納されること
になる。なお、リフレッシュ情報としては、その時点に
おける周囲温度、製造時により決定される特性及び消費
電力等を勘案し、適正なリフレッシュ周期が選択される
ように決定すれば良い。

通常動作モードでは、記憶保持モード信号ＲＥＦが１１
０１＋になり、起動信号選択回路１１はタイミング制御
回路１２からのリフレッシュ起動信号を選択し、これを
リフレッシュ起動信号ＲＣＥとして出力する。

一方、電源が遮断され、バックアップ電源による記憶保
持モードになると、記憶保持モード信号ＲＥＦが“１”
になり、起動信号選択回路１１は選択手段１３の出力を
選択する。このとき、選択手段１３には、記憶手段１４
に格納されたリフレッシュ情報が与えられているので、
このリフレッシュ情報に基づいて選択されたリフレッシ
ュ信号が起動信号選択回路１１で選択され、リフレッシ
ュ起動信号ＲＣＥとして図示しない記憶素子に供給され
ることになる。

このように、本実施例によれば、通常動作用の信号のタ
イミング状態を通常動作モード時では使用されない特定
のタイミング状態にするとともに、データ信号としてリ
フレッシュ情報を供給することにより、新たに外部端子
を何ら付加することなしに、外部からの操作によって記
憶保持モードにおけるリフレッシュ周期を変更すること
ができる。

第３図は本発明の第２の実施例に係るダイナミック型半
導体メモリの制御信号生成回路の要部構成を示すブロッ
ク図である。

この実施例では、パワーオンリセラｌｆ［２１の出力に
よってリフレッシュ情報としてのアドレス信号をリセッ
ト付き記憶手段２２に保持するようにしたものである。

本実施例によれば、ダイナミック型半導体メモリへ供給
されている電源がオフからオンになった場合に、パワー
オンリセット回路２１からリセット信号が出力され、リ
セット付き記憶手段２２がリセットされるので、予め使
用される頻度の高いリフレッシュ情報とリセット状態と
を一致させておくことにより、外部からのリフレッシュ
情報を使用してセットする頻度を大幅に減少させること
ができる。

第４図は本発明の第３の実施例に係るダイナミック型半
導体メモリの制御信号生成回路の要部構成を示すブロッ
ク図である。

この実施例では、第１図に示したリフレッシュ周期発生
回路１６の代わりに、外部からリフレッシュ周期信号を
入力し、このリフレッシュ周期信号によってカウント動
作を行うカウンタ３１を設けている。カウンタ３１は、
外部から入力されるリフレッシュ周期信号をカウントし
て、その整数倍の複数のリフレッシュ信号を生成し出力
する。

この実施例によれば、外部から供給されるリフレッシュ
周期信号をもとに内部のリフレッシュ信号が生成される
ので、比較的容易に精度の高いリフレッシュ信号を得る
ことができる。

なお、以上の各実施例では、記憶保持モードにおけるリ
フレッシュ信号が２種類の場合について説明したが、３
種類以上のリフレッシュ周期から最適な周期を選択する
場合には、記憶手段のビット数、選択手段の選択数等を
適宜変更すれば良い。

また、以上の各実施例では、通常モード時に使用される
外部端子を利用してリフレッシュ情報のセットを行うよ
うにしたが、選択手段へのリフレッシュ情報及びリフレ
ッシュ情報セット信号の少なくとも一方を、新たに追加
された専用の外部端子を使用して供給するようにしても
良いことは勿論である。

［発明の効果コ 以上説明したように、本発明によれば、リフレッシュ情
報セット信号をによってリフレッシュ情報が記憶手段に
格納され、上記リフレッシュ情報に応じて複数個のリフ
レッシュ周期信号のいずれか一つが選択されるようにし
たので、記憶保持モードにおけるリフレッシュ周期を外
部から容易に変更することができ、記憶保持モードでの
リフレッシュ動作によるメモリの消費電力を大幅に削減
することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るダイナミック型半
導体メモリの制御信号生成回路のブロック図、第２図は
同回路の動作を示すタイミング図、第３図は本発明の第
２の実施例に係るダイナミック型半導体メモリの制御信
号生成回路の要部を示すブロック図、第４図は本発明の
第３の実施例に係るダイナミック型半導体メモリの制御
信号生成回路の要部を示すブロック図、第５図は従来の
ダイナミック型半導体メモリの制御信号生成回路のブロ
ック図、第６図は同回路の動作を示すタイミング図であ
る。

Claims (1)

【特許請求の範囲】
1. （１）ダイナミック型半導体メモリの通常動作用信号に
   基づいて通常動作モードにおける第１のリフレッシュ信
   号を出力する手段と、記憶保持モードにおける第２のリ
   フレッシュ信号を出力する手段と、モード信号に基づい
   て前記第１又は第２のリフレッシュ信号を選択して出力
   する手段とを有するダイナミック型半導体メモリのリフ
   レッシュ信号生成回路において、リフレッシュ情報セッ
   ト信号に基づいてリフレッシュ情報を格納する記憶手段
   と、この記憶手段からの出力に応じて周期の異なる複数
   の前記第２のリフレッシュ信号のうちのいずれか一つを
   選択して出力する選択手段とを有することを特徴とする
   ダイナミック型半導体メモリのリフレッシュ信号生成回
   路。