TWI289306B - DRAM with half and full density operation - Google Patents
DRAM with half and full density operation Download PDFInfo
- Publication number
- TWI289306B TWI289306B TW094120927A TW94120927A TWI289306B TW I289306 B TWI289306 B TW I289306B TW 094120927 A TW094120927 A TW 094120927A TW 94120927 A TW94120927 A TW 94120927A TW I289306 B TWI289306 B TW I289306B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- data
- density
- column
- stored
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
1289306 九、發明說明: 【發明所屬之技術領域】 本發明係概括關於記憶體元件,且本發明係特別關於 動恶隨機存取記憶體(DRAM,dynamic rand_ access memory)及其操作。 【先前技術】 動態隨機存取記憶體(DRAM)係可配置為半密度或全 在度於一全雄、度記憶體中,一記憶體陣列之各個内部列 係允許-記憶體單元㈣)之存取,且各個單元係可運用以 供-獨特位元的資料之儲存。於一半密度記憶體中,各個 内部列係與另一個互補列為成對,使得當資料為儲存於一 個記憶體單元時,互補的資料係健存於互補列之相比的單 元。於一半密度記憶體中,二個字组線係同時致n 為於-數字線而一者為於數字線*(其互補者)。此係 相(mverted)的資料於各個單元,其接 弋之一夂老W 1 + Μ 運用作為於差動模 用方;一“度§己憶體中。一記憶體之全密度操 」 數目的單元之完全程度的運用,且因此為可儲存相^ 可相比尺寸的半密度記憶體之更多的資… 存其本身的個別資料,且 们早几係儲 加更新時間。 為個別更新而增 於目前的技術中’方法係存 生諸如記憶體之零件。藉著 乂、々更新時間.而產 曰·^子乂我的更新時 — 於半岔度兄憶體之較低密产於 、 且藉著诸如 乍,—較低的操作電流係被 1289306 使:,且針對於可攜式裝置之電池壽命係已為延長。可押 式裝置係經常為不具有大量的記憶體之“,尤其是於:
多數的正常操作模+至R m間。然而,某些農置係可能發生為 運用較夕的記憶體’且因此需要全密度記憶體,雖然” 為其並非為一直需要。杏 Ά 且而要 田全岔度記憶體為運用於1除了於 某些情況之外而不需要入玄危 八牙、r於 不而要王雄、度記憶體之構件與裝置,
消耗係高,且針對於右PP t對方、有限的電池電力,該種全時 度操作係較為不合音,而道# 4 "
" 而v致較短的電池壽命與類似者。 方面自可攜式應用至類似於可攜式電腦與類似者之 更為強力的可攜式應用,某些應用係需要較大量的記憶 體,但是其仍然具有電力限制。 “ 記憶體係典型為配置為半密度或全密度,且為不可改 變。針對於上述的理由,且針對於熟悉此技藝人士於詳讀 :瞭解本說明書而將成為顯明之下述的其他理由,於此: 蟄係存在需要一種記憶體元件以及操作記憶體之方法,其 為結合半密度與全密度操作之裨益。 【發明内容】 上述的問題與其他的問題係由本發明所解決,且將為 藉由研讀以下的說明書而瞭解。 於一個實施例中,一種於一記憶體操作的一全密度與 半密度模式之間轉換之方、本将句括:也仏a 付佚I万居係匕枯·起始記憶體操作於 半密度模式;以及,監視於半密度操作所使用之位址。當 半密度為不再能夠儲存其待寫入至記憶體的所有資料時, 該記憶體係切換至全密度模式。 ⑧ 1289306 包括於Γ個實施例中,一種操作一記憶體元件之方法係 匕括.起始記憶體操作於一半宓产〃知 憶體單元之使用率;及〜:二、:陣列的記 切換自該半穷产模h入吊的§己憶體操作為需要時而 茨牛名度杈式至一全密度模式。 於又一個實施仓,丨Φ 憶體單元,豆可為由:~種記憶體係包括:-陣列之記 ;:部資料且傳送該資料至該陣列;及,-記憶體控 :4體控編系操作該記憶體於一全〜 ::”之操作的-者’且當半密度操作為不具有足约:: :::其待寫入至記憶雜的所有資料時自該半密;: 知作切換至全密度模式之操作。 、式之 及於再一個實施例中種處理系統係包括:-處理哭. 則,其係•接至該處理器,以儲存由處理哭所 才疋供的貧料且提供資料至兮 的所 陆, +至4處理盗。該記憶體係包括:— :之:憶體單元,其可為由位址電路所定址; 电路’其㈣以接收外部資料且傳送該資料至料列 -記憶體控制器。該記憶體控制器係操广 密度或-半密度模式之操作的-者,且當半密;:::全 具有足夠的密度以容納其待寫入至該記憶體的所有資二 向目该+密度模式之操作切換至,全密度模式之操#。 T 其他的實施例係被描述及主張。 【實施方式】 於本發明之以下詳細說日月,構成本說明的 ” 隨圖式係參照,其中,本發明為可實行於 ::之伴 〜扣疋貫施例 1289306 係作為說明而顯示。於圖式中,類似的參考符號係描述於 數個圖式之實質類似的構件。此等實施例係描述足㈣ 細,以致使熟悉此技藝人士為能夠實行本發明。其他的實 施例係可利用,且結構、邏輯、與電 兒虱的k化係可作成而 未偏離本發明之範®壽。 因此,以下的詳細說明係非為限制意味,且本發明之 範缚係僅為由隨附的申請專利範圍、以及對於該等申請專 利範圍所為賦予至其的均等者之完整範疇而界定。 第1圖係顯示本發明之實施例為可實行於其的一種全 密度記憶體100之結構。印愔鲈〗nn〆^ 苒思脰I00係包含一陣列之記憶 體单70 102’各者係包含一電晶體與—電容器,該等記情 體單元為由個別的内部们04與内部行1G6所定址。如圖 所示的此等列 1 〇4盥杆! # -Γ 士竹 予幻U ,“丁106係可存取八個單元,各者係保 存個別段(piece)的資料。與也丨a 士 . 、 牛例而吕,名人致動單元〇,〇,列〇 與行〇係致動。 弟2圖係顯不本發明每 4 S月之貝施例為可實行於其的一種半 岔度纟己憶體2 0 〇之結構。兮錄士备 再°亥種結構係專效於記憶體丨〇〇之 結構,但是定址方岽在τ η , 木仅不同。記憶體2〇〇係包含相同陣列 之記憶體單元2〇2 ’各者係包含一電晶體與一電容器,該 W憶體早凡為由個別的内部列204與内部行所定 方、半在度"己憶冑200,各列係與一互補列而為 成對’即:圖示為存在二個歹"與二個歹"。舉例而言, 欲致動單元〇,〇,琴-加χϊ 少 個列Q之各者、以及行0係致動。 此命者存反相貧料方\留- 、凡〇,〇與〇,0*。並無奇數列被使用。 ⑧ 8 1289306 灰本發明之實施例中,如同上述的記憶體1 與2〇〇 之相同結構的一種記憶體係被使用,但是該種記憶體之記 體操作係俾使其可操作為一半密度記憶體或一全密度記 ^虹視所期!的運用而定。該操作係運用記憶體之控制 器而達成,以操作該記憶體於下述的方式。於一個實施例 300中,顯示於帛3圖之流程圖,一記憶體之開啟電源(p〇wer ΡΚ·τ'毛生於方塊302。於此實施例中,記憶體之操作係於 方塊304 m設定至半密度(或2Τ)模式以作為—預設者。應 奢。午的疋.丨同於半密度之一預設者(例如:全密度操作) 亦可為設定而未偏離本發明之範疇。於方塊3%中,一位 址係提供至記憶體控制器或類似者,且於決策方塊308中, “決定該位置是否為一奇數内部列。若該位址係非為一 I數内部列’即:其為—偶數内部列,則方法流程係繼續 方、方塊310,於其中,任何偶數(半密度)内部列係可存取。 一六位址係以此方式提供,填充或運用偶數内部列而直到 一奇數内部列為存取於決策方塊3〇8為止。於該時點,於 方塊312中,操作係切換至全密度(或1Τ)模式,且任何的 内部列係可存取於方塊314。再者,白 係隨荽拗^ #者η我〜新柃序⑴而叫) 「、曰加的功率而調整,使得更新操作係發生於適當的 —a.). 於系統設射至最小有效0⑽剛此,内部列以助 :某點,於全密度模式之操作係將不再為需要。如此 “方法3〇〇係繼續為於決策方塊3 16而檢查任何奇數 ⑧ 9 1289306 :部列是㈣為。若奇數㈣㈣仍為㈣,操作係 繼績於全密度模式,且方法治 ’、 方法抓私係繼續為於方塊317而提 …個位址。當不再有任何的奇數内 更新操作係在方法流程為繼續於方塊3〇4之前而實行。
當二全密度操作而返回至半密度操作日夺,於奇數列的 ::二:係可能為不再需要。該資料係當半密度操作為再 了而刪除’因為寫人程序係、致動偶數字組線,藉著 ==大器而感測該資料(其為正確的原始資料),且接著 為互補於偶數字組線之奇數字組線。當該感測放大 :”動、且重新寫入其為存在於奇數列單元的無論任何 二元日二此係儲存於偶數列單元的資料之反相者於奇數列 n t!全密度至半密度之轉變中,於偶數列之資料係 益入:但是於奇數列之資料係拋棄。於-個實施例中,並 第1=為作成以保留於奇數列之資料。舉例而t,運用於 與2圖所示之配置,當切換自半密度至全密度操作時, 〇,〇列係成為(M列。 χρ 广—個實施例中,作業系統或記憶體控制器係組織 ^ 呆在其為提供至記憶體之前而為寫入於適當的諸
夕U 0 卷士77、A 田換自全密度模式至半密度模式時,於一個實施例 一 呆留來自奇數内部列之一些資料,資料係儲存於 一緩衝器,# ^ 接者在一刷去更新操作之前而寫入至一偶數 夕丨J。於另— ^ 策係余個實施例中,對於保持來自奇數列的資料之決 汽订於逐列(row by row)或甚至是逐個區塊(block by ίο !289306 block)之基礎。 •十對方、半抬度插作而寫入至記憶體而t,作業 記憶體控制器係被使用於置放資料於相符於操作模式之1 位置,即:於互補列之一者而非 換為僅於盆必須且右爭士h 有精乂允4该切 曰作係開始於半③、度模式,奇數/偶數列的成對者之僅 〇 tttf ^t〇^^(full)Bf , 如為邏輯可能去夕n 士 ' 耳:此者之滿日…該元件為仍需要更大的記憶體 么-’-可數列係寫入。一旦一奇數列係寫入,作業 或記憶體控制器、或其監視資料於記憶體的寫入位置之一 偵、測器係起始全密度操作。並無資料係喪失於自半密度而 =換至王松度’因為全部所為者係其建立於半密度操作的 冗餘性(redundancy)之消除。 於某點,該元件亦可具有一降低的密度需求。在當所 需的密度為下降至低於對於半密度操作的一臨限之時,2 憶體係切換回到半密度操作,以節省電力消耗。若核心記 十思:貝料係初始寫入至下層位址列(半密度列卜接著當該 e己係切換回到半密度操作’所喪失的資料係僅為於系 統之:密度操作期間所加入者之資料。於一個實施例中, 炙半山度紅阼之切換係不發生,直到並無資料為寫入於任 何的奇數内部列為止。 口 农方塊3 1 8所不之刷去更新係包含當轉換自全密度 I作回到半始度操作時而保留資訊於偶數内部列,且更為 詳細顯示於第4圖之流程圖。於一個實施例中,偶數字組 ⑧ 11 1289306 線係致動於方塊400,針對於彼等偶數字組線之資料係以 感測放大器而感測於方塊4〇2,且在感測放大器為穩定之 後,奇it字組線係致動於方& 404。&資料係於偶數=部 列所儲存之原始資料。當該感測放大器係起動於半密度操 作,於偶數内部列之資料的反相者係儲存於其原為奇= 部列而現為針對於各個偶數内部列的互補列者,如為最佳 顯示於第2圖。該二字組線係預先充電於方塊梅,:: 始資料係儲存於主要的單元而其互補者係錯存於互補的單 凡’如同於正常的半密度操作。於一個實施例中,刷去更 新係-獨特的命令。於另一個實施例中,刷去更新係於其 為來自一個稍早的操作之半密度模式的操作期間之任何於 作所運用的相同命令。 本 於另-個實施例中,記憶體之使用率(卿)係被於 =,且當使用率係下降至其充分為低於半使用率之一階: 日守’:憶體係接著切換回到半密度操作。於此實施例中: 一些貧料係可存在於奇數, ^ 1貝枓係必須在該切 …、 密度操作之前而為重新寫入於偶數内部列。
=此實,例中,作業系統係監視資料之置放,且當操作為 右人自全岔度而改變至半贫产 . A 資料係讀出於—緩衝=二其為待刪去的諸列之 , 友衝☆或類似者,且接著寫入於其資粗蔣 在當操作為切換自全穷^: ' ,八本H ± 山度至+捃度而作保留之諸列。該種 知查及言買出/寫入操作亦 -個實施例。 、们[塊之基礎而貫行於另 於操作時,本發明之—種記憶體係作用如後。該記憶 12 1289306 =一預設的操作係於啟動而起始。於一個實施例中,預 ,又的啟動杈式之操作係半密度操作。於啟動時,,士 ^體g作於半密度操作。於此實施例中,僅有偶數列係 馬入於讀、體功能,該陣列之奇數列係使用為針對於 於此技藝所習知者。寫入至DRAM係作成於偶數 ^ ’針對於密度之需求為超過記憶體的半密度操作之 時。用於記憶體之控制程式係監視資料為寫入至^之位 址旦一奇數列位址係碰到,記憶體控制器係切換該記 憶體之操作至一全密度操作,而加倍該記憶體之密度。當 僅需要半密度時,該記憶體之電力消耗係低於一全密度操 作之包力消耗。然而,當對於記憶體之需求係超過一半密 度刼作之需求時,全密度操作係被使用,且增加的容量係 可利用。記憶體控制器亦監視該記憶體之密度與使用部 刀一 °亥5己憶體為已經切換至一全密度記憶體。由於較 >的貝料為寫入或儲存於記憶體,當半密度操作對於記憶 ••為再人充刀之_時間係將會來到。於此時,該記憶體控 制裔係決定該最後的奇數列資料位址為不再需要,或是決 疋針對方;"己憶體的目前狀態所需要之記憶體密度為低於一 °° 一旦此決定為已經作成,記憶體控制器係切 換操作回到半密度。 如上所述’當切換於全密度操作與半密度操作之間, 怙存於可數列之資料係將喪失。因此,作業系統或記憶體 #工制為係監視其待寫入至記憶體之資料的位址,使得當該 。己L'版為彳呆作於半密度操作時,僅有半密度操作係被使 13 1289306 用。 如已為論述,並未具有於典型的全密度與半密度實體 佈局之間的結構差異。於全密度與半密度模式之差異係於 記憶體之邏輯與控制。本發明之實施例係運用邏輯移位, 以當較低的電力與較少的記憶體密度為所期望或需要而允 許半密度操作,且當較高密度之儲存為需要而允許全密度 操作。 於另一個實施例中,一模式暫存器係運用以驅使記憶 籲體至一正常或一半密度操作而非為預設開啟電源於一半密 度操作模式。舉例而言,若一 〇係寫入至模式暫存器,操 作係強制至全密度。若一 1係寫入至模式暫存器,操作係 強制至半密度。設定該模式暫存器係可“動態(〇n-the-fly)” 達成於操作期間、或是於開啟電源或類似者。再者,一特 定的“重設(reset)”命令係可由使用者所發動以強制操作 至全或半密度模式之操作。若半密度操作為不可行,用於 記憶體控制器或作業系統之一監視器係不允許操作於半密 籲度而直到待儲存的資料量係將適合於記憶體之一半密度配 置為止。於種種的實施例中,設定全密度操作係藉著以一 模式暫存器設定命令、一專用輸入接腳、或類似者而設定 該模式暫存器所達成。 於另一個實施例中,操作係於啟動時而預設至半密度 操作,且儘可能長時間為繼續於半密度,當一奇數列為存 取時而切換至全密度。 偶數與奇數列之規定係運用於本文之說明。應為瞭解 14 1289306 的是:針對於該❹率之其他的術語 — 與奇數係分別意謂著於 且猎者偶數 •^之僅有的諸列為 全密度可利用的諸列為奇數列。可 J為偶數列而於 為舉例而非為限制)係包括.斜' 〃他的術语(僅 列、,,子於偶數列之下層(lower) 一針對灰可數列之上層(upper)列。 一記憶體控制器或其他的作 會竑办I ·、,w w #茶糸統核組係使用於一個 為一機二記憶體之操作。該控制器或作業系統係可 :=Γ媒體,其係執行指令於-處理器'或類似者 達成本文所述的方法。 ^考第5圖,本發明的—個實施例之具有⑽趟如 二,^ 500之簡化方塊圖係被描述。該記憶體元件係可為 4理益51〇,以供雙向資料通訊。該種記憶體係 匕括一§己憶體單元陣列512。控制電路524係提供以響應 方、來自该處理器之控制訊號540而管理資料健存以及操取 自《該陣列。位址電路526、χ解碼器528、與γ解碼器530 係分析位址訊冑542與該陣列之儲存存取位置。感測電路 532係運用以讀取來自該陣列之資料且純輸出資料至U0 電路534。該1/0電路係操作於雙向的方式,以接收來自 處理器510之資料且通過此資料至陣列512。注意:該感 測私路係可為未使周於某些實施例以儲存輸入資料。 動態記憶體係眾所週知,且熟悉此技藝人士係將理解 的疋·上述的dram為已經簡化以提供DRAM技術之_ 基本瞭解且為無意以描述一 DRAM之所有的特徵。 儘管關於半密度操作寫入資料僅為至偶數列之資料寫 15 1289306 入係已經描述於本文,應為瞭解的是: 而宜、 对氧於+密度操作 W馬入資料至僅有奇數列亦為可利用。 僅A啻 用再者,只要資料係 些偶 牛在度刼作係可運用一 :之^ —些奇數列^分的是:可利用的記憶體單 低數者為運用而使得於半密度操作之電力消耗為降 :低電力節省,其 只現。再者,全密 該記憶體係可返回 下層半部所儲存的
本發明之種種實施例的優點係包括 係§ 一減少量的記憶體為運用時而自動 度知作之裨益係當需要而提供。甚者, 至半雄、度操作而未喪失於記憶體陣列之 屬料。 不發明之種種實 具有可利用之一有限量的電力之裝用於 1, ^ 且洧如•類似於手 二::或個人數位助理之可攜式褒置。於一個實施例, 7係可為儲存於下層記憶體陣列且該記憶體 置為於備用模式或啟動模式而操作於半密度操 : 曰“广資料係可於操作期間而儲存於全陣列。此資料儀 拋茱且該記憶體為返回至針對 ^ ^ J粒式叙置的備用或睡£ 糗式之共下層電力狀態,而未喪失任何的應用資料。 本發明之實施例係包括—可配置的記憶體(於 例··一 DRAM),1自動切施*入企一 Ά力 〃自動切換方;“、度的低功率操作 多 知作之間’針對於由系統所需之增大的密度。亦為揭: 者係返回記憶體至半密度操作之-種方法,針對於自我; 16 1289306 新電力節省而未喪失所錢 記憶體係以其最低的自我子、]資料。於開啟電源之期間, 所有操作係於偶數内部列而:電力而預設至半密度操作。 止。該記憶體係維持於卜到所有的偶數内部列為滿為 存取為止,於其點,^己二度操作而直到一奇數内部列為 記憶體操作。是以,自我自動轉換至正常的全密度 大的電力而調整。 4盼序係隨著全密度操作之增 一重設序列係當或若 該記憶體回到半密度操作定::、:為期望時而加入以轉換 維持其為初始運用於半密:更新刷去操作係加入以 料。本發明之_刷去 X本之於偶數列所儲存的資 知月之刷去更新的實施例 組線·,感測於-感測放大器之資I ^ 〇力-偶數字 在感測放大器為敎後而致動正確的原始資料” 相資料於單元預1#〜 數子、、且線(因此自動健存反 料於主要的…、亥二字組線;及’儲存原始的資 卄方、主要的早兀且儲存互補 … 於半密度操作所需者。 、d 也早如為針對 藝人施例係已經圖示且說明於本文,熟悉此技 可為替代^ 是:估計以達成相同目的之任何配置係 發明之任二、:的特定實施例。此申請案係意圖以涵蓋本 月 < 任何的修改 係僅為受限於申請專利範圍與其均等 ^ 【圖式簡單說明】 士:圖係-種全密度記憶體元件之部分電路圖; 乐圖係-種半密度記憶體元件之部分電路圖; 17 1289306 第3圖係根據本發明之一個實施例的一種方法之流程 圖; 第4圖係根據本發明之另一個實施例的一種更新刷去 操作之流程圖;及 第5圖係本發明可為實行於其的一種系統之方塊圖。 【主要元件符號說明】 100 :全密度記憶體 102 :記憶體單元 104 :歹丨J 106 :行 200 ··半密度記憶體 202 :記憶體單元
204 :歹丨J 2 0 6 :行 500 :系統
502 ·· DRAM 5 1 0 :處理器 5 1 2 :記憶體單元陣列 524 :控制電路 526 :位址電路 528 : X解碼器 530 : Y解碼器 5 3 2 ·•感測電路 534 : I/O 電路 ⑧ 1289306 5 4 0 :控制訊號 542 :位址訊號
19
Claims (1)
1289306 4 ...........I _IM|, .......................... 月和修(更) 十、申請專利範園 1. 一種操作記憶體元件之方法,包含: 以半密度模式僅將資料寫入偶數 等偶數内部列為滿為止; 數内M,直到所有該 當一奇數内部列為首先存取時,切換至全密度模式; 以全密度模式寫入至任一列; 中 當並無奇數列為仍需要時,切換回到半密度模式,其 切換回到半密度模式係包含: 該記憶體元件内剩餘的原始資料,以將所有剩餘 的貝料寫入至該記憶體之偶數列;及 更新刷去。 2. 如申請專利_ i項之方法,其中,更新 包含: 致動含有半密度資料之一偶數字組線; 藉著一感測放大器而感測該資料;
致動一奇數字組線; 預先充電該二個字組線;及 儲存組織過的原始的資料於該偶數字組線且儲存互補 的資料於該奇數字組線。 其中,組織資料係 3·如申請專利範圍第1項之方法 包含: 決定自奇數列而來的什麼資料將被儲存; 儲存自奇數列而來將被儲存的資料於一個緩衝器之 内;及 σ 1289306 在個更新刷去之前,將自該緩衝ϋ而來之自奇數列 而來將被儲存的資料寫入至一個偶數列。 4_如申請專利範圍第μ之方法,其中,衫自奇數 列而來的什麼資料將被儲存係以—個逐列㈣吻叫之基 礎被實施。 5·如申請專利範圍第w之方法,其中,決定自奇數 歹J而來的什麼貝料將被儲存係以_個逐個區塊 block)之基礎被實施。 /·如申請專利範圍第μ之方法,其中,切換至半密 又Γ、式更^ 3針對於半推度操作而改變該記憶體之自我 更新時序。 申月專利範圍第1項之方法,切換回到半密度模 式更包含: 監視該記憶體元件之使用率;及 當該記憶體内所有將被儲存之資料係能夠儲存於該記 隐體7G件之—個半密度組態時’起動切換回到半密度模 式。 8·一種記憶體,包含·· 一陣列之記憶體單元,其可為由位址電路所定址; 輸入/輸出電路’其係接收外部資料且傳送該 該 陣列,·及 ::憶體控制器’其係用於操作該記憶體於一全密度 操作成::镇式之操作的一者’其令,該記憶體控制器係 、乍成貧轭一種方法,該方法包含·· 〆、^ ·.· ι- ^ .··*' 21 1289306 * ^ 當半密度操作為不具有足夠密度以容納待寫入至該記 It體的所有資料時,自該半密度模式之操作切換至全密度 杈式之操作,且當並無奇數列為仍需要時,切換回到半密 度模式,其中,切換回到半密度模式係包含: ^組織記憶體元件内剩餘的原始資料,以將所有剩餘的 資料寫入至該記憶體之偶數列;及 更新刷去。 _ 9·如申請專利範圍第8項之記憶體,其中,該記憶體 元件係為一個處理系統之一部分,該處理系統係包含: 一處理器其係連接至該記憶體,以儲存由該處理器所 提供的資料且提供資料至該處理器。 10·如申請專利範圍第8項之記憶體,其中,更新刷 去係包含: 致動一條含有半密度資料之偶數字組線; 藉著一感測放大器而感測該資料; _ 致動一奇數字組線; 預先充電該二個字組線;及 儲存組織過的原始的資料於該偶數字組線且儲存互 的資料於該奇數字組線。 11 ·如申請專利範圍第8項之記憶體,其係進一步包 含: 一個緩衝器;且 其中,於該方法内組織資料係包含·· 決定自奇數列而來的什麼資料將被儲存; 22 1289306 ^ f 儲存自奇數列而來將被儲存的資料於該緩衝器之内; 及 在一個更新刷去之前,將自該緩衝器而來之自奇數列 而來將被儲存的資料寫入至一個偶數列。 12·如申請專利範圍第丨丨項之記憶體,其中,決定自 奇數列而來的什麼資料將被儲存係以一個逐列(r〇w by r〇w) 之基礎被實施。 13·如申請專利範圍第丨丨項之記憶體,其中,決定自 I奇數列而來的什麼資料將被儲存係以一個逐個區塊…比仏 by block)之基礎被實施。 14·如申請專利範圍第8項之記憶體,其中,切換至 半密度模式更包含:針對於半密度操作而改變該記憶體之 自我更新時序。 如申請專利範圍第8項之記憶體,其中,切換回 到半密度模式更包含: N _ 監視該記憶體元件之使用率;及 當該記憶體内所有將被儲存之資料係能夠儲存於該記 憶體元件之一個半密度組態時,起動切換回到半密度模 式。 十一、圈式: 如次頁 23
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/881,500 US20050289294A1 (en) | 2004-06-29 | 2004-06-29 | DRAM with half and full density operation |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200606942A TW200606942A (en) | 2006-02-16 |
TWI289306B true TWI289306B (en) | 2007-11-01 |
Family
ID=35115723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094120927A TWI289306B (en) | 2004-06-29 | 2005-06-23 | DRAM with half and full density operation |
Country Status (9)
Country | Link |
---|---|
US (1) | US20050289294A1 (zh) |
EP (1) | EP1761932B1 (zh) |
JP (1) | JP2008505427A (zh) |
KR (1) | KR100861439B1 (zh) |
CN (1) | CN1989569B (zh) |
AT (1) | ATE397272T1 (zh) |
DE (1) | DE602005007228D1 (zh) |
TW (1) | TWI289306B (zh) |
WO (1) | WO2006004777A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI611295B (zh) * | 2013-08-09 | 2018-01-11 | 愛思開海力士有限公司 | 記憶體、包含其之記憶體系統及操作記憶體之方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362640B2 (en) * | 2005-12-29 | 2008-04-22 | Mosaid Technologies Incorporated | Apparatus and method for self-refreshing dynamic random access memory cells |
AU2015275310B2 (en) * | 2012-02-03 | 2018-10-18 | Axxin Pty Ltd | Nucleic acid amplification and detection apparatus and method |
US9076548B1 (en) | 2012-11-22 | 2015-07-07 | Samsung Electronics Co., Ltd. | Semiconductor memory device including refresh control circuit and method of refreshing the same |
KR102388746B1 (ko) | 2015-11-11 | 2022-04-20 | 삼성전자주식회사 | 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법 |
CN105808351B (zh) * | 2016-03-06 | 2018-11-06 | 中国人民解放军国防科学技术大学 | 一种多模式自适应切换处理器 |
US9892776B2 (en) * | 2016-06-13 | 2018-02-13 | Micron Technology, Inc. | Half density ferroelectric memory and operation |
US20190034105A1 (en) * | 2017-12-28 | 2019-01-31 | Intel Corporation | Storage device having programmed cell storage density modes that are a function of storage device capacity utilization |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4797858A (en) * | 1987-03-30 | 1989-01-10 | Motorola, Inc. | Semiconductor memory with divided word lines and shared sense amplifiers |
US5781483A (en) * | 1996-12-31 | 1998-07-14 | Micron Technology, Inc. | Device and method for repairing a memory array by storing each bit in multiple memory cells in the array |
US6138214A (en) * | 1997-12-19 | 2000-10-24 | Siemens Aktiengesellschaft | Synchronous dynamic random access memory architecture for sequential burst mode |
US6449203B1 (en) * | 2001-03-08 | 2002-09-10 | Micron Technology, Inc. | Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs |
US6747889B2 (en) * | 2001-12-12 | 2004-06-08 | Micron Technology, Inc. | Half density ROM embedded DRAM |
US6751143B2 (en) * | 2002-04-11 | 2004-06-15 | Micron Technology, Inc. | Method and system for low power refresh of dynamic random access memories |
US6853591B2 (en) * | 2003-03-31 | 2005-02-08 | Micron Technology, Inc. | Circuit and method for decreasing the required refresh rate of DRAM devices |
US7146456B2 (en) * | 2003-09-29 | 2006-12-05 | Infineon Technologies North America Corp. | Memory device with a flexible reduced density option |
-
2004
- 2004-06-29 US US10/881,500 patent/US20050289294A1/en not_active Abandoned
-
2005
- 2005-06-23 TW TW094120927A patent/TWI289306B/zh active
- 2005-06-27 DE DE602005007228T patent/DE602005007228D1/de active Active
- 2005-06-27 CN CN2005800210598A patent/CN1989569B/zh active Active
- 2005-06-27 EP EP05767848A patent/EP1761932B1/en active Active
- 2005-06-27 KR KR1020077002201A patent/KR100861439B1/ko active IP Right Grant
- 2005-06-27 JP JP2007519367A patent/JP2008505427A/ja not_active Withdrawn
- 2005-06-27 AT AT05767848T patent/ATE397272T1/de not_active IP Right Cessation
- 2005-06-27 WO PCT/US2005/022971 patent/WO2006004777A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI611295B (zh) * | 2013-08-09 | 2018-01-11 | 愛思開海力士有限公司 | 記憶體、包含其之記憶體系統及操作記憶體之方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050289294A1 (en) | 2005-12-29 |
DE602005007228D1 (de) | 2008-07-10 |
CN1989569A (zh) | 2007-06-27 |
CN1989569B (zh) | 2010-04-14 |
TW200606942A (en) | 2006-02-16 |
WO2006004777A1 (en) | 2006-01-12 |
JP2008505427A (ja) | 2008-02-21 |
EP1761932B1 (en) | 2008-05-28 |
KR20070027751A (ko) | 2007-03-09 |
ATE397272T1 (de) | 2008-06-15 |
EP1761932A1 (en) | 2007-03-14 |
KR100861439B1 (ko) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI289306B (en) | DRAM with half and full density operation | |
JP3426693B2 (ja) | 半導体記憶装置 | |
US20240177761A1 (en) | Memory with partial array refresh | |
TW308661B (zh) | ||
TWI227491B (en) | Semiconductor memory device having a DRAM cell structure and handled as a SRAM | |
CN103000217B (zh) | 使用选择性预充电的存储器 | |
TWI271736B (en) | Refresh mechanism in dynamic memories | |
JP2006190402A (ja) | 半導体装置 | |
CN101828176A (zh) | 采用独立存取和预充电的存储器 | |
TWI684867B (zh) | 具有選擇性基於頁面更新的記憶體裝置 | |
TWI228725B (en) | Semiconductor memory device | |
JP2003317469A (ja) | マルチポートメモリ回路 | |
JP5606109B2 (ja) | 強誘電体メモリのインプリントを軽減させる方法及び強誘電体メモリアレイ | |
US20090021995A1 (en) | Early Write Method and Apparatus | |
US20160118104A1 (en) | Volatile memory self-defresh | |
KR101088548B1 (ko) | 전단 프리차지를 하는 메모리 | |
KR20040101329A (ko) | 의사-정적 메모리 장치를 위한 비동기 인터페이스 회로와방법 | |
KR20040093895A (ko) | 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치 | |
JP2015232772A (ja) | システムの制御方法及びシステム | |
JP2000057761A (ja) | 半導体記憶装置 | |
JPH11353871A (ja) | 半導体装置 | |
JP2001057072A (ja) | 不揮発性強誘電体メモリ装置のセンシングアンプ | |
US7800931B2 (en) | Ferroelectric random access memory apparatus and method of driving the same | |
TWI326456B (en) | Memory and operation method thereof | |
US6094393A (en) | Stacked sense-amp cache memory system and method |