KR100307525B1 - 기판전압감지제어회로 - Google Patents

기판전압감지제어회로 Download PDF

Info

Publication number
KR100307525B1
KR100307525B1 KR1019980050979A KR19980050979A KR100307525B1 KR 100307525 B1 KR100307525 B1 KR 100307525B1 KR 1019980050979 A KR1019980050979 A KR 1019980050979A KR 19980050979 A KR19980050979 A KR 19980050979A KR 100307525 B1 KR100307525 B1 KR 100307525B1
Authority
KR
South Korea
Prior art keywords
substrate voltage
operation mode
signal
voltage detector
control circuit
Prior art date
Application number
KR1019980050979A
Other languages
English (en)
Other versions
KR20000033913A (ko
Inventor
성하민
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980050979A priority Critical patent/KR100307525B1/ko
Priority to US09/247,530 priority patent/US6281742B1/en
Publication of KR20000033913A publication Critical patent/KR20000033913A/ko
Application granted granted Critical
Publication of KR100307525B1 publication Critical patent/KR100307525B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/078—Charge pumps of the Schenkel-type with means for reducing the back bias effect, i.e. the effect which causes the threshold voltage of transistors to increase as more stages are added to the converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

본 발명은 칩의 동작모드(스텐바이 또는 액티브모드)에 따라 기판전압 감지기를 차별적으로 제어할 수 있는 기판전압 감지 제어회로에 관한 것이다.
본 발명은 차지펌프에서 출력된 기판전압을 감지하는 기판전압 감지기와, 칩의 동작모드를 판별하는 동작모드 판별부와, 상기 동작모드 판별부의 출력신호, 기판전압 감지기의 검출신호 및 일정 주기를 갖는 원샷펄스신호를 입력받아, 상기 기판전압 감지기의 제어신호를 발생하는 기판전압 감지기 제어부를 포함한다. 상기 기판전압 감지기 제어부는 동작모드 판별부의 판별신호에 따라, 스텐바이모드에서는 기판전압 감지기를 원샷펄스신호의 주기마다 한 번씩 턴온시키고, 액티브모드에서는 기판전압 감지기를 항상 턴온시킨다.

Description

기판전압 감지 제어회로{VBB LEVEL DETECTION CONTROL CIRCUIT}
본 발명은 기판전압(Back Bias Voltage) 발생회로에 관한 것으로서, 특히 칩의 동작모드에 따라 기판전압 감지기를 차별적으로 동작시킬 수 있는 기판전압 감지 제어회로에 관한 것이다.
일반적으로 기판전압(VBB)은 디램(DRAM)칩의 안정적인 동작을 위한 중요한 파라미터이다. 예를들면, 기판전압(VBB)은 DRAM칩내의 피엔(PN)접합이 국부적으로 순방향바이어스(Forward Bias)되는 것을 방지하여 메모리셀의 데이터손실 또는 래치-업을 방지한다. 또한, 기판전압(VBB)은 바디이펙트(Body Effect)에 따른 모스(MOS)트랜지스터의 문턱전압 변동을 감소시켜 회로동작의 안정성을 보장한다.
상기 기판전압(VBB)은 칩 내부의 기판전압 발생회로에 의해 생성되는데, 상기 기판전압 발생회로는 5V의 전원전압(VCC)으로부터 -2V∼-3정도의 기판전압(VBB)을 발생하여 기판상의 피-웰(P-Well)로 제공한다.
도 1은 종래의 기판전압 발생회로의 블록도로서, 오실레이터(10), 차지펌프(20) 및 기판전압 감지기(30)로 구성된다.
상기 오실레이터(10)는 홀수단의 인버터로 이루어진 링 오실레이터이며, 차지펌프(20)는 예를들면 각각 다이오드 접속된 2개의 엔모스(NMOS)트랜지스터로 구현될 수 있다. 그리고, 기판전압 감지기(30)는 예를들면 게이트가 접지된 NMOS트랜지스터로 구현될 수 있으며, 그 NMOS트랜지스터의 문턱전압이 기판전압(VBB)의검출레벨이 된다.
이와같이 구성된 종래의 기판전압 발생회로의 동작은 다음과 같다.
차지펌프(20)는 오실레이터(10)로부터 출력된 발진신호(OSC)에 따라 펌핑동작을 수행하여 기판전압(VBB)을 출력하고, 기판전압 감지기(30)는 차지펌프(20)에서 출력된 기판전압(VBB)을 기 설정된 검출레벨과 비교하여 검출신호(DET)를 출력한다.
오실레이터(10)는 기판전압 감지기(30)로부터 하이레벨(기판전압이 검출레벨보다 크면)의 검출신호(DET)가 입력되면, 차지펌프(20)를 구동하여 기판전압(VBB)을 공급하고, 로우레벨(기판전압이 검출레벨보다 작으면)의 검출신호(DET)가 입력되면 차지펌프(20)의 구동을 정지시킨다.
따라서, 상기와 같은 동작을 반복적으로 수행함에 의해 기판전압(VBB)의 레벨은 차지펌프(20)로부터 공급된 전자에 의해 서서히 -값을 갖게 되어, 결국 기판전압(VBB)은 일정한 레벨을 유지하게 된다.
일반적으로, 기판전압(VBB)은 기판전압 발생회로 차체의 전류(전자에 의한 전류)와 부하에 흐르는 기판전류(정공에 의한 전류)(Ibb)와의 평형에 의해 결정된다. 이때, 상기 기판전류(Ibb)의 소스(Source)는 칩 내부의 NMOS트랜지스터이다. 그런데, 상기 NMOS트랜지스터의 드레인 근처에서는 높은 전기장(High Electric Field)에 의해 채널전자가 가속되어 충격 이온화(Impact Ionization)가 발생된다. 그 결과, 충격 이온화에 의해 전자-정공쌍이 발생하게 되는데, 그 중에서 정공이 기판으로 유입되어 기판전압을 형성함으로써 기판전압은 +방향으로 증가된다.
따라서, 칩이 스텐바이모드가 되면 칩 내부에 있는 NMOS트랜지스터가 동작되지 않기 때문에 기판으로 유입되는 정공(Hole)의 양은 적고, 칩이 액티브(Active)모드가 되면 칩 내부에 있는 다수의 NMOS트랜지스터가 동작되어 기판으로 유입되는 정공의 양이 많아지게 된다.
또한, 전원전압(VCC)이 증가하면 기판전류(Ibb)는 지수함수적으로 급격히 증가한다. 그런데, 상기 오실레이터(10)를 구성하는 링 오실레이터의 주기는 전원전압(VCC)에 따라 일차원적으로 증가하기 때문에, 전원전압(VCC)이 특정 레벨을 초과하면 기판으로 유입되는 기판전류(Ibb)는 기판전압 발생회로의 전류공급능력을 넘어서게 된다. 즉, 충격 이온화(Impact Ionization)에 의해 기판으로 주입되는 정공(Hole)의 수가 상기 기판전압 발생회로로부터 기판으로 공급되는 전자의 수를 능가하게 되어 기판전압(VBB)은 +방향으로 증가하게 된다.
상기와 같이, 기판전류(Ibb)에 의해 기판전압(VBB)이 +방향으로 상승되면, 기판전압 감지기(30)는 기판전압(VBB)의 레벨을 검출하여 오실레이터(10) 및 차지펌프(20)를 차례로 동작시킨다. 그 결과, 기판으로 공급되는 전자의 수가 증가되어 다시 기판전압(VBB)은 일정하게 유지된다. 그리고, 상기 과정은 칩의 동작중에 반복적으로 이루어지며, 반복주기는 기판으로 유입되는 전류량(기판전류)에 따라 달라진다.
따라서, 상기 기판전류에 의한 기판전압의 상승을 해결하기 위해 기판전압 발생회로의 구동능력을 강화하는 방안이 제기되고 있다. 그러나, 이 경우 칩의 액티브모드에서 구동능력이 필요이상으로 강화되어 소비전류가 증가되는 문제점이 발생된다.
또한, 종래의 기판전압 발생회로는 기판전압 감지기가 항상 턴온상태에 있기 때문에, 스텐바이 모드와 같이 리프레쉬만 수행하는 경우에도 전류가 소모되는 단점이 있었다.
그리고, 스텐바이모드시 발생되는 전류소모를 감소시키기 위하여 일정 주기마다(수μs마다) 기판전압 감지기를 턴온시키면, 액티브모드시 기판전압의 변화에 민감하게 대응할 수 없게 된다. 또한, 기판전압 감지기에 의해 일정 주기마다(수μs마다) 차지펌프가 구동되어,기판전압의 레벨이 목표치(설정치)보다 높아지는 문제점이 발생된다.
따라서, 본 발명의 목적은 기판전압을 일정하게 유지할 수 있는 기판전압 감지 제어회로를 제공함에 있다.
본 발명의 다른 목적은 칩의 동작모드에 따라 기판전압 감지부를 차별적으로 제어할 수 있는 기판전압 감지 제어회로를 제공하는데 있다.
본 발명의 또 다른 목적은 스텐바이모드에서는 일정 주기마다 기판전압 감지부를 턴온시켜 전류소모를 감소시킬 수 있는 기판전압 감지제어회로를 제공하는데 있다.
본 발명의 또 다른 목적은 액티브모드에서는 항상 기판전압 감지부를 턴온시켜 기판전압의 변화에 민감하게 대응할 수 있는 기판전압 감지제어회로를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명은 차지펌프에서 출력된 기판전압을 감지하는 기판전압 감지기와, 칩의 동작모드를 판별하는 동작모드 판별부와, 상기 동작모드판별부의 출력신호, 기판전압 감지기의 검출신호 및 일정 주기를 갖는 원샷펄스신호를 입력받아, 상기 기판전압 감지기를 제어하기 위한 제어신호를 발생하는 기판전압 감지기 제어부를 포함한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 기판전압 감지기 제어부는 스텐바이모드에서는 기판전압 감지기를 일정 주기마다 한 번씩 턴온시키고, 액티브모드에서는 기판전압 감지기를 항상 턴온시킨다. 또한, 스텐바이모드중에도 만약 기판전압이 검출레벨보다 높아지면 기판전압감지기를 계속 턴온시킨다.
도 1은 종래의 기판전압발생회로의 블럭도.
도 2는 본 발명에 따른 기판전압 감지 제어회로의 블럭도.
도 3 및 도 4는 도 2에서 제어회로를 구성하는 동작모드 판별부 및 기판전압 감지기 제어부의 블럭도.
도 5는 도 3의 동작모드 판별부의 일 실시예.
도 6는 도 4의 기판전압감지기 제어부의 일 실시예.
도 7은 도 2에 도시된 오실레이터의 일 실시예.
도 8은 도 2에 도시된 기판전압 감지기의 일 실시예.
도 9는 도 2에서 각 부의 입출력 타이밍도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
41 : 동작모드 판별부 42 : 기판전압 감지기 제어부
100 : 오실레이터 101 : 차지펌프
102 : 기판전압 감지기 103 : 제어회로
도 2는 본 발명에 따른 기판전압 발생회로의 개략적인 블록도로서, 오실레이터(100), 차지펌프(101), 기판전압 감지기(102) 및 제어회로(103)로 구성된다.
상기 오실레이터(100)는 도 7과 같이 하나의 낸드게이트(ND)와 2개의 인버터(I3),(I4)를 포함하는 링 오실레이터로 구현되며, 차지펌프(101)는 일반적인 차지펌프를 사용한다.
도 3 및 도 4는 제어회로(103)를 구성하는 동작모드 판별부(41) 및 기판전압 감지기 제어부(42)의 일 실시예이다. 본 발명은 이에 한정되지 않고, 상기 제어회로(103)를 기판전압 감지기 제어부(42)만으로 구성할 수 있다. 이 경우 동작모드 판별신호(ACT)대신에 리프레쉬신호를 사용할 수 있다.
도 5는 상기 동작모드 판별부(41)의 일 실시예로서, 복수의 뱅크액티브신호(BAi, i=0,..,n)를 노아링하는 노아게이트(NR1)와, 그 노아게이트(NR1)의 출력신호를 반전시켜 동작모드 판별신호(ACT)를 출력하는 인버터(I1)로 구성된다.
도 6은 상기 기판전압 감지기 제어부(42)의 일 실시예로서, 동작모드 판별부(41)의 동작모드 판별신호(ACT)와 리프레쉬 타이머(미도시)의 출력신호(PSRF)를 노아링하는 노아게이트(NR2)와, 그 노아게이트(NR2)의 출력신호를 반전시키는 인버터(I2)와, 그 인버터(I2)의 출력과 상기 기판전압 감지기(30)의 검출신호(DET)를 노아링하여 상기 기판전압감지기(102)를 제어하기 위한 감지제어신호(DETSW)를 출력하는 노아게이트(NR3)로 구성된다. 본 발명은 이에 한정되지 않고, 상기 리프레쉬 타이머(미도시)의 출력신호(PSRF)대신에 일정 주기를 갖는 원샷펄스(One Short Pulse)를 사용할 수 있다.
도 8은 상기 기판전압 감지기(102)의 일 실시예로서, 전원전압(VDD)단자와 노드(N1)사이에 직렬 접속된 피모스(PMOS)트랜지스터(PM1),(PM2)와, 기판전압(VBB)을 감지하기 위하여 상기 노드(N1)와 기판전압(VBB)단자사이에 접속된 NMOS트랜지스터(NM1)와, 노드(N1)에 순차 접속된 인버터(I5),(I6)로 구성된다. 이때, 상기 PMOS트랜지스터(PM1)의 게이트는 감지제어신호(DETSW)를 입력받고, PMOS트랜지스터(PM2)와 NMOS트랜지스터(NM1)의 게이트는 접지되어 있다.
이와같이 구성된 본 발명에 따른 기판전압 발생회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
차지펌프(101)는 상기 오실레이터(100)에서 출력된 발진신호(OSC)에 따라 펌핑동작을 수행하여 기판전압(VBB)을 출력한다. 기판전압 감지기(102)는 제어회로(103)에서 출력된 감지제어신호(DETSW)에 따라, 상기 차지펌프(101)에서 출력된기판전압(VBB)의 레벨을 검출하여 발진기(100)제어를 위한 검출신호(DET)를 출력한다. 따라서, 상기와 동일한 과정이 칩의 동작중에 반복적으로 이루어져, 일정한 기판전압(VBB)을 생성하게 된다.
이후, 기판전압 감지기(102) 및 제어회로(103)의 동작을 상술하면 다음과 같다.
제어회로(103)의 동작모드 판별부(41)는 복수의 뱅크액티브신호(BAi, i=0,..,n)를 입력받아 칩의 동작모드를 판별한다. 즉, 스텐바이모드에서는 복수의 뱅크액티브신호(BAi)가 모두 로우레벨이기 때문에, 도 5에 도시된 바와같이 동작모드 판별부(41)는 인버터(I1)를 통하여 로우레벨의 동작모드 판별신호(ACT)를 출력하고, 액티브모드에서는 적어도 하나의 뱅크액티브신호(BAi)가 하이레벨이기 때문에 하이레벨의 동작모드 판별신호(ACT)를 출력한다.
그리고, 기판전압 감지기 제어부(42)는 동작모드 판별신호(ACT), 리프레쉬 타이머(미도시)의 출력신호(PSRF) 및 기판전압 감지기(102)의 검출신호(DET)를 각각 입력받아, 스텐바이모드 및 액티브모드시 상기 기판전압 감지기(102)를 차별적으로 제어하기 위한 감지제어신호(DETSW)를 출력한다.
① 스텐바이모드
스텐바이모드에서 동작모드 판별부(41)는 도 9의 (A)와 같은 로우레벨의 동작모드 판별신호(ACT)를 기판전압 감지기 제어부(42)로 출력한다. 기판전압 감지기 제어부(42)의 노아게이트(NR2)는 로우레벨의 동작모드 판별신호(ACT)에 의해 인버터로 동작되기 때문에, 노드(A),(B)에서 리프레쉬 타이머(미도시)의 출력신호(PSRF)는 각각 도 9의 (C),(D)와 같이 나타난다. 그 결과, 도 9의 (D)에도시된 펄스신호(a)마다 감지제어신호(DETSW)가 로우레벨이 되어, 도 8에 도시된 기판전압 감지기(102)의 PMOS트랜지스터(PM1)가 턴온된다. 즉, 기판전압 감지기(102)는 리프레쉬타이머의 주기마다 동작된다.
따라서, 기판전압 감지기(102)는 리프레쉬타이머의 주기마다 동작되어, 상기 차지펌프(101)에서 출력된 기판전압(VBB)을 기 설정된 검출레벨과 비교하여, 도 9의 (E)에 도시된 바와같이 기판전압(VBB)이 검출레벨보다 높으면 도 9의 (F)와 같이 하이레벨의 검출신호(DET)를 출력하고, 기판전압(VBB)이 검출레벨보다 낮으면 로우레벨의 검출신호(DET)를 출력한다. 이때, 기판전압(VBB)과 검출레벨의 비교동작은 NMOS트랜지스터(NM1)에 의해 수행되며, 검출레벨은 NMOS트랜지스터(NM1)의 턴온전압이 된다.
즉, 도 8에서 기판전압(VBB)이 검출레벨보다 높으면 NMOS트랜지스터(NM1)는 턴오프되고, PMOS트랜지스터(PM1)는 노드(B)의 첫 번째 펄스신호(a)에 근거한 로우레벨의 감지제어신호(DETSW)에 의해 턴온되기 때문에, 인버터(I5,I6)를 통하여 하이레벨의 검출신호(DET)가 출력된다. 반면에, 기판전압(VBB)이 검출레벨보다 낮아지면 NMOS트랜지스터(NM1)가 턴온됨에 의해 검출신호(DET)는 로우레벨로 천이하게 된다.
그런데, 기판전압(VBB)이 검출레벨보다 높은 경우 기판전압 감지기 제어부(42)는 기판전압 감지기(102)를 계속 턴온시킨다. 그 이유는 기판전압 감지기 제어부(42)에서 출력되는 감지제어신호(DETSW)가 하이레벨의 검출신호(DET)에 의해 영향을 받기 때문이다. 즉, 기판전압 감지기(102)로부터 하이레벨의 검출신호(DET)가 출력되면, 도 9의 (G)에 도시된 바와같이 노아게이트(NR3)에서 출력되는감지제어신호(DETSW)는 노드(B)의 레벨에 관계없이 로우레벨이 되기 때문이다.
상술한 바와같이, 스텐바이모드에서 제어회로(103)는 기판전압 감지기(102)를 리프레쉬타이머의 주기마다 한 번씩 턴온시켜 기판전압(VBB)을 검출하고, 검출된 기판전압(VBB)이 검출레벨보다 높아지면 제어회로(103)는 기판전압 감지기(102)를 계속 턴온시켜 기판전압(VBB)을 감소시킨다. 본 발명은 상기 리프레쉬 타이머의 출력신호(PSRF)에 한정되지 않고, 일정 주기를 갖는 원샷펄스신호를 사용할 수 있다.
② 액티브모드
액티브모드에서 동작모드 판별부(41)는 도 9의 (A)와 같이 하이레벨의 동작모드 판별신호(ACT)를 출력하고, 기판전압 감지기 제어부(42)는 리프레쉬 타이머의 출력신호(PSRF)와 검출신호(DET)의 레벨에 관계없이 도 9의 (G)에 도시된 바와같이, 단지 하이레벨의 동작모드 판별신호(ACT)에 따라 로우레벨의 감지제어신호(DETSW)를 출력한다.
즉, 도 6에서 노드(A),(B)의 전위는 하이레벨의 동작모드 판별신호(ACT)에 의해 각각 로우 및 하이레벨이 되고, 노아게이트(NR3)는 노드(B)의 전위에 따라 로우레벨의 감지제어신호(DETSW)를 출력한다. 따라서, 상기 로우레벨의 감지제어신호(DETSW)에 의해 기판전압 감지기(102)는 항상 턴온되어 기판전압(VBB)을 감지하게 된다.
그리고, 오실레이터(100)는 기판전압 감지기(102)로부터 하이레벨의 검출신호(DET)가 입력되면 차지펌프(101)를 구동하여 기판전압(VBB)을 감소시키고, 로우레벨의 검출신호(DET)가 입력되면 차지펌프(101)의 구동을 정지시킨다.
그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상술한 바와같이, 본 발명은 스텐바이모드와 액티브모드에서 각각 기판전압 감지기를 차별적으로 제어함으로써 기판전압을 일정하게 유지할 수 있는 효과가 있다.
본 발명은 스텐바이모드에서는 기판전압 감지기를 일정 주기마다 한 번씩 턴온시켜 전류소모를 줄이고, 액티브모드에서는 기판전압 감지기를 항상 턴온시킴으로써 기판전압의 변화에 민감하게 대응할 수 있는 효과가 있다.
본 발명은 스텐바이모드에서 기판전압이 검출레벨보다 높아지면 기판전압감지기를 계속 턴온시켜 기판전압의 변화에 민감하게 대응시킬 수 있다.

Claims (7)

  1. 발진신호를 출력하는 오실레이터와;
    상기 오실레이터의 발진신호에 따라 기판전압을 생성하는 차지펌프와;
    상기 차지펌프에서 출력된 기판전압을 감지하여 상기 오실레이터의 구동을 제어하는 기판전압 감지기와;
    상기 기판전압 감지기의 검출신호와 칩의 동작모드에 따라 상기 기판전압 감지기를 차별적으로 동작시키는 제어회로로 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  2. 제1항에 있어서, 상기 제어회로는 칩의 동작모드가 스텐바이모드일 경우는 상기 기판전압 감지기를 일정 주기마다 한 번씩 턴온시키고, 액티브모드일 경우는 상기 기판전압 감지를 항상 턴온시키게 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  3. 제2항에 있어서, 상기 제어회로는 칩의 동작모드가 스텐바이모드이고, 동시에 기판전압이 상기 기판전압 감지기의 검출레벨보다 높으면, 상기 기판전압 감지기를 계속 턴온시키게 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  4. 제1항에 있어서, 상기 제어회로는 복수의 뱅크 액티브 신호를 입력받아 칩의 동작모드를 판별하는 동작모드 판별부와;
    상기 동작모드 판별부의 출력신호, 기판전압 감지기의 검출신호 및 리프레쉬 타이머의 출력신호를 입력받아 상기 기판전압 감지를 제어하기 위한 감지 제어신호를 발생하는 기판전압 감지기 제어부로 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  5. 제4항에 있어서, 상기 동작모드 판별부는 복수의 뱅크액티브신호를 노아링하는 제1노아게이트와;
    상기 제1노아게이트의 출력을 반전시켜 동작모드 판별신호로 출력하는 제1인버터로 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  6. 제4항에 있어서, 상기 기판전압 감지기 제어부는 동작모드 판별부의 동작모드 판별신호와 리프레쉬 타이머의 출력신호를 노아링하는 제2노아게이트와;
    상기 제2노아게이트의 출력을 반전시키는 제2인버터와;
    상기 제2인버터와 기판전압 감지기의 검출신호를 노아링하여 감지제어신호로 출력하는 제3노아게이트로 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
  7. 제1항에 있어서, 상기 기판전압 감지기는 전원전압단자와 제1노드사이에 접속되어, 게이트로 제어회로의 출력과 접지전압이 각각 입력되는 제1,제2피모스트랜지스터와;
    상기 제1노드와 기판전압단자사이에 접속되고, 게이트가 접지된 제1엔모스트랜지스터와;
    상기 제1노드에 순차 접속된 제3,제4인버터로 구성된 것을 특징으로 하는 기판전압 감지 제어회로.
KR1019980050979A 1998-11-26 1998-11-26 기판전압감지제어회로 KR100307525B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980050979A KR100307525B1 (ko) 1998-11-26 1998-11-26 기판전압감지제어회로
US09/247,530 US6281742B1 (en) 1998-11-26 1999-02-10 Substrate voltage detection control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980050979A KR100307525B1 (ko) 1998-11-26 1998-11-26 기판전압감지제어회로

Publications (2)

Publication Number Publication Date
KR20000033913A KR20000033913A (ko) 2000-06-15
KR100307525B1 true KR100307525B1 (ko) 2001-11-15

Family

ID=19559860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050979A KR100307525B1 (ko) 1998-11-26 1998-11-26 기판전압감지제어회로

Country Status (2)

Country Link
US (1) US6281742B1 (ko)
KR (1) KR100307525B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576922B1 (ko) * 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100680503B1 (ko) * 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
KR100748459B1 (ko) * 2006-02-27 2007-08-13 주식회사 하이닉스반도체 반도체 메모리의 벌크 전압 레벨 감지 장치
KR100974210B1 (ko) * 2007-12-07 2010-08-06 주식회사 하이닉스반도체 벌크 전압 디텍터
KR100968467B1 (ko) * 2008-12-30 2010-07-07 주식회사 하이닉스반도체 전압 펌프 회로 및 이를 이용한 반도체 메모리 장치
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US9385703B2 (en) * 2013-12-19 2016-07-05 Nxp B.V. Circuit and method for body biasing
US9264034B2 (en) 2013-12-19 2016-02-16 Nxp B.V. Circuit and method for body biasing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US5329168A (en) * 1991-12-27 1994-07-12 Nec Corporation Semiconductor integrated circuit device equipped with substrate biasing system selectively powered from internal and external power sources
KR0127318B1 (ko) * 1994-04-13 1998-04-02 문정환 백바이어스전압 발생기
FR2719135B1 (fr) * 1994-04-21 1996-06-28 Sgs Thomson Microelectronics Circuit de limitation de tension avec comparateur à hystérésis.
KR0142967B1 (ko) * 1995-04-26 1998-08-17 김광호 반도체 메모리장치의 기판 전압 제어회로
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로

Also Published As

Publication number Publication date
US6281742B1 (en) 2001-08-28
KR20000033913A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
KR100854419B1 (ko) 파워 업 신호 생성장치
KR0158478B1 (ko) 반도체 메모리장치의 기판전압 조절회로
US6411157B1 (en) Self-refresh on-chip voltage generator
US6201437B1 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
JPH0817033B2 (ja) 基板バイアス電位発生回路
US5986959A (en) Semiconductor memory device having internal voltage down-converting circuit reducing current consumption upon power ON
KR100307525B1 (ko) 기판전압감지제어회로
KR100695421B1 (ko) 반도체 메모리 소자의 내부전압 발생기
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
US7928798B2 (en) Internal voltage generation device
KR100623616B1 (ko) 반도체메모리소자
KR100234389B1 (ko) 전압 검출 회로
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
JPH08249882A (ja) 半導体集積回路
KR100244837B1 (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR100434176B1 (ko) 전원전압 레벨 검출기
US6194931B1 (en) Circuit for generating backbias voltage corresponding to frequency and method thereof for use in semiconductor memory device
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR20070084879A (ko) 기판 바이어스 전압 검출기
KR19990053727A (ko) 고전압 발생장치
KR0165385B1 (ko) 반도체 메모리장치의 스탠바이 내부전원전압 발생회로
US20100052776A1 (en) Internal voltage generating circuit
KR100303187B1 (ko) 저전력 반도체소자의 고전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 16