KR0165385B1 - 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 - Google Patents
반도체 메모리장치의 스탠바이 내부전원전압 발생회로 Download PDFInfo
- Publication number
- KR0165385B1 KR0165385B1 KR1019950009641A KR19950009641A KR0165385B1 KR 0165385 B1 KR0165385 B1 KR 0165385B1 KR 1019950009641 A KR1019950009641 A KR 1019950009641A KR 19950009641 A KR19950009641 A KR 19950009641A KR 0165385 B1 KR0165385 B1 KR 0165385B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- internal power
- response
- differential amplifier
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
본 발명은 디램의 스탠바이 내부전원전압 발생회로에 관한 것으로서, 내부전원전압의 레벨이 기준전압보다 떨어지면 그 차만큼 차동증폭된 구동신호를 출력하는 차동증폭기; 차동증폭기의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단; 및 직류전압발생기의 동작에 응답하여 동작 초기의 소정 시간동안만 상기 차동증폭기의 전류구동능력을 증가시키기 위한 보상수단을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 진류전압 발생기의 동작 초기에 내부전압의 급강하를 빠른 시간내에 보상함으로써 스탠바이상태에서 내부전압의 레벨을 일정 레벨로 유지할 수 있다.
Description
제1도는 종래의 반도체 메모리장치의 스탠바이 내부전원전압 발생회로를 나타낸 회로도.
제2도는 종래의 스탠바이 내부전원전압의 전압강하를 설명하기 위한 파형도.
제3도는 본 발명에 의한 반도체 메모리장치의 스탠바이 내부전원전압 발생회로의 블럭도.
제4도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 제1실시예의 회로도.
제5도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 제2실시예의 회로도.
제6도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 동작을 설명하기 위한 파형도
본 발명은 반도체 메모리장치의 내부전원전압 발생회로에 관한 것으로서, 특히 스탠바이시 직류전압발생기의 동작에 의한 전류소모에 대해 고속응답이 가능한 내부전원전압 발생회로에 관한 것이다.
최근에 전자제품의 소형화, 저소모전력화 및 다기능화에 따라서, 반도체 메모리장치의 고집적화, 고속화 및 저전압화가 빠르게 진행되고 있다. 특히, 휴대용 전자제품에서는 배터리 소모를 줄이기 위해 전류소모를 최소화시킨 스탠바이상태와 전력소모가 많은 액티브상태로 구분되어 동작되도록 구성되고 있다. 따라서, 이러한 제품에 채용되는 반도체 메모리장치에서는 스탠바이상태와 액티브상태로 나뉘어 동작되도록 설계되고 있고 5볼트의 전원전압에서 3.3볼트의 저전압화에 의해 외부 전원전압으로부터 내부동작전압을 발생시켜서 사용하고있다.
특히, 디램 내부에서 사용되는 내부전원전압 발생회로는 외부전원전압이 인가되면 항상 동작하는 스탠바이 내부전원전압발생회로와 액티브시에만 동작하는 액티브 내부전원전압 발생회로를 모두 가지고있다. 액티브시에는 디램이 동작하면서 많은 전류를 소비한다. 그래서 전류구동능력이 크고 응답속도가 빠른 내부전원전압 발생회로가 필요하다. 반면 스탠바이시에는 디램 내부의 동작시 전류소모가 매우작다. 그래서 스탠바이 내부전원전압 발생회로는 전류구동능력이 작고 응답속도도 매우느리다. 이처럼 내부 전원전압 발생회로들을 두가지로 분리해 놓은 것은 스탠바이시 디램의 전류소모를 줄이기 위해서이다.
디램에서 로우 어드레스 스트로브신호에 의한 선충전호 얼마동안은 액티브 내부전원전압 발생회로가 동작한다. 그후 액티브 내부전원전압 발생회로가 디스에이블되고 스탠바이 내부전원전압 발생회로만 동작하게 된다. 이것은 스탠바이 전류를 줄이기 위해서이다. 스탠바이 상태에서는 직류전압발생기들, 예를 들면 기판 바이어스전압(VBB) 발생기 및/또는 내부 승압전압(VPP) 발생기들만 동작한다. 이들 VBB발생기와 VPP발생기는 VBB검출기 및 VPP검출기에 의해 인에이블되어 동작하게 되는데, 전류소모가 큰편이어서 일시적인 내부전원전압강하를 일으킨다. 이러한 내부전원전압의 강하가 나타나게되면 스탠바이 내부전원전압 발생회로가 동작하게 되어 내부전원전압의 레벨을 회복하게 되지만 완전히 회복하는데 시간이 오래 걸린다. 완전히 회복되지않은 상태에서 로우어드레스 스트로신호가 활성화되면 내부전원전압강하로 인한 스피드 열화가 발생할 수 있다.
모든 직류전압발생기들의 응답속도는 마이크로 초단위이다. 즉, 직류전압발생기의 레벨이 변화했을 때 원하는 레벨로 회복되기까지는 상당한 시간이 걸린다. 이렇게 응답속도가 느린 것은 직류전압발생기들의 스탠바이 전류소모를 줄이기 위해서 매우 작은 전류를 소비하도록 했기 때문이다. 그래서 스탠바이 상태시 내부전원전압강하가 생기면 회복시간이 액티브때 보다 훨씬 길어진다.
제1도를 참조하면, 종래의 스탠바이 내부전원전압 발생회로는 내부전원전압(1VC)의 레벨이 기준전압(VREF)보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하기 위하여 피모스 트랜지스터들(p0, p1)과 엔모스 트랜지스터(n0-n2)로 구성된 차동증폭기(10)와, 차동증폭기(10)의 구동신호에 응답하여 외부전원전압(VCC)으로부터 내부전원전압(1VC)을 발생하기 위해 피모스 트랜지스터(p2)로 구성되는 구동수단(20)을 포함한다. 즉, 종래의 SIVC발생회로는 차동증폭기(10)의 공통 소오스결합쌍(n1, n2)의 전류싱크로 동작하는 n0의 전류구동능력에 의해 결정된다. n0는 기준전압(VREF)에 의해 전류구동능력이 고정적이다. 따라서, SIVC발생회로의 전류구동능력은 직류전압발생기들의 전류소모량을 감안하여 설계를 하지만, 제2도는도시된 바와같이, 선충전기간에 특정 직류전압(VBB 또는 VPP)레벨을 감지하고 이 감지에 의한 검출신호(PDET1, PDET2)에 의해 목표레벨보다 낮아졌을 때 발진회로를 동작시키거나 큰 드라이버를 구동시키는 등의 직류전압발생기들의 회로동작시에는 일시적으로 많은 전류를 소모하므로, 내부전원전압(1VC)의 급격한 급강하(제2도의 D1, D2)가 발생하고 스탠바이 내부전원전압 발생회로(10)의 전류구동능력이 이를 보상하지 못하므로써 내부전원전압의 급강하상태가 오래동안 유지되고, 이때, 로우어드레스 스트로브신호 (RASB)가 활성화되면 (제2도의 T) 교류 파라메터의 열화현상이 발생되고 심한 경우에는 디램의 오동작이 야기된다.
본 발명의 목적은 이와같은 종래 기술의 문제를 해결하기 위하여 전류소모가 작으며 응답속도가 빠른 스탠바이 내부전원전압 발생회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 스탠바이 내부전원전압 발생회로는 내부전원전압의 레벨이 소정의 기준전압보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하는 차동증폭기; 상기 차동증폭기의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단; 및 상기 내부전원전압의 레벨이 상기 기준전압보다 하강함에 응답하여 동작 초기의 소정 시간동안만 상기 차동증폭기의 전류구동능력을 증가시키는 보상수단을 구비한 것을 특징으로 한다.
바람직한 제1 실시예에서, 상기 내부전원전압은 제1 및 제2 내부전원전압을 포함하며, 상기 보상수단은 상기 제1 내부전원전압이 제1 기준전압보다 떨어짐을 알리는 제1 검출신호와 상기 제2 내부전원전압이 제2 기준전압보다 떨어짐을 알리는 제2 검출신호를 결합하여 인에이블신호를 발생하는 결합수단; 상기 인에이블신호의 선단에 응답하여 선단으로부터 소정 시간동안 액티브상태를 유지하는 보상펄스신호를 발생하는 보상펄스 발생수단; 상기 보상펄스에 응답하여 활성화되어 상기 차동증폭기의 전류구동능력을 증가시키는 전류싱크수단을 구비한다.
바람직한 제1 실시예에서, 상기 보상수단은 상기 내부전원전압이 상기 기준전압보다 떨어지면 인에이블되는 검출신호의 선단에 응답하여 선단으로부터 소정 시간동안 액티브상태를 유지하는 펄스신호를 발생하는 적어도 하나의 보상 펄스 발생수단; 및 상기 차동증폭기의 전류싱크에 병렬로 결합되고 상기 보상펄스에 응답하여 활성화되는 적어도 하나의 전류싱크수단을 구비한다.
또한, 본 발명의 변형예의 내부전압 발생회로는 보상펄스신호에 응답하여 전류구동능력이 가변되고 내부전원전압의 레벨이 기준전압보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하는 차동증폭기; 상기 차동증폭기의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단; 및 내부전원전압의 레벨이 소정의 기준전압보다 하강함에 응답하여 소정 시간동안만 활성화되는 상기 보상펄스신호를 발생하기 위한 신호발생수단을 구비한 것을 특징으로 한다.
이하, 첨부한도면을 참조하여 본 발명을 보다 상세하게 설명하고자한다.
제3도는 본 발명에 의한 반도체 메모리장치의 스탠바이 내부전원전압 발생회로의 블럭도를 나타낸다. 제3도에서 제1도와 동일한 부분은 동일부호로 처리한다. 본 발명에 의한 SVIC발생회로는 내부전원전압(1VC)의 레벨이 기준전압(VREF)보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하는 차동증폭기(10)와, 차동증폭기(10)의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단(20)과, 직류전압발생기의 동작에 응답하여 동작 초기의 소정 시간동안만 차동증폭기(10)의 전류구동능력을 증가시키기 위한 보상수단(30)을 포함한다. 그리고 제1 검출수단은(40)은 VBB의 전압레벨이 목표전압 레벨(VREFB) 이하로 떨어지는 것을 검출하여 검출신호(PDET1)를 발생한다. 즉 VBB의 전압레벨이 목표전압레벨(VREFB)이하로 떨어지면, 상기 검출신호(PDET1)는 하이레벨로 된다. 그리고 제2 검출수단(50)은 VPP의 전압레벨이 VREFP의 레벨 이하로 떨어지는 것을 검출하여 검출신호(PDET2)를 발생한다. 즉, VPP의 전압레벨이 목표전압 레벨 (VREFP) 이하로 떨어지면, 상기 검출신호(PDET2)는 하이레벨로 된다.
미도시된 VBB발생기 및 VPP발생기는 검출신호에 응답하여 동작되고 이때, 1VC를 동작전압으로 사용하게 된다.
제4도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 제1실시예의 회로도를 나타낸다. 제4도의 실시예에서 차동 증폭기(10)는 소오스 결합쌍 트랜지스터들(n1, n2), 전류싱크 트랜지스터(n0) 및 부하트랜지스터들(p0, p1)로 구성된다. 구동수단(20)은 전원전압 (VCC)에 소오스가 연결되고 1VC출력단자에 드레인이 연결되고 차동증폭기(10)의 출력이 게이트에 연결되는 피모스 트랜지스터(p2)로 구성된다. 보상수단(30)은 검출신호들(pdet1, pdet2)를 입력하여 결합시키기 위해 부정논리합 게이트로 구성된 결합수단(32)과, 결합수단(32)을 통해 상기 검출신호들(PDET1, PDET2)이 결합된 인에이블신호(PDET)의 선단에 응답하여 선단으로부터 소정 시간동안 액티브상태를 유지하는 펄스신호를 발생하는 보상펄스 발생수단(34)과, 차동증폭기(10)의 전류싱크 트랜지스터(N0)에 병렬로 결합되고 보상펄스(AUTO)에 응답하여 활성화되는 엔모스 트랜지스터(N3)로 구성되는 전류싱크수단(36)을 포함한다.
따라서 상기 VBB 또는 VPP가 자신의 목표 전압 레벨인 VREFB 또는 VREFP 이하로 떨어지면, 상기 결합수단(32)의 출력신호인 인에이블신호(PDET)는 로우레벨로 떨어진다. 그리고 상기 보상펄스 발생수단(34)은 상기 인에이블신호(PDET)가 로우레벨로 떨어짐에 응답하여 소정의 폭을 가지는 보상펄스(AUTO)를 발생한다.
제5도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 제2실시예의 회로도를 나타낸다. 제2 실시예는 검출신호(PDET1, PDET2)에 대해 각각 보상펄스 발생수단(34a, 34b)과 각 보상펄스 발생수단으로부터 발생된 보상펄스에 의해 구동되는 다수개의 앤모스 트랜지스터(n4, n5)로 구성되는 전류싱크수단(35)를 포함한 점이 상술한 제1실예와 다르다.
그리고 상기 보상펄스 발생수단들(34a, 34b)은 상기 VBB 또는 VPP가 자신의 목표 전압 레벨인 VREFB 또는 VREFP 이하로 떨어질 때 하이레벨로되는 제1 또는 제2 검출신호의 선단에 응답하여 소정의 폭을 가지는 보상펄스(AUTO1, AUTO2)를 발생한다.
상술한 실시예들에서는 병렬로 연결되는 전류싱크수단들을 제시하고 있으나 차동 증폭기(10)의 전류싱크 트랜지스터를 스위치기능으로 사용하고 이 트랜지스터에 전류구동능력을 제어하기 위해 액티브영역에서 동작하는 트랜지스터를 직렬로 연결하는 구성도 가능하다. 또한 앤모스 트랜지스터만 가능한 것이 아니라 바이폴라 트랜지스터로 구성하는 것도 가능하다. 또한 전류소스로 구성할 수도 있다.
이상과 같이 구성된 본 발명의 작용효과는 제6도를 참조하여 전체적으로 설명하면 다음과 같다. 제6도는 본 발명에 의한 스탠바이 내부전원전압 발생회로의 동작을 설명하기 위한 파형도를 나타낸다. RASB신호의 하이구간, 즉 스탠바이상태에서 VBB및/또는 VPP가 소정 레벨이하로 떨어지게 되면 제1 및 제2 검출수단(40,50)에 의해 검출되어 이들 직류전압 발생기를 인에이블시키기 위한 검출신호 (PDET1, PDET2)가 발생된다. 이 신호의 하이기간동안 직류전압발생기들은 1VC를 공급받아 동작하게 되므로 이들의 동작초기에 많은 전류가 소모되어 1VC레벨이 강하된다. (제6도의 D3, D4). 한편, 검출신호는 보상수단의 보상펄스 발생수단(34)에 공급되고 보상펄스 발생수단에서는 직류전압발생기의 동작 초기동안만 차동증폭기의 전류구동능력을 증가시켜서 빠른 시간내에 1VC레벨이 정상레벨로 복귀되도록 하기 위하여 펄스폭(W)를 가지는 보상펄스 (AUTO)를 발생한다. 보상펄스에 응답하여 전류싱크수단(36)인 전류싱크 트랜지스터(N3)가도통되므로 차동증폭기의 전류구동능력이 짧은 시간동안만 전류구동능력이 증가하게 된다. 따라서, 1VC레벨이 상승(제6도의 U1, U2)되게 된다. 그러므로, 다음의 RASB신호가 활성화되는 시점에서 1VC가 정상적인 레벨을 유지하게 되므로 오동작이나 AC파라메터의 열화를 방지할 수 있게 된다.
Claims (4)
- 내부전원전압의 레벨이 소정의 기준전압보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하는 차동증폭기; 상기 차동증폭기의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단; 및 상기 내부전원전압의 레벨이 상기 기준전압보다 하강함에 응답하여 동작 초기의 소정 시간동안만 상기 차동증폭기의 전류구동능력을 증가시키는 보상수단을 구비한 것을 특징으로 하는 스탠바이 내부 전원전압 발생기.
- 제1항에 있어서, 상기 내부전원전압은 제1 및 제2 내부전원전압을 포함하며, 상기 보상수단은 상기 제1 내부전원전압이 제1 기준전압보다 떨어짐을 알리는 제1 검출신호와 상기 제2 내부전원전압이 제2 기준전압보다 떨어짐을 알리는 제2 검출신호를 결합하여 인에이블신호를 발생하는 결합수단; 상기 결합수단을 통해서 공급되는 인에이블신호의 선단에 응답하여 선단으로부터 소정 시간동안 액티브상태를 유지하는 보상펄스 신호를 발생하는 보상펄스 발생수단; 상기 보상펄스에 응답하여 활성화되어 상기 차동증폭기의 전류구동능력을 증가시키는 전류싱크수단을 구비하는 것을 특징으로 하는 스탠바이 내부 전원전압 발생기.
- 제1 항에 있어서, 상기 보상수단은 상기 내부전원전압이 상기 기준전압보다 떨어지면 인에이블되는 검출신호의 선단에 응답하여 선단으로부터 소정 시간동안 액티브상태를 유지하는 펄스신호를 발생하는 적어도 하나의 보상펄스 발생수단; 및 상기 차동증폭기의 전류싱크에 병렬로 결합되고 상기 보상펄스에 응답하여 활성화되는 적어도하나의 전류싱크수단을 구비하는 것을 특징으로 하는 스탠바이 내부 전원전압 발생기.
- 보상펄스신호에 응답하여 전류구동능력이 가변되고 내부전원전압의 레벨이 기준전압보다 떨어지면 그 차만큼 차동 증폭된 구동신호를 출력하는 차동증폭기; 상기 차동증폭기의 구동신호에 응답하여 외부전원전압으로부터 스탠바이 내부전원전압을 발생하기 위한 구동수단; 및 내부전원전압의 레벨이 소정의 기준전압보다 하강함에 응답하여 동작 초기의 소정 시간동안만 활성화되는 상기 보상펄스신호를 발생하기 위한 신호발생수단을 구비한 것을 특징으로 하는 스탠바이 내부 전원전압 발생기
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009641A KR0165385B1 (ko) | 1995-04-24 | 1995-04-24 | 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009641A KR0165385B1 (ko) | 1995-04-24 | 1995-04-24 | 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038965A KR960038965A (ko) | 1996-11-21 |
| KR0165385B1 true KR0165385B1 (ko) | 1999-02-01 |
Family
ID=19412803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009641A KR0165385B1 (ko) | 1995-04-24 | 1995-04-24 | 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0165385B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401518B1 (ko) * | 2001-09-13 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 장치의 내부전압발생회로 |
| JP3825300B2 (ja) * | 2001-10-31 | 2006-09-27 | Ｎｅｃエレクトロニクス株式会社 | 内部降圧回路 |
| KR100924353B1 (ko) * | 2008-03-28 | 2009-11-02 | 주식회사 하이닉스반도체 | 내부전압 발생 장치 |
-
1995
- 1995-04-24 KR KR1019950009641A patent/KR0165385B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960038965A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100210556B1 (ko) | 전압 변동 방지를 위한 전압 회로 | |
| US6184744B1 (en) | Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage | |
| KR0123849B1 (ko) | 반도체 디바이스의 내부 전압발생기 | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| US6717460B2 (en) | Semiconductor device | |
| KR0152905B1 (ko) | 반도체 메모리장치의 내부전압 발생회로 | |
| US7538602B2 (en) | Semiconductor integrated circuit with stepped-down voltage generating circuit | |
| US6259280B1 (en) | Class AB amplifier for use in semiconductor memory devices | |
| US7183838B2 (en) | Semiconductor device having internal power supply voltage dropping circuit | |
| KR100309602B1 (ko) | 전위검출회로에서의전력소비를감소시키는반도체장치 | |
| KR20010108680A (ko) | 반도체 메모리 장치의 전압 감지 회로 | |
| JP3735824B2 (ja) | 昇圧回路を備えた半導体メモリ装置 | |
| KR0165385B1 (ko) | 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| KR100379555B1 (ko) | 반도체 소자의 내부 전원 발생기 | |
| KR100312478B1 (ko) | 고전압 발생기 | |
| KR100316053B1 (ko) | 고전위 발생장치의 Ｖｐｐ 레벨 감지기 | |
| KR100186307B1 (ko) | 내부 전원전압 보상회로 | |
| KR100203144B1 (ko) | 센스앰프 드라이버 및 그 제어회로 | |
| KR20040011790A (ko) | 반도체 메모리 장치의 셀 어레이 전원전압 발생회로 | |
| KR19990013054A (ko) | 내부 전원 전압 발생 회로 | |
| KR100390904B1 (ko) | 내부 전원 전압 발생회로 | |
| KR100279076B1 (ko) | 반도체메모리장치의전력검출회로 | |
| KR100256129B1 (ko) | 기판 바이어스전위 발생장치 | |
| KR940003398B1 (ko) | 전원 온(on) 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |