KR100303187B1 - 저전력 반도체소자의 고전압 발생장치 - Google Patents

Abstract

본 발명은 저전력 반도체소자의 고전압 발생장치에 관한 것으로서, 번인테스트신호 및 셀프리프레쉬신호에 따라 고전압을 공급하는 고전압공급부; 전원전압에 의하여 구동되어 고전압을 공급하는 제1PMOS트랜지스터; 그 제1PMOS트랜지스터와 직렬연결된 제1NMOS트랜지스터; 그 제1NMOS트랜지스터의 게이트 및 상기 고전압공급부 단자와 공통연결된 제1노드의 전위에 따라 구동되는 제4NMOS트랜지스터; 그 제4NMOS트랜지스터와 직렬연결되어 고전압을 제2노드에 공급하는 제2PMOS트랜지스터; 및 그 제2노드의 전위를 반전시켜 전하펌핑동작이 수행시키기 위한 제어신호를 상기 오실레이터제어부로 출력하는 인버터;를 포함하는 전압레벨감지부를 구비한다. 본 발명은 반도체 소작의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있다.

Description

저전력 반도체소자의 고전압 발생장치{High voltape generator of a semiconductor device at a low power}

본 발명은 DRAM(Dynamic Random Access Memory)에 관한 것으로서, 특히 반도체 소자의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있는 저전력 반도체소자의 고전압 발생장치에 관한 것이다.

일반적으로 DRAM에는 외부 전원전압(Vdd) 보다 높은 레벨을 갖는 고전압(Vpp)이 사용되어, 트랜지스터의 문턱전압의 손실을 보충할 수 있도록 한다. 이러한 고전압(Vpp)의 레벨은 외부 전원전압(Vdd) + 트랜지스터의 문턱전압(Vt) 이상이어야 하고, 특히 NMOS 셀 트랜지스터는 메모리칩 내에서 최소 수치를 갖기 때문에 어떤 다른 트랜지스터보다 문턱전압(Vt)이 높은데도 불구하고 문턱전압(Vt)의 손실이 발생하여도 비트라인과의 충분한 데이터전압을 주고 받을 수 있어야 한다. 따라서 워드라인 구동장치에서는 더 높은 전압이 필요하게 된다.

그런데, 이러한 고전압(Vpp)이 사용되는 회로에 있어서 고전압(Vpp)이 트랜지스터에 공급될 경우, 고전압(Vpp)이 트랜지스터의 동작특성에 영항을 주어 그 턴오프시 턴오프전류 특성을 취약하게 하는 문제점이 발생될 수 있다. 이러한 턴오프전류에 관한 특성은, 특히 저전력에 의하여 작동되는 부분 등에서 심각하게 고려하여야 할 특성으로 되고 있다. 또한, DRAM에 대한 특별한 품질 테스트방법 중의 하나인 번인(burn-in) 테스트의 수행중에 고전압(Vpp)이 전원전압과 함께 연속적으로 높아졌을 경우 반도체 소자에 과도한 스트레스를 가할 위험이 있고, 따라서 이러한 위험을 방지하기 위하여는 고전압(Vpp) 레벨의 상승 기울기(slope)를 적절하게 낮추어 주어야 할 필요가 있다.

전술한 바와 같은 특징을 갖는 고전압(Vpp)을 발생시키는 회로에 있어서, 전체적인 소모전류는 각 트랜지스터의 PN접합부에 항상흐르는 접합누설전류와, 각 트랜지스터의 턴오프시 발생되는 누설전류와, 고전압(Vpp)의 레벨을 감지하기 위한 회로를 구비할 경우 그 회로내부에 흐르는 전류와, 메모리 칩이 활성화될 때마다 내부회로들을 기동하기 위하여 발생되는 큰 과도전류 등으로 이루어진다. 이러한 전하손실을 보충하기 위하여 챠지펌프수단이 이용되고, 반도체소자의 저전력화를 위하여 저주파의 펄스신호를 공급하여 펌핑동작이 수행되도록 한다.

이와 같이 저주파의 펄스신호를 사용하는 방식에는, 칩 내부의 링 오실레이터의 출력신호와 리프레쉬 제어신호를 펌핑 캐패시터에 주기적으로 인가하는 방식과, 고전압(Vpp)의 레벨 감지부가 출력전압의 저하를 감지하면 오실레이터측으로 인에이블신호를 보내어 펄스신호가 고속으로 연속해서 펌핑수단에 인가되는 것을 멈추는 방법 등이 있다.

이러한 종래의 고전압 발생장치는 도 1에 도시된 바와 같이, 셀프리프레쉬(self-refresh)신호(selfrefb) 및 번인테스트신호(burninb)에 따라 고전압(Vpp)의 레벨을 감지하는 전압레벨감지부(10)와, 그 전압레벨감지부(10)로부터의 제어신호(pumpen) 또는 전압상승신호(power_up)에 따라 전하펌핑을 위한 펄스신호(Vpp_osc)를 발생하는 오실레이터제어부(20)와, 그 오실레이터제어부(20)로부터의 펄스신호(Vpp_osc) 및 전압상승신호(power_up)에 따라 전하펌핑동작을 수행하여 상기 고전압(Vpp)의 레벨을 일정 레벨로 높이는 펌핑부(30)로 구성된다.

상기 오실레이터제어부(20)는 도 2에 도시된 바와 같이, 전압레벨감지부(10)로부터의 제어신호(pumpen) 및 전압상승신호(power_up)를 조합하는 인버터(201), 낸드게이트(20) 및 인버터(203)와, 입력신호를 래치시키도록 순차적으로 연결된 인버터(205~208)로 이루어지는 래치부(204)와, 그 래치부(204)의 출력 및 상기 인버터(203)의 출력을 조합하여 펄스신호(Vpp_osc)를 발생하는 노아게이트(209) 및 인버터(210)로 구성된다.

상기 펌핑부(30)는 펄스신호(Vpp_osc) 및 전압상승신호(power_up)를 조합하여 순차적으로 반전시켜 신호(a~e)를 발생하는 반전부(300)와, 그 반전부(300)로부터의 신호(a~e)에 따라 전원전압(VDD)레벨의 고전압(VPP)를 발생하는 고전압발생부(310)로 구성된다.

이러한 고전압(Vpp)이 사용되는 회로에 있어서는, 전력의 소모는 고전압(Vpp)의 레벨이 낮을 경우 이를 감지하여 정상적인 레벨로 높이기 위한 펌핑동작시에 주로 기인하게 되는데, 이러한 펌핑동작은 고전압(Vpp)의 레벨이 누설전류에 의하여 낮아져서 발생되는 것이다. 또한 고전압(Vpp)의 레벨은 고전압(Vpp)의 레벨을 감지하기 위한 회로에서 소모되는 전류 및 전술한 각종 누설전류에 의하여 낮아지게 된다. 특히 상기 누설전류에 의한 고전압(Vpp)의 레벨강하를 보충하기 위하여 펌핑수단에서 소모되는 전류는 그 양이 커서 저전력 제품을 구현하는 데 큰 장애가되고 있다. 그리고 이러한 누설전류 전류에 큰 영향을 미치는 한 요소로는 각 트랜지스터의 턴오프시 발생되는 턴오프누설전류이다,

이와 같은 턴오프 누설전류를 줄이기 위한 가장 효과적인 방법은 고전압(Vpp)의 레벨 자체를 낮추는 것이나, 이러한 방식은 메모리셀에 풀(full) 전원전압(Vdd) 레벨을 저장하여 리프레쉬 특성을 보장하여 주고자 하는 것에 반하기 때문에 상기 턴오프 누설전류를 줄이기 위한 방법으로는 적절하지 못한 것으로 간주되고 있다.

또한, 일반 동작시의 전류소모와는 별개로 DRAM의 잠재적인 결함을 테스트하기 위하여 번-인(burn-in)테스트라는 고온 고전압상황에서 진행할 경우가 있는 데, 이러한 테스트는 외부에서 번인테스트모드를 인가하는 방법과 단순히 외부인가전압(Vext)을 일정전압 이상으로 상승시키는 것만으로 번인테스트모드에 자동적으로 진입하는 방법이 있다. 이 경우 외부 인가전압에 따라 내부의 전압이 상승하면서 연속적인 상승이 계속된다면 내부적으로 승압된 전압을 사용하는 워드라인 드라이버와 같은 회로에서는 부트스트래핑(bootstrapping)효과에 의하여 승압전압이 더욱 높아질 수 있기 때문에, 너무 과대한 스트레스전압이 인가될 위험이 있게 되고 이에 따라 내부적 손상이 발생될 우려도 있다. 따라서 전력소모를 줄이고 아울러 테스트중의 과도한 스트레스를 막는 동시에 고전압(VPP)의 레벨을 효과적으로 유지시킬 수 있는 고전압 발생장치가 요구되고 있다.

따라서, 본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 반도체 소작의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있는 저전력 반도체 소자의 고전압 발생장치를 제공하는데 그 목적이 있다.

도 1은 종래의 고전압 발생장치의 블록도.

도 2는 도 1의 오실레이터 제어부의 상세 회로도.

도 3은 도 1의 펌핑부의 상세 회로도.

도 4는 본 발명에 따른 고전압 발생장치의 전압레벨 감지부의 상세 회로도.

도 5는 본 발명의 효과를 도시한 그래프.

도 6은 본 발명의 타실시예에 의한 전압레벨 감지부의 상세 회로도.

*도면의 주요 부분에 대한 부호의 설명*

10,100,400:전압레벨감지부 20,200:오실레이터제어부

30:펌핑부 110:고전압발생부

node1:제1노드 node2:제2노드

이와 같은 목적을 달성하기 위한 본 발명은 전압레벨감지부, 오실레이터제어부 및 펌핑부를 구비한 고전압 발생장치에 있어서, 상기 전압레벨감지부는 번인테스트신호 및 셀프리프레쉬신호에 따라 고전압을 공급하는 고전압공급부; 전원전압에 의하여 구동되어 고전압을 공급하는 제1PMOS트랜지스터; 그 제1PMOS트랜지스터와 직렬연결된 제1NMOS트랜지스터; 그 제1NMOS트랜지스터의 게이트 및 상기 고전압공급부 단자와 공통연결된 제1노드의 전위에 따라 구동되는 제4NMOS트랜지스터; 그 제4NMOS트랜지스터와 직렬연결되어 고전압을 제2노드에 공급하는 제2PMOS트랜지스터; 및 그 제2노드의 전위를 반전시켜 전하펌핑동작이 수행시키기 위한 제어신호를 상기 오실레이터제어부로 출력하는 인버터;로 구성됨을 특징으로 한다.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.

본 발명에 따른 저전력 반도체소자의 고전압 발생장치는 도 4에 도시한 바와 같은 전압레벨감지부(100)와, 종래와 동일하게 구성되는 오실레이터제어부(20) 및 펌핑부(30)로 구성된다.

상기 전압레벨감지부(100)는 번인테스트신호(burninb) 및 셀프리프레쉬신호(selfrefb)에 따라 고전압(VPP)을 공급하는 고전압공급부(110)와, 전원전압(Vdd)에 의하여 구동되어 고전압(VPP)을 공급하는 제1PMOS트랜지스터(P1)와, 그 제1PMOS트랜지스터(P1)와 직렬연결된 제1NMOS트랜지스터(N1)와, 그 제1NMOS트랜지스터(N1)의 게이트 및 상기 고전압공급부(110) 단자와 공통연결된제1노드(node1)의 전위에 따라 구동되는 제4NMOS트랜지스터(N4)와, 그 제4NMOS트랜지스터(N4)와 직렬연결되어 고전압(VPP)을 제2노드(node2)에 공급하는 제2PMOS트랜지스터(P2)와, 그 제2노드(node2)의 전위를 반전시켜 제어신호(pumpen)를 상기 오실레이터제어부(20)로 출력하는 인버터(120)로 구성된다.

상기 고전압공급부(110)는 번인테스트신호(burninb) 및 셀프리프레쉬신호(selfrefb)를 낸드연산하는 낸드게이트(111)와, 전원전압(Vdd)에 의하여 구동되어 고전압(VPP)을 공급하는 제2NMOS트랜지스터(N2)와, 그 제2NMOS트랜지스터(N2)와 직렬연결되고, 상기 낸드게이트(111)의 출력신호에 의하여 구동되며, 상기 제1노드(node1)와 연결된 제3NMOS트랜지스터(N3)로 구성된다.

한편, 도 6을 참조하면, 본 발명의 타실시예에 따른 전압레벨감지부(400)의 고전압발생부(410)는 제3NMOS트랜지스터(N3)를 대기상태신호(standby)로써 구성시킨다.

이와 같이 구성되는 본 발명에 따른 고전압 발생장치에 있어서, 고전압(VPP)의 레벨을 감지하는 동안 고전압(VPP)의 전력이 소모에 따른 전류(I1)가 제1PMOS트랜지스터(P1) 및 제1NMOS트랜지스터(N1)를 통하여 접지측으로 흐르게 된다. 그러므로 전류(I1)의 량에 의하여 제1노드(node1)의 전위가 결정되고 그 전위에 따라 제4NMOS트랜지스터(N4)가 구동되어, 전류(I2)가 발생된다. 따라서 제4NMOS트랜지스터(N4)의 게이트에 인가되는 제1노드(node1)의 전위에 따라 제2노드(node2)의 전위가 결정된다.

즉, 고전압(VPP)의 레벨이 낮으면 제1노드(node1)의 전위가 낮아지고, 이에따라 전류(I2)의 량이 감소하여 제2노드(node2)의 전위가 높아지게 된다. 이에 따라 제어신호(pumpen)는 로우레벨이 되어 오실레이터제어부(20) 및 펌핑부(30)을 구동시키게 된다. 반대로, 고전압(VPP)의 레벨이 높으면 제1노드(node1)의 전위가 높아지고, 이에따라 전류(I2)의 량이 증가하여 제2노드(node2)의 전위는 낮아지게 된다. 이에 따라 제어신호(pumpen)는 하이레벨이 되어 오실레이터제어부(20) 및 펌핑부(30)의 동작이 정지된다.

또한, 고전압공급부(110)의 동작에 의하여, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 고전압(VPP)의 레벨을 더 낮은 전위에서 감지하여, 고전압(VPP)의 레벨이 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 낮게 조절되도록 한다. 즉, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안 제1노드(node1)에 흐르는 전류를 정상모드동안 흐르는 전류보다 적게 함으로써 고전압(VPP)이 낮은 레벨에서 감지될 수 있도록 한다.

또한, 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 번인테스트신호(burninb) 또는 셀프리프레쉬신호(selfrefb)를 로우레벨로 조정하고, 정상모드에서는 하이레벨로 조정하여 제1노드(node1)에 흘러들어가는 전류량을 조절함으로써, 고전압(VPP)의 레벨을 차별화할 수 있다.

이러한 본 발명에 따른 고전압 발생장치에 의하면, 도 5에 도시된 바와 같이, 정상모드에서는 고전압(VPP)이 점선과 같은 일정하고 높은 레벨을 보이고 있으나 셀프 리프레쉬모드 동안 또는 번인 테스트모드 동안에는 실선과 같은 낮은 레벨로 유지되어 전력소모를 줄일 수 있다.

한편, 도 6에 도시된 바와 같이, 본 발명은 셀프리프레쉬신호(selfrefb)와 대기상태모드를 나타내는 대기신호(standy)를 이용하여 대기상태모드에서도 고전압(VPP)의 레벨을 제어할 수 있도록 한다.

이상에서 살펴 본 바와 같이, 본 발명은 반도체소자의 동작모드에 따라 고전압의 레벨을 다르게 조절함으로써, 고전압을 펌핑할 때 소모되는 전류를 줄일 수 있다. 즉, 대기모드나 셀프 리프레쉬 동작 및 번인테스트 등의 상태일 때의 고전압 발생장치를 개량함으로써, 이 상태의 전류 소모를 줄임과 아울러 테스트 중의 과도한 스트레스를 방지하고, 고전압(VPP)의 레벨을 효과적으로 유지하여 저전력 집적회로의 고성능을 도모할 수 있다.

Claims (3)

1. 전압레벨감지부, 오실레이터제어부 및 펌핑부를 구비한 고전압 발생장치에 있어서,

   상기 전압레벨감지부는

   번인테스트신호 및 셀프리프레쉬신호에 따라 고전압을 공급하는 고전압공급부;

   전원전압에 의하여 구동되어 고전압을 공급하는 제1PMOS트랜지스터;

   그 제1PMOS트랜지스터와 직렬연결된 제1NMOS트랜지스터;

   그 제1NMOS트랜지스터의 게이트 및 상기 고전압공급부 단자와 공통연결된 제1노드의 전위에 따라 구동되는 제4NMOS트랜지스터;

   그 제4NMOS트랜지스터와 직렬연결되어 고전압을 제2노드에 공급하는 제2PMOS트랜지스터; 및

   그 제2노드의 전위를 반전시켜 전하펌핑동작이 수행시키기 위한 제어신호를 상기 오실레이터제어부로 출력하는 인버터;를 포함하여 구성되는 저전력 반도체소자의 고전압 발생장치
2. 제 1항에 있어서, 상기 고전압공급부는

   번인테스트신호 및 셀프리프레쉬신호를 낸드연산하는 낸드게이트;

   전원전압에 의하여 구동되어 고전압을 공급하는 제2NMOS트랜지스터; 및

   그 제2NMOS트랜지스터와 직렬연결되고, 상기 낸드게이트의 출력신호에 의하여 구동되며, 상기 제1노드와 연결된 제3NMOS트랜지스터;를 포함하여 구성되는 저전력 반도체소자의 고전압 발생장치.
3. 제 2항에 있어서, 상기 고전압공급부의 상기 제3NMOS트랜지스터는

   반도체소자의 대기상태모드를 나타내는 대기신호에 의하여 구동되는 것을 특징으로 하는 저전력 반도체소자의 고전압 발생장치.