DE4239123A1 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf Halbleiter­ speichervorrichtungen und insbesondere auf einen Datenausga­ beschaltkreis zur Ausgabe von aus den Speicherzellen ausge­ lesenen Daten.

Da Halbleiterspeichervorrichtungen so entwickelt sind, daß sie eine hohe Dichte und eine große Kapazität besitzen, ist es notwendig, die Betriebsgeschwindigkeit der Speicher­ vorrichtung bei ihrer Implementierung in einem integrierten Schaltkreis zu erhöhen. Dazu wird der integrierte Schalt­ kreis mit einem Spannungserhöhungsschaltkreis und einen Spannungspumpschaltkreis ausgestattet, um einen Spannungsan­ stieg Vpp zu erzeugen, der größer ist als die Quellspannung, wenn die Betriebsspannung des integrierten Schaltkreises ab­ nimmt. Außerdem ist der integrierte Schaltkreis mit einem Ausgleichs- oder Vorladeschaltkreis ausgestattet, um die Freigabe von Datensignalen zu beschleunigen. Wie in der Technik wohlbekannt, hängt das Erreichen eines sehr schnel­ len Datenzugriffs stark von der Betriebsgeschwindigkeit des Datenausgabeschaltkreises (welcher einen Datenausgabepuffer und einen Datenausgabetreiber umfaßt) zur Ausgabe der von den Speicherzellen ausgelesenen Daten und zum Lesen der Da­ ten aus den Speicherzellen ab. Der Datenausgabeschaltkreis gibt die aus den Speicherzellen ausgelesenen Daten an ein hochimpedantes System außerhalb des integrierten Schaltkrei­ ses. Daher sollte ein Transistor des Datenausgabetreibers einen größeren Kanal als die Transisto­ ren der anderen Schaltkreise besitzen, um den Spannungspegel der Daten zu erhöhen, um zum Laden eines Dout-Anschlusses be­ reit zu sein. In diesem Fall sollte der Spannungspegel des den Datenausgabetreibers steuernden Signals hoch genug sein, um einen Transistor mit großem Kanal zu treiben.

Ein herkömmlicher Datenausgabeschaltkreis, wie er in Fig. 3 gezeigt ist, umfaßt Eingabevorrichtungen 1-4, die mit Datenbussen DB und DBB verbunden sind, Ausgabevorrichtungen 21 und 22, die aus Pull-up- und Pull-down-Transistoren be­ stehen, einen Pull-up-Steuerungsschaltkreis 5-18 zum Steuern des Pull-up-Transistors 21 und einen Pull-down-Steuerungs­ schaltkreis 19-20 zum Steuern des Pull-down-Transistors 22. Die Pull-up- und Pull-down-Steuerungsschaltkreise werden von einen Signal PITRST zur Freigabe des Datenausgabeschaltkrei­ ses gesteuert. In dem Pull-up-Steuerungsschaltkreis 5-18 pumpt ein erster Kondensator 7, von dem eine Elektrode mit dem Ausgabeanschluß eines ersten NAND-Gatters 5 verbunden ist, den Spannungspegel eines Knotens n1, der auf einen Spannungspegel Vcc-Vth vorgeladen ist, bei der Freigabe des integrierten Schaltkreises auf einen höheren Pegel als den Vorspannungspegel. Ein zweiter Kondensator 13, von einem einen Elektrode über einen Inverter 12 mit der Ausgabe des ersten NAND-Gatters 5 verbunden ist, den Spannungspegel ei­ nes Knotens n2, der auf einen Spannungspegel Vcc-Vth vor­ geladen ist, bei der Datenausgabe bei Freigabe des inte­ grierten Schaltkreises auf einen höheren Pegel als den Vor­ spannungspegel.

Während des Betriebs des in Fig. 3 gezeigten, herkömmli­ chen Schaltkreises halten die Ausgabedaten Dout des Daten­ ausgabeschaltkreises einen Tri-state-Pegel, der von einem zu dem integrierten Schaltkreis externen System bereitgestellt wird, um den Eingriff unzulässiger Daten zu verhindern. Zu­ sätzlich verursacht der Dout-Anschluß des integrierten Schaltkreises eine hohe Selbstaufladung, weshalb die Größen der Pull-up- und Pull-down-Transistoren 21 und 22 beträcht­ lich größer sind als die der anderen Transistoren. Der Pull­ up-Steuerungsschaltkreis 5-18 ist mit ersten und zweiten Pumpkondensatoren 7 und 13 versehen, die MOS-Transistoren umfassen, wie in Fig. 3 gezeigt, um den Pull-up-Transistor mit der großen Kanalgröße ausreichend antreiben zu können. Der Knoten nl wird zwischen den Spannungspegeln Vcc-Vth und Vcc+2Vth mittels NMOS-Transistoren vorgeladen, wenn der in­ tegrierte Schaltkreis angeschaltet und freigegeben ist. Der Knoten n2 wird mittels eines NMOS-Transistors 16 auf den Spannungspegel Vcc-Vth vorgeladen, wenn der integrierte Schaltkreis eingeschaltet wird. Der Knoten n2 wird mittels eines vollständig angeschalteten NMOS-Transistors 15 auf den vollen Vcc-Pegel vorgeladen, wenn der integrierte Schalt­ kreis freigegeben wird. Zwei NMOS-Transistoren 10 und 11 mit in Reihe geschalteten Kanälen bilden eine Klemmvorrichtung, die dazu dient, die Spannung des Knotens nl auf dem Vcc+2Vth zu halten.

Wenn sich das Datensignal DBB in einem logisch niedrigen Zustand befindet und sich das Signal PITRST in einem logisch hohen Zustand befindet, wird die Ausgabe des ersten NAND- Gatters 5 logisch niedrig. Die Kopplung des Kondensators 7 verursacht ein Abfallen des Spannungspegels des Knotens n1 von dem Pegel Vcc+2Vth, was den Kanal des NMOS-Transistors 15 abschaltet. Das logische hohe Ausgangssignal des Inver­ ters 12 verursacht ein Anheben des Spannungspegels des Kno­ tens n2 auf 2Vcc durch den Kopplungseffekts des zweiten Kon­ densators 13. Das logisch niedrige Signal des ersten NAND- Gatters 5 schaltet einen PMOS-Transistor 17 und dann den Pull-up-Transistor 21 an, um die Hochpegeldaten des inte­ grierten Schaltkreises auszugeben. Wenn jedoch das Datensi­ gnal DB auf dem logisch niedrigen Pegel ist, wird der Pull­ up-Transistor 21 ausgeschaltet und der Pull-down-Transistor 22 angeschaltet, um die Niedrigpegeldaten aus dem integrier­ ten Schaltkreis auszugeben.

Der Schaltkreis der Fig. 3 hat einige Nachteile. Konden­ satoren aus MOS-Transistoren werden verwendet, um Spannungs­ pegel zu pumpen, weshalb ein abrupter Spannungsanstieg die Übergänge der Kondensatoren zerstören kann. Die von einem MOS-Kondensator beanspruchte Lay-out-Fläche ist beträchtlich größer als die von anderen Elementen, was das Erreichen ei­ ner hohen Dichte erschwert. Die gepumpte Spannung erfordert einen Schaltkreis, wie etwa einen Spannungsregulator, um einen konstanten Spannungspegel zu halten. Wenn sich außer­ dem der Ausgabe Dout des in Fig. 3 gezeigten Schaltkreises in einem Tri-state befindet, sollten sich die Gatespannungen der Pull-up- und Pull-down-Transistoren 21 und 22 in einem logisch niedrigen Pegel befinden, um die Transistoren auszu­ schalten, und die Knoten nl und n2 sollten mit dem Span­ nungspegel Vcc-Vth vorgeladen werden. Demzufolge ist ein Transistor (also der PMOS-Transistor 17) erforderlich, um die Pull-up- und Pull-down-Transistoren 21 und 22 richtig zu schalten, wodurch die Arbeitsgeschwindigkeit beeinträchtigt wird.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Datenausgabeschaltkreis zum Stabilisieren des Betriebs einer Halbleiterspeichervorrichtung zur Verfügung zu stellen.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Datenausgabeschaltkreis zur Verfügung zu stellen, der das Design und Layout eines integrierten Schaltkreises ver­ einfacht und somit eine hohe Dichte erreicht.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Datenausgabeschaltkreis zur Verfügung zu stellen, der kompakt ist und den Leistungsverbrauch minimiert.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Datenausgabeschaltkreis zur Verfügung zu stellen, der die Betriebsgeschwindigkeit stark erhöht.

Diese und weitere Aufgaben werden durch den in den bei­ gefügten Patentansprüchen definierten Ausgabeschaltkreis ge­ löst.

Insbesondere umfaßt entsprechend der vorliegenden Erfin­ dung ein Datenausgabeschaltkreis für einen Halbleiterspei­ cherchip mit Pull-up- und Pull-down-Transistoren zur Ausgabe von Daten durch einen komplementären Schaltvorgang eine Vor­ ladevorrichtung zum Vorladen eines Paares von Datensignalen, die aus einer Speicherzelle gelesen werden, mit einem gege­ benen Spannungspegel in einem ersten Betriebsmodus, eine Schaltvorrichtung zum Verbinden des Ausgabesignals der Vor­ ladevorrichtung in verstärkter Form mit den Gates der Pull­ up- und Pull-down-Transistoren, und einen Freigabeschalt­ kreis zum Verbinden des Ausgabesignals der Schaltvorrichtung mit den Gates der Pull-up- und Pull-down-Transistoren in ei­ nem zweiten Betriebszustand.

Die Schaltvorrichtung ist ein Pegelveränderungsschalt­ kreis zum Steuern der Pull-up- und Pull-down-Schaltkreise, die Datenausgabetreiber sind, wobei er eine statische Span­ nungsquelle zum Erzeugen eines Spannungsanstiegs um Vpp über dem Quellspannungspegel Vcc des integrierten Schaltkreises verwendet, bevor er den integrierten Schaltkreis freigibt. Der erste und der zweite Betriebsmodus stellen jeweils die Sperre und die Freigabe des Datenausgabeschaltkreises zur Datenausgabe dar.

Zum besseren Verständnis der Erfindung und um zu zeigen, wie diese ausgeführt werden kann, wird nun beispielhaft auf die beigefügten, diagrammatischen Zeichnungen Bezug genom­ men.

Fig. 1 ist ein schematisches Diagramm des erfindungsge­ mäßen Datenausgabeschaltkreises.

Fig. 2 ist ein Arbeitszeitablaufdiagramm der Fig. 1.

Fig. 3 ist ein schematisches Diagramm eines herkömmli­ chen Datenausgabeschaltkreises.

Wie in Fig. 1 gezeigt, laden eine erste und eine zweite Vorladevorrichtung 51-52 und 71-72 jeweils ein Paar von Da­ tensignalen DBB und DB, die aus Speicherzellen gelesen wer­ den, auf den Quellspannungspegel zum Sperren der Datenaus­ gabe vor. Eine erste und eine zweite Schaltvorrichtung 53-58 und 73-78 verstärken jeweils und verbinden die Ausgabesi­ gnale der ersten und zweiten Vorladevorrichtungen 51-52 und 71-72 mit den Gates von Pull-up- und Pull-down-Transistoren 62 und 82. Erste und zweite Freigabeschaltkreise 59-61 und 79-81 verbinden jeweils die Ausgabesignale der ersten und zweiten Schaltvorrichtungen 53-58 und 73-78 mit den Gates der Pull-up- und Pull-down-Transistoren 62 und 82, um die Datenausgabe freizugeben.

Die ersten und zweiten Vorladevorrichtungen 51-52 und 71-72 werden von einem Steuerungsignal ϕDBP angetrieben und laden den Eingangspegel der Datensignale DBB und DB unter Verwendung der Quellspannung Vcc vor, um die Pull-up- und Pull-down-Transistoren 62 und 82 auszuschalten, um die Da­ tenausgabe zu sperren. Das Steuerungssignal ϕDBP wird von einem Adreßübergangsdetektorschaltkreis (ATD), der in einem Speicherchip vorhanden ist, um die Datensignale DBB und DB zur Ausgabe der Daten aus dem integrierten Schaltkreis frei­ zugeben, erzeugt. Die Datensignale DBB und DB werden aus den in den Datenausgabeschaltkreis eingegebenen Speicherzellen ausgelesen.

Die ersten und zweiten Schaltvorrichtungen 53-58 und 73-78 sind wohlbekannte CVSL- (cascade voltage swichting logic (Kaskadenspannungsschaltlogik-)) Schaltkreise. Jeder CVSL- Schaltkreis umfaßt zwei PMOS-Transistoren, deren Gates mit gegenüberliegenden Drains in Latch-Form verbunden sind, und zwei NMOS-Transistoren, deren Kanäle jeweils in Reihe mit den Drains der beiden PMOS-Transistoren verbunden sind. Ein Signalpaar mit entgegengesetzten Phasen steuert jeweils die NMOS-Transistoren, um die Quellspannung über den Kanal eines der PMOS-Transistoren mit einer Gate-Source-Spannung Vgs größer als die des anderen auszugeben. Die ersten und zwei­ ten Schaltvorrichtungen wandeln den Hub der Quellspannung Vcc der ersten und zweiten Vorladevorrichtungen in den Hub des Spannungsanstiegs Vpp um, um die Pull-up- und Pull-down- Transistoren 62 und 82 jeweils voll zu steuern.

Die vorliegende Erfindung hat einige Vorteile gegenüber dem Stand der Technik. Der Datenausgabeschaltkreis erfordert keinen MOS-Kondensator, was im Stand der Technik der Fall war, wodurch der Betrieb der Vorrichtung stabilisiert wird. Außerdem macht das Entfernen des MOS-Kondensators den Schaltkreis kompakter, wodurch eine hohe Dichte erreicht wird und das Design und Layout des Schaltkreises vereinfacht wird.

Erste und zweite Freigabeschaltkreise 59-61 und 79-81 werden von einem Steuerungssignal ϕTRST angetrieben. Die er­ sten und zweiten Freigabeschaltkreise 59-61 und 79-81 erzeu­ gen die Ausgabesignale DOK und DOJ zum Ausschalten der Pull­ up- und Pull-down-Transistoren 62 und 82 zum Sperren der Da­ tenausgabe und halten damit Dout in einem Tri-state-Pegel. Das Signal ϕTRST wird nach einer gegebenen Zeit, wenn ein Spaltenadreßimpulssignal (CAS) in den aktiven Zustand über­ geht, erzeugt.

Die Arbeitscharakteristik des Datenausgabeschaltkreises nach der vorliegenden Erfindung wird nun unter Bezugnahme auf Fig. 2 beschrieben.

Die Datenbusse DB und DBB besitzen entgegengesetzte Pha­ sen, wenn Daten aus den Speicherzellen ausgelesen werden. Wenn sich zum Beispiel aus den Speicherzellen ausgelesene Daten in einem logisch hohen Zustand befinden, ist DB lo­ gisch hoch und DBB logisch niedrig. Auf gleiche Weise ist, wenn sich die Daten in einem logisch niedrigen Zustand be­ finden, DB logisch hoch und DBB logisch niedrig. Das Signal ϕTRST ist ein Haupttaktsignal zum Steuern des Datenausgabe­ schaltkreises. Die Datensignale DB (oder DBB) und ϕTRST, die in Fig. 2 gezeigt sind, werden in unterschiedlicher Reihen­ folge abhängig von dem Eingangszustand erzeugt und sind mit gestrichelten und ausgezogenen Linien gezeigt. Die Datensi­ gnale geben die Signal DOK und DOJ zum Antreiben des Daten­ ausgabeschaltkreises nur dann frei, wenn die beiden Signale DB (oder DBB) und ϕTRST angelegt sind, unabhängig vom Ein­ gangszustand. Die Datensignale DB und DBB werden durch Steu­ ern des Signals ϕDBP auf die Quellspannung Vcc vorgeladen. Die Signale DOK und DOJ werden in Abhängigkeit von den Si­ gnalen ϕDBP und ϕTRST jeweils auf 0V oder das Erdpotential Vss vorgeladen. Wenn zum Beispiel das Signal ϕDBP logisch niedrig ist und die Eingabe der Signale DB und DBB freigibt, sind die aus den Speicherzellen ausgelesenen Daten logisch hoch, um das Signal DB in einem logisch hohen Zustand zu halten, und die Eingabe des Signals DBB ist auf einem lo­ gisch niedrigen Pegel, dann hält die zweite Schaltvorrich­ tung 73-78 den vorhergehenden Zustand aufrecht, um DOJ lo­ gisch niedrig zu machen.

Die NMOS-Transistoren 53 und 56 der ersten Schaltvor­ richtung 53-58 werden jeweils aus- und angeschaltet und die PMOS-Transistoren 57 und 58 werden jeweils an- und ausge­ schaltet, wodurch bewirkt wird, daß sich das Signal DOK im hohen Zustand des Spannungsanstiegs Vpp befindet. In diesem Fall wird das Signal ϕTRST logisch hoch, um die NMOS-Transi­ storen 61 und 81 auszuschalten und das Signal DOK auf einen hohen Pegel freizugeben, bevor oder nachdem das Signal DBB logisch niedrig wird. Als Ergebnis werden die Pull-up- und Pull-down-Transistoren 62 und 82 jeweils an- und ausgeschal­ tet, wodurch das Ausgangssignal Dout mit einem hohen Pegel erzeugt wird. Auf ähnliche Weise werden, wenn das Signal ϕDBP logisch niedrig wird, um die Eingabe der Signale DB und DBB freizugeben, die aus den Speicherzellen ausgelesenen Da­ ten logisch niedrig, um den hohen Pegel des Signals DBB und den niedrigen Pegel des Signals DB zu halten. Der Pull-up- Transistor 62 wird ausgeschaltet und der Pull-down-Transi­ stor 82 wird angeschaltet, um das Ausgabesignal Dout logisch niedrig zu machen.

Also werden die Signale DB und DBB, die aus den Speicherzellen ausgelesene Daten enthalten, mit hoher Ge­ schwindigkeit durch die Gates und nur den einen Kanal des PMOS-Transistors 57 zu den Gates der Pull-up- und Pull-down- Transistoren 62 und 82 übertragen. Es ist in der Technik wohlbekannt, daß die Datenübertragung durch Gates mit viel höheren Geschwindigkeiten als durch Kanäle durchgeführt wird.

Außerdem wird die Spannungsverstärkung der Eingabesi­ gnale DB und DBB nicht durch Spannungspumpen sondern durch einen Pegelwechsel durchgeführt, der durch die ersten und zweiten Schaltvorrichtungen 53-58 und 73-78 erhalten wird. Dies hat den Vorteil eines minimierten Leistungsverbrauchs und eines stabilisierten Betriebs. Zusätzlich sind die Si­ gnale ϕDBP und ϕTRST nur mit der Konstantspannungsquelle Vpp verbunden und benötigen keinen in einem herkömmlichen Schaltkreis notwendigen Spannungsregulator.

Auch wenn die vorliegende Erfindung unter Bezugnahme auf das bevorzugte, in Fig. 1 gezeigte Ausführungsbeispiel be­ schrieben wurde, kann es auf verschiedene Weise modifiziert werden, ohne vom Umfang der vorliegenden Erfindung abzuwei­ chen. Zum Beispiel kann die Vorrichtung ausgeführt werden, indem die PMOS-Transistoren 52 und 72 der ersten und zweiten Vorladevorrichtungen bei entsprechender Berücksichtigung der Logik durch NMOS-Transistoren ersetzt werden.

Während die Erfindung unter Bezugnahme auf ein speziel­ les Ausführungsbeispiel im Detail gezeigt und beschrieben wurde, ist es für den Fachmann offensichtlich, daß vorste­ hende Änderungen in der Form und im Detail durchgeführt wer­ den können, ohne vom Wesen und Umfang der vorliegenden Er­ findung abzuweichen.

Claims (6)

1. Datenausgabeschaltkreis für einen Halbleiterspeicher­ chip mit Pull-up- (62) und Pull-down-(82) Transistoren zur Ausgabe von Daten durch einen komplementären Schaltvorgang, dadurch gekennzeichnet, daß er umfaßt:
eine Vorladevorrichtung (51-52, 71-72) zum Vorladen ei­ nes Paares von Datensignalen, die aus einer Speicherzelle gelesen werden, mit einem gegebenen Spannungspegel in einem ersten Betriebsmodus,
eine Schaltvorrichtung (53-58, 73-78) zum Verstärken und Verbinden des Ausgabesignals der Vorladevorrichtung mit den Gates der Pull-up- und Pull-down-Transistoren, und
einen Freigabeschaltkreis (59-61, 79-81) zum Verbinden des Ausgabesignals der Schaltvorrichtung mit den Gates der Pull-up- und Pull-down-Transistoren in einem zweiten Be­ triebszustand.

2. Datenausgabeschaltkreis nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Schaltvorrichtung ein Pegeländerungs­ schaltkreis ist zum Steuern der Pull-up- und Pull-down-Tran­ sistoren durch Verwenden einer Konstantspannungsquelle, um einen Spannungsanstieg (Vpp) über den Quellspannungspegel (Vcc) des Schaltkreise vor Freigabe des Schaltkreises zu er­ zeugen.

3. Datenausgabeschaltkreis nach Anspruch 1, dadurch ge­ kennzeichnet, daß die ersten und zweiten Betriebsmodi je­ weils das Sperren und Freigeben des Datenausgabeschaltkrei­ ses darstellen.

4. Datenausgabeschaltkreis für einen Halbleiterspeicher­ chip mit Pull-up- (62) und Pull-down- (82) Transistoren, um jeweils durch die Gates der Pull-up- und Pull-down-Transi­ storen ein Paar von Signalen mit komplementären Logikpegeln zu erhalten, dadurch gekennzeichnet, daß er umfaßt:
eine erste und zweite Vorladevorrichtung (51-52, 71-72) zum Vorladen eines Paares von Datensignalen, die aus einer Speicherzelle gelesen werden, bis zum Quellspannungspegel Vcc beim Sperren der Datenausgabe,
eine erste und zweite Schaltvorrichtung (53-58, 73-78) zum Verstärken und Verbinden der Ausgabesignale der ersten und zweiten Vorladevorrichtungen mit den Gates der Pull-up- und Pull-down-Transistoren, und
einen ersten und zweiten Freigabeschaltkreis (59-61, 79-81) zum Verbinden der Ausgabesignale der ersten und zweiten Schaltvorrichtungen mit den Gates der Pull-up- und Pull­ down-Transistoren beim Freigeben der Datenausgabe.

5. Datenausgabeschaltkreis nach Anspruch 4, dadurch ge­ kennzeichnet, daß die ersten und zweiten Schaltvorrichtungen Pegeländerungsschaltkreise sind zum jeweiligen Steuern der Pull-up- und Pull-down-Transistoren durch Verwenden einer Konstantspannungsquelle, um einen Spannungsanstieg (Vpp) über den Quellspannungspegel (Vcc) der Schaltkreise vor Freigabe des Schaltkreises zu erzeugen.

6. Datenausgabeschaltkreis nach Anspruch 4, dadurch ge­ kennzeichnet, daß die ersten und zweiten Vorladevorrichtun­ gen von einem Steuerungssignal angetrieben werden, das von einem Adreßübergangsschaltkreis erzeugt wird, der in dem Speicherschaltkreis vorhanden ist, wobei das Steuerungssi­ gnal die von den Speicherzellen gelesenen Datensignale zur Eingabe in den Datenausgabeschaltkreis in dem Datenausgabe­ modus freigibt.