DE4105268A1 - Differentieller leseverstaerker - Google Patents
Differentieller leseverstaerkerInfo
- Publication number
- DE4105268A1 DE4105268A1 DE4105268A DE4105268A DE4105268A1 DE 4105268 A1 DE4105268 A1 DE 4105268A1 DE 4105268 A DE4105268 A DE 4105268A DE 4105268 A DE4105268 A DE 4105268A DE 4105268 A1 DE4105268 A1 DE 4105268A1
- Authority
- DE
- Germany
- Prior art keywords
- output terminal
- sense amplifier
- pair
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Amplifiers (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
Description
Die vorliegende Erfindung betrifft allgemein einen in
einer Halbleiterspeichervorrichtung verwendeten differenti
ellen Leseverstärker. Insbesondere bezieht sich die Erfin
dung auf einen Leseverstärker mit einer stabilen, guten Ver
stärkungscharakteristik, die keinen großen Leistungs
verbrauch verursacht.
Eine Halbleiterspeichervorrichtung erfordert zum Ausle
sen der in ihren Speicherzellen gespeicherten Daten einen
Schaltkreis zum Dekodieren von Adressen, um eine Reihe von
Speicherzellen auszuwählen, einen Verstärker zum Verstärken
der von den ausgewählten Speicherzellen ausgelesenen Daten
und einen Schaltkreis zur Ausgabe der verstärkten Daten.
Allgemein muß bei der Herstellung einer hoch integrierten
Halbleiterspeichervorrichtung mit guter Geschwindigkeitslei
stung die Verbesserung ihrer Zuverlässigkeit und eine mini
male Leistungsaufnahme vorrangig beachtet werden.
Insbesondere werden bei fortschreitender Integration von
Halbleiterspeichervorrichtungen die Betriebsspannung der
Speichervorrichtung und der Spannungsunterschied zwischen
Datenleitungen verringert, so daß ein Leseverstärker erfor
derlich ist, der sicher den verringerten Spannungsunter
schied feststellt. Die hauptsächlich in einer
Halbleiterspeichervorrichtung, insbesondere in einem stati
schen Speicher mit wahlfreiem Zugriff (SRAM) verwendeten
Verstärker sind differentielle Leseverstärker, die den klei
nen Spannungsunterschied zwischen den Eingangsanschlüssen
eines Paares von Datenleitungen (Bitleitungen) verstärken.
Ein solcher Leseverstärker ist im allgemeinen vom Strom
spiegeltyp, dessen grundlegende Struktur im US-Patent 46 97
112 und in der Druckschrift "A 28ns CMOS SRAM With Bipolar
Sense Amplifiers", Seiten 224-225, IEEE ISSCC, veröffent
licht am 23.2.1984, offengelegt ist.
Fig. 1 zeigt einen herkömmlichen Schaltkreis mit dem in
den obigen Veröffentlichungen offengelegten Leseverstärker.
Der Schaltkreis verstärkt den Unterschied zwischen den an
einen ersten und einen zweiten Eingangsanschluß 1 und 2 an
gelegten Spannungen, der durch einen ersten und einen zwei
ten Ausgangsanschluß 3 und 4 ausgegeben wird. Da es keinen
wesentlichen Spannungsunterschied zwischen dem Gate und dem
Drain eines PMOS-Transistors 6 gibt, die beide miteinander
verbunden sind, wird die Spannung am ersten Ausgangsanschluß
3 nicht wesentlich verändert, trotz einer Änderung des Ein
gangssignalpegels.
Daher wird die effektive Ausgabe nur über den zweiten
Ausgangsanschluß 4 erreicht, und daher wird der Schaltkreis als
einpoliger Schaltkreis bezeichnet. Also verwendet eine ange
wendete Speichervorrichtung zwei einpolige Stromspiegellese
verstärker, wie in Fig. 2 gezeigt.
In den Fig. 1 und 2 wird ein NMOS-Transistor 11, des
sen Source mit dem Erdpotential Vss verbunden ist, verwen
det, einen Leistungsverbrauch in Abhängigkeit von einem
Leseverstärkersteuerungssignal 10 im logisch "niedrigen" Zu
stand, das an seinem Gate anliegt, wenn der Leseverstärker
nicht betrieben wird, zu vermeiden.
Das an ein Ausgleichsübertragungsgatter 13, das zwischen
einem Paar von Bitleitungen (oder Datenleitungen) 15 und 16
angeschlossen ist, angelegte Ausgleichssignal 12, gleicht
die Bitleitungen 15 und 16 vor und nach dem Betrieb des Le
severstärkers, während sie in den logisch "hohen" Zustand
kommen, aus, um zu verursachen, daß das Ausgangssignal des
Leseverstärkers in den Bitleitungen (oder Datenleitungen)
während seines Betriebs erscheint.
Die Verwendung des obigen Stromspiegelleseverstärkers
wirft folgende Probleme auf:
Zunächst wird die Verstärkung der Ausgangsspannung ge
ring, wenn der Spannungspegel der Eingangssignale relativ
niedrig oder hoch ist. Der Grund ist folgender: obwohl es
kein Problem gäbe, wenn eine Spannungsdifferenz zwischen den
Eingangsspannungen einschließlich der Schwellspannungen der
NMOS-Tansistoren 8 und 9 (siehe Fig. 1), die die Eingangs
spannungen empfangen, gebildet würde, ist jedoch der Span
nungsunterschied zwischen dem ersten und dem zweiten
Ausgangsanschluß 3 und 4 unbedeutend, da die NMOS-Transisto
ren fast dieselbe Leitfähigkeit besitzen, wenn die Pegel der
beiden Eingänge oberhalb oder unterhalb der Schwellspannung
verschieden sind.
Zweitens ist die Betriebsgeschwindigkeit sehr niedrig.
Der Grund ist folgender: Wenn das durch den ersten Eingangs
anschluß 1 empfangene Signal einen höheren Pegel besitzt als
das durch den zweiten Eingangsanschluß 2 empfangene Signal,
geht der NMOS-Transistor 8 verglichen mit dem normalen Zu
stand schneller in den leitfähigen Zustand über, wodurch die
Spannung des ersten Ausgangsanschlusses 3 erniedrigt wird.
Demzufolge lädt der PMOS-Transistor 7 den zweiten Ausgangs
anschluß 4 mit der Versorgungsspannung Vcc, so daß eine Än
derung der Ausgangsspannungen verursacht wird. Die für die
Änderung der Spannung notwendige Zeit hängt von der Leitfä
higkeit des Transistors selbst ab, so daß der effektive Aus
gang ziemlich langsam erscheint.
Um den Stromspiegelleseverstärker zu verbessern, wurde
ein weiterer, in Fig. 3 gezeigter Leseverstärker vorgeschla
gen.
Der in Fig. 3 gezeigte, selbsthaltende Verstärker be
sitzt einen ersten und einen zweiten Ausgangsanschluß 53 und
54, die jeweils mit den Gates der PMOS-Transistoren 57 und
56 kreuzweise verkoppelt sind.
Diese Struktur dient dazu, die unzureichende, positive
Rückkopplung des ersten Standes der Technik auszugleichen,
welche durch die mit der Spannungsversorgung verbundenen und
in der Sättigung arbeitenden PMOS-Transistoren 6 und 7 in
den Fig. 1 und 2 verursacht wird. Jedoch zeigt auch der
Leseverstärker der Fig. 3 ein Abfallen der Verstärkung der
Ausgangsspannung bei niedrigen oder hohen Pegeln des Ein
gangssignals.
Unter Bezugnahme auf die Kurven der Fig. 6 wird sofort
klar, daß die Spannungsverstärkungskurven 61 und 63, die je
weils die Spannungsverstärkungscharakteristiken der Schalt
kreise der Fig. 2 und 3 darstellen, schnell fallen, wenn
der Pegel der Eingangsspannung unter 2 V oder über 3 V liegt.
Der Grund dafür ist, daß, da die Elemente zum Empfangen der
Eingangsspannungen in den Fig. 2 und 3 NMOS-Transistoren
sind, der Spannungspegelbereich (oder die Bandbreite) zum
Aufrechterhalten einer hohen Ausgangsspannungverstärkung wie
oben beschrieben schmal ist.
Darüber hinaus wird in den herkömmlichen Schaltkreisen
der Fig. 1 oder 3, wenn das Leseverstärkersteuerungssi
gnal 10 in den logisch "niedrigen" Zustand gebracht wird, um
einen Leistungsverbrauch zu verhindern, wenn der Lesever
stärker nicht betrieben wird, der NMOS-Transistor 11 ausge
schaltet, wodurch die durch die NMOS-Transistoren 8, 9 oder
58, 59 fließenden Ströme unterbrochen werden und die Span
nungen an den ersten und zweiten Ausgangsanschlüssen 3, 4
oder 53, 54 ansteigen, bis die PMOS-Transistoren 6, 7 oder
56, 57 ausgeschaltet werden.
Also erhalten die Spannungspegel beider Ausgangsan
schlüsse denselben Wert, so daß ein Verlust des ursprüngli
chen Ausgangssignals des Leseverstärkers verursacht wird. Um
dieses Problem zu lösen, kann ein Festhalteschaltkreis zu
sätzlich zwischen den ersten und zweiten Ausgangsanschlüssen
3, 4 oder 53, 54 hinzugefügt werden.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
einen differentiellen Leseverstärker für eine Halbleiter
speichervorrichtung zur Verfügung zu stellen, der sowohl
eine hohe Betriebsgeschwindigkeit als auch eine hohe Span
nungsverstärkung besitzt.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen differentiellen Leseverstärker zu Verfügung zu stel
len, bei dem der Leistungsverbrauch während des Nichtbetrie
bes des Leseverstärkers verhindert wird und bei dem ein zu
satzlicher Festhalteschaltkreis zum Aufrechterhalten des
Ausgangsspannungspegels nicht erforderlich ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen differentiellen Leseverstärker zur Verfügung zu stel
len, bei dem eine stabile und effektive Ausgangsspannungs
verstärkung selbst bei einem hohen oder niedrigen Pegel der
Eingangsspannung erhalten wird.
Diese und weitere Aufgaben werden durch die Merkmale der
beigefügten Patentansprüche gelöst.
Entsprechend einem Gesichtspunkt der vorliegenden Erfin
dung umfaßt ein differentieller Leseverstärker zum Verstär
ken einer geringen Spannungsdifferenz zwischen einem Paar
von Eingangssignalen: ein Paar von ersten komplementären
Treibern zum Erzeugen von Signalen verschiedenen Zustands,
die in Abhängigkeit von dem Paar von Eingangssignalen den
logischen Zustand des Paares von Eingangssignalen bestimmen;
ein Paar von Ausgangsanschlüssen, die mit den jeweiligen
Ausgängen des Paares von komplementären Treibern verbunden
sind; und ein Paar von zweiten komplementären Treibern, die
zwischen dem Paar von Ausgangsanschlüssen angeschlossen
sind, um jeweils auf die Signale unterschiedlichen Zustands
der ersten komplementären Treiber zu reagieren.
Entsprechend einem weiteren Gesichtspunkt der vorliegen
den Erfindung umfaßt ein differentieller Leseverstärker
einen ersten Feldeffekttransistor mit isoliertem Gate, des
sen Kanal mit der Spannungsversorgung und dessen Gate mit
einem Leseverstärkersteuerungssignal verbunden ist, und
einen zweiten Feldeffekttransistor mit isoliertem Gate, des
sen Kanal mit dem Erdpotential verbunden ist und dessen Gate
mit dem invertierten Signal des Leseverstärkersteuerungssi
gnals verbunden ist.
Entsprechend einem weiteren Gesichtspunkt der vorliegen
den Erfindung umfaßt ein differentieller Leseverstärker mit
einem ersten und einem zweiten Ausgangsanschluß wenigstens
ein Paar von Feldeffekttransistoren mit isoliertem Gate, die
komplementär entsprechend den Spannungen des ersten und des
zweiten Ausgangsanschlusses angetrieben werden.
Die Erfindung wird nun genauer unter Bezugnahme auf die
lediglich als Beispiel beigefügten Zeichnungen beschrieben.
Fig. 1 zeigt eine Grundform eines herkömmlichen, diffe
rentiellen Leseverstärkers.
Fig. 2 ist ein Ausführungsbeispiel eines herkömmlichen
Schaltkreises.
Fig. 3 ist ein weiteres Ausführungsbeispiel eines her
kömmlichen Schaltkreises.
Fig. 4 zeigt einen erfindungsgemäßen, differentiellen
Leseverstärker.
Fig. 5 zeigt ein Funktionsdiagramm des Leseverstärkers
aus Fig. 4.
Fig. 6 zeigt Kurven zum Vergleichen der Charakteristiken
des erfindungsgemäßen Schaltkreises mit denen der herkömmli
chen Schaltkreise.
Die Fig. 7 bis 12 zeigen verschiedene Ausführungsbei
spiele des erfindungsgemäßen Schaltkreises.
Der in Fig. 4 gezeigte, differentielle Leseverstärker
100 umfaßt einen ersten komplementären Eingangsinverter 124
mit einem ersten Eingangsanschluß 101 und einen zweiten kom
plementären Eingangsinverter 125 mit einem zweiten Eingangs
anschluß 102. Der erste, komplementäre Eingangsinverter 124
besteht aus einem PMOS und einem NMOS-Transistor 105 und
106, die in Reihe geschaltet sind. Der zweite, komplementäre
Eingangsinverter 125 besteht aus einem PMOS und einem NMOS-
Transistor 107 und 108, die in Reihe geschaltet sind. Der
erste, komplementäre Eingangsinverter 124 besitzt auch einen
Ausgang, der mit einem ersten Ausgangsanschluß 103 verbunden
ist, der seinerseits mit dem Ausgang eines ersten komplemen
tären Inverters 126 und dem Eingang eines zweiten komplemen
tären Inverters 127 verbunden ist. Der zweite, komplementäre
Eingangsinverter 125 besitzt auch einen Ausgang, der mit ei
nem zweiten Ausgangsanschluß 104 verbunden ist, der seiner
seits mit dem Ausgang eines zweiten komplementären Inverters
127 und dem Eingang eines ersten komplementären Inverters
126 verbunden ist. Der erste Inverter 126 besteht aus einem
PMOS und einem NMOS-Transistor 110 und 111, die in Reihe ge
schaltet sind. Der zweite, komplementäre Inverter 127 be
steht aus einem PMOS und einem NMOS-Transistor 112 und 113.
An die gemeinsame Source der PMOS-Transistoren 105 und 107
des ersten und des zweiten komplementären Eingangsinverters
124 und 125 wird die Versorgungsspannung Vcc durch den Kanal
des PMOS-Transistors 109 angelegt, wobei das Gate ein nega
tives Leseverstärkersteuerungssignal SAE empfängt. Ebenso
ist zwischen der gemeinsamen Source der NMOS-Transistoren
106 und 108 des ersten und des zweiten komplementären Ein
gangsinverters 124 und 125 und dem Erdpotential Vss der Ka
nal des NMOS-Transistors 115 angelegt, wobei das Gate ein
positives Leseverstärkersteuerungssignal SAE empfängt. Der
erste und der zweite Ausgangsanschluß 103 und 104 sind je
weils mit einem Paar von Datenleitungen 119 und 120 verbun
den. Ein Ausgleichsschaltkreis 123 ist zwischen den Daten
leitungen 119 und 120 angeschlossen und hat dieselbe Funk
tion wie der der Fig. 1, 2 und 3.
Die PMOS und NMOS-Transistoren 109 und 115, die jeweils
mit der Spannungsversorgung Vcc und dem Erdpotential Vss
verbunden sind, werden in Abhängigkeit von dem positiven Le
severstärkersteuerungssignal SAE des logisch "niedrigen" Zu
stands (oder dem negativen Leseverstärkersteuerungssignal
des logisch "hohen" Zustands) ausgeschaltet, um einen
Leistungsverbrauch zu vermeiden, wenn der differentielle
Leseverstärker (hiernach Leseverstärker bezeichnet) nicht
betrieben wird (Wartezustand). Zusätzlich dienen der erste
und der zweite komplementäre Inverter 126 und 127 als Fest
halteschaltkreis.
In Fig. 5, die die Funktionsdiagramme des Leseverstär
kers aus Fig. 4 zeigt, bezeichnet das Bezugszeichen A das
Adreßsignal, B den Pegel des Eingangssignals, C das an den
Ausgleichsschaltkreis 123 zum Ausgleichen des Datenleitungs
paares angelegte Ausgleichssignal EQ, D das positive Le
severstärkersteuerungssignal SAE und E das Ausgangssignal.
Im Diagramm der Fig. 6, das die Vergleichsergebnisse der
herkömmlichen Leseverstärker der Fig. 2 und 3 mit dem er
findungsgemäßen Leseverstärker von Fig. 4 zeigt, stellt die
y-Achse die Spannungsverstärkung des Leseverstärkers und die
x-Achse den Pegel der Eingangsspannung dar. Die Kurven 61,
63 und 65 stellen jeweils die von den Leseverstärkern der
Fig. 2, 3 und 4 erhaltenen Ergebnisse dar. Die Ergebnisse
wurden mit der gleichen Versorgungsspannung erhalten.
Fig. 7 zeigt ein weiteres Ausführungsbeispiel der Erfin
dung, das sich von Fig. 4 dadurch unterscheidet, daß die er
sten und zweiten komplementären Inverter 126 und 127 der
Fig. 7 über den NMOS-Transistor 115 zusammen mit den ersten
und zweiten komplementären Eingangsinvertern mit dem Erdpo
tential verbunden sind. Jedoch ist der Betrieb der beiden
Schaltkreise im wesentlichen der gleiche.
Fig. 8 zeigt ein weiteres Ausführungsbeispiel der Erfin
dung, das einen herkömmlichen Stromspiegelleseverstärker mit
einem Festhalteschaltkreis 170 mit zwei NMOS-Transistoren
166 und 167 verbindet. Der Kanal des NMOS-Transistors 166
ist zwischen dem ersten Ausgangsanschluß 161 und dem Erdpo
tential Vss angeschlossen, und das Gate ist mit dem zweiten
Ausgangsanschluß 162 verbunden. Der Kanal des NMOS-Transi
stors 167 ist zwischen dem zweiten Ausgangsanschluß 162 und
dem Erdpotential Vss angeschlossen, und das Gate ist mit dem
ersten Ausgangsanschluß 161 verbunden.
Der Leseverstärker der Fig. 9 unterscheidet sich von
Fig. 8 insofern, daß die Source der NMOS-Transistoren 166
und 167 von Fig. 9 über den NMOS-Transistoren 115 (nur der
Anschluß ist gezeigt) mit dem Erdpotential Vss verbunden
ist.
Fig. 10 zeigt ein weiteres Ausführungsbeispiel der Er
findung, das durch Modifikation der Fig. 9 erhalten wurde.
Und zwar wird der Leseverstärker von Fig. 10 erhalten durch
Hinzufügen von zwei PMOS-Transistoren 184 und 187 zu Fig. 9.
Der Kanal des PMOS-Transistors 184 ist zwischen der Versor
gungsspannung Vcc und dem Drain des Eingangs-NMOS-Transi
stors 168, dessen Gate mit dem ersten Eingangsanschluß 101
verbunden ist, angeschlossen, und sein Gate ist mit dem
zweiten Ausgangsanschluß 162 verbunden, während der Kanal
des PMOS-Transistors 187 zwischen der Versorgungsspannung
Vcc und dem Drain des anderen Eingangs-NMOS-Transistors 169,
dessen Gate mit dem zweiten Eingangsanschluß 102 verbunden
ist, angeschlossen ist und sein Gate mit dem ersten Aus
gangsanschluß 161 verbunden ist. Daher wird die positive
Rückkopplung verstärkt, so daß die Ausgangsspannungsverstär
kung vergrößert wird.
Fig. 11 unterscheidet sich von Fig. 10 nur dadurch, daß
die Source der beiden NMOS-Transistoren 166 und 167, die den
Festhalteschaltkreis bilden, gemeinsam zusammen mit den
Source der Eingangs-NMOS-Transistoren 168 und 169 mit dem
Drain des mit dem Erdpotential verbundenen NMOS-Transistors
115 (nur der Anschluß ist gezeigt) verbunden sind.
Bei den Fig. 4, 7, 8-11, die verschiedene Ausfüh
rungsbeispiele des erfindungsgemäßen Leseverstärkers zeigen,
ist Fig. 4 im wesentlichen gleich Fig. 7 außer der Erdver
bindung, Fig. 8 ist im wesentlichen gleich der Fig. 9, und
Fig. 10 ist im wesentlichen gleich der Fig. 11.
Die Schaltkreise der Fig. 4 und 7 empfangen die
Eingangssignale über CMOS-Inverterschaltkreise (d. h. über
die komplementären Eingangsinverter 124, 125), die Schalt
kreise der Fig. 8 und 9 umfassen einen Festhalteschalt
kreis aus zwei NMOS-Transistoren 166 und 167 zwischen den
beiden Ausgangsanschlüssen des herkömmlichen Stromspiegelle
severstärkers, und die Schaltkreise der Fig. 10 und 11
bilden eine positive Rückkopplung durch zwei mit der Versor
gungsspannung verbundene NMOS-Transistoren 184 und 187.
In Fig. 12, die ein weiteres Ausführungsbeispiel des
erfindungsgemäßen Leseverstärkers zeigt, gibt es im Gegen
satz zu den Schaltkreisen der Fig. 4 und 7 keinen PMOS-
Transistor 109, der für den Versorgungsspannungsanschluß
verwendet wird. Neben den obigen Ausführungsbeispielen ist
für den Fachmann sofort klar, daß verschiedene, weitere Aus
führungsbeispiele erhalten werden können, ohne von dem Um
fang der Erfindung abzuweichen.
Hiernach wird der Betrieb des erfindungsgemäßen Lesever
stärkers unter Bezugnahme auf die Fig. 4 und 5 beschrie
ben.
Vor dem Betrieb des Leseverstärkers 100 ermöglicht das
Ausgleichssignal (EQ) C des logisch "niedrigen" Zustands dem
Ausgleichsschaltkreis 123, das Paar von Datenleitungen 119
und 120 auf einen gegebenen Pegel auszugleichen. Im Falle
eines SRAM ist der Ausgleichspegel der Datenleitungen allge
mein mehr oder weniger der Pegel der Versorgungsspannung.
Wenn die Datenleitungen ausgeglichen sind, ermöglicht
das Leseverstärkersteuerungssignal (SAE) D des logisch
"hohen" Zustands, dem Leseverstärker 100, die Lesefunktion
durchzuführen.
Unter Annahme, daß der Signalpegel des ersten
Eingangsanschlusses 101 höher ist als der des zweiten Ein
gangsanschlusses 102, geht der Ausgang des ersten Ein
gangsinverters 124 schrittweise auf einen niedrigen Pegel,
während der Ausgang des zweiten Eingangsinverters 125 auf
einen höheren Pegel geht als der Ausgang des ersten Ein
gangsinverters 124. Nämlich der NMOS-Transistor 106 des er
sten Eingangsinverters 124 leitet mehr Strom über den NMOS-
Transistor 115 zur Erde, während der NMOS-Transistor 108 des
zweiten Eingangsinverters 125 weniger Strom als der NMOS-
Transistor 106 über den NMOS-Transistor 115 zur Erde leitet.
Dann wird der Spannungspegel des ersten Ausgangsan
schlusses 103 niedriger als der des zweiten Ausgangsan
schlusses 104, und daher geht der Ausgang des zweiten Inver
ters 127 in einen "höheren" Zustand aufgrund des positiven
Rückkopplungseffekts. Da der Ausgang des zweiten Inverters
127 mit dem Eingang des ersten Inverters 126 verbunden ist,
geht der Ausgang des ersten Inverters 126 in einen
"tieferen" Zustand. Als Ergebnis wird der augenblickliche
Zustand solange stabil gehalten, wie die Spannungspegel der
ersten und zweiten Eingangsanschlüsse 101 und 102 nicht ge
ändert werden.
Wenn der Spannungspegel des ersten Ausgangsanschlusses
103 erniedrigt wird und der des zweiten Ausgangsanschlusses
104 erhöht wird, werden der NMOS-Transistor 113 des zweiten
Inverters 127 und der PMOS-Transistor 110 des ersten Inver
ters 126 ausgeschaltet, so daß ein Gleichstromverbrauch
durch die ersten und zweiten Inverter 126 und 127 vermieden
wird. Alternativ wird, wenn der Spannungspegel des ersten
Eingangsanschlusses 101 niedriger ist als der des zweiten
Eingangsanschlusses 102, der gleiche Effekt erreicht.
Daher wird das verstärkte Ausgangssignal E über die er
sten und zweiten Ausgangsanschlüsse 103 und 104 an das Paar
von Bitleitungen (oder Datenleitungen) 119 und 120 angelegt.
Die Ausgangsspannungsverstärkung des Leseverstärkers von
Fig. 4 wird ohne wesentliche Änderung stabil gehalten,
selbst bei einem niedrigen oder hohen Pegel (niedriger als
2 V oder höher als 3 V) der Eingangsspannung, wie durch die
Kurve 65 in Fig. 6 gezeigt.
Der Leseverstärker von Fig. 7 arbeitet im wesentlichen
in der gleichen Weise wie der von Fig. 4, außer der Erdver
bindung der ersten und zweiten Inverter 126 und 127.
Der Leseverstärker der Fig. 8 verwendet nicht die ersten
und zweiten Eingangsinverter 124 und 125 wie in Fig. 4 und
7. Stattdessen erzeugt der Festhalteschaltkreis 170, der von
den beiden NMOS-Transistoren 166 und 167 gebildet wird, den
positiven Rückkopplungseffekt, wodurch eine stabile Aus
gangsspannungsverstärkung ähnlich der Kurve 65 der Fig. 6
erhalten wird.
Wenn nämlich der Spannungspegel des ersten Eingangsan
schlusses 101 höher ist als der des zweiten Eingangsan
schlusses 102, fällt der Spannungspegel des ersten Ausgangs
anschlusses 161 schneller als der Spannungspegel des zweiten
Ausgangsanschlusses 162, so daß der NMOS-Transistor 167 aus
geschaltet wird, da sein Gate mit dem ersten Ausgangs
anschluß 161 verbunden ist. Inzwischen werden die beiden
PMOS-Transistoren 164 und 165 aufgrund des niedrigen Span
nungspegels des ersten Ausgangsanschlusses 161 angeschal
tet, um die Ausgangsanschlüsse mit der Versorgungsspannung
Vcc zu laden. Da außerdem Gate und Drain des PMOS-Transi
stors 164 miteinander verbunden sind, um im Sättigungsbe
reich zu arbeiten, wird seine Ladearbeit verglichen mit dem
PMOS-Transistor 165, dessen Drain mit dem zweiten Ausgangs
anschluß 162 verbunden ist, kaum durchgeführt. Daher wird
der Spannungspegel des zweiten Ausgangsanschlusses 162 so
hoch, daß der NMOS-Transistor 166 angeschaltet wird. Folg
lich geht der Spannungspegel des Ausgangsanschlusses 161 in
den logisch "niedrigen" Zustand, während der Spannungspegel
des zweiten Ausgangsanschlusses 162 den logisch "hohen" Zu
stand beibehält. Daher wird der in Fig. 5 gezeigte Zustand E
der Ausgangsspannung erreicht.
Außerdem leitet der PMOS-Transistor 164 kaum den Gleich
strom der Versorgungsspannung, da er im Sättigungsbereich
betrieben wird, und der andere PMOS-Transistor 165 kann we
gen der hohen Spannung des zweiten Ausgangsanschlusses 162
keinen Strom durch seinen Kanal leiten, wodurch der Ver
brauch von Gleichstrom verhindert wird.
Im Leseverstärker der Fig. 10 reagieren unter der An
nahme, daß der erste Eingangsanschluß 101 höher liegt als
der zweite Eingangsanschluß 102, die PMOS-Transistoren 187
und 184 auf die "niedrige" Spannung des ersten Ausgangsan
schlusses 161 und die "hohe" Spannung des zweiten Ausgangs
anschlusses 162 so, daß der positive Rückkopplungseffekt
verstärkt wird, so daß die Antwortgeschwindigkeit der
Ausgangsspannung erhöht werden kann. Denn die "hohe" Span
nung des zweiten Ausgangsanschlusses 162 schaltet den PMOS-
Transistor 184 ab, während die "niedrige" Spannung des er
sten Ausgangsanschlusses 161 den anderen PMOS-Transistor 187
anschaltet, so daß der zweite Ausgangsanschluß 162 schneller
auf den Pegel der Versorgungsspannung Vcc geladen werden
kann.
Wenn im Gegenteil der Spannungspegel des ersten
Eingangsanschlusses 101 niedriger ist als der des zweiten
Eingangsanschlusses 102, lädt der PMOS-Transistor 184 den
ersten Ausgangsanschluß 161 schneller auf den Pegel der Ver
sorgungsspannung.
Aus der obigen Beschreibung der Ausführungsbeispiele der
vorliegenden Erfindung ist einem Fachmann sofort klar, daß
der Leseverstärker der Fig. 11 im wesentlichen auf die glei
che Art wie der aus Fig. 10 arbeitet. Ebenso arbeitet der
Leseverstärker der Fig. 12 im wesentlichen in der gleichen
Weise wie die der Fig. 4 und 7. Verschiedene weitere Aus
führungsbeispiele der vorliegenden Erfindung können erhalten
werden, ohne vom Umfang der vorliegenden Erfindung abzuwei
chen.
Wie oben beschrieben, verwendet der erfindungsgemäße
Leseverstärker CMOS-Inverterschaltkreise zum Empfang der
Eingangssignale, um so die Spannungsdifferenz zwischen den
Eingangssignalen zu verstärken, wodurch der effektive Be
triebsbereich des Leseverstärkers erweitert wird.
Zusätzlich reagiert der erfindungsgemäße Leseverstärker
auf die Spannungspegel beider Ausgangsanschlüsse, um so ein
stabiles Ausgangssignal mit einer hohen Verstärkung aufrecht
zu erhalten und die Betriebsgeschwindigkeit zu erhöhen.
Darüber hinaus stellt die vorliegende Erfindung eine Vor
richtung zur Verfügung, einen Gleichstrom zwischen der Span
nungsversorgung und dem Erdpotential im außerbetrieblichen
Zustand des Leseverstärkers zu vermeiden, wodurch der Lei
stungsverbrauch reduziert wird.
Claims (15)
1. Differentieller Leseverstärker zum Verstärken einer
geringen Spannungsdifferenz zwischen einem Paar von Ein
gangssignalen (101, 102), dadurch gekennzeichnet, daß er um
faßt:
ein Paar von ersten komplementären Treibervorrichtungen (124, 125), um in Abhängigkeit dieses Paares von Eingangssi gnalen (101, 102) Signale verschiedenen Zustands zu erzeu gen;
ein Paar von Ausgangsanschlüssen (103, 104), die mit den jeweiligen Ausgängen des Paares von komplementären Treiber vorrichtungen verbunden sind; und
ein Paar von zweiten komplementären Treibervorrichtungen (126, 127), die zwischen dem Paar von Ausgangsanschlüssen (103, 104) angeschlossen sind, um jeweils auf die Signale unterschiedlichen Zustands der ersten komplementären Trei bervorrichtungen zu reagieren.
ein Paar von ersten komplementären Treibervorrichtungen (124, 125), um in Abhängigkeit dieses Paares von Eingangssi gnalen (101, 102) Signale verschiedenen Zustands zu erzeu gen;
ein Paar von Ausgangsanschlüssen (103, 104), die mit den jeweiligen Ausgängen des Paares von komplementären Treiber vorrichtungen verbunden sind; und
ein Paar von zweiten komplementären Treibervorrichtungen (126, 127), die zwischen dem Paar von Ausgangsanschlüssen (103, 104) angeschlossen sind, um jeweils auf die Signale unterschiedlichen Zustands der ersten komplementären Trei bervorrichtungen zu reagieren.
2. Differentieller Leseverstärker nach Anspruch 1, da
durch gekennzeichnet, daß jeder von dem Paar von ersten kom
plementären Treibervorrichtungen (124, 125) wenigstens zwei
in Reihe geschaltete Transistoren (105, 106; 107, 108) mit
isoliertem Gate umfaßt, wobei diese Transistoren mit iso
liertem Gate verschiedene Betriebsspannungen haben.
3. Differentieller Leseverstärker nach Anspruch 1, da
durch gekennzeichnet, daß das Paar der ersten komplementären
Treibervorrichtungen (124, 125), die zwischen einer Versor
gungsspannung (Vcc) und einem Erdpotential (Vss) angeschlossen
ist, einen ersten Schalter (115) umfaßt, der zwischen dem
Erdpotential (Vss) und dem Paar von ersten komplementären
Treibervorrichtungen angeschlossen ist, wobei der Schalter
entsprechend einen gegebenen Steuerungssignal (SAE) betrie
ben wird.
4. Differentieller Leseverstärker nach Anspruch 1 oder
3, dadurch gekennzeichnet, daß ein zweiter Schalter (109)
zwischen dem Paar erster Treibervorrichtungen und der Ver
sorgungsspannung (Vcc) angeschlossen sind und entsprechend
einem gegebenen Steuerungssignal gesteuert wird.
5. Differentieller Leseverstärker nach Anspruch 1, da
durch gekennzeichnet, daß die Ein-/Ausgänge und Aus-
/Eingänge des Paares zweiter komplementärer Treibervorrich
tungen kreuzweise miteinander verbunden sind, wobei die Ein-
/Ausgänge und Aus-/Eingänge mit dem Paar von Aus
gangsanschlüssen (103, 104) verbunden sind.
6. Differentieller Leseverstärker nach Anspruch 1 oder
5, dadurch gekennzeichnet, daß jeder Treiber des Paares
zweiter komplementärer Treibervorrichtungen wenigstens zwei
in Reihe geschaltete Transistoren (110, 111; 112, 113) mit
isoliertem Gate umfaßt, wobei die Transistoren mit isolier
tem Gate unterschiedliche Betriebsspannungen besitzen.
7. Differentieller Leseverstärker nach Anspruch 1, da
durch gekennzeichnet, daß das Paar zweiter komplementärer
Treibervorrichtungen zwischen der Versorgungsspannung und
dem Erdpotential angeschlossen ist.
8. Differentieller Leseverstärker mit einem Paar erster
und zweiter Ausgangsanschlüsse (103, 104), dadurch gekenn
zeichnet, daß er umfaßt:
eine Vorwärtsrückkopplungsvorrichtung (126, 127);
eine erste Pulldownvorrichtung (126), die zwischen dem zweiten Ausgangsanschluß (120) und dem Erdpotential (Vss) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten, und
eine zweite Pulldownvorrichtung (126), die zwischen dem ersten Ausgangsanschluß (119) und dem Erdpotential ange schlossen ist, um in Abhängigkeit von der Spannung des zwei ten Ausgangsanschlusses (120) zu arbeiten.
eine Vorwärtsrückkopplungsvorrichtung (126, 127);
eine erste Pulldownvorrichtung (126), die zwischen dem zweiten Ausgangsanschluß (120) und dem Erdpotential (Vss) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten, und
eine zweite Pulldownvorrichtung (126), die zwischen dem ersten Ausgangsanschluß (119) und dem Erdpotential ange schlossen ist, um in Abhängigkeit von der Spannung des zwei ten Ausgangsanschlusses (120) zu arbeiten.
9. Differentieller Leseverstärker nach Anspruch 8, da
durch gekennzeichnet, daß jede der ersten und zweiten Pull
downvorrichtungen einen N-Typ-Feldeffekttransistor (111,
113) mit isoliertem Gate umfaßt.
10. Differentieller Leseverstärker nach Anspruch 8, da
durch gekennzeichnet, daß er außerdem umfaßt:
einen ersten PMOS-Transistor (110), dessen Kanal zwi schen der Versorgungsspannung (Vcc) und einem ersten Aus gangsanschluß (103) und dessen Gate mit dem zweiten Aus gangsanschluß (104) verbunden ist;
einen zweiten PMOS-Transistor (112), dessen Kanal zwi schen der Versorgungsspannung (Vcc) und einem zweiten Aus gangsanschluß (104) und dessen Gate mit dem zweiten Aus gangsanschluß (103) verbunden ist;
einen ersten NMOS-Transistor (106), dessen Kanal zwi schen dem ersten Ausgangsanschluß (103) und dem Erdpotential (Vss) angeschlossen ist und dessen Gate ein erstes, extern eingegebenes Signal (101) empfängt; und
einen zweiten NMOS-Transistor (108), dessen Kanal zwi schen dem zweiten Ausgangsanschluß (104) und dem Erdpoten tial (Vss) angeschlossen ist und dessen Gate ein weiteres, extern eingegebenes Signal (102) empfängt.
einen ersten PMOS-Transistor (110), dessen Kanal zwi schen der Versorgungsspannung (Vcc) und einem ersten Aus gangsanschluß (103) und dessen Gate mit dem zweiten Aus gangsanschluß (104) verbunden ist;
einen zweiten PMOS-Transistor (112), dessen Kanal zwi schen der Versorgungsspannung (Vcc) und einem zweiten Aus gangsanschluß (104) und dessen Gate mit dem zweiten Aus gangsanschluß (103) verbunden ist;
einen ersten NMOS-Transistor (106), dessen Kanal zwi schen dem ersten Ausgangsanschluß (103) und dem Erdpotential (Vss) angeschlossen ist und dessen Gate ein erstes, extern eingegebenes Signal (101) empfängt; und
einen zweiten NMOS-Transistor (108), dessen Kanal zwi schen dem zweiten Ausgangsanschluß (104) und dem Erdpoten tial (Vss) angeschlossen ist und dessen Gate ein weiteres, extern eingegebenes Signal (102) empfängt.
11. Differentieller Leseverstärker nach Anspruch 10, da
durch gekennzeichnet, daß er außerdem eine Vorrichtung (115)
zum Verbinden der Kanäle der NMOS-Transistoren (106, 108)
mit dem Erdpotential in Antwort auf ein gegebenes Steue
rungssignal (SAE) umfaßt.
12. Differentieller Leseverstärker mit ersten und zwei
ten Ausgangsanschlüssen (119, 120), dadurch gekennzeichnet,
daß er umfaßt:
eine erste Rückkopplungsvorrichtung (166, 167), die zwi schen den ersten und zweiten Ausgangsanschlüssen (119, 120) und dem Erdpotential (Vss) angeschlossen ist, um auf die Spannung der ersten und zweiten Ausgangsanschlüsse zu rea gieren; und
eine zweite RÜckkopplungsvorrichtung (184, 187), die zwischen den ersten und zweiten Ausgangsanschlüssen (103, 104) und einer Spannungsversorgung angeschlossen sind, um auf Spannungen der ersten und zweiten Ausgangsanschlüsse zu reagieren.
eine erste Rückkopplungsvorrichtung (166, 167), die zwi schen den ersten und zweiten Ausgangsanschlüssen (119, 120) und dem Erdpotential (Vss) angeschlossen ist, um auf die Spannung der ersten und zweiten Ausgangsanschlüsse zu rea gieren; und
eine zweite RÜckkopplungsvorrichtung (184, 187), die zwischen den ersten und zweiten Ausgangsanschlüssen (103, 104) und einer Spannungsversorgung angeschlossen sind, um auf Spannungen der ersten und zweiten Ausgangsanschlüsse zu reagieren.
13. Differentieller Leseverstärker nach Anspruch 12, da
durch gekennzeichnet, daß die erste Rückkopplungsvorrichtung
umfaßt:
eine erste Pulldownvorrichtung (166), die zwischen dem ersten Ausgangsanschluß (119) und dem Erdpotential (Vss) an geschlossen ist, um in Abhängigkeit von der Spannung des zweiten Ausgangsanschlusses (120) zu arbeiten, und
eine zweite Pulldownvorrichtung (167), die zwischen dem zweiten Ausgangsanschluß (120) und dem Erdpotential (Vss) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten.
eine erste Pulldownvorrichtung (166), die zwischen dem ersten Ausgangsanschluß (119) und dem Erdpotential (Vss) an geschlossen ist, um in Abhängigkeit von der Spannung des zweiten Ausgangsanschlusses (120) zu arbeiten, und
eine zweite Pulldownvorrichtung (167), die zwischen dem zweiten Ausgangsanschluß (120) und dem Erdpotential (Vss) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten.
14. Differentieller Leseverstärker nach Anspruch 12, da
durch gekennzeichnet, daß die zweite Rückkopplungsvorrich
tung umfaßt:
eine erste Pullupvorrichtung (184), die zwischen dem er sten Ausgangsanschluß (119) und der Versorgungsspannung (Vcc) angeschlossen ist, um in Abhängigkeit von der Spannung des zweiten Ausgangsanschlusses (120) zu arbeiten, und
eine zweite Pullupvorrichtung (187), die zwischen dem zweiten Ausgangsanschluß (120) und der Versorgungsspannung (Vcc) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten.
eine erste Pullupvorrichtung (184), die zwischen dem er sten Ausgangsanschluß (119) und der Versorgungsspannung (Vcc) angeschlossen ist, um in Abhängigkeit von der Spannung des zweiten Ausgangsanschlusses (120) zu arbeiten, und
eine zweite Pullupvorrichtung (187), die zwischen dem zweiten Ausgangsanschluß (120) und der Versorgungsspannung (Vcc) angeschlossen ist, um in Abhängigkeit von der Spannung des ersten Ausgangsanschlusses (119) zu arbeiten.
15. Differentieller Leseverstärker nach Anspruch 12, da
durch gekennzeichnet, daß er außerdem umfaßt:
einen ersten PMOS-Transistor (184), dessen Kanal zwi schen der Versorgungsspannung und einem ersten Ausgangsan schluß und dessen Gate mit dem zweiten Ausgangsanschluß ver bunden ist;
einen zweiten PMOS-Transistor (187), dessen Kanal zwi schen der Versorgungsspannung und einem zweiten Ausgangsan schluß und dessen Gate mit dem zweiten Ausgangsanschluß ver bunden ist;
einen ersten NMOS-Transistor (168), dessen Kanal zwi schen dem ersten Ausgangsanschluß und dem Erdpotential ange schlossen ist und dessen Gate ein erstes, extern eingegebe nes Signal empfängt; und
einen zweiten NMOS-Transistor (167), dessen Kanal zwi schen dem zweiten Ausgangsanschluß und dem Erdpotential an geschlossen ist und dessen Gate ein weiteres, extern einge gebenes Signal empfängt.
einen ersten PMOS-Transistor (184), dessen Kanal zwi schen der Versorgungsspannung und einem ersten Ausgangsan schluß und dessen Gate mit dem zweiten Ausgangsanschluß ver bunden ist;
einen zweiten PMOS-Transistor (187), dessen Kanal zwi schen der Versorgungsspannung und einem zweiten Ausgangsan schluß und dessen Gate mit dem zweiten Ausgangsanschluß ver bunden ist;
einen ersten NMOS-Transistor (168), dessen Kanal zwi schen dem ersten Ausgangsanschluß und dem Erdpotential ange schlossen ist und dessen Gate ein erstes, extern eingegebe nes Signal empfängt; und
einen zweiten NMOS-Transistor (167), dessen Kanal zwi schen dem zweiten Ausgangsanschluß und dem Erdpotential an geschlossen ist und dessen Gate ein weiteres, extern einge gebenes Signal empfängt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900020393A KR920013458A (ko) | 1990-12-12 | 1990-12-12 | 차동감지 증폭회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4105268A1 true DE4105268A1 (de) | 1992-06-17 |
DE4105268C2 DE4105268C2 (de) | 1995-03-30 |
Family
ID=19307388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4105268A Expired - Fee Related DE4105268C2 (de) | 1990-12-12 | 1991-02-20 | Differentieller Leseverstärker |
Country Status (11)
Country | Link |
---|---|
US (1) | US5162681A (de) |
JP (1) | JPH06302192A (de) |
KR (1) | KR920013458A (de) |
CN (1) | CN1023531C (de) |
DE (1) | DE4105268C2 (de) |
FR (1) | FR2670632B1 (de) |
GB (1) | GB2250842B (de) |
HK (1) | HK28297A (de) |
IT (1) | IT1244933B (de) |
NL (1) | NL192646C (de) |
RU (1) | RU2119243C1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19631911C2 (de) * | 1996-07-24 | 2000-12-28 | Lg Semicon Co Ltd | Logikschaltung |
US7099218B2 (en) | 2002-05-02 | 2006-08-29 | Infineon Technologies Ag | Differential current evaluation circuit and sense amplifier circuit for evaluating a memory state of an SRAM semiconductor memory cell |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950014256B1 (ko) * | 1993-04-06 | 1995-11-23 | 삼성전자주식회사 | 낮은 전원전압을 사용하는 반도체 메모리장치 |
KR960009956B1 (ko) * | 1994-02-16 | 1996-07-25 | 현대전자산업 주식회사 | 반도체 소자의 감지 증폭기 |
US5438287A (en) * | 1994-06-01 | 1995-08-01 | United Memories Inc. | High speed differential current sense amplifier with positive feedback |
US5585747A (en) * | 1994-10-11 | 1996-12-17 | Townsend & Townsend & Crew Llp | High speed low power sense amplifier |
US5546026A (en) * | 1995-03-01 | 1996-08-13 | Cirrus Logic, Inc. | Low-voltage high-performance dual-feedback dynamic sense amplifier |
KR0164385B1 (ko) * | 1995-05-20 | 1999-02-18 | 김광호 | 센스앰프회로 |
US5903169A (en) * | 1996-07-24 | 1999-05-11 | Lg Semicon Co., Ltd. | Charge recycling differential logic (CRDL) circuit and storage elements and devices using the same |
US6037890A (en) * | 1997-09-30 | 2000-03-14 | Intel Corporation | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator |
KR100272163B1 (ko) * | 1997-12-30 | 2000-11-15 | 윤종용 | 대기용어레이전압발생기를갖는반도체메모리장치 |
DE69931121T8 (de) * | 1998-10-23 | 2007-05-03 | Nippon Telegraph And Telephone Corp. | Spannungsvergleicher |
US6169424B1 (en) * | 1998-11-03 | 2001-01-02 | Intel Corporation | Self-biasing sense amplifier |
JP4030213B2 (ja) * | 1999-02-22 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体回路装置 |
US6741104B2 (en) * | 1999-05-26 | 2004-05-25 | Micron Technology, Inc. | DRAM sense amplifier for low voltages |
US6259643B1 (en) * | 1999-05-28 | 2001-07-10 | Systems Integration Inc. | Single event upset (SEU) hardened static random access memory cell |
KR100299522B1 (ko) | 1999-06-28 | 2001-11-01 | 박종섭 | 고속 센스 증폭기 |
US6791370B1 (en) * | 1999-07-16 | 2004-09-14 | Micron Technology, Inc. | Apparatus and method for adjusting clock skew |
JP3813400B2 (ja) * | 1999-11-29 | 2006-08-23 | 富士通株式会社 | 半導体記憶装置 |
US6744653B1 (en) * | 2001-10-04 | 2004-06-01 | Xiaohua Huang | CAM cells and differential sense circuits for content addressable memory (CAM) |
US6501697B1 (en) * | 2001-10-11 | 2002-12-31 | Hewlett-Packard Company | High density memory sense amplifier |
US6768348B2 (en) * | 2001-11-30 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
JP4736313B2 (ja) * | 2002-09-10 | 2011-07-27 | 日本電気株式会社 | 薄膜半導体装置 |
KR100577566B1 (ko) * | 2004-12-28 | 2006-05-08 | 삼성전자주식회사 | 입력버퍼회로 |
US7813201B2 (en) * | 2008-07-08 | 2010-10-12 | Atmel Corporation | Differential sense amplifier |
CN102457263A (zh) * | 2010-11-01 | 2012-05-16 | 天钰科技股份有限公司 | 改良位准移位器的电路及方法 |
JP5838650B2 (ja) * | 2011-08-16 | 2016-01-06 | 株式会社ソシオネクスト | 出力回路 |
CN103166576B (zh) * | 2011-12-16 | 2016-05-18 | 中国科学院微电子研究所 | 一种抗单粒子翻转的Latch型灵敏放大器 |
US9343146B2 (en) * | 2012-01-10 | 2016-05-17 | Micron Technology, Inc. | Apparatuses and methods for low power current mode sense amplification |
US8829942B2 (en) * | 2012-11-13 | 2014-09-09 | University Of Macau | Comparator and calibration thereof |
US9356408B1 (en) * | 2013-01-15 | 2016-05-31 | Amazon Technologies, Inc. | Extensible ports for electronic devices |
US9577637B2 (en) * | 2014-02-19 | 2017-02-21 | Altera Corporation | Stability-enhanced physically unclonable function circuitry |
US9373388B1 (en) * | 2015-04-29 | 2016-06-21 | Qualcomm Incorporated | Sense amplifier with pulsed control for pull-up transistors |
US10230361B2 (en) * | 2015-08-28 | 2019-03-12 | Perceptia Devices Australia Pty Ltd | High-speed clocked comparators |
RU2679970C1 (ru) * | 2018-06-07 | 2019-02-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Дифференциальный усилитель на комплементарных полевых транзисторах с управляемым напряжением ограничения проходной характеристики |
US20200244256A1 (en) * | 2019-01-29 | 2020-07-30 | Julian Jenkins | Low-Power Sense Amplifier |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103345A (en) * | 1975-04-28 | 1978-07-25 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor memory with data detection circuit |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4247791A (en) * | 1978-04-03 | 1981-01-27 | Rockwell International Corporation | CMOS Memory sense amplifier |
JPS5589982A (en) * | 1978-12-27 | 1980-07-08 | Hitachi Ltd | Output circuitry |
JPS5616992A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Signal readout circuit |
JPS58100292A (ja) * | 1981-12-09 | 1983-06-14 | Ricoh Co Ltd | センスアンプ |
JPS58100291A (ja) * | 1981-12-09 | 1983-06-14 | Ricoh Co Ltd | センスアンプ回路 |
JPS6010495A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | センスアンプ |
JPS61224192A (ja) * | 1985-03-29 | 1986-10-04 | Sony Corp | 読出し増幅器 |
JPS6246489A (ja) * | 1985-08-23 | 1987-02-28 | Nippon Texas Instr Kk | ダイナミツク型差動増幅器 |
JPS62192997A (ja) * | 1986-02-20 | 1987-08-24 | Toshiba Corp | カレントミラ−型センスアンプ |
FR2603414B1 (fr) * | 1986-08-29 | 1988-10-28 | Bull Sa | Amplificateur de lecture |
CA1260080A (en) * | 1986-09-10 | 1989-09-26 | Akira Yukawa | Operational amplifier circuit having wide operating range |
JPH01105389A (ja) * | 1987-10-19 | 1989-04-21 | Hitachi Ltd | データラッチ回路 |
US5053652A (en) * | 1988-01-28 | 1991-10-01 | Hitachi, Ltd. | High speed sensor system using a level shift circuit |
KR0141494B1 (ko) * | 1988-01-28 | 1998-07-15 | 미다 가쓰시게 | 레벨시프트회로를 사용한 고속센스 방식의 반도체장치 |
JPH0246595A (ja) * | 1988-08-09 | 1990-02-15 | Matsushita Electric Ind Co Ltd | センスアンプ |
KR910008101B1 (ko) * | 1988-12-30 | 1991-10-07 | 삼성전자 주식회사 | 반도체 메모리 소자의 피드백형 데이타 출력 회로 |
US5017815A (en) * | 1989-12-20 | 1991-05-21 | At&T Bell Laboratories | Sense amplifier with selective pull up |
-
1990
- 1990-12-12 KR KR1019900020393A patent/KR920013458A/ko not_active Application Discontinuation
-
1991
- 1991-01-18 US US07/642,872 patent/US5162681A/en not_active Expired - Lifetime
- 1991-01-30 FR FR9101047A patent/FR2670632B1/fr not_active Expired - Fee Related
- 1991-01-31 NL NL9100170A patent/NL192646C/nl not_active IP Right Cessation
- 1991-02-20 DE DE4105268A patent/DE4105268C2/de not_active Expired - Fee Related
- 1991-02-27 RU SU4894619A patent/RU2119243C1/ru not_active IP Right Cessation
- 1991-02-27 IT ITRM910136A patent/IT1244933B/it active IP Right Grant
- 1991-02-27 GB GB9104169A patent/GB2250842B/en not_active Expired - Fee Related
- 1991-02-28 JP JP3034128A patent/JPH06302192A/ja active Pending
- 1991-02-28 CN CN91101326A patent/CN1023531C/zh not_active Expired - Fee Related
-
1997
- 1997-03-13 HK HK28297A patent/HK28297A/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4103345A (en) * | 1975-04-28 | 1978-07-25 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor memory with data detection circuit |
Non-Patent Citations (2)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 16, No. 12, Mai 1974, S. 3960, 3961 * |
Varshney, Venkateswaran: Characterization of an MOS Sense Amplifier, IEEE Journal of Solid-State Circuits, Vol. SC-13, No. 2, April 1978, S. 268-271 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19631911C2 (de) * | 1996-07-24 | 2000-12-28 | Lg Semicon Co Ltd | Logikschaltung |
US7099218B2 (en) | 2002-05-02 | 2006-08-29 | Infineon Technologies Ag | Differential current evaluation circuit and sense amplifier circuit for evaluating a memory state of an SRAM semiconductor memory cell |
Also Published As
Publication number | Publication date |
---|---|
HK28297A (en) | 1997-03-21 |
NL192646C (nl) | 1997-11-04 |
ITRM910136A1 (it) | 1992-08-27 |
RU2119243C1 (ru) | 1998-09-20 |
JPH06302192A (ja) | 1994-10-28 |
ITRM910136A0 (it) | 1991-02-27 |
CN1023531C (zh) | 1994-01-12 |
GB2250842A (en) | 1992-06-17 |
GB2250842B (en) | 1995-06-21 |
NL192646B (nl) | 1997-07-01 |
US5162681A (en) | 1992-11-10 |
NL9100170A (nl) | 1992-07-01 |
KR920013458A (ko) | 1992-07-29 |
DE4105268C2 (de) | 1995-03-30 |
IT1244933B (it) | 1994-09-13 |
GB9104169D0 (en) | 1991-04-17 |
CN1062246A (zh) | 1992-06-24 |
FR2670632A1 (fr) | 1992-06-19 |
FR2670632B1 (fr) | 1997-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4105268A1 (de) | Differentieller leseverstaerker | |
DE19727378B4 (de) | Leseverstärker eines Halbleiterspeicher-Bauelements | |
DE3841944C2 (de) | ||
EP0393435B1 (de) | Statische Speicherzelle | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE60117114T2 (de) | CMOS Speicher(vom Mehrtorregistertyp) mit leistungsreduziertem Spaltenmultiplexierungsschema | |
DE3419670C2 (de) | ||
DE4330778A1 (de) | Speicherzellenschaltung | |
DE2414917A1 (de) | Leseverstaerker | |
DE19654544C2 (de) | Differenzverstärker | |
DE10204822B4 (de) | Eingabe-/Ausgabeleitungs-Abtastverstärker eines Halbleiterspeicherbauelementes | |
DE10113714B4 (de) | Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement | |
DE69909202T2 (de) | Anordnung und Verfahren für statischen RAMspeicher | |
DE2646653C3 (de) | ||
DE19502598A1 (de) | Eingangspuffer für CMOS-Schaltungen | |
DE4324649A1 (de) | Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt | |
DE10053507B4 (de) | Halbleiterspeichervorrichtung | |
DE60104979T2 (de) | Beschränkter eingangsspannungs-/beschränkter ausgangsspannungs-zwischenverstärker für hoch resistive oder hoch kapazitive signalleitungen und verfahren dafür | |
DE10034231B4 (de) | Leseverstärkerschaltung zur Verwendung in einem Halbleiterspeicherbauelement | |
DE4106155C2 (de) | ||
DE60100741T2 (de) | Spannungserhöhung-klemmschaltung für einen flash speicher | |
DE69913107T2 (de) | Stromgesteuerter leseverstärker | |
DE3842761C2 (de) | ||
DE69825837T2 (de) | Speicheranordnung mit versorgungsunabhängiger bitleitungsspannungsklemmschaltung mit geringem leistungsverbrauch | |
WO2001086658A1 (de) | Speicher-leseverstärker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |