JPS58100292A - センスアンプ - Google Patents
センスアンプInfo
- Publication number
- JPS58100292A JPS58100292A JP56198847A JP19884781A JPS58100292A JP S58100292 A JPS58100292 A JP S58100292A JP 56198847 A JP56198847 A JP 56198847A JP 19884781 A JP19884781 A JP 19884781A JP S58100292 A JPS58100292 A JP S58100292A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- sense amplifier
- circuit
- becomes
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は平衡形センスアンプに関するものである。
ＲＡＭ（ランダムアクセスメモリ）やＲＯＭ（リードオ
ンリーメモリ）等のＬＳＩを用いた記憶装置の情報を読
み出して増幅するための平衡形センスアンプは、従来第
１図に示すように、エンハンスメント形でＮチャンネル
形のＭＯＳトランジスタＱｌと９２のゲートにＲＡＭ等
から読み出した相補的な信号ＶｉｎｌとＶｉｎ２とを印
加する一方、各ＭＯ８１−ランジスタＱ１と９２のドレ
イン電極に並列にエンハンスメント形のＭＯＳトランジ
スタＱ３と９４のドレイン電極をそれぞれ接続するとと
もに、そのドレインどうしの接続点Ｎｌ、Ｎ２を相互に
ＭＯＳトランジスタＱ５を介して接続し、さらにＭＯＳ
トランジスタＱ３のゲートは接続点Ｎ２に、Ｑ４のゲー
トは接続点Ｎ１に接続したものである。
ンリーメモリ）等のＬＳＩを用いた記憶装置の情報を読
み出して増幅するための平衡形センスアンプは、従来第
１図に示すように、エンハンスメント形でＮチャンネル
形のＭＯＳトランジスタＱｌと９２のゲートにＲＡＭ等
から読み出した相補的な信号ＶｉｎｌとＶｉｎ２とを印
加する一方、各ＭＯ８１−ランジスタＱ１と９２のドレ
イン電極に並列にエンハンスメント形のＭＯＳトランジ
スタＱ３と９４のドレイン電極をそれぞれ接続するとと
もに、そのドレインどうしの接続点Ｎｌ、Ｎ２を相互に
ＭＯＳトランジスタＱ５を介して接続し、さらにＭＯＳ
トランジスタＱ３のゲートは接続点Ｎ２に、Ｑ４のゲー
トは接続点Ｎ１に接続したものである。
上記したセンスアンプにおいて、ＭＯＳトランジスタＱ
５のゲートにクロッフグのハイレベルが入力されると、
該ＭＯＳトランジスタＱ５がオンとなり、接続点Ｎ１と
Ｎ２とが同電圧となり平衡状態になる。
５のゲートにクロッフグのハイレベルが入力されると、
該ＭＯＳトランジスタＱ５がオンとなり、接続点Ｎ１と
Ｎ２とが同電圧となり平衡状態になる。
一方クロツク〆がローレベルとなると、ＭＯＳトランジ
スタＱ５はオフとなり、ここでたとえば、Ｖｉｎ １
）Ｖｉｎ ２テあるとＭＯ５Ｉ−ランジスタＱ１のオン
抵抗が９２のオン抵抗よりも低くなり、Ｎ１点の電位は
Ｎ２点の電位よりも低くなる。この電位によってＭＯＳ
トランジスタＱ４はオフとなって、ＭＯＳトランジスタ
Ｑ３のゲートはハイレベルとなって９３はオンとなり、
正帰還作用により、接続点Ｎ１は急速にローレベルとな
り、また接続点Ｎ２は急速にハイレベルとなる。Ｖｉｎ
ｌ（Ｖｉｎ２のときは上述と逆の動作である。
スタＱ５はオフとなり、ここでたとえば、Ｖｉｎ １
）Ｖｉｎ ２テあるとＭＯ５Ｉ−ランジスタＱ１のオン
抵抗が９２のオン抵抗よりも低くなり、Ｎ１点の電位は
Ｎ２点の電位よりも低くなる。この電位によってＭＯＳ
トランジスタＱ４はオフとなって、ＭＯＳトランジスタ
Ｑ３のゲートはハイレベルとなって９３はオンとなり、
正帰還作用により、接続点Ｎ１は急速にローレベルとな
り、また接続点Ｎ２は急速にハイレベルとなる。Ｖｉｎ
ｌ（Ｖｉｎ２のときは上述と逆の動作である。
上述のようにこの種のセンスアンプは、その動作時にＭ
ＯＳトランジスタＱ１或いはＱ２はオンとなる必要があ
る。一方、従来のセンスアンプはＱｌ 、Ｑ２はエンハ
ンスメント形であるので、ＭＯＳ）ランジスタのスレッ
ショルド電圧■ＴＨは正（■１Ｈ〉０）であり、入力信
号Ｖｉｎ ｌ 、 Ｖｉｎ２はＶ。０５以上でなければ
ならない。よって０〈ｖｉｎ＜ＶｏＨの入力信号に対し
てはセンスアンプは動作せず、センスアンプとしての動
作範囲が狭くなるという欠点があった。
ＯＳトランジスタＱ１或いはＱ２はオンとなる必要があ
る。一方、従来のセンスアンプはＱｌ 、Ｑ２はエンハ
ンスメント形であるので、ＭＯＳ）ランジスタのスレッ
ショルド電圧■ＴＨは正（■１Ｈ〉０）であり、入力信
号Ｖｉｎ ｌ 、 Ｖｉｎ２はＶ。０５以上でなければ
ならない。よって０〈ｖｉｎ＜ＶｏＨの入力信号に対し
てはセンスアンプは動作せず、センスアンプとしての動
作範囲が狭くなるという欠点があった。
この発明は上述の欠点を除くためになされたものであっ
て、第１図に示すような平衡形のセンスアンプにおいて
、入力信号Ｖｉｎ ］ 、 Ｖｉｎ ２を受けるＭＯＳ
トランジスタＱｌ、Ｑ２をデプレッション形とし、その
ＭＯＳトランジスタＱｌ、Ｑ２のスレッショルド電圧■
ＴＨたとえば一２■ないし＝３ｖとしたものである。■
ＴＨは０■以下であればよい。
て、第１図に示すような平衡形のセンスアンプにおいて
、入力信号Ｖｉｎ ］ 、 Ｖｉｎ ２を受けるＭＯＳ
トランジスタＱｌ、Ｑ２をデプレッション形とし、その
ＭＯＳトランジスタＱｌ、Ｑ２のスレッショルド電圧■
ＴＨたとえば一２■ないし＝３ｖとしたものである。■
ＴＨは０■以下であればよい。
いま、ＭＯ５Ｉ−ランジスタＱｌ 、Ｑ２の■□０．を
負側でＯ■に近い値、たとえば−０，５■に設定すると
、Ｖｉｎ ｌが０■、Ｖｉｎ ２が一１■になった場合
、Ｑｌはオン、Ｑ２はオフとなって、センス動作を行な
うことができる。このようにこの発明にような場合でも
センス動作を行なうことができるようになり、センス電
圧範囲を拡大し、感度を高くすることができる。
負側でＯ■に近い値、たとえば−０，５■に設定すると
、Ｖｉｎ ｌが０■、Ｖｉｎ ２が一１■になった場合
、Ｑｌはオン、Ｑ２はオフとなって、センス動作を行な
うことができる。このようにこの発明にような場合でも
センス動作を行なうことができるようになり、センス電
圧範囲を拡大し、感度を高くすることができる。
また電源電圧■ＤＤが正のものであっても負雷。
位の入力信号を感知、増幅できるという利点もある。
第１図はこの発明が適用される平衡形センスアンプの回
路図である。 Ｑｌ、Ｑ２・・ＭＯＳ）、ランジスタ（デプレッション
形）Ｑ３．Ｑ４・・・ＭＯＳトランジスタ（エンハンス
メント形）特許出願人 株式会社リコー 代 理 人 弁理士青白 葆外１名 第１Ｉ！１ ｖｏｏ ｖｏ。
路図である。 Ｑｌ、Ｑ２・・ＭＯＳ）、ランジスタ（デプレッション
形）Ｑ３．Ｑ４・・・ＭＯＳトランジスタ（エンハンス
メント形）特許出願人 株式会社リコー 代 理 人 弁理士青白 葆外１名 第１Ｉ！１ ｖｏｏ ｖｏ。
Claims (1)
- （１） デプレッション形の第ｌＭＯＳトランジスタ
と、エンハンスメント形の第２Ｍ０Ｓトランジスタとを
並列関係に接続してなる第１回路と、デプレッション形
の第３Ｍ０５ｌ−ランジスタと、エンハンスメント形の
第４Ｍ０５）ランジスタとを並列関係に接続してなる第
２回路と、クロックパルスで開閉し、第１回路と第２回
路とを相互に接続する第５Ｍ０５ｌ−ランジスタとを備
え、第１と第３Ｍ０Ｓトランジスタのゲートに入力信号
を印加するとともに第２Ｍ０Ｓトランジスタのゲートを
第２回路の出力側に接続し、第４Ｍ０Ｓトランジスタの
ゲートを第１回路の出力側に接続したことを特徴とする
センスアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198847A JPS58100292A (ja) | 1981-12-09 | 1981-12-09 | センスアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198847A JPS58100292A (ja) | 1981-12-09 | 1981-12-09 | センスアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58100292A true JPS58100292A (ja) | 1983-06-14 |
Family
ID=16397893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198847A Pending JPS58100292A (ja) | 1981-12-09 | 1981-12-09 | センスアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100292A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670632A1 (fr) * | 1990-12-12 | 1992-06-19 | Samsung Electronics Co Ltd | Amplificateur differentiel de detection. |
-
1981
- 1981-12-09 JP JP56198847A patent/JPS58100292A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670632A1 (fr) * | 1990-12-12 | 1992-06-19 | Samsung Electronics Co Ltd | Amplificateur differentiel de detection. |
| NL9100170A (nl) * | 1990-12-12 | 1992-07-01 | Samsung Electronics Co Ltd | Differentieelaftastversterker. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| JPS59181829A (ja) | 半導体素子の出力バツフア回路 | |
| KR910014947A (ko) | 메모리장치 | |
| JPH0453039B2 (ja) | ||
| KR870007510A (ko) | 반도체 메모리 소자의 데이타 판독회로 | |
| US4658160A (en) | Common gate MOS differential sense amplifier | |
| US4758749A (en) | CMOS current sense amplifier | |
| JPS58100292A (ja) | センスアンプ | |
| JPS6043294A (ja) | 半導体メモリ装置 | |
| JPS589514B2 (ja) | 半導体メモリのコモンデ−タ線負荷回路 | |
| JPS6129496A (ja) | 半導体記憶装置 | |
| JPS60236190A (ja) | センス・アンプ | |
| JPH05243937A (ja) | 信号出力回路 | |
| JPH0636482B2 (ja) | 入力アンプ回路 | |
| SU1376117A1 (ru) | Усилитель считывани на КМДП транзисторах | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPS63877B2 (ja) | ||
| JPH03119597A (ja) | 差電圧増幅回路 | |
| JPS5851358B2 (ja) | 半導体集積回路装置 | |
| SU1679547A1 (ru) | Усилитель считывани на МДП-транзисторах | |
| JPS6162230A (ja) | インタ−フエ−ス回路 | |
| JPH0246595A (ja) | センスアンプ | |
| JPH02198097A (ja) | 半導体スタチックメモリ | |
| JPH01130619A (ja) | センスアンプ回路 | |
| JPH0155770B2 (ja) |