JPH03119597A - 差電圧増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［イ既要］ 差電圧増幅回路に係り、詳しくは相補信号線間に現れる
差電圧を検出し、増幅するカレントミラ回路を倫えた差
電圧増幅回路に関し、 ノイズに強く、高利得で、しかも高速化を図ることがで
きる差電圧増幅回路を提供することを目的とし、 相補信号線の信号をそれぞれ入力し、その入力信号に基
づいて電流制御用の各トランジスタを電流制御して、相
補信号線間の差信号を検出し増幅するカレントミラー回
路を備えた差電圧増幅回路において、前記相補（ハ号線
のスタンバイ時のり七ソトレベルに基づいて、前記カレ
ントミラー回路の電流制御用の各トランジスタを、その
リセットレベルではオフ状態となる極性のトランジスタ
で構成した。

［産業上の利用分野］ 本発明は差電圧増幅回路に係り、詳しくは相補信号線間
に現れる差電圧を検出し、増幅するカレントミラー回路
を備えた差電圧増幅回路に関するものである。

近年、半導体記憶装置の高集積化、高速化に伴い、共通
ハス線を介して転送される相補信号よりなるビット信号
の差電圧を増幅する差電圧増幅回路も高速化が要求され
、しかも、ノイズに強いことが要求されている。

［従来の技術］ 従来、半導体記憶装置のセンスバッファは第３図に示す
ように、電源ＶＤＤに接続されたＰ型エンハンスメント
ＭＯＳトランジスタ１．１．．１２及び１３．１４より
なるカレントミラー回路１５１６と、各カレントミラー
回路１５．１６の電流ｓｌｌ　ｔＭＩｌ　用のＮ型のエ
ンハンスメントＭＯ３＋−ランジスタ１７〜２０とを備
えた差電圧増幅回路で構成され、データバスｖＡＤＢ、
ＤＢに転送されるビット線ＢＬ、ＢＬからのビット線デ
ータを入力するようになっている。そして、データバス
線ＤＢＤＢに転送されてきたヒツト信号、即ち相補信号
は差電圧増幅回路にてその相補信号の差電圧が増幅され
て出力されるようになっている。

そして、半導体記憶装置において、特にスタティクＲＡ
Ｍにおいて使用される差電圧増幅回路には高速化に適し
たカレントミラー回路か採用されていた。即ち、前記デ
ータバス線ＤＢ、ＤＢのスタンバイ時におけるリセノＩ
・レベルをカレントミラー回路のゲインが最も良いＶ　
ｃｃ　／　２にして高速化を図っている。

しかしなから、データバス線ＤＢ、ＤＢのスタンバイレ
ベルをＶ　ｃｃ　／　２とするにば、Ｖ　ｃｃ　／　２
レヘルを作成する回路をデータバス線ＤＢ、ＤＢに各々
接続しなければならない。このＶｃｃ／２を作成する回
路は、Ｖｃｃの変動に対する追従性を重視するため、大
電流を消費させつつ動作させる必要がある。スタティッ
クＲＡＭのように規格的に消費電流に余裕があればよい
が、ダイナミックＲＡＭは大電流を消費する回路は使用
できない。そこで、データバスＭＡＤＢ、ＤＢのスタン
バイレベルばＶｃｃ又はＶｃｃに近いレベルにするか、
Ｖｓｓ又はＶｓｓに近いレベルにすることが劣えられる
。

一方、ビットＶＡＢＬ、ＢＬからのピッ）・線データは
Ｎ型のエンハンスメントＭＯ３＋・ランシスタ又はＰ型
のエンハンスノントＭＯ３Ｉ−ランシスタからなるコラ
ムヶ−１−を介してデータバス線ＤＢＤＢに転送される
。コラムゲ−１〜のＰ型、Ｎ型タイプによってコラムゲ
−１・のタイプに対するビット線ＢＬ、ＢＬのデータ保
持の安定性の向」二を考エルト、データバス４ｉＤＢ、
ＤＢのスタンバイレベルがＶｃｃ又はＶｃｃに近いレベ
ルか、Ｖｓｓ又はＶｓｓに近いレベルかが決定される。

従来はコラムゲートをＮ型とする回路がスピード的、プ
ロセス的に安定で、コラムゲートをＰ型とする回路に対
し有利であったため、第３図に示すような構成となって
きた。

［発明が解決しようとする課題］ しかしながら、データバス線ＤＢ、ＤＢのスタンバイ時
におけるリセノトレベルをＶｃｃ又はＶｃｃに近い値に
設定した場合、従来のカレントミラー回路を備えた差電
圧増幅回路をそのまま採用し、スピードアップを狙うこ
とば困難であった。第３図から明らかなように、データ
バス線ＤＢ、ＤＢから転送されてくるヒツトデータをゲ
ート信号として入力する電流制御用のＮ型の各エンハン
スメントＭＯ３ｈランジスタ１７〜２０はスタンバイ時
においてはＶｃｃ又はＶｃｃに近い電圧が印加されてい
る。従って、活性化信号ＡｃがＮ型のエンハンスノン１
−Ｍ２Ｓ）ランジスタよりなる活性化ｌ・ランジスタ２
３に印加され、前記トランジスタ１７〜２０が動作する
際、ｌ・ランシスタ１７〜２０ば飽和状態から動作を開
始することになる。

その結果、トランジスタ１７〜２０は大きなトレイン電
流を流しながら小さなドレイン電流の差を検出していく
こととなる。検出できるようなドレイン電流の差が生じ
るまでは増幅回路としての機能が損なわれる問題が生じ
る。

そこで、活性化信号Ａｃを出力する前に、−旦、データ
バス線ＤＢ、ＤＢのリセソＩ・レベルをＶｃｃ／２に落
とすことが考えられるが、そのリセノトレベルをＶ　ｃ
ｃ　／　２に落とす時間が高速化を図る上で障害となる
。

本発明は上記問題点を解決するためになされたものであ
って、その目的はノイズに強く、高利得で、しかも高速
化を図ることができる差電圧増幅回路を提供することｔ
こある。

［課題を解決するための手段コ 第１図は本発明の一態様を示す原理説明図である。

相補信号線ＤＢ、ＤＢのスタンバイ時のリセットレベル
は１１レベル側に設定されており、カレントミラー回路
５．６の電流制御用の各トランジスタ１〜４は、相補信
号線ＤＢ、Ｉ）Ｂのリセットレベルにてオフ状態となる
極性のＰ型エンハンスメン１−Ｍ２Ｓ）ランジスクで構
成されている。

なお、相補信号線ＤＢ、ＤＢのスタンバイ時のりセノト
レベルがＬレベル側に設定されている場合には、各電流
制御用のトランジスタ１〜４は、Ｎ型エンハンスメント
ＭＯ３＋−ランジスタで構成される。

［作用］ 相補信号線ＤＢ、ＤＢのスタンバイ時のリセ７１〜レヘ
ルば■４４レベル側設定されているため、ノイズ等の原
因でヒント線ＢＬ、ＢＬのデータを破壊することはない
。

又、電流制御用の各トランジスタ１〜４はＰ型エンハン
スメントＭＯ３Ｉ−ランンスタであるので、動作時にお
いて相補信号線ＤＢ、ＤＢにビット信号が転送されると
、トランジスタ１〜４は不飽和状態から動作を開始する
ことになる。その結果、小さなトレイン電流から大きな
ドレイン電流へと大きく変化することになり、高利得の
増幅回路として機能する。又、動作時において、相補信
号線ＤＢ、ＤＢのり七ソトレベルをＶ　ｃｃ　／　２に
落とすす時間が必要がなく、高速に動作する。

又、相補信号線ＤＢ、ＤＢのスタンバイ時のりセノトレ
ベルがＬレベル側に設定されるとともに、各電流制御用
のトランジスタ１〜４がＮ型エンハンスメントＭＯ３ｈ
ランシスクで構成されている場合、その動作時において
相補信号線ＤＢ、ＤＢにビット信号が転送されると、ト
ランジスタ１〜４は不飽和状態から動作を開始すること
になるため、高利得の増幅回路としての機能し、動作時
において、相補信号線ＤＢ、ＤＢのりセソトレベルをＶ
　ｃｃ　／　２に上げる時間が必要がなく、高速に動作
する。

［実施例コ 以下、本発明を具体化した一実施例を第２図に従って説
明するが、第３図と同様の構成については同一の符号を
付して説明を省略する。

本実施例における差電圧増幅回路はデータバス線ＤＢ、
ＤＢに接続された第１の差電圧増幅回路３０と、同増幅
回路３０の一対の出力端子３１３２に接続された第２の
差電圧増幅回路３３とで構成されている。本実施例では
データバス”ａ　Ｄ　Ｂ　。

ＤＢのリセットレベルばＶｃｃ又はＶｃｃに近い値に設
定されるとともに、データバス線ＤＢ、ＤＢにはビット
線ＢＬ、ＢＬからのビット線データがＮ型のエンハンス
メントＭＯ３Ｉ−ランジスタからなるコラムゲート３４
，３５を介して転送されるようになっている。

第１の差電圧増幅回路３０はＮ型エンハンスノントＭＯ
３Ｉ−ランジスタ３６．３７及び３８３９よりなるカレ
ントミラー回路４０．４１と、各カレントミラー回路４
０，４．１の電流制御用のＰ型のエンハンスメントＭＯ
３）ランジスタ４２〜４５とで構成され、各トランジス
タ４２〜４５のゲート端子に前記データバス線ＤＢ、Ｄ
Ｂのビット線データが入力されるようになっている。各
電流制御用トランジスタ４２〜４５はＰ型エンハンスメ
ントＭＯ３＋−ランジスタよりなる活性化１ヘランジス
タ４６を介して電源ＶＤＤに接続されている。

そして、第１の差電圧増幅回路３０はその動作時、即ち
、活性化トランジスタ４６に活性化信号Ａｃが印加され
ると、データバス線ＤＢ、ＤＢに転送されたピント線デ
ータ、即ち、その相補信号０ の差電圧を増幅して出力端子３１．３２より出力する。

又、第１の差電圧増幅回路３０はその非動作時において
出力端子３１．３２からは■、レベルの増幅信号が出力
される。

第２の差電圧増幅回路３３は第３図に示す従来の差電圧
増幅回路と同様の構成であり、電流制御用のＮ型のエン
ハンスメントＭＯ３＋−ランジスタ１７〜２０のゲート
端子に第１の差電圧増幅回路３０の出力端子３１．３２
から増幅信号が入力されるようになっている。そして、
第２の差電圧増幅回路３３はその動作時、即ち、活性化
トランジスタ２３に活性化信号ＡＣが印加されると、第
１の差電圧増幅回路３０の出力端子３１．３２から転送
された増幅信号、即ち、その相補信号の差電圧を増幅し
てコモンハスＣＢ、ＣＢに出力するようになっている。

さて、上記のように構成された差電圧増幅回路において
活性化信号Ｗτ、Ａｃがそれぞれ活性化トランジスタ４
６．２３に印加され、第１及び第２の差電圧増幅回路３
０．３３が動作する場合、１ 第１の差電圧増幅回路３０の電流制御用の各トランジス
タ４２〜４５ばＰ型エンハンスメントＭ○Ｓトランジス
タであるので、相補信号線ＤＢ百１にビット信号か転送
されると、各トランジスタ４２〜４５は不飽和状態から
動作を開始することになる。その結果、小さなドレイン
電流から大きなドレイン電流へと大きく変化することに
なり、高利得の増幅回路として機能する。この動作時に
おいて、データバス線ＤＢ、ＤＢのりセソトレベルをＶ
　ｃｃ　／　２に落とす時間が必要がなく、高速に動作
する。

又、この動作時において、第２の差電圧増幅回路３３の
電流制御用の各トランジスタ１７〜２０ばＮ型エンハン
ヌメントＭＯＳトランジスタであるので、各トランジス
タ１７〜２０も不飽和状態から動作を開始することにな
るため、高利得の増幅回路として機能する。

なお、本実施例では電流制御用トランジスタ４２〜４５
をＰ型エンハンスメント型ＭＯＳトランジスタで構成し
た第１の差電圧増幅回路３０と、２ 電流制御用トランジスタ１７〜２０をＮ型エンハンスメ
ント型ＭＯ３Ｉ−ランジスタで構成した第２の差電圧増
幅回路３３とを直列に接続して差電圧増幅回路を構成し
たが、更に第２の差電圧増幅回路３３に対して第１の差
電圧増幅回路３０と同様の差電圧増幅回路を第３の差電
圧増幅回路として接続することにより、より高利得の差
電圧増幅回路とすることができる。

又、本実施例ではデータバス線ＤＢ、ＤＢのりセノトレ
ベルをＨレベルとし、同データバス線ＤＢ、ＤＢにはＰ
型エンハンスメントＭＯＳトランジスタを電流制御用ト
ランジスタ４２〜４５とした第１の差電圧増幅回路３０
を接続したが、データバス４５１ＤＢ、ＤＢのりセソト
レベルをＬレベルとし、同データバス線ＤＢ、ＤＢ−に
ばＮ型エンハンスメントＭＯ３）ランシスタを電流制御
用トランジスタとした差電圧増幅回路を接続するように
してもよい。この場合には、第２の差電圧増幅ｌにはＰ
型エンハンスメントＭＯ３）ランジスタを電流制御用ト
ランジスタとした差電圧増幅回路を接続し、コラムゲー
トとしてＰ型エンハンスメントＭＯＳトランジスタを用
いればよい。

［発明の効果コ 以上詳述したように本発明によれば、ノイズに強く、高
利得で、しかも高速の差電圧増幅回路とすることができ
る優れた効果がある。

【図面の簡単な説明】

第１図は本発明の一態様を示す原理説明図、第２図は本
発明を具体化した一実施例における差電圧増幅回路を示
す電気回路図、 第３図は従来の差電圧増幅回路を示す電気回路図である
。 図において、 １〜４は電流制御用トランジスタ、 ５．６はカレントミラー回路、 ＤＢ、ＤＢば相補信号線である。 ３ ４

Claims (1)

1. 【特許請求の範囲】 １　相補信号線（ＤＢ、■）の信号をそれぞれ入力し、
   その入力信号に基づいて電流制御用の各トランジスタ（
   １〜４）を電流制御して、相補信号線（ＤＢ、■）間の
   差信号を検出し増幅するカレントミラー回路（５、６）
   を備えた差電圧増幅回路において、 前記相補信号線（ＤＢ、■）のスタンバイ時のリセット
   レベルに基づいて、前記カレントミラー回路（５、６）
   の電流制御用の各トランジスタ（１〜４）を、そのリセ
   ットレベルではオフ状態となる極性のトランジスタで構
   成したことを特徴とする差電圧増幅回路。