DE4105268C2 - Differentieller Leseverstärker - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen insbesondere in einer Halbleiterspeichervorrichtung verwendeten differentiellen Leseverstärker gemäß des Oberbegriffs des Anspruchs 1.

Aus der US-PS 41 03 345 ist eine Halbleiterspeichervorrichtung bekannt mit einem Sensorverstärker, dessen Eingangsanschlüsse mit einem Paar Bitleitungen verbunden sind. Der Sensorverstärker umfaßt zwei komplementäre Eingangsinverter, deren Ausgangsanschlüsse mit den Ausgangsdatenleitungen entsprechend verbunden sind. Darüber hinaus enthält der Sensorverstärker Schalteinrichtungen zum Anschalten der Eingangsinverter nach Maßgabe entsprechender Steuersignale für den Lesevorgang.

Aus der Druckschrift IBM Technical Disclosure Bulletin, Seiten 3690, 3961, ist ein Sensorverstärker zum Verstärken der Ausgangssignale einer Halbleiterspeicherzelle bekannt. Der Sensorverstärker umfaßt zwei komplementäre Eingangsinverter, welche aus einem Paar in Serie geschalteter Transistoren komplementären Typs bestehen. Die Eingangsanschlüsse und Ausgangsanschlüsse der Eingangsinverter sind jeweils kreuzweise miteinander verkoppelt zur Erzeugung einer Rückkopplung. Gemäß einem Ausführungsbeispiel ist eine Schalteinrichtung vorgesehen, die nach Maßgabe eines Steuersignals die Eingangsinverter mit dem Bezugspotential verbindet. Während einer Schreiboperation werden die Eingangsinverter in einen nichtaktiven Zustand gebracht, indem die Schalteinrichtung die Eingangsinverter von dem Bezugsspannungspotential trennt. Gemäß einer Variante wird die Schalteinrichtung durch zwei Paare von P-Transistoren ersetzt, welche den Eingangsinvertern vorgeschaltet sind.

Aus der IEEE Journal of Solid-State Circuits, No. 2/1978, Seiten 268-271, ist ein Sensorverstärker für einen CCD (charge coupled device) Speicher bekannt. Bei dem Sensorverstärker für diesen Speichertyp werden die einfließenden Ladungen mittels Eingangstransistoren in entsprechende Spannungen umgewandelt. Die Eingangstransistoren sind mit jeweils einem zweiten, in Reihe geschalteten, Transistor zwischen den Versorgungsspannungen angeschlossen. Die Ausgangssignale der Eingangstransistoren werden an die Ausgangspuffer des Sensorverstärkers gespeist. Von den Ausgängen der Eingangstransistoren bestehen kreuzweise Verbindungen zu den Gateelektroden der zweiten Transistoren. Der Sensorverstärker besitzt zusätzliche Schalter zum Rücksetzen und Ausgleichen der Spannungspotentiale auf den Ausgangsleitungen.

Eine Halbleiterspeichervorrichtung erfordert zum Auslesen der in ihren Speicherzellen gespeicherten Daten einen Schaltkreis zum Dekodieren von Adressen, um eine Reihe von Speicherzellen auszuwählen, einen Verstärker zum Verstärken der von den ausgewählten Speicherzellen ausgelesenen Daten und einen Schaltkreis zur Ausgabe der verstärkten Daten. Allgemein muß bei der Herstellung einer hoch integrierten Halbleiterspeichervorrichtung mit guter Geschwindigkeitsleistung die Verbesserung ihrer Zuverlässigkeit und eine minimale Leistungsaufnahme vorrangig beachtet werden.

Insbesondere werden bei fortschreitender Integration von Halbleiterspeichervorrichtungen die Betriebsspannung der Speichervorrichtung und der Spannungsunterschied zwischen Datenleitungen verringert, so daß ein Leseverstärker erfor­ derlich ist, der sicher den verringerten Spannungsunter­ schied feststellt. Die hauptsächlich in einer Halbleiterspeichervorrichtung, insbesondere in einem stati­ schen Speicher mit wahlfreiem Zugriff (SRAM) verwendeten Verstärker sind differentielle Leseverstärker, die den klei­ nen Spannungsunterschied zwischen den Eingangsanschlüssen eines Paares von Datenleitungen (Bitleitungen) verstärken.

Die grundlegende Struktur eines Leseverstärkers vom Stromspiegeltyp ist aus der US 4 697 112 und aus der Druckschrift "A 28ns CMOS SRAM With Bipolar Sense Amplifiers", Seiten 224-225, IEEE ISSCC, bekannt.

Fig. 10 zeigt einen bisherigen Schaltkreis mit einem Leseverstärker. Der Schaltkreis verstärkt den Unterschied zwischen den an einen ersten und einen zweiten Eingangsanschluß 1 und 2 an­ gelegten Spannungen, der durch einen ersten und einen zwei­ ten Ausgangsanschluß 3 und 4 ausgegeben wird. Da es keinen wesentlichen Spannungsunterschied zwischen dem Gate und dem Drain eines PMOS-Transistors 6 gibt, die beide miteinander verbunden sind, wird die Spannung am ersten Ausgangsanschluß 3 nicht wesentlich verändert, trotz einer Änderung des Ein­ gangssignalpegels.

Daher wird die effektive Ausgabe nur über den zweiten Ausgangsanschluß 4 erreicht, und daher wird der Schaltkreis als einpoliger Schaltkreis bezeichnet. Also verwendet eine ange­ wendete Speichervorrichtung zwei einpolige Stromspiegellese­ verstärker, wie in Fig. 11 gezeigt.

In den Fig. 10 und 11 wird ein NMOS-Transistor 11, des­ sen Source mit dem Erdpotential Vss verbunden ist, verwen­ det, einen Leistungsverbrauch in Abhängigkeit von einem Leseverstärkersteuerungssignal 10 im logisch "niedrigen" Zu­ stand, das an seinem Gate anliegt, wenn der Leseverstärker nicht betrieben wird, zu vermeiden.

Das an ein Ausgleichsübertragungsgatter 13, das zwischen einem Paar von Bitleitungen (oder Datenleitungen) 15 und 16 angeschlossen ist, angelegte Ausgleichssignal 12, gleicht die Bitleitungen 15 und 16 vor und nach dem Betrieb des Le­ severstärkers, während sie in den logisch "hohen" Zustand kommen, aus, um zu verursachen, daß das Ausgangssignal des Leseverstärkers in den Bitleitungen (oder Datenleitungen) während seines Betriebs erscheint.

Die Verwendung des obigen Stromspiegelleseverstärkers wirft folgende Probleme auf:
Zunächst ist die Verstärkung der Ausgangsspannung ge­ ring, wenn der Spannungspegel der Eingangssignale relativ niedrig oder hoch ist. Der Grund ist folgender: obwohl es kein Problem gäbe, wenn eine Spannungsdifferenz zwischen den Eingangsspannungen einschließlich der Schwellspannungen der NMOS-Tansistoren 8 und 9 (siehe Fig. 10), die die Eingangs­ spannungen empfangen, gebildet würde, ist jedoch der Span­ nungsunterschied zwischen dem ersten und dem zweiten Ausgangsanschluß 3 und 4 unbedeutend, da die NMOS-Transisto­ ren fast dieselbe Leitfähigkeit besitzen, wenn die Pegel der beiden Eingänge oberhalb oder unterhalb der Schwellspannung verschieden sind.

Weiterhin ist die Betriebsgeschwindigkeit sehr niedrig. Der Grund ist folgender: Wenn das durch den ersten Eingangs­ anschluß 1 empfangene Signal einen höheren Pegel besitzt als das durch den zweiten Eingangsanschluß 2 empfangene Signal, geht der NMOS-Transistor 8 verglichen mit dem normalen Zu­ stand schneller in den leitfähigen Zustand über, wodurch die Spannung des ersten Ausgangsanschlusses 3 erniedrigt wird. Demzufolge lädt der PMOS-Transistor 7 den zweiten Ausgangs­ anschluß 4 mit der Versorgungsspannung Vcc, so daß eine Än­ derung der Ausgangsspannungen verursacht wird. Die für die Änderung der Spannung notwendige Zeit hängt von der Leitfä­ higkeit des Transistors selbst ab, so daß der effektive Aus­ gang ziemlich langsam erscheint.

Um den Stromspiegelleseverstärker zu verbessern, wurde ein weiterer, in Fig. 12 gezeigter Leseverstärker angegeben.

Der in Fig. 12 gezeigte, selbsthaltende Verstärker be­ sitzt einen ersten und einen zweiten Ausgangsanschluß 53 und 54, die jeweils mit den Gates der PMOS-Transistoren 57 und 56 kreuzweise verkoppelt sind.

Diese Struktur dient dazu, die unzureichende, positive Rückkopplung auszugleichen, welche durch die mit der Spannungsversorgung verbundenen und in der Sättigung arbeitenden PMOS-Transistoren 6 und 7 in den Fig. 10 und 11 verursacht wird. Jedoch zeigt auch der Leseverstärker der Fig. 12 ein Abfallen der Verstärkung der Ausgangsspannung bei niedrigen oder hohen Pegeln des Ein­ gangssignals.

Unter Bezugnahme auf die Kurven der Fig. 3 wird sofort klar, daß die Spannungsverstärkungskurven 61 und 63, die je­ weils die Spannungsverstärkungscharakteristiken der Schalt­ kreise der Fig. 11 und 12 darstellen, schnell fallen, wenn der Pegel der Eingangsspannung unter 2 V oder über 3 V liegt. Der Grund dafür ist, daß, da die Elemente zum Empfangen der Eingangsspannungen in den Fig. 11 und 12 NMOS-Transistoren sind, der Spannungspegelbereich (oder die Bandbreite) zum Aufrechterhalten einer hohen Ausgangsspannungverstärkung wie oben beschrieben schmal ist.

Darüber hinaus wird in den herkömmlichen Schaltkreisen der Fig. 10 oder 12, wenn das Leseverstärkersteuerungssi­ gnal 10 in den logisch "niedrigen" Zustand gebracht wird, um einen Leistungsverbrauch zu verhindern, wenn der Lesever­ stärker nicht betrieben wird, der NMOS-Transistor 11 ausge­ schaltet, wodurch die durch die NMOS-Transistoren 8, 9 oder 58, 59 fließenden Ströme unterbrochen werden und die Span­ nungen an den ersten und zweiten Ausgangsanschlüssen 3, 4 oder 53, 54 ansteigen, bis die PMOS-Transistoren 6, 7 oder 56, 57 ausgeschaltet werden.

Also erhalten die Spannungspegel beider Ausgangsan­ schlüsse denselben Wert, so daß ein Verlust des ursprüngli­ chen Ausgangssignals des Leseverstärkers verursacht wird.

Es ist die Aufgabe der vorliegenden Erfindung, einen verbesserten Leseverstärker zur Verfügung zu stel­ len, der eine geringe Spannungsdifferenz sicher und effektiv verstärkt.

Diese Aufgabe wird durch einen gattungsbildenden Leseverstärker mit den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.

Bevorzugte Ausführungsformen der Erfindung sind in den Unteransprüchen beschrieben.

Die Erfindung wird nun genauer unter Bezugnahme auf die lediglich als Beispiel beigefügten Zeichnungen beschrieben.

Fig. 1 zeigt einen differentiellen Leseverstärker.

Fig. 2 zeigt ein Funktionsdiagramm des Leseverstärkers aus Fig. 1.

Fig. 3 zeigt Kurven zum Vergleichen der Charakteristiken des erfindungsgemäßen Schaltkreises mit denen der herkömmli­ chen Schaltkreise.

Die Fig. 4 bis 9 zeigen verschiedene Ausführungsbei­ spiele des erfindungsgemäßen Schaltkreises.

Fig. 10 zeigt eine Grundform eines herkömmlichen, diffe­ rentiellen Leseverstärkers.

Fig. 11 ist ein Ausführungsbeispiel eines herkömmlichen Schaltkreises.

Fig. 12 ist ein weiteres Ausführungsbeispiel eines her­ kömmlichen Schaltkreises.

Der in Fig. 1 gezeigte, differentielle Leseverstärker 100 umfaßt einen ersten komplementären Eingangsinverter 124 mit einem ersten Eingangsanschluß 101 und einen zweiten kom­ plementären Eingangsinverter 125 mit einem zweiten Eingangs­ anschluß 102. Der erste, komplementäre Eingangsinverter 124 besteht aus einem PMOS- und einem NMOS-Transistor 105 und 106, die in Reihe geschaltet sind. Der zweite, komplementäre Eingangsinverter 125 besteht aus einem PMOS- und einem NMOS- Transistor 107 und 108, die in Reihe geschaltet sind. Der erste, komplementäre Eingangsinverter 124 besitzt auch einen Ausgang, der mit einem ersten Ausgangsanschluß 103 verbunden ist, der seinerseits mit dem Ausgang eines ersten komplemen­ tären Inverters 126 und dem Eingang eines zweiten komplemen­ tären Inverters 127 verbunden ist. Der zweite, komplementäre Eingangsinverter 125 besitzt auch einen Ausgang, der mit ei­ nem zweiten Ausgangsanschluß 104 verbunden ist, der seiner­ seits mit dem Ausgang eines zweiten komplementären Inverters 127 und dem Eingang eines ersten komplementären Inverters 126 verbunden ist. Der erste Inverter 126 besteht aus einem PMOS- und einem NMOS-Transistor 110 und 111, die in Reihe ge­ schaltet sind. Der zweite, komplementäre Inverter 127 be­ steht aus einem PMOS- und einem NMOS-Transistor 112 und 113. An die gemeinsame Source der PMOS--Transistoren 105 und 107 des ersten und des zweiten komplementären Eingangsinverters 124 und 125 wird die Versorgungsspannung Vcc durch den Kanal des PMOS--Transistors 109 angelegt, wobei das Gate ein nega­ tives Leseverstärkersteuerungssignal SAE empfängt. Ebenso ist zwischen der gemeinsamen Source der NMOS-Transistoren 106 und 108 des ersten und des zweiten komplementären Ein­ gangsinverters 124 und 125 und dem Erdpotential Vss der Ka­ nal des NMOS-Transistors 115 angelegt, wobei das Gate ein positives Leseverstärkersteuerungssignal SAE empfängt. Der erste und der zweite Ausgangsanschluß 103 und 104 sind je­ weils mit einem Paar von Datenleitungen 119 und 120 verbun­ den. Ein Ausgleichsschaltkreis 123 ist zwischen den Daten­ leitungen 119 und 120 angeschlossen und hat dieselbe Funk­ tion wie der der Fig. 10, 11 und 12.

Die PMOS- und NMOS-Transistoren 109 und 115, die jeweils mit der Spannungsversorgung Vcc und dem Erdpotential Vss verbunden sind, werden in Abhängigkeit von dem positiven Le­ severstärkersteuerungssignal SAE des logisch "niedrigen" Zu­ stands (oder dem negativen Leseverstärkersteuerungssignal des logisch "hohen" Zustands) ausgeschaltet, um einen Leistungsverbrauch zu vermeiden, wenn der differentielle Leseverstärker (hiernach Leseverstärker bezeichnet) nicht betrieben wird (Wartezustand). Zusätzlich dienen der erste und der zweite komplementäre Inverter 126 und 127 als Verriegelungsschaltkreis.

In Fig. 2, die die Funktionsdiagramme des Leseverstär­ kers aus Fig. 1 zeigt, bezeichnet das Bezugszeichen A das Adreßsignal, B den Pegel des Eingangssignals, C das an den Ausgleichsschaltkreis 123 zum Ausgleichen des Datenleitungs­ paares angelegte Ausgleichssignal EQ, D das positive Le­ severstärkersteuerungssignal SAE und E das Ausgangssignal.

Im Diagramm der Fig. 3, das die Vergleichsergebnisse der herkömmlichen Leseverstärker der Fig. 11 und 12 mit dem er­ findungsgemäßen Leseverstärker von Fig. 1 zeigt, stellt die y-Achse die Spannungsverstärkung des Leseverstärkers und die x-Achse den Pegel der Eingangsspannung dar. Die Kurven 61, 63 und 65 stellen jeweils die von den Leseverstärkern der Fig. 11, 12 und 1 erhaltenen Ergebnisse dar. Die Ergebnisse wurden mit der gleichen Versorgungsspannung erhalten.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel der Erfin­ dung, das sich von Fig. 1 dadurch unterscheidet, daß die er­ sten und zweiten komplementären Inverter 126 und 127 der Fig. 4 über den NMOS-Transistor 115 zusammen mit den ersten und zweiten komplementären Eingangsinvertern mit dem Erdpo­ tential verbunden sind. Jedoch ist der Betrieb der beiden Schaltkreise im wesentlichen der gleiche.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Erfin­ dung, das einen herkömmlichen Stromspiegelleseverstärker mit einem Festhalteschaltkreis 170 mit zwei NMOS-Transistoren 166 und 167 verbindet. Der Kanal des NMOS-Transistors 166 ist zwischen dem ersten Ausgangsanschluß 161 und dem Erdpo­ tential Vss angeschlossen, und das Gate ist mit dem zweiten Ausgangsanschluß 162 verbunden. Der Kanal des NMOS-Transi­ stors 167 ist zwischen dem zweiten Ausgangsanschluß 162 und dem Erdpotential Vss angeschlossen, und das Gate ist mit dem ersten Ausgangsanschluß 161 verbunden.

Der Leseverstärker der Fig. 6 unterscheidet sich von Fig. 5 insofern, daß die Source der NMOS-Transistoren 166 und 167 von Fig. 6 über den NMOS-Transistoren 115 (nur der Anschluß ist gezeigt) mit dem Erdpotential Vss verbunden ist.

Fig. 7 zeigt ein weiteres Ausführungsbeispiel der Er­ findung, das durch Modifikation der Fig. 6 erhalten wurde. Und zwar wird der Leseverstärker von Fig. 7 erhalten durch Hinzufügen von zwei PMOS--Transistoren 184 und 187 zu Fig. 9. Der Kanal des PMOS--Transistors 184 ist zwischen der Versor­ gungsspannung Vcc und dem Drain des Eingangs-NMOS-Transi­ stors 168, dessen Gate mit dem ersten Eingangsanschluß 101 verbunden ist, angeschlossen, und sein Gate ist mit dem zweiten Ausgangsanschluß 162 verbunden, während der Kanal des PMOS--Transistors 187 zwischen der Versorgungsspannung Vcc und dem Drain des anderen Eingangs-NMOS-Transistors 169, dessen Gate mit dem zweiten Eingangsanschluß 102 verbunden ist, angeschlossen ist und sein Gate mit dem ersten Aus­ gangsanschluß 161 verbunden ist. Daher wird die positive Rückkopplung verstärkt, so daß die Ausgangsspannungsverstär­ kung vergrößert wird.

Fig. 8 unterscheidet sich von Fig. 7 nur dadurch, daß die Source der beiden NMOS-Transistoren 166 und 167, die den Festhalteschaltkreis bilden, gemeinsam zusammen mit den Source der Eingangs-NMOS-Transistoren 168 und 169 mit dem Drain des mit dem Erdpotential verbundenen NMOS-Transistors 115 (nur der Anschluß ist gezeigt) verbunden sind.

Bei den Fig. 1, 4, 5-8, die verschiedene Ausfüh­ rungsbeispiele des erfindungsgemäßen Leseverstärkers zeigen, ist Fig. 1 im wesentlichen gleich Fig. 4 außer der Erdver­ bindung, Fig. 5 ist im wesentlichen gleich der Fig. 6, und Fig. 7 ist im wesentlichen gleich der Fig. 8.

Die Schaltkreise der Fig. 1 und 4 empfangen die Eingangssignale über CMOS-Inverterschaltkreise (d. h. über die komplementären Eingangsinverter 124, 125), die Schalt­ kreise der Fig. 5 und 6 umfassen einen Verriegelungsschaltkreis aus zwei NMOS-Transistoren 166 und 167 zwischen den beiden Ausgangsanschlüssen des herkömmlichen Stromspiegelle­ severstärkers, und die Schaltkreise der Fig. 7 und 8 bilden eine positive Rückkopplung durch zwei mit der Versor­ gungsspannung verbundene NMOS-Transistoren 184 und 187.

In Fig. 9, die ein weiteres Ausführungsbeispiel des erfindungsgemäßen Leseverstärkers zeigt, gibt es im Gegen­ satz zu den Schaltkreisen der Fig. 1 und 4 keinen PMOS-- Transistor 109, der für den Versorgungsspannungsanschluß verwendet wird.

Hiernach wird der Betrieb des Lesever­ stärkers unter Bezugnahme auf die Fig. 1 und 2 beschrie­ ben.

Vor dem Betrieb des Leseverstärkers 100 ermöglicht das Ausgleichssignal (EQ) C des logisch "niedrigen" Zustands dem Ausgleichsschaltkreis 123, das Paar von Datenleitungen 119 und 120 auf einen gegebenen Pegel auszugleichen. Im Falle eines SRAM ist der Ausgleichspegel der Datenleitungen allge­ mein mehr oder weniger der Pegel der Versorgungsspannung.

Wenn die Datenleitungen ausgeglichen sind, ermöglicht das Leseverstärkersteuerungssignal (SAE) D des logisch "hohen" Zustands, dem Leseverstärker 100, die Lesefunktion durchzuführen.

Unter Annahme, daß der Signalpegel des ersten Eingangsanschlusses 101 höher ist als der des zweiten Ein­ gangsanschlusses 102, geht der Ausgang des ersten Ein­ gangsinverters 124 schrittweise auf einen niedrigen Pegel, während der Ausgang des zweiten Eingangsinverters 125 auf einen höheren Pegel geht als der Ausgang des ersten Ein­ gangsinverters 124. Der NMOS-Transistor 106 des er­ sten Eingangsinverters 124 leitet mehr Strom über den NMOS- Transistor 115 zur Erde, wogegen der NMOS-Transistor 108 des zweiten Eingangsinverters 125 weniger Strom als der NMOS- Transistor 106 über den NMOS-Transistor 115 zur Erde leitet.

Dann wird der Spannungspegel des ersten Ausgangsan­ schlusses 103 niedriger als der des zweiten Ausgangsan­ schlusses 104, und daher geht der Ausgang des zweiten Inver­ ters 127 in einen "höheren" Zustand aufgrund des positiven Rückkopplungseffekts. Da der Ausgang des zweiten Inverters 127 mit dem Eingang des ersten Inverters 126 verbunden ist, geht der Ausgang des ersten Inverters 126 in einen "tieferen" Zustand. Als Ergebnis wird der augenblickliche Zustand solange stabil gehalten, wie die Spannungspegel der ersten und zweiten Eingangsanschlüsse 101 und 102 nicht ge­ ändert werden.

Wenn der Spannungspegel des ersten Ausgangsanschlusses 103 erniedrigt wird und der des zweiten Ausgangsanschlusses 104 erhöht wird, werden der NMOS-Transistor 113 des zweiten Inverters 127 und der PMOS--Transistor 110 des ersten Inver­ ters 126 ausgeschaltet, so daß ein Gleichstromverbrauch durch die ersten und zweiten Inverter 126 und 127 vermieden wird. Alternativ wird, wenn der Spannungspegel des ersten Eingangsanschlusses 101 niedriger ist als der des zweiten Eingangsanschlusses 102, der gleiche Effekt erreicht.

Daher wird das verstärkte Ausgangssignal E über die er­ sten und zweiten Ausgangsanschlüsse 103 und 104 an das Paar von Bitleitungen (oder Datenleitungen) 119 und 120 angelegt. Die Ausgangsspannungsverstärkung des Leseverstärkers von Fig. 1 wird ohne wesentliche Änderung stabil gehalten, selbst bei einem niedrigen oder hohen Pegel (niedriger als 2 V oder höher als 3 V) der Eingangsspannung, wie durch die Kurve 65 in Fig. 3 gezeigt.

Der Leseverstärker von Fig. 4 arbeitet im wesentlichen in der gleichen Weise wie der von Fig. 1, außer der Erdver­ bindung der ersten und zweiten Inverter 126 und 127.

Der Leseverstärker der Fig. 5 verwendet nicht die ersten und zweiten Eingangsinverter 124 und 125 wie in Fig. 1 und 4. Stattdessen erzeugt der Verriegelungsschaltkreis 170, der von den beiden NMOS-Transistoren 166 und 167 gebildet wird, den positiven Rückkopplungseffekt, wodurch eine stabile Aus­ gangsspannungsverstärkung ähnlich der Kurve 65 der Fig. 3 erhalten wird.

Wenn nämlich der Spannungspegel des ersten Eingangsan­ schlusses 101 höher ist als der des zweiten Eingangsan­ schlusses 102, fällt der Spannungspegel des ersten Ausgangs­ anschlusses 161 schneller als der Spannungspegel des zweiten Ausgangsanschlusses 162, so daß der NMOS-Transistor 167 aus­ geschaltet wird, da sein Gate mit dem ersten Ausgangs­ anschluß 161 verbunden ist. Inzwischen werden die beiden PMOS--Transistoren 164 und 165 aufgrund des niedrigen Span­ nungspegels des ersten Ausgangsanschlusses 161 angeschal­ tet, um die Ausgangsanschlüsse mit der Versorgungsspannung Vcc zu laden. Da außerdem Gate und Drain des PMOS--Transi­ stors 164 miteinander verbunden sind, um im Sättigungsbe­ reich zu arbeiten, wird seine Ladearbeit verglichen mit dem PMOS--Transistor 165, dessen Drain mit dem zweiten Ausgangs­ anschluß 162 verbunden ist, kaum durchgeführt. Daher wird der Spannungspegel des zweiten Ausgangsanschlusses 162 so hoch, daß der NMOS-Transistor 166 angeschaltet wird. Folg­ lich geht der Spannungspegel des Ausgangsanschlusses 161 in den logisch "niedrigen" Zustand, während der Spannungspegel des zweiten Ausgangsanschlusses 162 den logisch "hohen" Zu­ stand beibehält. Daher wird der in Fig. 2 gezeigte Zustand E der Ausgangsspannung erreicht.

Außerdem leitet der PMOS--Transistor 164 kaum den Gleich­ strom der Versorgungsspannung, da er im Sättigungsbereich betrieben wird, und der andere PMOS--Transistor 165 kann we­ gen der hohen Spannung des zweiten Ausgangsanschlusses 162 keinen Strom durch seinen Kanal leiten, wodurch der Ver­ brauch von Gleichstrom verhindert wird.

Im Leseverstärker der Fig. 7 reagieren unter der An­ nahme, daß der erste Eingangsanschluß 101 höher liegt als der zweite Eingangsanschluß 102, die PMOS--Transistoren 187 und 184 auf die "niedrige" Spannung des ersten Ausgangsan­ schlusses 161 und die "hohe" Spannung des zweiten Ausgangs­ anschlusses 162 so, daß der positive Rückkopplungseffekt verstärkt wird, so daß die Antwortgeschwindigkeit der Ausgangsspannung erhöht werden kann. Denn die "hohe" Span­ nung des zweiten Ausgangsanschlusses 162 schaltet den PMOS-- Transistor 184 ab, während die "niedrige" Spannung des er­ sten Ausgangsanschlusses 161 den anderen PMOS--Transistor 187 anschaltet, so daß der zweite Ausgangsanschluß 162 schneller auf den Pegel der Versorgungsspannung Vcc geladen werden kann.

Wenn im Gegenteil der Spannungspegel des ersten Eingangsanschlusses 101 niedriger ist als der des zweiten Eingangsanschlusses 102, lädt der PMOS--Transistor 184 den ersten Ausgangsanschluß 161 schneller auf den Pegel der Ver­ sorgungsspannung.

Aus der obigen Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung ist einem Fachmann sofort klar, daß der Leseverstärker der Fig. 8 im wesentlichen auf die glei­ che Art wie der aus Fig. 7 arbeitet. Ebenso arbeitet der Leseverstärker der Fig. 9 im wesentlichen in der gleichen Weise wie die der Fig. 1 und 4.

Wie oben beschrieben, verwendet der Leseverstärker CMOS-Inverterschaltkreise zum Empfang der Eingangssignale, um so die Spannungsdifferenz zwischen den Eingangssignalen zu verstärken, wodurch der effektive Be­ triebsbereich des Leseverstärkers erweitert wird.

Zusätzlich reagiert der Leseverstärker auf die Spannungspegel beider Ausgangsanschlüsse, um so ein stabiles Ausgangssignal mit einer hohen Verstärkung aufrecht zu erhalten und die Betriebsgeschwindigkeit zu erhöhen.

Claims (5)

1. Differentieller Leseverstärker zum Verstärken einer Spannungsdifferenz zwischen zwei Eingangsanschlüssen mit einem ersten und zweiten Eingangsinverter, die jeweils wenigstens zwei in Reihe geschaltete Transistoren komplementären Typs aufweisen und deren Ausgangsanschlüsse an ein Paar Datenleitungen angeschlossen sind zur Ausgabe der verstärkten Spannungsdifferenz, dadurch gekennzeichnet, daß der Leseverstärker (100) einen aus komplementären Transistorpaaren bestehenden Verriegelungsschaltkreis (164, 165, 166, 167) aufweist, der derart zwischen dem Paar Datenleitungen (119, 120) angeschlossen ist, daß er die Spannungsdifferenz der Ausgangsanschlüsse (161, 162) der ersten und zweiten komplementären Eingangsinverter verstärkt, und daß die Eingangsanschlüsse (101, 102) der Eingangsinverter mit den Gateanschlüssen nur jeweils eines Transistors der in Reihe geschalteten komplementären Transistoren (168, 184, 169, 187) verbunden sind, während die Ausgangsanschlüsse (161, 162) der Eingangsinverter jeweils mit den Gateanschlüssen der anderen Transistoren der in Reihe geschalteten komplementären Transistoren verbunden sind.

2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der Verriegelungsschaltkreis eine erste und zweite Rückkopplungseinrichtung (166, 167) aufweist, deren Eingangsanschlüsse und Ausgangsanschlüsse kreuzweise miteinander verbunden sind.

3. Leseverstärker nach Anspruch 2, dadurch gekennzeichnet, daß die erste und zweite Rückkoppelungseinrichtung jeweils wenigstens zwei in Reihe geschaltete Transistoren (164-167) komplementären Typs aufweist.

4. Leseverstärker nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine erste und/oder zweite Schalteinrichtung (109, 115), die nach Maßgabe eines Steuersignals (SAE, ) die elektrische Verbindung der Eingangsinverter mit den Spannungsversorgungspotentialen (V_ss, V_cc) unterbricht.

5. Leseverstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen den Ausgangsdatenleitungen eine Ausgleichsschaltung (123) angeordnet ist, die im Ansprechen auf ein Steuersignal (EQ) eine elektrische Verbindung zwischen den Datenleitungen herstellt, um vor und nach einem Lesevorgang die Spannungsdifferenz auf den Datenleitungen auszugleichen.