DE3841944A1 - Speicher mit wahlfreiem zugriff (ram) mit reduzierter zugriffszeit beim lesebetrieb und betriebsverfahren - Google Patents

Speicher mit wahlfreiem zugriff (ram) mit reduzierter zugriffszeit beim lesebetrieb und betriebsverfahren

Info

Publication number
DE3841944A1
DE3841944A1 DE3841944A DE3841944A DE3841944A1 DE 3841944 A1 DE3841944 A1 DE 3841944A1 DE 3841944 A DE3841944 A DE 3841944A DE 3841944 A DE3841944 A DE 3841944A DE 3841944 A1 DE3841944 A1 DE 3841944A1
Authority
DE
Germany
Prior art keywords
pair
bit line
data
lines
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3841944A
Other languages
English (en)
Other versions
DE3841944C2 (de
Inventor
Masaki Kumanoya
Hirofumi Shinohara
Katsumi Dosaka
Yasuhiro Konishi
Takahiro Komatsu
Hiroyuki Yamasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62327940A external-priority patent/JP2523736B2/ja
Priority claimed from JP63011257A external-priority patent/JPH0787035B2/ja
Priority claimed from JP63024284A external-priority patent/JPH01199393A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3841944A1 publication Critical patent/DE3841944A1/de
Application granted granted Critical
Publication of DE3841944C2 publication Critical patent/DE3841944C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Description

Diese Erfindung bezieht sich allgemein auf eine Halbleiterspei­ chereinrichtung vom dynamischen Typ mit getrennten Lese- und Schreibbussen, und im besonderen auf einen verbesserten Aufbau dafür und ein Betriebsverfahren dafür, wobei die Zugriffszeit zum Lesen von Daten von der Einrichtung zum Vorsehen eines Hochge­ schwindigkeitsbetriebes reduziert ist.
In letzter Zeit war es wünschenswert, in einer hochintegrierten Speichereinrichtung, wie zum Beispiel einem dynamischen MOSRAM (d.h. dynamischer Speicher mit wahlfreiem Zugriff mit MOS- Transistoren) eine höchste Integration zum Erhöhen der Spei­ cherkapazität und zum Erhöhen einer Geschwindigkeit des Lesebe­ triebes durch beträchtliches Reduzieren der Zugriffszeit (d.h. die zum Auslesen der Daten benötigte Zeit) zu erreichen.
Fig. 1 zeigt in einem schematischen Diagramm einen ganzen Aufbau einer Halbleiterspeichereinrichtung. Zuerst wird im folgenden der Aufbau beschrieben.
Gemäß Fig. 1 weist die Halbleiterspeichereinrichtung ein Spei­ cherzellenfeld 101 mit einer Mehrzahl von Speicherzellen, die in Zeilen und in Spalten angeordnet sind, und einen gefalteten Bit­ leitungsaufbau auf. Ein Adreßpuffer 102 zum Erzeugen einer inter­ nen Zeilenadresse und einer internen Spaltenadresse nach Erhalt eines extern angelegten Adreßsignales ADD, ein Zeilendekoder 103 zum Auswählen von Speicherzellen einer Zeile aus dem Speicherzel­ lenfeld 101 nach Erhalt der internen Zeilenadresse von dem Adreßpuffer 102 und ein Spaltendekoder 104 zum Auswählen von Speicherzellen einer Spalte (ein Bitleitungspaar) aus dem Spei­ cherzellenfeld 101 als Reaktion auf das interne Spaltenadreßsig­ nal von dem Adreßpuffer 102 sind zur Speicherzellenauswahl vor­ gesehen. Ein Block 105, der einen Leseverstärkerteil und einen I/O-Teil einschließt, ist zum Verstärken einer Signalpotential­ differenz auf dem Bitleitungspaar und zum Verbinden des ausge­ wählten Bitleitungspaares mit dem I/O-Teil als Reaktion auf ein spaltendekodiertes Signal von dem Spaltendekoder 104 vorgesehen. Ein Einschreibpuffer 106 zum Empfangen von extern angelegten Daten Dein, die geschrieben werden sollen, und zum Umwandeln derselben in ein Paar von komplementären Daten (zum Beispiel Dein und ), zum Übertragen des Paares der Daten an den I/O-Teil des Blockes 105 und ein Auslesepuffer 107 zum Empfangen der Daten von dem I/O-Teil des Blockes 105 und Ausgeben dieser als ein Ausgangssignal Daus nach außen sind zum Schreiben von Daten in und zum Lesen von Daten aus einer oder mehreren ausgewählten Speicherzellen vorgesehen. Ferner ist ein Taktgenerator 108 zum Erzeugen von Signalen wie zum Beispiel ein Zeilenadreßtastsignal und ein Spaltenadreßtastsignal zum Anlegen eines Zeitpla­ nes zum Starten eines Speicherzyklus vorgesehen, zum Empfangen eines Adreßsignales und zum Beeinflussen anderer Operationen.
Das Zeilenadreßtastsignal von dem Taktgenerator 108 wird an den Adreßpuffer 102, den Zeilendekoder 108 und ähnliche angelegt, während das Spaltenadreßtastsignal an den Adreßpuffer 102, den Spaltendekoder 104 und ähnliche angelegt wird.
Wie in Fig. 2 gezeigt, legt das Zeilenadreßtastsignal den Zeitplan zum Annehmen einer Zeilenadresse in dem Adreßpuffer 102 an und das Spaltenadreßtastsignal legt den Zeitplan zum An­ nehmen einer Spaltenadresse in dem Adreßpuffer 102 an. Bei dieser Anordnung werden Zeilenadressen und Spaltenadressen nacheinander an den Adreßpuffer 102 angelegt. Der Zeitplan zum Dekodieren des Adreßsignales in dem Zeilendekoder 103 und derjenige in dem Spal­ tendekoder 104 werden jeweils durch die Signale und be­ stimmt.
Fig. 3 zeigt in einem Diagramm eine Anordnung eines Hauptteiles in Fig. 1 gezeigten Speicherzellenfeldabschnittes, wobei ein Beispiel eines Aufbaues des Blockes 150, der durch gestrichelte Linien angedeutet ist, konkret dargestellt ist.
Fig. 3 zeigt typischerweise ein Paar von Bitleitungen BL und der gefalteten Bitleitungsstruktur. Gemäß Fig. 3 bildet das Paar von Bitleitungen BL und ein Paar von gefalteten Bitleitungen. Mit anderen Worten, es erscheinen komplementäre Signale auf den Bitleitungen BL und . Eine Mehrzahl von Wortleitungen sind in einer Richtung senkrecht zu den Bitleitungen BL und vorgese­ hen. In Fig. 3 ist typischerweise lediglich eine einzelne Wort­ leitung WL gezeigt. Speicherzellen sind bei Schnittpunkten der Wortleitungen und der Bitleitungen vorgesehen. Die Speicher­ zellen sind in Zeilen und in Spalten angeordnet. In Fig. 3 ist lediglich eine Speicherzelle 1 bei einem Schnittpunkt der Bitlei­ tung BL und der Wortleitung WL vorgesehen, wie typischerweise gezeigt. Die Speicherzelle 1 ist vom Eintransistor-Einkondensa­ tor-Typ. Sie weist einen Speicherzellenkondensator C 0 zum Spei­ chern von Information, und einen N-Kanal-MOS (Metall-Oxid-Halb­ leiter)-Transistor Q 0, der als Reaktion auf ein Signal, das auf der Wortleitung WL anliegt, zum Verbinden des Speicherzellenkon­ densators C 0 mit der Bitleitung BL eingeschalten wird, auf. Eine Zellplatte (eine Elektrode) des Speicherzellenkondensators ist bei einem vorbestimmten Potential V SG verbunden.
Flip-Flop-Leseverstärker 2 und 3 sind zum differentiellen Ver­ stärken der Signalpotentialdifferenz auf dem Paar von Bitlei­ tungen BL und vorgesehen. Der Leseverstärker 2 weist N-Kanal- MOS-Transistoren Q 1 und Q 2, die ein Potential auf der Bitleitung mit unterem Potential nach einem Massepotential entladen, auf. Ein Gate des MOS-Transistors Q 1 ist mit der Bitleitung BL ver­ bunden und dessen Drain ist mit der Bitleitung verbunden. Ein Gate des MOS-Transistors Q 2 ist mit der Bitleitung und dessen Drain ist mit der Bitleitung BL verbunden. Sources der MOS-Tran­ sistoren Q 1 und Q 2 sind mit einem Knoten N 1 verbunden. Der Kno­ ten N 1 ist mit einer Leseverstärkeraktivierungseinrichtung 4 zum Aktivieren des Leseverstärkers 2 als Reaktion auf ein Lesever­ stärkeraktivierungssignal S 0 verbunden. Die Leseverstärkerakti­ vierungseinrichtung 4 weist einen N-Kanal-MOS-Transistor Q 5, der als Reaktion auf das Leseverstärkeraktivierungssignal S 0 zum Verbinden des Knotens N 1 mit dem Massepotential eingeschaltet wird.
Der Leseverstärker 3 weist P-Kanal-MOS-Transistoren Q 3 und Q 4 auf, die als Reaktion auf ein Signal von einer Leseverstärkerak­ tivierungseinrichtung 5 aktiviert werden, zum Aufladen eines Potentiales auf der Bitleitung mit höherem Potential auf ein Versorgungspotential Vcc. Ein Gate des MOS-Transistors Q 3 ist mit der Bitleitung und ein Gate des MOS-Transistors Q 4 ist mit der Bitleitung BL verbunden. Leitungsanschlüsse der MOS-Transistoren Q 3 bzw. Q 4 sind mit den Bitleitungen bzw. BL verbunden, deren andere Leitungsanschlüsse sind zusammen mit einem Knoten N 2 verbunden. Ein Ausgang der Leseverstärkeraktivierungseinrichtung 5 wird auf den Knoten N 2 übertragen. Die Leseverstärkeraktivie­ rungseinrichtung 5 wird als Reaktion auf ein Leseverstärkerakti­ vierungssignal eingeschaltet. Sie weist einen P-Kanal-MOS- Transistor Q 6 zum Anlegen des Versorgungspotentiales Vcc an den Knoten N 2 auf.
Zur Vorladung des Paares von Bitleitungen BL und und zum Abgleichen der Potentiale darauf als Reaktion auf ein Abgleich­ signal EQ ist eine Vorladungs/Abgleich-Einrichtung 6 vorgesehen. Die Vorladungs/Abgleich-Einrichtung 6 lädt die jeweiligen Bitlei­ tungen auf ein vorbestimmtes Potential auf und gleicht die Potentiale der Bitleitungen vor dem Beginn und nach Beendigung eines Speicherzyklus ab (d.h. bei der Ruhezeit). Die Vorla­ dungs/Abgleich-Einrichtung 6 weist auf: einen Abgleich-N-Kanal- MOS-Transistor Q 7, der als Reaktion auf das Abgleichsignal EQ zum elektrischen Kurzschließen des Paares der Bitleitungen BL und eingeschaltet wird; einen Vorladungs-N-Kanal-MOS-Transistor Q 8, der ein Vorladungspotential V BL an die Bitleitung BL als Reaktion auf das Abgleichsignal EQ anlegt; und einen Vorladungs-N-Kanal- MOS-Transistor Q 9, der als Reaktion auf das Abgleichsignal zum Anlegen des Vorladungspotentiales V BL an die Bitleitung eingeschaltet wird. Das Vorladungspotential V BL wird normaler­ weise durch eine interne Spannungserzeugerschaltung erzeugt und auf ein vorbestimmtes Potential gesetzt (zum Beispiel einhalb der Versorgungsspannung Vcc, d.h. Vcc/2).
Die Bitleitungen BL bzw. sind ferner mit N-Kanal-MOS- Transistoren Q 10 bzw. Q 11 verbunden, die als Reaktion auf ein Bitleitungspaarauswahlsignal (d.h. ein Spaltendekodersignal) Y von dem Spaltendekoder (in Fig. 3 nicht gezeigt) zum Verbinden der Bitleitungen BL und mit den Datenein-/Ausgangs-Bussen I/O und eingeschaltet werden. Das Paar von Datenein-/Ausgangs- Bussen I/O und werden bei einem vorbestimmten Potential V BL′ durch N-Kanal-MOS-Transistoren Q 22 und Q 23, die als Reaktion auf ein Taktsignal CLK einschalten, vorgeladen. Das Paar von Daten­ ein-/Ausgangs-Bussen I/O und überträgt Daten über Ein-/ Ausgangspuffer.
Fig. 4 zeigt in einem Signalablaufdiagramm den Lesebetrieb der Halbleiterspeichereinrichtung, wobei die gleichen Bezugszeichen wie in Fig. 3 Potentialänderungen in den entsprechenden Abschnit­ ten bezeichnen. Gemäß Fig. 3 und 4 wird im folgenden der Betrieb der Halbleiterspeichereinrichtung beschrieben.
Vor dem Zeitpunkt T 1 ist das Abgleichsignal EQ auf einem hohen Pegel, und der Abgleichtransistor Q 7 und die Vorladungstransisto­ ren Q 8 und Q 9 sind alle in dem Ein-Zustand, wobei die Bitleitun­ gen BL und auf dem vorbestimmten Potential V BL vorgeladen sind.
Wenn sich das Abgleichsignal EQ beim Zeitpunkt T 1 von dem hohen Pegel auf einen niedrigen Pegel ändert, werden die Transistoren Q 7, Q 8 und Q 9 sämtlich ausgeschaltet, und der Vorladungs-/ Abgleichbetrieb der Bitleitungen BL und ist abgeschlossen, so daß die Bitleitungen sich in einem elektrischen Fließzustand befinden, wobei die Einrichtung für einen Beginn des nächsten Speicherzyklus vorbereitet ist.
Wenn eine Wortleitung WL als Reaktion auf ein Zeilendekodersignal von dem Zeilendekoder beim Zeitpunkt T 2 ausgewählt ist, ändert sich das Potential der Wortleitung WL von dem niedrigen Pegel auf den hohen Pegel. Als Folge davon wird der Transistor Q 1 der mit der Wortleitung WL zu verbindenden Speicherzelle 1 eingeschaltet, und der Speicherkondensator C 0 wird mit der Bitleitung BL verbun­ den. Dementsprechend tritt in der Bitleitung BL eine Potentialän­ derung auf, die von der Information der Speicherzelle 1 abhängt. Wenn die in der Speicherzelle 1 gespeicherte Information "1" be­ trägt, wird das Potential der Bitleitung BL etwas höher als das Vorladungspotential, wie durch durchgezogene Linien in Fig. 4 gezeigt, wobei das Potential der Bitleitung auf dem Vorla­ dungspotential gehalten ist.
Wenn das Potential des Auslesesignales auf dem Paar der Bitlei­ tungen BL und stabil wird, beginnen die Leseverstärkeraktivie­ rungssignale SO bzw. beim Zeitpunkt T 3 anzusteigen bzw. abzu­ fallen. Daher werden die MOS-Transistoren Q 5 und Q 6 eingeschal­ tet, der Knoten N 1 wird auf das Massepotential entladen, während der Knoten N 2 auf das Versorgungspotential Vcc geladen wird. Als Folge davon werden beide Flip-Flop-Leseverstärker 2 und 3 akti­ viert, und die Bitleitung BL mit dem höheren Potential aus dem Paar von Bitleitungen BL und wird auf das Versorgungspotential Vcc über den Leseverstärker 3 aufgeladen, während die Bitleitung des niedrigeren Potentiales über den Leseverstärker 2 auf das Massepotential entladen wird. Daher wird die leichte Signalpoten­ tialdifferenz auf dem Paar von Bitleitungen BL und durch die Aktivierung der Leseverstärker 2 und 3 verstärkt.
Wenn das Bitleitungspaarauswahlsignal (d.h. das Spaltendekoder­ signal) Y vom Spaltendekoder 104 beim Zeitpunkt T 4 nach der Verstärkung durch die Leseverstärker auf den hohen Pegel an­ steigt, werden die MOS-Transistoren Q 10 und Q 11 eingeschaltet und die Potentiale auf den Bitleitungen BL und werden an die Datenein-/Ausgangs-Busse I/O und angelegt. Die an die Daten­ ein-/Ausgangs-Busse I/O angelegten Potentiale werden durch Ver­ stärkungseinrichtungen wie zum Beispiel Vorverstärkern (nicht ge­ zeigt) oder ähnlichem verstärkt und anschließend über die Daten­ ausgangspuffer und externe Ausgangsanschlüsse (nicht gezeigt) auf einen externen Abschnitt übertragen, wobei sich das Paar von Da­ tenbussen I/O und beim Übertragen der Daten im Fließzustand befindet.
Wenn die Übertragung der Daten auf die externen Ausgangsan­ schlüsse vervollständigt ist, ändert sich das Potential der Wortleitung WL vom hohen Pegel auf den niedrigen Pegel beim Zeit­ punkt T 5, und der Pegel des Bitleitungspaarauswahlsignales Y ändert sich ebenfalls vom hohen Pegel auf den niedrigen Pegel. Als Folge davon kehrt das Potential auf dem Paar der Datenein-/ Ausgangs-Busse I/O und auf das Vorladungspotential V BL′ zurück.
Dann ändern sich beim Zeitpunkt T 6 die Leseverstärkeraktivie­ rungssignale S 0 bzw. vom hohen Pegel auf den niedrigen Pegel bzw. vom niedrigen Pegel auf den hohen Pegel, so daß beide Lese­ verstärker 2 und 3 in einem nichtaktiven Zustand sind. Gleichzei­ tig steigt das Abgleichsignal EQ auf den hohen Pegel zum Akti­ vieren der Vorladungsabgleicheinrichtung 6 an, so daß dadurch die Bitleitungen BL und auf das vorbestimmte Potential V BL vorge­ laden werden und die Potentiale auf dem Paar der Bitleitungen BL und abgeglichen werden.
Somit wurde der Datenlesebetrieb in groben Zügen beschrieben. Im Gegensatz dazu stellt beim Datenschreibbetrieb der zeitliche Signalablauf den gleichen wie gemäß Fig. 4 gezeigten dar, wobei Daten in einer zum Fall des Lesebetriebes entgegengesetzten Richtung fließen, d.h. in der Richtung von den Dateneingangspuf­ fern über das Paar von Datenein-/Ausgangs-Bussen auf eine ausge­ wählte Speicherzelle. Insbesondere werden die zu schreibenden Daten, die von einem externen Abschnitt über den Daten-Ein­ schreibpuffer (nicht gezeigt) anliegen, in einer komplementären Weise (wie z.B. Dein und ) auf die Datenein-/Ausgangs-Busse I/O und übertragen. Nach den aufeinanderfolgenden Operationen vom Zeitpunkt T 1 bis zum Zeitpunkt T 3 ändert sich das Bitlei­ tungsauswahlsignal Y vom niedrigen Pegel auf den hohen Pegel beim Zeitpunkt T 4. Dann werden die MOS-Transistoren Q 10 und Q 11 ein­ geschaltet, und die Signalpotentiale auf den Datenein-/Ausgangs- Bussen I/O und werden auf eine ausgewählte Speicherzelle angelegt, wodurch die Daten eingeschrieben werden. Bei diesem Fall werden die Leseverstärker 2 und 3 beim Zeitpunkt T 3 akti­ viert, und die Signalpotentialdifferenz auf den Bitleitungen BL und wird nach der Änderung der Wortleitung WL auf den hohen Pegel verstärkt. Auch wenn der von den Leseverstärkern 2 und/oder 3 verstärkte Signalpegel dem Signalpotentialpegel der Einschreib­ daten entgegengesetzt ist, erscheint jedoch das den Einschreibda­ ten entsprechende Signalpotential auf den Bitleitungen BL und , da die Einschreibdaten über den externen Dateneingangspuffer auf die Datenein-/Ausgangs-Busse I/O und übertragen werden. Im besonderen ist die Treibbarkeit des Dateneingangspuffers (oder Einschreibpuffers) größer als das Verriegelungsvermögen der Lese­ verstärker entworfen, und daher können die Einschreibdaten die durch einen Leseverstärker verriegelten Daten umkehren. Daher werden beim Ein-Zustand die Einschreibdaten über den MOS-Transi­ stor Q 0 in die ausgewählte Speicherzelle geschrieben.
Wie oben beschrieben, werden bei der Konstruktion der Halblei­ terspeichereinrichtung Daten über das gleiche Datenein-/Ausgangs- Buspaar I/O und aus der entsprechenden Speicherzelle ausgele­ sen und eingeschrieben. Dementsprechend ist auch beim Lesen von Daten das Paar der Bitleitungen BL bzw. über die MOS-Tran­ sistoren Q 10 bzw. Q 11 mit dem Paar der Datenein-/Ausgangs-Busse I/O bzw. verbunden. Um Daten bei hoher Geschwindigkeit zu lesen wird es bevorzugt, das Paar der Bitleitungen mit dem Paar der Datenein-/Ausgangs-Busse so schnell wie möglich zu verbinden. Wenn jedoch die Verbindung zwischen dem Paar der Bitleitungen und dem Paar der Datenein-/Ausgangs-Busse während eines Zeitraumes vom Zeitpunkt T 2 des Anstieges des Potentiales auf der Wortlei­ tung WL bis zu dem Zeitpunkt T 3 des Beginns des Lesebetriebes durch Aktivieren der Leseverstärker 2 und 3, wie zum Beispiel in Fig. 4 gezeigt, durchgeführt wird, wird eine Ladekapazität der Datenein-/Ausgangs-Busse auf die Bitleitungen angelegt und damit der Auslesesignalpegel der Bitleitungen verringert. Als Folge davon könnten die Leseverstärker keinen stabilen Lesebetrieb durchführen, und ein fehlerhafter Betrieb könnte auftreten. Dementsprechend ist es notwendig, das Bitleitungspaar mit dem Datenein-/Ausgangs-Buspaar zu verbinden, nachdem die Leseverstär­ ker 2 und 3 aktiviert sind und die Signalpotentiale auf den Bitleitungen BL und stabil werden. Die Verbindung zwischen dem ausgewählten Paar der Bitleitungen und dem Paar der Datenein-/ Ausgangsbusse kann nicht vor dem Zeitpunkt T 3 beim Auslesen von Daten durchgeführt werden. Folglich ergeben sich bei diesen Einrichtungen Nachteile derart, daß ein Geschwindigkeitsanstieg beim Lesebetrieb begrenzt ist, und daß es schwierig ist, die Zugriffszeit zu reduzieren. Insbesondere wenn diese Einrichtung die Konstruktion aufweist, die das gleiche Paar der Datenein-/ Ausgangs-Busse zum Lesen und zum Schreiben von Daten benutzt, ist es schwierig, die Zugriffszeit bei dem Datenlesebetrieb zu reduzieren.
S. Watanabe et.al. schlagen in "BiCMOS Technology for High Speed DRAMs", '87, VLSI SYMPOSIUM, Digest of Technical Papers (1987), S. 79 bis 80, ein DRAM mit einem Schreibdatenbus und einem Lesedatenbus vor, die zum Hochgeschwindigkeitslesen getrennt vorgesehen sind. Bei dem DRAM von Watanabe ist zusätzlich ein von einem Leseverstärker vom Flip-Flop-Typ getrennter BiCMOS-Diffe­ rential-Leseverstärker zwischen dem Lesedatenbus und den jeweili­ gen Bitleitungspaaren vorgesehen.
Fig. 5 zeigt das Schaltungsdiagramm eines von Watanabe et.al. in der oben genannten Literaturstelle veröffentlichten DRAMs.
Gemäß Fig. 5 sind der Schreibdatenbus IL, und der Lesedatenbus OL, getrennt auf jeder Seite der Bitleitungen vorgesehen. Die Bitleitungen BL, sind bei einem Lesemodus als Reaktion auf ein Signal SCHREIBEN von dem Schreibdatenbus IL, getrennt. Zwi­ schen dem Lesedatenbus und einem Bitleitungspaar ist ein BiCMOS- Differential-Leseverstärker vorgesehen. Die Eingangsstufe des BiCMOS-Leseverstärkers ist über getaktete Inverter mit gepaar­ ten Bitleitungen verbunden. Zwischen dem Lesedatenbus und einem Datenausgangs-(Daus) -Puffer ist eine Pegelschieberschaltung zum Schieben eines Signalspannungspegels auf dem Lesedatenbus OL, und ein anderer BiCMOS-Leseverstärker zum differentiellen Ver­ stärken des Ausganges der Pegelschiebeschaltung zum Anlegen des Ausgangs an den Daus-Puffer vorgesehen.
Der Schreibdatenbus weist ein Paar von Signalleitungen IL bzw. auf, die mit einer Bitleitung BL bzw. einer komplementären Bitleitung verbunden sind. Analog dazu weist der Lesedatenbus ein Paar von Signalleitungen OL bzw. zum Empfangen von Daten über den BiCMOS-Differentialverstärker von der Bitleitung BL bzw. der komplementären Bitleitung auf. In Fig. 5 bezeichnen die Signale CSL1 und CSL2 spaltendekodierte Signale von einem Spal­ tendekoder (nicht gezeigt). Der Betrieb des DRAM wird beschrie­ ben, wenn eine den Wert "0" speichernde Speicherzelle zum Verbundenwerden mit der Bitleitung BL1 ausgewählt wird, wobei auf Fig. 6 Bezug genommen wird, die einen zeitlichen Ablauf der Hauptknoten bei einem Lesebetrieb zeigt.
Beim Lesen befindet sich das Signal SCHREIBEN auf einem niedrigen Pegel und trennt alle Bitleitungen von dem Schreibdatenbus. Zuerst wird als Reaktion auf eine extern angelegte, zu aktivie­ rende Zeilenadresse eine Wortleitung WL ausgewählt. Dann werden Daten, die in den mit der Wortleitung WL verbundenen Speicherzel­ len gespeichert sind, auf die entsprechenden Bitleitungen BL1, BL2, . . . übertragen, was eine kleine Spannungsänderung auf den Bitleitungen in Abhängigkeit der übertragenen Daten ergibt. Diese kleine Änderung der Bitleitungsspannung bewirkt eine Leitungsmo­ dulation der getakteten CMOS-Inverter. Diese Leitungsmodulation wird als Reaktion auf das spaltendekodierte Signal CSL1 an die Eingangsstufe des BiCMOS-Leseverstärkers angelegt. Dann wird der BiCMOS-Leseverstärker bereits durch das Signal CSL1 aktiviert, zum Verstärken des empfangenen kleinen Signales in einer dank seiner hohen Stromtreibbarkeit kurzen Zeitdauer. Daten auf der Bitleitung BL1 werden auf die Lesedatenleitung OL übertragen. Die Signalspannung auf der Lesedatenleitung OL wird im Pegel verscho­ ben und durch die nächste Schaltung der Pegelschiebeschaltung und den anderen BiCMOS-Differentialverstärker verstärkt.
Die verstärkten Daten RD, werden an den Daus-Puffer angelegt. Dann werden die Daten Daus von dem Daus-Puffer ausgegeben. Gleichzeitig wird der Leseverstärker vom Flip-Flop-Typ zum Zu­ rückgeben von Speicherzellendaten aktiviert. Daher werden die Daten der ausgewählten Speicherzelle vor oder beim gleichen Zeitpunkt der Aktivierung der Leseverstärker vom Flip-Flop-Typ ausgelesen, wodurch sich ein Hochgeschwindigkeitslesen ergibt.
Beim Schreiben befindet sich das Signal SCHREIBEN bei einem hohen Pegel, und das Schreiben von Daten wird über den Schreibdatenbus IL, in der gleichen Weise wie bei dem in Fig. 3 gezeigten DRAM ausgeführt.
Bei dieser Einrichtung wird jedoch jede Bitleitung nicht direkt mit der Eingangsstufe des BiCMOS-Leseverstärkers verbunden, son­ dern über den getakteten Inverter indirekt mit dem Leseverstärker verbunden.
Ein getakteter Inverter weist typischerweise die in Fig. 7 gezeigte Schaltungskonfiguration auf. Der getaktete Inverter besteht aus einem CMOS-Inverter, der aus komplementärverbundenen P-Kanal-MOS-Ladetransistoren QPL und N-Kanal-MOS-Treibertransi­ storen QND gebildet ist, und aus Trennschalttransistoren QPC bzw. QNC, die mit der Leistungsversorgung Vc bzw. der Masse verbunden sind. Die Trennschalttransistoren QPC und QNC verhindern den Inverterbetrieb (d.h. Inversion eines empfangenen Eingangs EIN in einen Ausgang AUS), wenn der Steuertakt TAKT auf einem niedrigen Pegel ist, und dessen Komplement auf einem hohen Pegel ist. Auf der anderen Seite arbeitet der getaktete Inverter wie ein normaler Inverter, wenn der Steuertakt TAKT nach oben geht.
Ein Grund, warum diese Einrichtung zusätzlich zum BiCMOS-Diffe­ rentialleseverstärker den getakteten Inverter benutzt liegt darin, daß die Eingangsimpedanz eines Bipolar-Transistors im allgemeinen beträchtlich niedriger als die eines MOS-Transistors liegt.
Daher wird zur Vermeidung ungünstiger Beeinflussung auf eine Bitleitungsspannung und daher auf den Verstärkungsbetrieb eines CMOS-Lesverstärkers vom Flip-Flop-Typ eine Trenneinrichtung benö­ tigt.
Ein anderer Grund ist, die Bipolar-Transistoren im BiCMOS- Differentialleseverstärker mit dem Basisstrom zu versorgen und den Eingangsausschlag des einfachen Differentialleseverstärkers vorzuverstärken.
Folglich weist die Einrichtung Nachteile beim Beschleunigen des Lesebetriebes auf, da ein getakteter Inverter unbedingt benötigt wird und daher dessen Lesebetrieb durch den Inverter von Natur aus verzögert wird.
Ferner weist der getaktete Inverter mindestens vier Transistoren auf, was hinsichtlich des Flächenverbrauchs beim Erreichen einer größeren Packungsdichte zu einem weiteren Nachteil führt.
Desweiteren reicht der einfache differentielle Leseverstärker für den Hochgeschwindigkeitsbetrieb nicht aus, da dieser keine posi­ tive Rückkopplung zum Beschleunigen der Verstärkung der Ein­ gangsspannung zum Versorgen der Ausgangsspannung aufweist.
Aufgabe der Erfindung ist es, ein dynamisches RAM und ein Be­ triebsverfahren dafür vorzusehen, das eine reduzierte Zugriffs­ zeit zum Ausführen des Lesebetriebes aufweist.
Aufgabe der Erfindung ist es insbesondere, in einem dynamischen RAM mit getrennten Lese- und Schreibbussen und differentiellem Verstärkerauslesen von Bitleitungsinformation auf den Lesebus eine Verbesserung vorzusehen, bei der die Ausleserate auf den Lesebus erhöht ist.
Ferner soll ein verbesserter dynamischer RAM eines Types mit getrennten Lese- und Schreibbussen vorgesehen werden, bei dem die Herstellung durch das Vorsehen eines CMOS-Pufferverstärkers zum Auslesen von den Bitleitungen auf den Bus vereinfacht wird.
Weiterhin soll ein dynamischer RAM eines Types mit getrennten Lese- und Schreibbussen und mit Pufferverstärkern zum Lesen von Bitleitungsinformation auf die Lesebusse vorgesehen werden, bei dem die Pufferverstärker lediglich MOS-Transistoren aufweisen, und der Strombetrag, der von den Verstärkern getragen werden muß, reduziert wird.
Außerdem soll ein DRAM eines Types mit getrennten Lese- und Schreibbussen vorgesehen werden, bei dem die Bitleitungen direkt mit dem Pufferverstärker verbunden sind, bei dem jedoch keine Beeinflussung auf die Bitleitung durch den Lesebus angelegt wird.
Aufgabe ist es schließlich, ein Betriebsverfahren dafür zu schaffen.
Eine Halbleiterspeichereinrichtung entsprechend dieser Erfindung weist auf: ein Paar von Datenbussen zum Übertragen von zu schreibenden Daten (im folgenden als Einschreibdatenübertragungs­ buspaar bezeichnet), ein Paar von Datenbussen zum Übertragen von zu lesenden Daten (im nachfolgenden als Auslesedatenübertragungs­ buspaar bezeichnet), das getrennt vom Einschreibdatenübertra­ gungsbuspaar vorgesehen ist, und ein Leseverstärker vom Strom­ spiegeltyp, der für jedes Bitleitungspaar vorgesehen ist und einen Eingangsabschnitt mit dem entsprechenden Bitleitungspaar und einen Ausgangsabschnitt mit dem Auslesedatenübertragungsbus­ paar aufweist, so daß der Leseverstärker als Reaktion auf einen Ausgang eines Spaltendekoders aktiviert wird.
Das Auslesedatenübertragungsbuspaar weist bevorzugt eine Mehrzahl von Unterauslesedatenübertragungsbuspaaren, die zusammen für eine vorbestimmte Anzahl von Bitleitungspaaren vorgesehen sind, und ein Hauptauslesedatenübertragungsbuspaar, das zusammen für alle der Mehrzahl der Unterauslesedatenübertragungsbuspaare zum Emp­ fangen eines Signales von diesen vorgesehen ist, auf. Der Ausgangsabschnitt des Leseverstärkers vom Stromspiegeltyp ist mit dem entsprechenden Ausgangsabschnitt der Unterauslesedatenüber­ tragungsbuspaare verbunden.
Bevorzugt sind ein Zeilendekodereingangsabschnitt zum Empfangen einer extern angelegten Zeilenadresse und zum Übertragen dieser auf einen Zeilendekoder, und ein Spaltendekodereingangsabschnitt zum Empfangen einer extern angelegten Spaltenadresse und zum Übertragen derselben auf einen Spaltendekoder getrennt vorgese­ hen.
Bei dem oben beschriebenen Aufbau führt der Leseverstärker vom Stromspiegeltyp einen Hochgeschwindigkeitsbetrieb zum Verstärken einer kleinen Potentialdifferenz auf dem Bitleitungspaar und zum Übertragen der verstärkten Differenz auf das Auslesedatenübertra­ gungsbuspaar, ohne ungünstigen Einfluß auf das Potential auf den Bitleitungen zu verursachen, da dieses eine hohe Eingangsimpedanz aufweist, durch. Dementsprechend kann die in einer ausgewählten Speicherzelle enthaltene Information ausgelesen werden, bevor der Leseverstärker vom Flip-Flop-Typ aktiviert ist.
Wenn das Auslesedatenübertragungsbuspaar ein Hauptdatenübertra­ gungsbuspaar und Unterdatenübertragungsbuspaare aufweist, kann zusätzlich die Ladekapazität eines Ausgangsabschnittes des Lese­ verstärkers vom Stromspiegeltyp verringert werden, wodurch es ermöglicht wird, den Lesebetrieb bei höherer Geschwindigkeit auszuführen.
Wenn ein Spaltenadreßeingangsabschnitt und ein Zeilenadreßein­ gangsabschnitt getrennt vorgesehen sind, kann desweiteren der Spaltendekodierbetrieb und der Zeilendekodierbetrieb gleichzeitig ausgeführt werden, wodurch es ermöglicht wird, Daten unmittelbar nach einem Anstieg eines Potentiales einer ausgewählten Wortlei­ tung zu lesen.
Weitere Merkmale und Zweckmäßigkeiten dieser Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt
Fig. 1 einen schematischen Schaltplan einer Halbleiterspeicher­ einrichtung,
Fig. 2 ein Diagramm zur Darstellung eines zeitlichen Ablaufes einer Adressenabtastung,
Fig. 3 einen Schaltplan eines Hauptteiles des Speicherzellenfel­ des aus Fig. 1,
Fig. 4 ein Zeitablaufdiagramm eines Lesebetriebes der Speicher­ einrichtung,
Fig. 5 ein Schaltungsdiagramm eines Hauptteiles eines anderen DRAM, bei dem ein Schreib-Datenbus und ein Lese-Datenbus getrennt voneinander vorgesehen sind,
Fig. 6 den Spannungsverlauf der Hauptknoten des in Fig. 5 ge­ zeigten DRAM beim Lesebetrieb,
Fig. 7 ein Schaltdiagramm eines typischen getakteten Inverters, der in dem in Fig. 5 gezeigten DRAM verwendet wird,
Fig. 8 einen Schaltplan eines Hauptteiles einer Halbleiterspei­ chereinrichtung entsprechend eines Ausführungsbeispieles dieser Erfindung,
Fig. 9 ein Zeitablaufdiagramm des Betriebes der Halbleiterspei­ chereinrichtung aus Fig. 8,
Fig. 10A ein Schaltdiagramm eines einfachen differentiellen Leseverstärkers,
Fig. 10B ein Schaltdiagramm eines differentiellen Leseverstärkers vom Stromspiegeltyp,
Fig. 11A ein durch Schaltungssimulation erhaltenes Kurvendiagramm der Betriebseigenschaften des einfachen differentiellen Leseverstärkers,
Fig. 11B ein Kurvendiagramm von Betriebseigenschaften des dif­ ferentiellen Leseverstärkers vom Stromspiegeltyp,
Fig. 12 einen Gesamtaufbau der Halbleiterspeichereinrichtung entsprechend dieser Erfindung,
Fig. 13 ein schematisches Diagramm des zeitlichen Ablaufes der Abtastadressensignale der Speichereinrichtung aus Fig. 7,
Fig. 14 ein schematisches Diagramm eines anderen Ausführungsbei­ spieles dieser Erfindung,
Fig. 15 ein Signalablaufdiagramm des Betriebes der Halbleiterein­ richtung aus Fig. 14, und
Fig. 16 eine schematische Ansicht des Gesamtaufbaues der in Fig. 14 gezeigten Halbleiterspeichereinrichtung.
Fig. 8 zeigt in einem Diagramm einen Aufbau eines Hauptteiles einer Halbleiterspeichereinrichtung entsprechend eines Ausfüh­ rungsbeispieles dieser Erfindung, wobei typischerweise die auf ein Paar von Bitleitungen bezogenen Abschnitte dargestellt sind.
Gemäß Fig. 8 bildet ein Paar der Bitleitungen BL und einen gefalteten Bitleitungsaufbau, der ähnlich zu dem der in Fig. 3 gezeigten Halbleiterspeichereinrichtung ist. Im Zusammenhang mit dem Paar von Bitleitungen BL und sind Leseverstärker 2 bzw. 3, die durch Leseverstärkeraktivierungsschaltungen 4 bzw. 5 akti­ viert werden, Transistoren Q 10 und Q 11 zum Verbinden des ausge­ wählten Paares von Bitleitungen BL und mit einem Datenbuspaar als Reaktion auf ein Spaltendekoderausgangssignal Y, ein Ab­ gleich-MOS-Transistor Q 7 zum Abgleichen der Potentiale des Paares von Bitleitungen BL und , sowie Vorladungs-MOS-Transistoren Q 8 und Q 9 zum Vorladen des Bitleitungspaares vorgesehen. Die Lese­ verstärkeraktivierungsschaltung 4 weist einen N-Kanal-MOS-Tran­ sistor Q 5 auf, der als Reaktion auf ein Leseverstärkeraktivie­ rungssignal S 0 eingeschaltet wird und einen Knoten N 1 mit einem Massepotential verbindet. Die Leseverstärkeraktivierungsschaltung 5 weist einen P-Kanal-MOS-Transistor Q 6 auf, der als Reaktion auf ein Leseverstärkeraktivierungssignal eingeschaltet wird, und einen Knoten N 2 mit einem Versorgungspotential Vcc verbindet. Eine Speicherzelle 1 weist einen Aufbau vom Ein-Transistor-Ein- Kondensator-Typ auf. Sie weist einen Speicherkondensator C 0 zum Speichern von Information in der Form von elektrischen Ladungen, und einen MOS-Transistor Q 0 zum Verbinden des Speicherkondensa­ tors C 0 mit der Bitleitung BL als Reaktion auf ein Potential auf einer Wortleitung WL auf. Eine Zellplatte des Kondensators C 0 ist mit einer Spannung V SG verbunden.
Entsprechend jedem Bitleitungspaar ist ferner ein Verstärker 30 vom Stromspiegeltyp vorgesehen, der Hochgeschwindigkeitslesen ermöglicht. Der Verstärker 30 vom Stromspiegeltyp weist mit den Bitleitungen BL und verbundene Eingangsknoten und einen aus einem Auslese-Datenübertragungsbuspaar OL und bestehenden Ausgangsknoten auf. Der Verstärker 30 vom Stromspiegeltyp weist einen aus einem P-Kanal-MOS-Transistor Q 15 und einem N-Kanal-MOS- Transistor Q 16 gebildeten, ersten verstärkenden Inverter und einen aus einem P-Kanal-MOS-Transistor Q 14 und einem N-Kanal-MOS- Transistor Q 17 gebildeten, zweiten verstärkenden Inverter auf. Der Verstärker 30 weist auch Aktivierungs-N-Kanal-MOS-Transisto­ ren Q 18 und Q 19 auf, die bei den jeweiligen Gates ein spaltende­ kodiertes Signal Y empfangen. Der Verstärker 30 weist ferner eine zwischen den Gates der Transistoren Q 14 und Q 15 und dem Ausgang des ersten Inverters (oder einer Verbindung der Transistoren Q 15 und Q 16) vorgesehene positive Rückkopplung auf. Ein Leitungsan­ schluß des P-Kanal-MOS-Transistors Q 14 ist mit dem Versorgungspo­ tential Vcc verbunden, und der andere Leitungsanschluß ist mit dem Auslesedatenübertragungsbus OL verbunden. Ein Leitungsanschluß des P-Kanal-MOS-Transistors Q 15 ist mit dem Versorgungspotential Vcc verbunden, und der andere Leitungsanschluß ist sowohl mit dem Auslesedatenübertragungsbus als auch dem Gate des Transistors Q 15 und dem Gate des Transistors Q 14 verbunden. Ein Leitungsan­ schluß des N-Kanal-MOS-Transistors Q 16 ist mit dem Auslesedaten­ übertragungsbus verbunden, und ein Gate des Transistors Q 16 ist mit der Bitleitung BL verbunden. Ein Leitungsanschluß des N- Kanal-MOS-Transistors Q 17 ist mit dem Auslesedatenübertragungsbus OL verbunden und ein Gate des Transistors Q 17 ist mit der Bitleitung verbunden. Ein Leitungsanschluß des N-Kanal-MOS- Transistors Q 18 ist mit dem anderen Leitungsanschluß des Transi­ stors Q 16 verbunden, der andere Leitungsanschluß ist über einen Knoten N 3 mit dem Massepotential verbunden, und ein Gate ist zum Empfangen eines Spaltendekoderausgangssignales Y verbunden. Ein Leitungsanschluß des N-Kanal-MOS-Transistors Q 19 ist mit dem anderen Leitungsanschluß des Transistors Q 17 verbunden, der andere Leitungsanschluß ist über den Knoten N 3 mit dem Massepotential verbunden, und ein Gate ist zum Empfangen des Spaltendekoderaus­ gangssignales Y verbunden. Bei diesem Aufbau bilden die Bitlei­ tungen BL und ein Eingangsgatter des Verstärkers 30 vom Stromspiegeltyp und die Auslesedatenübertragungsbusleitungen OL und bilden Ausgangsknoten des Verstärkers 30 vom Stromspiegel­ typ. Die durch die Transistoren Q 16 bis Q 19 gebildeten verstär­ kenden Teile sind für jedes Bitleitungspaar vorgesehen. Durch die Transistoren Q 14 und Q 15 gebildete Konstantstromversorgungsteile sind zusammen für das Paar der Datenbusse OL und vorgesehen, d.h. für alle verstärkenden Teile. Der Verstärker vom Stromspie­ geltyp ist im Hinblick der Fähigkeiten zum Vorsehen reduzierten Leistungsverbrauches, Hochgeschwindigkeitsbetriebes, sowie elek­ trischen Trennens zwischen dem Auslesedatenübertragungsbuslei­ tungspaar (der Ausgangsteil) und dem Bitleitungspaar (der Ein­ gangsteil) vorgesehen.
Ferner sind zwischen den Transistoren Q 10 und Q 11 und den Datenbussen IL und N-Kanal-MOS-Transistoren Q 12 und Q 13 vorgesehen, die als Reaktion auf ein Schreibbefehlsignal W zum Verbinden des ausgewählten Bitleitungspaares mit einem Ein­ schreibdatenübertragungsbuspaar IL und eingeschaltet werden. Im besonderen werden die Datenbusse IL und lediglich für den Zweck des Übertragens von in die ausgewählte Speicherzelle einzuschreibende Daten beim Datenschreibbetrieb benutzt, wobei diese Busse lediglich beim Datenschreibbetrieb mit dem ausgewähl­ ten Bitleitungspaar verbunden werden.
Daher sind bei dem oben beschriebenen Aufbau die Einschreibdaten­ übertragungsbusse IL und und die Auslesedatenübertragungsbusse OL und getrennt voneinander vorgesehen, so daß es ermöglicht wird, den Lesebetrieb bei hoher Geschwindigkeit auszuführen.
Fig. 9 zeigt in einem Zeitablaufdiagramm den Betrieb der in Fig. 8 gezeigten Halbleiterspeichereinrichtung, wobei dieselben Bezugszeichen wie die in Fig. 8 Signalpotentialänderungen bei den entsprechenden Teilen darstellen. Gemäß Fig. 8 und 9 wird der Betrieb der Halbleiterspeichereinrichtung dieses Ausführungsbei­ spieles beschrieben.
Beim Datenlesebetriebsmodus befindet sich das Schreibbefehlssig­ nal W zuerst auf dem niedrigen Pegel und die Transistoren Q 12 und Q 13 befinden sich beide im Aus-Zustand. Daher sind die Bitleitun­ gen BL und von den Einschreibdatenübertragungsbusleitungen IL und getrennt.
Vor dem Zeitpunkt T 1 befindet sich das Abgleichsignal EQ in der gleichen Weise wie bei der oben beschriebenen Halbleiterspeicher­ einrichtung auf dem hohen Pegel, und die Bitleitungen BL und werden über die Transistoren Q 7 bis Q 9 bei dem vorbestimmten Vorladungspotential V BL vorgeladen. Wenn sich beim Zeitpunkt T 1 das Abgleichsignal EQ vom hohen Pegel auf den niedrigen Pegel ändert, werden der Abgleichtransistor Q 7 und die Vorladungstran­ sistoren Q 8 und Q 9 sämtlich ausgeschaltet, und die Bitleitungen BL und werden in einen elektrischen Fließzustand gebracht.
Wenn die Wortleitung WL aufgrund einer Zeilenadresse vom Adreßde­ koder (in Fig. 8 nicht gezeigt) beim Zeitpunkt T 2 ausgewählt wird und sich das Potential auf der ausgewählten Wortleitung WL vom niedrigen Pegel auf den hohen Pegel ändert, wird der Transistor Q 0 der Speicherzelle 1 eingeschaltet, und die in der Speicher­ zelle 1 enthaltene Information wird auf die Bitleitung BL übertragen. Falls der Speicherkondensator C 0 der Speicherzelle 1 die Information "1" speichert, wird das Potential der Bitleitung BL etwas höher als das Vorladungspotential, wie in dem Ablauf­ diagramm gemäß Fig. 9 durch die durchgezogene Linie gezeigt, wobei das Potential der Bitleitung auf dem Vorladungspotential gehalten wird. Falls das Bitleitungspaarauswahlsignal (d.h. das Spaltendekodersignal) Y vom Spaltendekoder (in Fig. 8 nicht gezeigt) sich beim Zeitpunkt T 1 wie in Fig. 9 gezeigt zum Beispiel vom niedrigen Pegel auf den hohen Pegel ändert, werden die Transistoren Q 18 und Q 19 eingeschaltet und der Verstärker 30 vom Stromspiegeltyp wird aktiviert. Wenn das Potential der Wortleitung WL ansteigt und eine kleine Potentialänderung der Bitleitung BL (oder ) verursacht, wobei der Verstärker 30 vom Stromspiegeltyp beim Zeitpunkt T 2 im Aktivzustand ist, wird entsprechend, wie in Fig. 9 gezeigt, die Änderung des Bitlei­ tungspotentiales bei hoher Geschwindigkeit im Verstärker 30 vom Stromspiegeltyp verstärkt und auf die Ausgangsknoten OL und übertragen. Daher wird, wie in Fig. 9 gezeigt, falls die Speicherzelle 1 die Information "1" aufweist, die Auslesedaten­ übertragungsbusleitung über die Transistoren Q 16 und Q 18 auf einen vorbestimmten niedrigen Pegel bei hoher Geschwindigkeit entladen. Auf der anderen Seite wird das Potential der Ausleseda­ tenübertragungsbusleitung OL auf dem Versorgungspotential Vcc gehalten. Folglich wird ein den Auslesedaten entsprechendes Signal auf die Auslesedatenübertragungsbusleitungen OL und übertragen. Diese Daten werden zu einer Ausleseschaltung übertra­ gen, wie zum Beispiel ein Auslesepuffer, der nicht deutlich in der Zeichnung gezeigt ist, und unmittelbar zu einem externen Datenausgangsanschluß übertragen. Da in dem Verstärker 30 vom Stromspiegeltyp die Bitleitungen BL bzw. mit den Gates der MOS-Transistoren Q 16 bzw. Q 17 verbunden werden, und die Auslese­ datenübertragungsbusleitungen OL bzw. der Ausgangsknoten mit den Leitungsanschlüssen der Transistoren Q 16 bzw. Q 17 verbunden werden, werden das Paar der Bitleitungen BL und und das Paar der Auslesedatenübertragungsbusleitungen OL und nicht direkt zusammen verbunden. Dementsprechend verursacht die Ladekapazität der Auslesedatenübertragungsbusleitungen OL und und die darauf befindlichen Potentialpegel keinen Einfluß auf die Potentiale der Bitleitungen BL und . Da die Einschreibdatenübertragungsbuslei­ tungen IL und von den Bitleitungen BL und über die Transistoren Q 12 und Q 13 getrennt sind, verursacht desweiteren die Ladekapazität des Paares der Einschreibdatenübertragungsbus­ leitungen IL und keinen ungünstigen Einfluß auf die Potentiale der Bitleitungen BL und . Folglich kann eine sehr kleine Potentialänderung auf den Bitleitungen BL und nachgewiesen werden, auch unmittelbar nach dem Anstieg des Potentiales der Wortleitung WL, so daß Information bei hoher Geschwindigkeit präzise ausgelesen werden kann. Daher kann die Zugriffszeit beim Lesebetrieb beträchtlich verringert werden, und ein Hochgeschwin­ digkeitszugriff zum Lesen erreicht werden. Vorteile des Lesever­ stärkers vom Stromspiegeltyp werden später im Detail diskutiert.
Beim Zeitpunkt T 3 sind die Leseverstärker 2 und 3 als Reaktion auf Leseverstärkeraktivierungssignale S 0 und aktiviert, und die kleine Signalpotentialdifferenz auf dem Paar der Bitleitun­ gen BL und wird weiter erhöht. Der Verstärkungsbetrieb für das Bitleitungspotential durch die Leseverstärker 2 und 3 wird hauptsächlich für den Rückgabebetrieb zum Überschreiben der ausgelesenen Information in die ausgewählte Speicherzelle 1 durchgeführt.
Wenn das Potential der Wortleitung WL und das Spaltendekoderaus­ gangssignal Y sich vom hohen Pegel auf den niedrigen Pegel beim Zeitpunkt T 5 ändern, wird der Verstärker 30 vom Stromspiegeltyp ebenso in den nichtaktiven Zustand versetzt. Als Ergebnis werden die Potentiale auf den Auslesedatenübertragungsbusleitungen OL und ebenso auf das vorbestimmte Vorladungspotential über die Transistoren Q 14 und geladen.
Wenn die Leseverstärkeraktivierungssignale S 0 und beim Zeit­ punkt T 6 in den nichtaktivierten Zustand gebracht werden, werden die Verstärker 2 und 3 vom Flip-Flop-Typ ebenso in den nichtakti­ vierten Zustand versetzt. Gleichzeitig steigt das Abgleichsignal IQ vom niedrigen Pegel auf den hohen Pegel an, und dementspre­ chend werden die Bitleitungen BL und erneut über die Transi­ storen Q 7 und Q 9 auf das vorbestimmte Vorladungspotential V BL vorgeladen.
Im vorhergehenden wurde der Fall der ausgewählten Speicherzelle 1 mit der Information "1" beschrieben. Falls die ausgewählte Speicherzelle 1 die Information "0" aufweist, erhält man einen wie durch gestrichelte Linien in Fig. 9 gezeigten Signalverlauf.
Beim Datenschreibbetrieb befindet sich das Schreibbefehlssignal W auf dem hohen Pegel und die Transistoren Q 12 und Q 13 sind beide im EIN-Zustand. Dabei werden die von einer Einschreibschaltung wie zum Beispiel einem Einschreibpuffer extern angelegten Ein­ schreibdaten in komplementärer Form (zum Beispiel Dein und ) auf die Einschreibdatenübertragungsbusleitungen IL und über­ tragen.
Die aufeinanderfolgenden Abläufe vom Zeitpunkt T 1 bis zum Zeit­ punkt T 4 sind die gleichen wie im Fall beim Datenschreibbetrieb der obigen Einrichtung. Wenn sich das Spaltendekoderausgangssig­ nal Y vom niedrigen Pegel auf den hohen Pegel beim Zeitpunkt T 4, wie gemäß Fig. 9 durch strichpunktierte Linien gezeigt, zum Auswählen des Paares der Bitleitungen BL und ändert, werden die Transistoren Q 10 und Q 11 eingeschaltet und das Paar der Bitleitungen BL und wird mit dem Paar der Einschreibdaten­ übertragungsbusse IL und verbunden. Als Folge wird das Potential auf dem Paar der Einschreibdatenübertragungsbusse IL und in die ausgewählte Speicherzelle 1 entgegengesetzt zum Fall des Lesebetriebes geschrieben. Obwohl oben dargestellt wurde, daß das Spaltendekoderausgangssignal Y vom niedrigen Pegel auf den hohen Pegel beim Zeitpunkt T 4 beim Schreibbetrieb ansteigt, ist die Änderung des Spaltendekoderausgangssignales Y auf den hohen Pegel nicht auf diesen Zeitablauf begrenzt, wobei die Änderung bei einem früheren Zeitpunkt durchgeführt werden kann.
Obwohl im vorhergehenden dargestellt wurde, daß das Spaltendeko­ derausgangssignal Y auf den hohen Pegel gleichzeitig mit der Änderung des Abgleichsignales EQ auf den niedrigen Pegel beim Lesebetrieb ansteigt, kann desweiteren die Änderung des Spalten­ dekoderausgangssignales Y auf den hohen Pegel später als bei diesem Zeitablauf durchgeführt werden. In jedem Fall kann sich das Spaltendekoderausgangssignal Y auf den hohen Pegel vor Beginn des Lesevorganges bei Lesebetrieb ändern, wobei Daten bei hoher Geschwindigkeit ausgelesen werden können.
Gemäß obiger Beschreibung wird der Verstärker 30 vom Stromspie­ geltyp auch beim Datenschreibbetrieb aktiviert. Jedoch kann dieser so angepaßt sein, daß er im Hinblick auf den Verbrauch von elektrischer Leistung beispielsweise lediglich beim Lesebetrieb aktiviert wird. In solch einem Fall könnte die Einrichtung einen Aufbau aufweisen, der einen MOS-Transistor aufweist, der zwischen dem Knoten N 3 und beispielsweise der Masse vorgesehen ist, und der als Reaktion auf das Schreibbefehlssignal W ausgeschaltet wird. Es ist unnötig zu sagen, daß die Einrichtung nicht auf diesen Aufbau begrenzt ist, sondern daß andere Konstruktionen angepaßt werden können.
Bei dem oben beschriebenen Ausführungsbeispiel sind die Transi­ storen Q 14 und Q 15 des Verstärkers 30 vom Stromspiegeltyp mit der Versorgungsspannung Vcc verbunden, und die Transistoren Q 18 und Q 19 sind mit dem Massepotential verbunden. Jedoch ist der Pegel des Versorgungspotententiales darauf nicht begrenzt, und die Polari­ täten der Transistoren des Verstärkers 30 sind darauf nicht begrenzt. Wenn die Polaritäten der Transistoren umgekehrt werden, oder der Pegel des Versorgungspotentiales umgekehrt wird, erhält man den gleichen Effekt wie bei dem oben beschriebenen Ausfüh­ rungsbeispiel. In solch einem Fall kann eine Beziehung zwischen den Polaritäten der Signalpotentiale auf den Bitleitungen BL und und den Polaritäten der an die Auslesedatenübertragungsbusse IL und angelegten Signalpotentiale durch geeignete Auswahl des Pegels des Versorgungspotentiales und der Polaritäten der Tran­ sistoren reguliert werden.
Im folgenden werden Vorteile des differentiellen Leseverstärkers vom Stromspiegeltyp dieser Erfindung gegenüber einem einfachen differentiellen Leseverstärker, wie von Watanabe benutzt, unter Bezugnahme auf die Fig. 10A, 10B, 11A und 11B im Detail diskutiert.
Watanabe verwendet einen BiCMOS-Differentialleseverstärker, der den Vorteil hoher Treibbarkeit (bzw. Fähigkeit Strom zu tragen) und hohe Empfindlichkeit auf kleine Signale eines bipolaren Differentialleseverstärkers verwendet. Ein Bipolartransistor weist jedoch eine kleine Eingangsimpedanz auf, und daher kann der Eingang des Bipolardifferentialleseverstärkers nicht direkt mit einer Bitleitung verbunden werden, ohne eine ungünstige Wirkung auf eine kleine Signalspannung, die auf der Bitleitung vor der Aktivierung eines Leseverstärkers vom Flip-Flop-Typ erscheint, auszuüben. Daher sieht Watanabe den getakteten Inverter zwischen einer Bitleitung und einem Eingang eines BiCMOS-Differentiallese­ verstärkers vor, was zu der Verzögerung bei der Signalübertragung von einer Bitleitung zu einem BiCMOS-Leseverstärker und auch zu einem größeren Flächenverbrauch und damit zu einer verschlechter­ ten Packungsdichte der Speichereinrichtung führt.
Andererseits werden bei dieser Erfindung für den differentiellen Leseverstärker zum Lesen von Daten CMOS-Transistoren verwendet.
Ein MOS-Transistor weist ein Gateoxid auf, das die Gateelektrode von den Source- und Draingebieten elektrisch trennt. Wenn die Gateelektrode eines MOS-Transistors als Eingangsgate verwendet wird, weist daher der MOS-Transistor eine hohe Eingangsimpedanz auf. Daher werden in dieser Erfindung überhaupt keine Vorrichtun­ gen zum Vorsehen einer hohen Eingangsimpedanz benötigt, da dem CMOS-Differentialleseverstärker eine hohe Eingangsimpedanz eigen ist. Daher können die Nachteile des Standes der Technik beseitigt werden.
Ferner weist der Leseverstärker vom Stromspiegeltyp dieser Erfin­ dung eine Art positive Rückkopplung durch Spiegeln des Stromes zwischen den zwei Invertern auf. Daher kann die Verstärkungsge­ schwindigkeit gegenüber dem einfachen Differentialleseverstärker verbessert werden.
Fig. 10a zeigt ein Schaltungsdiagramm eines einfachen differen­ tiellen Leseverstärkers, und Fig. 10b zeigt ein Schaltungsdia­ gramm des differentiellen Leseverstärkers vom Stromspiegeltyp. Zum leichteren Vergleich weisen beide gezeigten Verstärker statt BiCMOS-Transistoren MOS-Transistoren auf.
Der einfache differentielle Leseverstärker weist zwei Inverter und einen Aktivierungstransistor Qc, der zwischen den beiden Invertern und dem Massepotential vorgesehen ist, auf. Einer der Inverter weist einen N-Kanal-Treiber-MOS-Transistor Q DA und einen P-Kanal-Lade-MOS-Transistor Q LA auf. Der andere Inverter weist einen N-Kanal-Treiber-Transistor Q DB und einen P-Kanal-Lade- Transistor Q LB auf. Die Knoten N A bzw. N B stellen Ausgangsknoten dar und ergeben Datenausgänge bzw. AUS. Der Betrieb des einfachen differentiellen Leseverstärkers wird beschrieben.
Wenn das Signal TAKT nach oben geht, wird der Aktivierungstran­ sistor Qc eingeschaltet, der den Knoten Nc zum Aktivieren der beiden Inverter Q LA/QDA und Q LB/Q DB nach unten zieht. Die über die eingeschalteten Transistoren Q LA und Q LB auf einem hohen Pegel vorgeladenen Ausgangsknoten N A und N B ändern ihre Pegel vom hohen Pegel auf einen gewissen Pegel entsprechend der unter­ schiedlichen Impedanzen der Treibertransistoren Q DA und QDB in Abhängigkeit der empfangenen differentiellen Eingangssignale EIN und . Dann werden die Ausgangssignale AUS und unabhängig voneinander entwickelt, und die Spannngsdifferenz zwischen den Ausgängen AUS und wird lediglich durch die Spannungsdifferenz zwischen dem Eingang EIN und verursacht, die nicht so groß ist. Daher wird nach Watanabe die Pegelschiebeschaltung und ein anderer differentieller Leseverstärker vorgesehen, um die ungenü­ gende Spannungsdifferenz zwischen den Ausgängen AUS und zu verstärken.
Fig. 10b zeigt das Schaltungsdiagramm des Leseverstärkers vom Stromspiegeltyp. Die Leseverstärker in Fig. 10b weisen die gleichen Transistoren wie die in Fig. 10a auf, lediglich die Gates der aktiven Ladetransistoren Q LA und Q LB sind mit dem Ausgangsknoten N A anstatt des Masseanschlusses verbunden. Bei dieser Konfiguration wird der Pegel des Ausgangsknotens N B durch den Pegel des Knotens N A gesteuert. Wenn der Eingang EIN höher im Pegel als der Eingang ist, wird zum Beispiel der Transistor Q DA mehr leitend als der Transistor Q DB zum Herunterziehen des Knotens N A auf einen niedrigeren Pegel, was den Ladetransistor Q LB mehr leitend macht. Daher wird der Ausgangsknoten N B schnel­ ler als beim in Fig. 10a gezeigten Verstärker nach oben gezogen. Dieser Betrieb stellt eine Art positiver Rückkopplung zwischen den beiden Ausgängen AUS und dar.
Fig. 11a und 11b zeigen ein Beispiel von Betriebseigenschaften der Ausgänge der jeweiligen Verstärker, die durch eine Schal­ tungssimulation unter Benutzen derselben Schaltungsparameter erhalten wurde. Fig. 11a veranschaulicht die Ausgangseigenschaf­ ten des einfachen Differentialleseverstärkers, und Fig. 11b erläutert die Ausgangseigenschaften des Differentialleseverstär­ kers vom Stromspiegeltyp.
Diese Figuren zeigen deutlich, daß ein Differentialleseverstärker vom Stromspiegeltyp gegenüber dem einfachen Differentiallesever­ stärker im Hinblick auf die Betriebsgeschwindigkeit mehr Vorteile aufweist, da der Verstärker vom Stromspiegeltyp im Gegensatz zum einfachen Leseverstärker im Hinblick auf eine bestimmte Zeit nach Aktivierung der Verstärker große Differentialsignalspannung auf­ weist.
Falls Informationen unmittelbar nach dem Anstieg der Wortleitun­ gen WL ausgelesen werden soll, ist es notwendig, den Pegel des Spaltendecoderausgangssignales Y auf den hohen Pegel so schnell wie möglich zu ändern. Dies kann durch eine Steuerung mittels des Schreibbefehlssignales und des Spaltenadreßtastsignales durchge­ führt werden. Falls der Lesebetrieb unmittelbar nach dem Anstieg der Wortleitung wie oben beschrieben durchgeführt werden kann, ist es wünschenswert, daß eine Zeitdifferenz zwischen dem Eingang einer Zeilenadresse zur Auswahl einer Wortleitung und dem Eingang einer Spaltenadresse zur Auswahl eines Paares von Bitleitungen so klein wie möglich ist. Die in Fig. 1 gezeigte dynamische Halbleiterspeichereinrichtung weist jedoch einen Aufbau auf, bei dem eine Zeilenadresse und eine Spaltenadresse in einer zeitlich aufgeteilten Weise an den gleichen Adreßeingangsanschluß angelegt werden. Insbesondere wird bei dem Aufbau dieser Einrichtung zuerst eine Zeilenadresse an die Adreßeingangsanschlüsse angelegt und anschließend eine Spaltenadresse daran angelegt. Die Zeilen­ adresse wird durch einen Adreßpuffer beim Abfall des Zeilenadreß­ tastsignales so aufgenommen, daß diese an den Zeilendecoder angelegt wird, während die Spaltenadresse durch den Adreßpuffer beim Abfall des Spaltenadreßtastsignales so aufgenommen wird, daß dieses an den Spaltendecoder angelegt wird. Entsprechend ergibt sich bei dieser Einrichtung mit dem Aufbau zur Eingabe der Zeilenadresse und der Spaltenadresse in einer zeitlich aufgeteil­ ten Weise wie oben beschrieben ein Problem dahingehend, daß die Zeitdifferenz zwischen dem Eingang der Zeilenadresse und dem Eingang der Spaltenadresse nicht auf einen gewünschten Grenzwert reduziert werden kann, womit eine Begrenzung hinsichtlich eines Hochgeschwindigkeitslesebetriebes auftritt. Um die Zeitdifferenz zwischen dem Eingang der Zeilenadresse und dem Eingang der Spaltenadresse zu reduzieren, wird ein gemäß Fig. 12 gezeigter Aufbau verwendet, bei dem Zeilenadreßeingangsanschlüsse zum Emp­ fangen einer Zeilenadresse und Spaltenadreßeingangsanschlüsse zum Empfangen einer Spaltenadresse getrennt vorgesehen sind. Dieser Aufbau ermöglicht es, den Zeitablauf zum Empfangen einer Zeilen­ adresse und den zum Empfangen einer Spaltenadresse gleichzeitig einzustellen und den Lesebetrieb bei höherer Geschwindigkeit durchzuführen.
Gemäß Fig. 12 wird der ganze Aufbau der Halbleiterspeicherein­ richtung dieses Ausführungsbeispieles beschrieben. Ein Zeilen­ adreßeingang 201 und ein Spaltenadreßeingang 202 sind getrennt vorgesehen und eine Zeilenadresse und eine Spaltenadresse werden jeweils über die jeweiligen Anschlüsse an einen Zeilenadreßpuffer 204 und einen Spaltenadreßpuffer 205 angelegt. Die Zeitsteuerung zur Aufnahme der Adreßsignale vom Zeilenadreßpuffer 204 und vom Spaltenadreßpuffer 205 wird durch ein über einen Anschluß 203 vorgesehenes Chipauswahlsignal angelegt, und eine interne Zeilenadresse RA bzw. eine interne Spaltenadresse CA werden an den Zeilendecoder 206 bzw. den Spaltendecoder 207 angelegt. Der Zeilendecoder 206 wählt eine Wortleitung aus dem Speicherzellen­ feld 208 aus. Der Spaltendecoder 207 erzeugt das Bitleitungspaar­ auswahlsignal Y und legt dieses an einen Block 209 (einschließ­ lich des Verstärkers vom Stromspiegeltyp und der Ausgangsleitung) und einen Block 210 (einschließlich des Leseverstärkers und der Eingangsleitung) an. Die von dem Block 209 ausgelesenen Daten werden als Ausgangsdaten Daus über eine Ausleseschaltung 211 ausgegeben. Andererseits wird beim Schreibbetrieb ein ausgewähl­ tes Bitleitungspaar über den Block 210 mit einer Einschreibschal­ tung 212 verbunden und Einschreibdaten Dein werden in eine aus­ gewählte Speicherzelle geschrieben. Das Schreibbefehlssignal W wird über den Anschluß 213 angelegt. Der gemäß Fig. 12 oben beschriebene Aufbau ermöglicht es, eine Zeilenadresse und eine Spaltenadresse gleichzeitig beim Abfall des Chipauswahlsignales als Tastsignal aufzunehmen und die Zeilenadresse bzw. die Spaltenadresse an den Zeilendecoder bzw. den Spaltendecoder anzulegen. Daher kann der Lesebetrieb durch früheres Aktivieren des Verstärkers vom Stromspiegeltyp bei höherer Geschwindigkeit durchgeführt werden.
Bei den oben beschriebenen Ausführungsbeispielen ist das Paar der Auslesedatenübertragungsbusleitungen des Ausgangsteiles jedes Leseverstärkers vom Stromspiegeltyp zusammen für alle Bitlei­ tungspaare vorgesehen, das heißt zusammen für alle Leseverstärker vom Stromspiegeltyp. In diesem Fall könnte die Kapazität des Paares der Auslesedatenübertragungsbusleitungen OL und die Eigenschaften wie zum Beispiel den Hochgeschwindigkeitsverstär­ kungsbetrieb verschlechtern. Die Ladekapazität des Ausgangsteiles des Leseverstärkers vom Stromspiegeltyp ist im Hinblick auf schnellen und zuverlässigen Betrieb der Verstärkung vorzugsweise so klein wie möglich. Fig. 14 zeigt in einem Diagramm einen Aufbau eines anderen Ausführungsbeispieles dieser Erfindung, bei dem die Ladekapazität eines Ausgangsteiles eines Leseverstärkers vom Stromspiegeltyp verringert ist und die Treiberfähigkeit für den Ausgangsteil verbessert ist.
Entsprechend Fig. 14 weist ein Paar von Auslesedatenübertragungs­ bussen ein Paar von Unterleitungen OLs und zum Lesen von Daten und ein Paar von Hauptleitungen OLm und zum Lesen von Daten auf. Bei diesem Aufbau werden Daten durch die Datenein­ schreibschaltung über die Einschreibdatenübertragungsbusse IL und und die MOS-Transistoren Q 12 und Q 13 geschrieben, während Daten über die Unterleitungen OLs und und die Hauptleitungen OLm und zum Lesen von Daten ausgelesen werden.
Der Aufbau eines Pfades zum Schreiben von Daten ist derselbe wie der in Fig. 8 gezeigte. Insbesondere sind Transistoren Q 12 und Q 13, die nur beim Schreibbetrieb eingeschaltet werden, zwischen den Transistoren Q 10 und Q 11, die als Reaktion auf den Spaltende­ coderausgang Y eingeschaltet werden, und dem Paar der Einschreib­ datenübertragungsbusse IL und vorgesehen.
Ein Pfad zum Lesen von Daten weist einen Verstärker vom Strom­ spiegeltyp zum Nachweisen und Verstärken eines Signalpotentiales auf dem Paar der Bitleitungen BL und auf. Dieser Verstärker weist Transistoren Q 14 bis Q 19 auf. Das Paar der Bitleitungen BL und ist mit deren Eingangsgates verbunden. Dessen Ausgangskno­ ten bilden das Paar der Unterleitungen OLs und zum Lesen von Daten.
Insbesondere weist der Verstärker vom Stromspiegeltyp zwei Inverter mit den Transistoren Q 14, Q 17 und Q 15, Q 16 und zwei Aktivierungs­ transistoren Q 18 und Q 19 auf. Der eine Leitungsanschluß des P- Kanal-MOS-Transistors Q 14 ist zum Beispiel mit dem Leistungsver­ sorgungspotential Vcc verbunden und der andere Leitungsanschluß ist mit der Unterleitung OLs verbunden. Der eine Leitungsanschluß des P-Kanal-MOS-Transistors Q 15 ist zum Beispiel mit dem Lei­ stungsversorgungspotential Vcc verbunden und der andere Leitungs­ anschluß ist mit seinem Gate und dem Gate des Transistors Q 14, als auch mit der Unterleitung verbunden. Der eine Leitungs­ anschluß des N-Kanal-MOS-Transistors Q 16 ist mit der Unterleitung verbunden und dessen Gate ist mit der Bitleitung BL verbun­ den. Der N-Kanal-MOS-Transistor Q 17 weist einen mit der Unterlei­ tung OLs verbundenen Leitungsanschluß und ein mit der Bitleitung verbundenes Gate auf. Die N-Kanal-MOS-Transistoren Q 18 und Q 19 werden als Reaktion auf das Bitleitungspaarauswahlsignal Y vom Spaltendecoder (in Fig. 9 nicht gezeigt) zum Verbinden der beiden anderen Leitungsanschlüsse des Transistors Q 16 und Q 17 mit dem Massepotential über den Knoten N 3, so daß der Verstärker akti­ viert wird, eingeschaltet.
Da die Eingangsimpedanz der Gates der Transistoren Q 16 und Q 17 einen sehr großen Wert aufweist, wird die Signalpotentialdiffe­ renz auf dem Paar der Bitleitungen verstärkt und auf den Ausgangsknoten übertragen, d.h. auf das Paar der Unterleitungen OLs und bei hoher Geschwindigkeit, wenn der Verstärker aktiviert ist, ohne irgendeinen ungünstigen Einfluß auf die Signalpotentialdifferenz auf den Bitleitungen BL und zu verursachen.
Wie in Fig. 14 gezeigt, ist zusätzlich das Paar der Unterleitun­ gen OLs und mit einer vorbestimmten Anzahl von Bitleitungs­ paaren 7 zur Bildung eines Blockes 8 verbunden. In dem Speicher­ zellenfeld ist eine Mehrzahl von solchen Blöcken 8 vorgesehen und die Ausgänge der jeweiligen Blöcke 8 werden auf das gemeinsame Paar der Hauptleitungen OLm und zum Lesen von Daten übertra­ gen. Eine derartige Anordnung ermöglicht es, die Ladekapazität des Paares der Unterleitungen OLs und des Ausgangsknotens des Leseverstärkers vom Stromspiegeltyp zu verringern und die Zuver­ lässigkeit und die hohe Geschwindigkeit des Verstärkungsbetriebes zu gewährleisten.
Fig. 15 zeigt in einem Zeitablaufdiagramm den Betrieb der Halbleiterspeichereinrichtung des oben beschriebenen Ausführungs­ beispieles, wobei die gleichen Bezugszahlen wie in Fig. 14 Signalpotentialänderungen in den entsprechenden Abschnitten dar­ stellen. Im folgenden wird der Betrieb der Halbleiterspeicherein­ richtung des oben beschriebenen Ausführungsbeispieles anhand der Fig. 14 und 15 beschrieben.
Zuerst wird der Lesebetrieb beschrieben. Zuerst ist das Schreib­ befehlssignal W auf dem niedrigen Pegel und das Paar der Datenbusse zum Schreiben von Daten ist vom Paar der Bitleitungen getrennt. Da das Abgleichsignal EQ vor dem Zeitpunkt T 1 auf dem hohen Pegel ist, sind alle MOS-Transistoren Q 7 bis Q 9 im Ein- Zustand, und die Bitleitungen BL und werden auf das vorbe­ stimmte Vorladungspotential V BL vorgeladen. Auf der anderen Seite werden das Paar der Hauptdatenleitungen OLm und zum Lesen von Daten und das Paar von Unterdatenleitungen OLs und zum Lesen von Daten zum Beispiel auf das Leistungsversorgungspotential Vcc vorgeladen.
Wenn sich das Abgleichsignal EQ vom hohen Pegel beim Zeitpunkt T 1 auf den niedrigen Pegel ändert werden sämtliche Transistoren Q 7 bis Q 9 der Abgleich/Vorladungs-Schaltung 6 ausgeschaltet und folglich befinden sich beide Bitleitungen BL und im elektri­ schen Fließzustand.
Beim Zeitpunkt T 2 wird eine Wortleitung als Reaktion auf ein extern angelegtes Adreßsignal ausgewählt und das Potential der Wortleitung WL ändert sich vom niedrigen Pegel auf den hohen Pegel. Dann wird der Transistor Q 0 der Speicherzelle 1 einge­ schaltet. Falls die Speicherzelle 1 die Information "1" speichert steigt das Potential auf der Bitleitung BL wie in Fig. 10 durch die durchgehenden Linien gezeigt leicht an. Wenn sich das Bitleitungspaarauswahlsignal oder Spaltendecodersignal Y vom Spaltendecoder vom niedrigen Pegel beim Zeitpunkt T 1 als Reaktion auf das extern angelegte Adreßsignal auf den hohen Pegel ändert, werden in diesem Fall die Transistoren Q 18 und Q 19 eingeschaltet und der die Transistoren Q 14 bis Q 19 aufweisende Verstärker vom Stromspiegeltyp wird aktiviert. Falls sich das Potential der Wortleitung WL vom niedrigen Pegel beim Zeitpunkt T 2 auf den hohen Pegel ändert und das Signalpotential auf der Bitleitung BL mit dem auf dem Vorladungspotential gehaltenen Potential der Bitleitung leicht ansteigt, verstärkt als Folge der Verstärker vom Stromspiegeltyp unmittelbar die Potentialdifferenz und ent­ lädt die Unterleitung vom Vorladungspotential auf das Masse­ potential. Das auf dem Paar der Unterleitungen OLs und erscheinende Signalpotential wird auf das Paar der Hauptleitungen OLm und übertragen. Daher wird es möglich, vor der Aktivie­ rung der Leseverstärker 2 und 3 Daten auszulesen, und Hochge­ schwindigkeitszugriff kann erreicht werden. Da das Paar der Bitleitungen BL und mit dem Paar der Unterleitungen OLs und zum Auslesen von Daten über eine hohe Impedanz der jeweiligen Transistoren Q 16 und Q 17 verbunden sind, üben die Ladekapazität und das Signalpotential auf dem Paar der Unterleitungen OLs und keinen ungünstigen Einfluß auf das Signalpotential auf dem Paar der Bitleitungen BL und aus. Zusätzlich ist das Paar der Unterleitungen OLs und gemeinsam für die vorbestimmte Anzahl von Bitleitungspaarblöcken 7 vorgesehen und dementsprechend ist deren Ladekapazität klein. Daher kann ein Ausgangssignal ent­ sprechend dem Signalpotential auf dem Paar der Bitleitungen BL und auf die Ausgangsknoten OLs und bei hoher Geschwindig­ keit übertragen werden.
Daran anschließend werden die Leseverstärkeraktivierungssignale S 0 und beim Zeitpunkt T 3 in den Aktivierungszustand gebracht und die Transistoren Q 5 und Q 6 werden eingeschaltet, so daß die Leseverstärker 2 und 3 aktiviert werden. Folglich wird die Signalpotentialdifferenz auf den Bitleitungen BL und weiterhin verstärkt. Der Verstärkungsbetrieb durch die Leseverstärker 2 und 3 wird zum Zurückgabebetrieb zum Überschreiben der Ausleseinforma­ tion in die Speicherzelle 1 durchgeführt.
Wenn sich das Potential der ausgewählten Wortleitung WL und des Spaltendecoderausganges Y vom hohen Pegel beim Zeitpunkt T 5 zum niedrigen Pegel ändert, wird der Verstärker vom Stromspiegeltyp in den nichtaktivierten Zustand gebracht und die Potentiale des Paares der Unterleitungen OLs und und des Paares der Hauptleitungen OLm und kehren auf das vorbestimmte Vorla­ dungspotential zurück.
Wenn die Leseverstärkeraktivierungssignale S 0 und im nichtak­ tivierten Zustand sind und das Abgleichsignal EQ beim Zeitpunkt T 6 auf den hohen Pegel ansteigt, wird das Vorladen und Abgleichen der Bitleitungen BL und durchgeführt. Damit wird ein Speicher­ zyklus vervollständigt.
Beim oben beschriebenen Speicherzyklus, wenn das Bitleitungspaar­ auswahlsignal Y vom Spaltendecoder beim Zeitpunkt T 2 auf den hohen Pegel ansteigt, werden zur gleichen Zeit die Übertragungs­ gattertransistoren Q 10 und Q 16 ebenfalls eingeschaltet. Da das Schreibbefehlsignal W beim Lesen von Daten auf dem niedrigen Pegel ist, sind jedoch die Transistoren Q 12 und Q 13 im Aus-Zustand und dementsprechend übt das Paar der Einschreibdatenübertragungs­ busse IL und keinen Einfluß auf den Datenlesebetrieb aus.
Bei dem oben beschriebenen Ausführungsbeispiel wurde der Fall betrachtet, bei dem die ausgewählte Speicherzelle 1 die Informa­ tion "1" aufweist. Wenn die ausgewählte Speicherzelle 1 die Information "0" aufweist, wird der in Fig. 15 durch gestri­ chelte Linien dargestellte Kurvenverlauf erhalten.
Bei dem oben beschriebenen Ausführungsbeispiel wird das Vorla­ dungspotential der Paare der Datenleitungen OLs und , OLm und auf den Leistungsversorgungspotentialpegel gesetzt. Das Vor­ ladungspotential des Paares der Hauptleitungen kann jedoch auf ein internes Potential, zum Beispiel VBL′ gesetzt werden, und nicht auf den Leistungsversorgungspotentialpegel. Wenn in diesem Fall ein Übertragungsgatter, das als Reaktion auf ein Blockaus­ wahlsignal (das leicht durch eine Spaltenadresse gebildet werden kann) ein- und ausgeschaltet wird, zwischen dem Paar der Hauptda­ tenleitungen und dem Paar der Unterdatenleitungen vorgesehen ist, kann das Vorladungspotential jedes Paares erhalten werden und die Ladekapazität des Ausgangsteiles des Leseverstärkers vom Strom­ spiegeltyp kann lediglich vom Paar der Unterdatenleitungen gebil­ det werden.
Desweiteren sind bei dem oben beschriebenen Aufbau eine Mehrzahl von Blöcken 7, von denen jeder ein Bitleitungspaar aufweist, und ein Teil eines Stromspiegelverstärkers parallel mit einem Paar von Unterdatenleitungen OLs und verbunden und dementsprechend ist die Mehrzahl von N-Kanal-MOS-Transistoren Q 16 und Q 17 paral­ lel mit dem Paar von Unterdatenleitungen OLs und verbunden. Daher ist eine große Anzahl von Gatekapazitäten verbunden und verursacht einen Anstieg der Ladekapazität der Verstärker vom Stromspiegeltyp. Da jedoch jedes Paar von Unterleitungen zum Lesen von Daten lediglich mit einer vorbestimmten Anzahl von Bitleitungspaarblöcken 7 verbunden ist und jedes Paar von Unter­ leitungen einen Verstärker vom Stromspiegeltyp aufweist, kann die Ladekapazität für ein Paar von Unterleitungen zum Lesen von Daten verringert werden und ein Hochgeschwindigkeitsbetrieb ausgeführt werden. Wenn in diesem Fall ein Übertragungsgatter, das als Reaktion auf ein Blockauswahlsignal ein- und ausgeschaltet wird, zwischen einem Paar von Hauptdatenleitungen und einem Paar von Unterdatenleitungen vorgesehen ist und jedes Paar von Datenlei­ tungen unabhängig vorgeladen wird, weist lediglich das Paar der Unterdatenleitungen beim Verstärken eine Ladekapazität auf und daher kann der Hochgeschwindigkeitslesebetrieb wirksam durchge­ führt werden.
Im folgenden wird ein Überblick des Datenschreibbetriebes erläu­ tert. Extern angelegte, zu schreibende Daten werden in einer Komplementärform (zum Beispiel als Dein und ) von einer Dateneinschreibschaltung (nicht deutlich in der Zeichnung gezeigt) auf das Paar der Einschreibdatenübertragungsbusse IL und übertragen. Beim Schreibbetrieb befindet sich das Schreibbe­ fehlssignal W auf dem hohen Pegel und dementsprechend befinden sich die Transistoren Q 12 und Q 13 im Ein-Zustand. Folglich wird ein durch den Spaltendecoderausgang Y ausgewähltes Paar von Bitleitungen beim Zeitpunkt T 4 mit dem Paar von Einschreibdaten­ übertragungsbussen IL und verbunden, wodurch Daten zum Ein­ schreiben in die ausgewählte Speicherzelle freigegeben werden. Entsprechend dem Zeitablaufdiagramm aus Fig. 15 wird angedeutet, daß sich der Spaltendecoderausgang Y beim Zeitpunkt T 4 beim Schreibbetrieb auf den hohen Pegel ändert. Eine derartige Ver­ schiebung auf den aktivierten Zustand des Spaltendecoderausgangs Y beim Schreibbetrieb und beim Lesebetrieb kann auf Grund des Schreibbefehlssignales W und des Spaltenadreßtastsignales , oder des Leseverstärkeraktivierungssignales S 0 oder dergleichen leicht erreicht werden.
Obwohl sich bei dem oben beschriebenen Ausführungsbeispiel der Spaltendecoderausgang Y beim Lesebetrieb auf den hohen Pegel ändert, gleichzeitig mit der Änderung des Abgleichsignales EQ auf den niedrigen Pegel, ist die Änderung des Spaltendecoderausgangs Y auf den hohen Pegel nicht auf den in Fig. 15 gezeigten Be­ triebszeitablauf beschränkt, und der Spaltendecoderausgang kann sich auf den hohen Pegel ändern, gleichzeitig mit der Änderung der Wortleitung WL auf den hohen Pegel, wie vorher anhand Fig. 12 beschrieben. In jedem Fall stellt die Änderung des Spaltendeco­ derausgangs Y auf den hohen Pegel zum Anlegen des Aktivierungs­ zeitablaufes für den Verstärker vom Stromspiegeltyp einen Be­ triebsparameter dar, der unter passender Berücksichtigung der Betriebseigenschaften oder dergleichen einer in der Praxis ver­ wendeten Halbleiterspeichereinrichtung bestimmt wurde.
In dem in Fig. 15 gezeigten Betriebszeitablaufdiagramm ändert sich der Spaltendecoderausgang Y beim Zeitpunkt T 4 auf den aktivierten Zustand, d.h. den hohen Pegel wie durch die strich­ punktierten Linien in Fig. 15 gezeigt. Jedoch ist der Zeitpunkt für die Änderung auf den hohen Pegel nicht auf den Zeitpunkt T 4 begrenzt. Falls die Änderung auf den hohen Pegel beim Zeitpunkt T 2 durchgeführt wird, kann der Schreibbetrieb zuverlässig durch­ geführt werden.
Obwohl bei dem oben beschriebenen Ausführungsbeispiel der Ver­ stärker vom Stromspiegeltyp die mit dem Leistungsversorgungspo­ tential Vcc verbundenen Transistoren Q 14 und Q 15 und die mit dem Massepotential verbundenen Transistoren Q 18 und Q 19 aufweist, sind desweiteren das Leistungsversorgungspotential und die Pola­ ritäten der jeweiligen Transistoren nicht auf den in den Zeich­ nungen gezeigten Aufbau beschränkt. Diese können entsprechend eines Aufbaues einer Halbleiterspeichereinrichtung, auf die diese Erfindung angewendet wird, passend ausgewählt werden. Ferner wird bei der oben beschriebenen Konstruktion der Verstärker vom Stromspiegeltyp ebenso beim Schreibbetrieb aktiviert. Jedoch kann der Verstärker vom Stromspiegeltyp lediglich beim Lesebetrieb im Hinblick auf den Verbrauch von elektrischer Leistung aktiviert sein. Eine solche Aktivierung kann leicht durchgeführt werden, wenn ein UND-Gatter zum Empfangen des Schreibbefehlssignales W und des Spaltendecodersignales Y vorgesehen w 06076 00070 552 001000280000000200012000285910596500040 0002003841944 00004 05957ird.
Fig. 16 zeigt eine schematische Ansicht eines ganzen Aufbaues der in Fig. 14 gezeigten Halbleiterspeichereinrichtung. Entsprechend Fig. 16 weist die Halbleiterspeichereinrichtung dieser Erfindung ein Speicherzellenfeld 300 mit einem gefalteten Bitleitungsaufbau auf. Ein X-Decoder 302 zum Decodieren eines internen Zeilenadreß­ signales von einem Adreßpuffer 301 zum Empfangen einer extern angelegten Adresse ist zur Auswahl von Speicherzellen einer Zeile aus dem Speicherzellenfeld (d.h. zur Auswahl einer Wortleitung) vorgesehen. Ein Y-Decoder (d.h. ein Spaltendecoder) 303 zum Ausgeben des Bitleitungspaarauswahlsignales Y ist zur Auswahl eines Paares von Bitleitungen als Reaktion eines internen Spal­ tenadreßsignales vom Adreßpuffer 301 vorgesehen. Ein Block 304 einschließlich Paaren von Unterdatenleitungen zum Lesen, die für jeden Bitleitungspaarblock, die durch eine vorbestimmte Anzahl von Bitleitungspaaren gebildet sind, vorgesehen sind, ein Paar von Hauptdatenleitungen zum Lesen, die zusammen für jedes Paar von Unterdatenleitungen vorgesehen sind, und Verstärker vom Stromspiegeltyp, die für jedes Bitleitungspaar vorgesehen sind, sind für den schnellen Lesebetrieb vorgesehen. Ein Vorverstärker 305 zum weiteren Verstärken der Auslesedaten vom Block 304, ein Auslesepuffer 306 zum Ausgeben von Ausleseinformation vom Vor­ verstärker 305 auf einen externen Anschluß sind zum Lesen von Daten vorgesehen. Ein Einschreibpuffer 308 zum Erzeugen interner Einschreibdaten aus den Einschreibdaten Dein und Übertragen dieser an ein Paar von Dateneingangsleitungen IL und , die in einem Eingangsblock 307 enthalten sind, ist zum Schreiben von Daten vorgesehen. Das Schreibbefehlssignal W wird an die ent­ sprechenden Schaltungsteile über den Anschluß 309 angelegt. Dieser Aufbau ist lediglich als Beispiel anzusehen. Es ist unerheblich zu erwähnen, daß auch andere Aufbauten verwendbar sind.
Wie oben beschrieben, weist die Halbleiterspeichereinrichtung entsprechend dieser Erfindung Paare von Einschreibdatenübertra­ gungsbusse, Paare von Auslesedatenübertragungsbusse und Verstär­ ker vom Stromspiegeltyp zwischen den jeweiligen Bitleitungen und den jeweiligen Paaren von Auslesedatenübertragungsbussen auf. Jeder Verstärker vom Stromspiegeltyp wird durch einen Ausgang eines Spaltendecoders aktiviert und weist einen durch das Paar der Auslesedatenübertragungsbusse gebildeten Ausgangsknoten auf, wobei ein Eingangsgatter mit dem entsprechenden Paar von Bitlei­ tungen verbunden ist. Auch unmittelbar nach dem Anstieg des Potentiales auf der ausgewählten Wortleitung wird dementsprechend kein unvorteilhafter Einfluß auf das Potential zum Auslesen auf das Paar von Bitleitungen ausgeübt und der Datenlesebetrieb kann bei hoher Geschwindigkeit ausgeführt werden. Daher kann die Zugriffszeit beim Lesebetrieb bemerkenswert verringert werden und ein Hochgeschwindigkeitsbetrieb zum Lesen kann erreicht werden.
Bei einem Aufbau, bei dem eine Zeilenadresse und eine Spalten­ adresse über verschiedene Pfade angelegt werden, kann desweiteren das Decodieren der Zeilenadresse und das Decodieren der Spalten­ adresse im wesentlichen gleichzeitig durchgeführt werden und der Leseverstärker vom Stromspiegeltyp kann unmittelbar nach dem Anstieg des Potentiales auf der ausgewählten Wortleitung akti­ viert werden. Daher können Daten bei höherer Geschwindigkeit ausgelesen werden.
Falls ein Paar von Auslesedatenübertragungsbussen eine Mehrzahl von Paaren von Unterdatenübertragungsbussen, von denen jeder zusammen für eine vorbestimmte Anzahl von Bitleitungspaaren zur Bildung von Ausgangsknoten von Leseverstärkern vom Stromspiegel­ typ vorgesehen ist, und ein Paar von Hauptdatenübertragungsbussen aufweist, die zusammen für alle Paare der Unterdatenübertragungs­ busse zum Empfangen eines Signales auf jedem Paar der Unterdaten­ übertragungsbusse vorgesehen sind, kann ferner die Ladekapazität eines Ausgangsteiles jedes Leseverstärkers vom Stromspiegeltyp verringert werden und der Lesebetrieb kann bei höherer Geschwin­ digkeit und mit höherer Zuverlässigkeit durchgeführt werden.
Ferner weist der CMOS-Differentialleseverstärker vom Stromspie­ geltyp eine hohe Eingangsimpedanz auf, so daß keine zusätzliche Einrichtung mit hoher Eingangsimpedanz zum elektrischen Trennen der Bitleitungen von den Ausgangsleitungen benötigt wird, was im Hinblick des Flächenverbrauchs zur Schaffung einer Speicherein­ richtung mit hoher Packungsdichte von Vorteil ist.
Ferner weist der Stromspiegel-Leseverstärker eine positive Rück­ kopplung auf, so daß ein größeres differentielles Signal bei den Ausgangsknoten vorgesehen ist, was beim schnellen Lesebetrieb von Vorteil ist.
In der obigen Beschreibung werden Komponenten vom MOS-Typ verwen­ det. Im allgemeinen kann jedoch der Begriff "MOS" durch den Be­ griff "MIS" (Metall-Isolator-Halbleiter) ersetzt werden, und daher können anstatt der Komponenten vom MOS-Typ bei den obigen Ausführungsbeispielen Komponenten vom MIS-Typ zur Erzielung des gleichen Effektes verwendet werden.
Desweiteren wurden bei den obigen Ausführungsbeispielen die Sig­ nale beim Zeitpunkt T 5 oder T 6 inaktiv gemacht. Zum Beispiel werden die Signale WL und Y beim Zeitpunkt T 5 deaktiviert bzw. gehen auf den niedrigen Pegel über. Jedoch ist der Deaktivie­ rungszeitablauf hierauf nicht beschränkt, und irgendein unter­ schiedlicher Zeitablauf, der von diesen Zeitpunkten abweicht, kann verwendet werden.
Der Deaktivierungszeitablauf kann je nach Notwendigkeit unter­ schiedlich sein.

Claims (7)

1. Halbleiterspeichereinrichtung mit einem Speicherzellenfeld (101) einer Mehrzahl von in Zeilen und in Spalten angeordne­ ten Speicherzellen (1), einer Mehrzahl von Wortleitungen (WL) zum Auswählen einer Zeile aus dem Speicherzellenfeld (101), und einer Mehrzahl von Bitleitungen (BL, ) zum Auswählen einer Spalte aus dem Speicherzellenfeld (101), wobei die Mehrzahl von Bitleitungen (BL, ) ein Paar von gefalteten Bitleitungen bilden, gekennzeichnet durch
eine Zeilenadreßeingangseinrichtung (102, 204, 301) zum Em­ pfangen einer extern angelegten Zeilenadresse,
eine Zeilenauswahleinrichtung (103, 206, 302) zum Auswählen einer Zeile aus dem Speicherzellenfeld (101) als Reaktion auf eine Zeilenadresse von der Zeilenadreßeingangseinrichtung (102, 204, 301),
eine Spaltenadreßeingangseinrichtung (102, 205, 303) zum Empfan­ gen einer extern angelegten Spaltenadresse,
eine Spaltenauswahleinrichtung (104, 207, 301) zum Auswählen eines Bitleitungspaares und zum Auswählen einer Spalte von dem Speicherzellenfeld (101) als Reaktion auf die Spaltenadresse von der Spaltenadreßeingangseinrichtung (102, 205, 303),
ein Paar von Einschreib-Datenübertragungsbusleitungen (IL, ), die mit einem Bitleitungspaar, das durch die Spaltenadresse als Reaktion auf einen Ausgang der Spaltenauswahleinrichtung (104, 207, 301) beim Schreibbetrieb bestimmt ist, verbunden sind, zum Übertragen von einzuschreibenden Daten in eine Speicherzelle (1), die durch die Zeilenadresse und die Spaltenadresse ausgewählt ist, ein Paar von Auslese-Datenübertragungsbusleitungen (OL, ), das getrennt von dem Paar von Einschreib-Datenübertragungsbussen vor­ gesehen ist, zum Übertragen von Daten auf dem Bitleitungspaar, das durch die Spaltenadresse beim Lesebetrieb ausgewählt ist, und eine Verstärkungseinrichtung (30), die jedem Bitleitungspaar entspricht, und die auf den Ausgang der Spaltenauswahleinrich­ tung (104, 207, 301) zum Treiben der Auslese-Datenübertragungs­ busleitungen (OL, ) entsprechend den Daten auf dem ausgewähl­ ten Bitleitungspaar reagiert, wobei die Verstärkungseinrichtung (30) aufweist:
  • a) eine Einrichtung (Q 16, Q 17) zum Nachweisen einer Spannungsdif­ ferenz des ausgewählten Bitleitungspaares,
  • b) eine erste und eine zweite Spannungsverstärkungseinrichtung (Q 16 bis Q 18) zum jeweiligen Verstärken von Spannungen auf den Bitleitungen des ausgewählten Bitleitungspaares,
  • c) eine Einrichtung (Q 15) zum Einrichten eines positiven Rück­ kopplungssignalflußpfades zwischen der ersten und der zweiten Spannungsverstärkungseinrichtung (Q 16 bis Q 18), zum Erhöhen einer Spannungsänderungsrate der ersten und der zweiten Spannungsver­ stärkungseinrichtung (Q 16 bis Q 18),
  • d) eine Einrichtung (Q 14, Q 15), die auf die erste und die zweite Spannungsverstärkungseinrichtung (Q 16 bis Q 18) zum Steuern eines ersten und eines zweiten Stromes reagiert,
  • e) eine Einrichtung (Q 16 bis Q 19) zum Umwandeln des ersten und des zweiten Stromes in eine Spannungsdifferenz, und
  • f) eine Einrichtung (Q 16, Q 17) zum Anlegen der Spannungsdifferenz an die Auslese-Datenübertragungsbusleitungen (OL, ).
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß eine einzelne Adreßeingangseinrichtung (102, 301) gemeinsam als die Zeilenadreßeingangseinrichtung (102, 204, 301) und die Spaltenadreßeingangseinrichtung (102, 205, 303) benutzt ist, und die extern angelegte Zeilenadresse und Spaltenadresse zeitlich aufgeteilt an die einzelne Adreßeingangseinrichtung (102, 301) angelegt sind.
3. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Zeilenadreßeingangseinrichtung (204) und die Spaltenadreßeingangseinrichtung (205) getrennt vorgesehen sind, und die Zeilenauswahleinrichtung (206) und die Spaltenauswahlein­ richtung (205) als Reaktion auf das gleiche Steuersignal akti­ viert werden.
4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Paar der Auslese-Datenübertra­ gungsbusleitungen (OL, ) aufweist:eine Mehrzahl von Paaren von Unter-Auslese-Datenübertragungsbus­ leitungen (OLs, ), wobei jedes Paar gemeinsam für eine vorbestimmte Anzahl von Bitleitungspaaren vorgesehen ist, und Ausgangsknoten der Verstärkungseinrichtung, die für jede der vorbestimmten Anzahl der Bitleitungspaare vorgesehen ist, bilden, undein Paar von Haupt-Auslese-Datenübertragungsbusleitungen (OLm, ), die mit allen der Mehrzahl von Paaren von Unter-Auslese- Datenübertragungsbussen verbunden sind, zum Empfangen eines Sig­ nales auf dem Paar der Unter-Ausleseübertragungsbusleitungen, die den Ausgangsknoten der Verstärkungseinrichtung, die aktiviert ist, bilden.
5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterspeichereinrichtung Leseverstärker vom Flip-Flop-Typ (2, 3), die für die jeweiligen Bitleitungspaare vorgesehen sind, zum differentiellen Verstärken einer Potentialdifferenz auf dem entsprechenden Bitleitungspaar, aufweist, und die Verstärkungseinrichtung aktiviert ist, bevor der entsprechende Leseverstärker vom Flip-Flop-Typ aktiviert ist.
6. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verstärkungseinrichtung einen ersten, einen zweiten, einen dritten und einen vierten MOS- Transistor (Q 16 bis Q 19) eines ersten Leitfähigkeitstypes, und einen ersten und einen zweiten MOS-Transistor (Q 14, Q 15) eines zweiten Leitfähigkeitstypes aufweist,
eine Drain des ersten MOS-Transistors (Q 15) des zweiten Leitfä­ higkeitstypes mit einer ersten Versorgungsspannung (Vcc) verbun­ den ist, und dessen Gate und dessen Source mit einem ersten Ausgangsknoten verbunden sind,
eine Drain des zweiten MOS-Transistors (Q 14) des zweiten Leitfä­ higkeitstypes mit der ersten Leistungsversorgung verbunden ist, dessen Gate mit dem ersten Ausgangsknoten verbunden ist, und dessen Source mit einem zweiten Ausgangsknoten verbunden ist,
eine Drain des ersten MOS-Transistors (Q 16) des ersten Leitfähig­ keitstypes mit dem ersten Ausgangsknoten verbunden ist, dessen Gate mit einer Bitleitung (BL) des entsprechenden Paares verbun­ den ist, und dessen Source mit einem ersten internen Knoten verbunden ist, eine Drain des zweiten MOS-Transistors (Q 17) des ersten Leitfähigkeitstypes mit dem zweiten Ausgangsknoten verbun­ den ist, dessen Gate mit der anderen Bitleitung () des ent­ sprechenden Paares verbunden ist, und dessen Source mit einem zweiten internen Knoten verbunden ist,
eine Drain des dritten MOS-Transistors (Q 18) des ersten Leitfä­ higkeitstypes mit dem ersten internen Knoten verbunden ist, dessen Gate mit einem Ausgangssignal der Spaltenauswahleinrich­ tung verbunden ist, und dessen Source mit einer zweiten Lei­ stungsversorgung verbunden ist, und
eine Drain des vierten MOS-Transistors (Q 19) des ersten Leitfä­ higkeitstypes mit dem zweiten internen Knoten verbunden ist, dessen Gate mit dem Ausgangssignal der Spaltenauswahleinrichtung verbunden ist, und dessen Source mit der zweiten Leistungsver­ sorgung verbunden ist.
7. Zugriffsverfahren in einer Speichereinrichtung mit wahlfreiem Zugriff, dadurch gekennzeichnet, daß die Speichereinrichtung eine Mehrzahl von Wortleitungen (WL), eine Mehrzahl von Bitleitungen (BL, ) mit einem gefalteten Bitleitungsaufbau, bei dem zwei Bitleitungen gepaart sind, eine Mehrzahl von Speicherzellen (1), wobei jede bei einem Schnittpunkt einer Wortleitung und einer Bitleitung vorgesehen ist, eine Mehrzahl von Leseverstärkern vom Flip-Flop-Typ (2, 3), wobei jeder für jedes Bitleitungspaar zum Verstärken eines differentiellen Signales auf dem entsprechenden Bitleitungspaar vorgesehen ist, ein erstes Paar von Datenbuslei­ tungen (IL, ) zum Übertragen von zu schreibenden Daten, ein zweites Paar von Datenbusleitungen (OL, ) zum Übertragen von zu lesenden Daten, das getrennt von dem ersten Paar vorgesehen ist, und eine Mehrzahl von Verstärkungseinrichtungen, von denen jede zwischen dem zweiten Paar von Datenbussen und jedem Bitleitungs­ paar vorgesehen ist, aufweist, wobei jede der Verstärkungsein­ richtungen Eingangsknoten, die mit dem entsprechenden Bitlei­ tungspaar verbunden sind, aufweist, und das zweite Paar von Datenbussen Ausgangsknoten davon bildet, wobei das Zugriffsver­ fahren die Schritte aufweist:
Auswählen einer Wortleitung (WL) entsprechend einer empfangenen Zeilenadresse zum Aktivieren der ausgewählten Wortleitung (WL), Aktivieren einer Verstärkereinrichtung auf der Grundlage einer extern angelegten Spaltenadresse zum Verstärken eines differen­ tiellen Signales auf dem entsprechenden Bitleitungspaar zum Übertragen des verstärkten Signales auf das zweite Paar von Datenbussen ohne Einfluß auf die Signalpegel auf dem entsprechen­ den Bitleitungspaar, und
Aktivieren der Mehrzahl von Leseverstärkern vom Flip-Flop-Typ nach Aktivieren der Leseverstärker vom Stromspiegeltyp zum Ver­ stärken eines differentiellen Signales auf jedem der Bitleitungs­ paare, wobei der Schritt des Aktivierens der Verstärkungseinrich­ tung die Schritte aufweist:
  • a) Nachweisen einer Spannungsdifferenz des Bitleitungspaares, das entsprechend der extern angelegten Spaltenadresse ausgewählt ist,
  • b) Anwenden der ersten und der zweiten Spannungsverstärkungsein­ richtung, die in der Verstärkungseinrichtung enthalten ist, zum jeweiligen Verstärken von Spannungen auf den Bitleitungen des ausgewählten Bitleitungspaares,
  • c) Einrichten eines positiven Rückkopplungssignalflußpfades zwischen der ersten und der zweiten Spannungsverstärkungseinrich­ tung, zum Erhöhen einer Spannungsänderungsrate der ersten und der zweiten Spannungsversorgungseinrichtung,
  • d) Steuern eines ersten und eines zweiten Stromes als Reaktion auf die erste und die zweite Spannungsverstärkungseinrichtung,
  • e) Umwandeln des ersten und des zweiten Stromes in eine Span­ nungsdifferenz, und
  • f) Anlegen der Spannungsdifferenz an den Auslese-Datenübertra­ gungsbus.
DE3841944A 1987-12-24 1988-12-13 Speicher mit wahlfreiem zugriff (ram) mit reduzierter zugriffszeit beim lesebetrieb und betriebsverfahren Granted DE3841944A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62327940A JP2523736B2 (ja) 1987-12-24 1987-12-24 半導体記憶装置
JP63011257A JPH0787035B2 (ja) 1988-01-20 1988-01-20 半導体記億装置
JP63024284A JPH01199393A (ja) 1988-02-03 1988-02-03 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE3841944A1 true DE3841944A1 (de) 1989-07-13
DE3841944C2 DE3841944C2 (de) 1992-08-06

Family

ID=27279350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3841944A Granted DE3841944A1 (de) 1987-12-24 1988-12-13 Speicher mit wahlfreiem zugriff (ram) mit reduzierter zugriffszeit beim lesebetrieb und betriebsverfahren

Country Status (3)

Country Link
US (1) US4954992A (de)
KR (1) KR920007440B1 (de)
DE (1) DE3841944A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637033A2 (de) * 1993-07-27 1995-02-01 Nec Corporation Dynamische Direktzugriffspeicheranordnung mit Zeileauswahlschaltung von niedriger Leistung
SG90004A1 (en) * 1990-01-24 2002-07-23 Seiko Epson Corp Semiconductor memory device and data processing device using the same
DE4435760C2 (de) * 1993-10-06 2003-04-10 Hyundai Electronics Ind Niederleistungs-Hochgeschwindigkeits-Meßverstärker

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053652A (en) * 1988-01-28 1991-10-01 Hitachi, Ltd. High speed sensor system using a level shift circuit
US5553032A (en) * 1990-03-30 1996-09-03 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
US5594681A (en) * 1990-03-30 1997-01-14 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
JP3101297B2 (ja) * 1990-03-30 2000-10-23 株式会社東芝 半導体メモリ装置
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5995443A (en) * 1990-04-18 1999-11-30 Rambus Inc. Synchronous memory device
US5047979A (en) * 1990-06-15 1991-09-10 Integrated Device Technology, Inc. High density SRAM circuit with ratio independent memory cells
JP2981263B2 (ja) * 1990-08-03 1999-11-22 富士通株式会社 半導体記憶装置
JPH04356799A (ja) * 1990-08-29 1992-12-10 Mitsubishi Electric Corp 半導体記憶装置
JP2673395B2 (ja) * 1990-08-29 1997-11-05 三菱電機株式会社 半導体記憶装置およびそのテスト方法
JP2685357B2 (ja) * 1990-12-14 1997-12-03 株式会社東芝 半導体記憶装置
KR940003836B1 (ko) * 1991-03-06 1994-05-03 현대전자산업 주식회사 데이타 감지회로
DE4111104C1 (de) * 1991-04-05 1992-10-01 Siemens Ag, 8000 Muenchen, De
US5652723A (en) 1991-04-18 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR950014248B1 (ko) * 1991-04-19 1995-11-23 마쯔시다덴기산교 가부시기가이샤 다이나믹 ram의 판독/기록회로
JP2729423B2 (ja) * 1991-10-29 1998-03-18 三菱電機株式会社 半導体記憶装置
JP2939027B2 (ja) * 1991-10-31 1999-08-25 三菱電機株式会社 半導体記憶装置
JPH05166365A (ja) * 1991-12-12 1993-07-02 Toshiba Corp ダイナミック型半導体記憶装置
US5289415A (en) * 1992-04-17 1994-02-22 Motorola, Inc. Sense amplifier and latching circuit for an SRAM
US5475642A (en) * 1992-06-23 1995-12-12 Taylor; David L. Dynamic random access memory with bit line preamp/driver
JPH0685564A (ja) * 1992-09-01 1994-03-25 Mitsubishi Electric Corp 増幅器回路
JP2812097B2 (ja) * 1992-09-30 1998-10-15 日本電気株式会社 半導体記憶装置
KR950014255B1 (ko) * 1992-12-31 1995-11-23 현대전자산업주식회사 고속동작을 위한 데이타 패스 구조를 갖는 반도체 메모리소자
JP3293935B2 (ja) * 1993-03-12 2002-06-17 株式会社東芝 並列ビットテストモード内蔵半導体メモリ
US5383155A (en) * 1993-11-08 1995-01-17 International Business Machines Corporation Data output latch control circuit and process for semiconductor memory system
US5532969A (en) * 1994-10-07 1996-07-02 International Business Machines Corporation Clocking circuit with increasing delay as supply voltage VDD
KR0164359B1 (ko) * 1995-09-06 1999-02-18 김광호 싸이클시간을 감소시키기 위한 반도체 메모리 장치
US6226723B1 (en) 1996-09-20 2001-05-01 Advanced Memory International, Inc. Bifurcated data and command/address communication bus architecture for random access memories employing synchronous communication protocols
US6088774A (en) 1996-09-20 2000-07-11 Advanced Memory International, Inc. Read/write timing for maximum utilization of bidirectional read/write bus
US5925118A (en) * 1996-10-11 1999-07-20 International Business Machines Corporation Methods and architectures for overlapped read and write operations
US6166766A (en) * 1997-09-03 2000-12-26 Motorola, Inc. Sensing circuit for capturing a pixel signal
JP4424770B2 (ja) 1998-12-25 2010-03-03 株式会社ルネサステクノロジ 半導体記憶装置
KR100319885B1 (ko) * 1999-04-27 2002-01-10 윤종용 데이터 입출력 라인의 저항값을 줄이는 데이터 입출력 라인 구조
US6252819B1 (en) * 2000-05-01 2001-06-26 Sandcraft, Inc. Reduced line select decoder for a memory array
DE10021776C2 (de) * 2000-05-04 2002-07-18 Infineon Technologies Ag Layout eines Sense-Verstärkers mit beschleunigter Signalauswertung
US6492881B2 (en) * 2001-01-31 2002-12-10 Compaq Information Technologies Group, L.P. Single to differential logic level interface for computer systems
US6501696B1 (en) * 2001-05-15 2002-12-31 Cypress Seminconductor Corp. Current steering reduced bitline voltage swing, sense amplifier
CN1672327B (zh) * 2002-07-31 2012-12-19 三叉微系统(远东)有限公司 数据处理电路
DE102004010191B4 (de) * 2004-03-02 2010-09-23 Qimonda Ag Integrierter Halbleiterspeicher mit Leseverstärker
US7200693B2 (en) 2004-08-27 2007-04-03 Micron Technology, Inc. Memory system and method having unidirectional data buses
US7209405B2 (en) 2005-02-23 2007-04-24 Micron Technology, Inc. Memory device and method having multiple internal data buses and memory bank interleaving
US7956641B1 (en) 2005-04-28 2011-06-07 Cypress Semiconductor Corporation Low voltage interface circuit
US20070028027A1 (en) * 2005-07-26 2007-02-01 Micron Technology, Inc. Memory device and method having separate write data and read data buses
US7423476B2 (en) * 2006-09-25 2008-09-09 Micron Technology, Inc. Current mirror circuit having drain-source voltage clamp
JP6995377B2 (ja) * 2017-02-14 2022-02-04 国立大学法人東北大学 メモリ装置
CN116206642B (zh) * 2022-11-03 2024-03-29 北京超弦存储器研究院 半导体存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940747A (en) * 1973-08-02 1976-02-24 Texas Instruments Incorporated High density, high speed random access read-write memory
US4044340A (en) * 1974-12-25 1977-08-23 Hitachi, Ltd. Semiconductor memory
EP0129651A2 (de) * 1983-06-24 1985-01-02 Kabushiki Kaisha Toshiba Dynamischer Halbleiterspeicher mit Leseverstärkern
DE3710536A1 (de) * 1986-03-28 1987-10-08 Toshiba Kawasaki Kk Dynamischer halbleiterspeicher mit einem abfrageverstaerker des bimos-aufbaus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198594A (en) * 1981-06-01 1982-12-06 Hitachi Ltd Semiconductor storage device
JPS61224192A (ja) * 1985-03-29 1986-10-04 Sony Corp 読出し増幅器
JPS6247897A (ja) * 1985-08-28 1987-03-02 Sony Corp 読み出し増幅器
JPS62167698A (ja) * 1986-01-20 1987-07-24 Fujitsu Ltd 半導体記億装置
JPH07111823B2 (ja) * 1986-03-18 1995-11-29 三菱電機株式会社 半導体記憶装置
US4791324A (en) * 1987-04-10 1988-12-13 Motorola, Inc. CMOS differential-amplifier sense amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940747A (en) * 1973-08-02 1976-02-24 Texas Instruments Incorporated High density, high speed random access read-write memory
US4044340A (en) * 1974-12-25 1977-08-23 Hitachi, Ltd. Semiconductor memory
EP0129651A2 (de) * 1983-06-24 1985-01-02 Kabushiki Kaisha Toshiba Dynamischer Halbleiterspeicher mit Leseverstärkern
DE3710536A1 (de) * 1986-03-28 1987-10-08 Toshiba Kawasaki Kk Dynamischer halbleiterspeicher mit einem abfrageverstaerker des bimos-aufbaus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90004A1 (en) * 1990-01-24 2002-07-23 Seiko Epson Corp Semiconductor memory device and data processing device using the same
EP0637033A2 (de) * 1993-07-27 1995-02-01 Nec Corporation Dynamische Direktzugriffspeicheranordnung mit Zeileauswahlschaltung von niedriger Leistung
EP0637033A3 (de) * 1993-07-27 1996-12-04 Nec Corp Dynamische Direktzugriffspeicheranordnung mit Zeileauswahlschaltung von niedriger Leistung.
DE4435760C2 (de) * 1993-10-06 2003-04-10 Hyundai Electronics Ind Niederleistungs-Hochgeschwindigkeits-Meßverstärker

Also Published As

Publication number Publication date
KR890010905A (ko) 1989-08-11
DE3841944C2 (de) 1992-08-06
US4954992A (en) 1990-09-04
KR920007440B1 (ko) 1992-09-01

Similar Documents

Publication Publication Date Title
DE3841944C2 (de)
DE69129138T2 (de) DRAM mit einem Wortleitungsbetriebsschaltungssystem
DE2919166C2 (de) Speichervorrichtung
DE4432925C2 (de) Halbleiterspeichervorrichtung
DE69120448T2 (de) Halbleiterspeicheranordnungen von dynamischem Typus
DE69023783T2 (de) Statischer BICMOS-Speicher mit Funktionsstabilität.
DE69414760T2 (de) Halbleiter-Speichervorrichtung
DE2712735C2 (de)
DE3220273A1 (de) Halbleiterspeichervorrichtung
DE69624155T2 (de) Ferroelektrischer Speicher und Verfahren für seine Betriebswirkung
DE69123409T2 (de) Halbleiterspeicherschaltung
DE3533870C2 (de)
DE3838961C2 (de)
DE4138340A1 (de) Halbleiterspeichervorrichtung vom geteilten leseverstaerkertyp
DE3752067T2 (de) Sehr schnelles Datenabtasterverfahren und dynamische Halbleiterspeicheranordnung zur Realisierung dieses Verfahrens
DE3886938T2 (de) Reprogrammierbare logische Sicherung für logische Anordnungen, basierend auf einer 6-Elementen-SRAM-Zelle.
DE4244085C2 (de) Halbleiterspeichervorrichtung
EP0012802B1 (de) Dynamischer Halbleiterspeicher
DE69228522T2 (de) Lese-Schreibspeicher mit Prüfmodusdatenvergleich
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE69112692T2 (de) Dynamische Direktzugriffspeicheranordnung mit verbesserter Speisespannung für eine beschleunigte Wiedereinschreibung von von Speicherzellen gelesenen Informationsbits.
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
DE69123294T2 (de) Halbleiterspeicheranordnung
DE3710821A1 (de) Halbleiterspeichereinrichtung
DE4211843A1 (de) Speicher fuer wahlfreien zugriff mit geteiltem speicherfeld

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN