DE10113714B4 - Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement - Google Patents
Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement Download PDFInfo
- Publication number
- DE10113714B4 DE10113714B4 DE10113714A DE10113714A DE10113714B4 DE 10113714 B4 DE10113714 B4 DE 10113714B4 DE 10113714 A DE10113714 A DE 10113714A DE 10113714 A DE10113714 A DE 10113714A DE 10113714 B4 DE10113714 B4 DE 10113714B4
- Authority
- DE
- Germany
- Prior art keywords
- sense amplifier
- output
- input
- differential
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
– einem Stromabtastverstärker (14') zum Abtasten einer Stromdifferenz zwischen den Eingabe/Ausgabe-Leitungen, um zugehörige Differenzsignale (CSA, CSAB) abzugeben,
– einem Spannungsabtastverstärker (16') zum Verstärken von Spannungen der Differenzsignale vom Stromabtastverstärker und
– einer Zwischenspeicherschaltung (18') zum Zwischenspeichern der Differenzsignale vom Spannungsabtastverstärker in Reaktion auf ein Zwischenspeichersignal (LAT), die einen ersten Differenzverstärker (DF1), der die Differenzsignale vom Spannungsabtastverstärker (16') empfängt, einen zweiten Differenzverstärker (DF2), der die Differenzsignale vom Spannungsabtastverstärker empfängt, und zwischen die Ausgangsanschlüsse des ersten und zweiten Differenzverstärkers eingeschleifte Mittel (R1, R2, MP24) aufweist, um eine Spannungsverstärkung des ersten und zweiten Differenzver stärkers, wenn diese aktiviert sind, in Reaktion auf das Zwischenspeichersignal (LAT) zu ändern,
– wobei der Stromabtastverstärker (14'), der Spannungsabtastverstärker (16') und die Zwischenspeicherschaltung (18') durch ein Freigabesignal...
Description
- Die Erfindung bezieht sich auf eine Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement, das wenigstens ein Paar von Bitleitungen und ein zugehöriges Paar von Eingabe/Ausgabe(E/A)-Leitungen aufweist, an welche die Eingabe/Ausgabe(E/A)-Abtastverstärkerschaltung ankoppelbar ist. Die E/A-Abtastverstärkerschaltung ist insbesondere in dynamischen Speicherbauelementen mit wahlfreiem Zugriff (DRAMs) verwendbar.
- Halbleiterspeicherbauelemente, insbesondere DRAM-Bauelemente, beinhalten üblicherweise ein Feld von in einer Matrix mit mehreren Zeilen und mehreren Spalten angeordneten Speicherzellen sowie Schaltkreise zum Zugreifen auf die Speicherzellen und Übertragen von aus den Speicherzellen ausgelesenen Daten nach außen. Es ist bekannt, dass ein entsprechender Übertragungspfad, der eine Speicherzelle mit einem externen Bereich verbindet, ein Paar von Bitleitungen BLn, BLnB, die mit einer Speicherzelle MC verknüpft sind, ein Paar von Eingabe/Rusgabe-Leitungen IOi, IOiB, die zu dem Bitleitungspaar gehören, sowie ein Paar von Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB umfasst, die zu dem E/A-Leitungspaar gehören, wie in
1 für eine entsprechende herkömmliche Anordnung gezeigt. - Konkret überträgt das E/A-Leitungspaar IOi, IOiB Zellendaten, die auf ein Bitleitungspaar geladen wurden, über Transistoren T1 und T2 (oder eine Spaltenpassier-Torschaltung) zu einem Eingabe/Ausgabe-Multiplexer
12 , wobei die Transistoren T1 und T2 über eine Spaltenauswahlleitung CSL angewählt werden. Mit dem E/A-Multiplexer12 sind in nicht gezeigter Weise mehrere Eingabe/Ausgabe-Leitungspaare verbunden, die zu dem Paar von Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB gehören. Mit anderen Worten verbindet ein E/A-Multiplexer12 eines von mehreren E/A-Leitungspaaren mit demjenigen Paar von Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB, das Zellendaten über den E/A-Multiplexer12 zu einer Dateneingabe-/Datenausgabe-Abtastverstärkerschaltung20 überträgt. Da die Abmessung eines Bitleitungsabtastverstärkers24 klein ist und die Last der E/A-Leitungen und Dateneingabe-/Datenausgabeleitungen sehr hoch ist, wird die E/A-Abtastverstärkerschaltung20 zur erneuten Verstärkung eines Signals am Ende des Dateneingabe-/Datenausgabeleitungspaars DIOj, DIOjB verwendet. - Im allgemeinen werden Verstärker, die zur Verstärkung von E/A-Signalen in einem Speicherbauelement verwendet werden, in solche vom Stromabtasttyp und solche vom Spannungsabtasttyp klassifiziert. Was die Betriebseigenschaften betrifft, besitzt ein Verstärker vom Spannungsabtasttyp, im folgenden als Spannungsabtastverstärker bezeichnet, eine niedrigere Antwortgeschwindigkeit als ein Verstärker vom Stromabtasttyp, nachfolgend als Stromabtastverstärker bezeichnet. Mit anderen Worten wird, da der Spannungsabtastverstärker ein Signal derart verstärkt, dass es eine große Schwingungsweite besitzt, relativ viel Zeit zur Signalübertragung benötigt. Andererseits verstärkt der Stromabtastverstärker ein Signal derart, dass es eine kleine Schwingungsweite aufweist, so dass zur Signalübertragung ver glichen mit dem Spannungsabtastverstärker nur wenig Zeit benötigt wird.
- Wie aus
1 weiter ersichtlich, beinhaltet die herkömmliche E/A-Abtastverstärkerschaltung20 einen Stromabtastverstärker14 , einen Spannungsabtastverstärker16 und eine Zwischenspeicherschaltung18 . Der Stromabtastverstärker14 , der eine hohe Betriebsgeschwindigkeit aufweist, verstärkt Datensignale bzw. Differenzsignale verschiedener Pegel auf den Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB, und der Spannungsabtastverstärker16 verstärkt nochmals die Datensignale CSA, CSAB vom Stromabtastverstärker14 . Anschließend wandelt die Zwischenspeicherschaltung18 die Spannungspegel der Datensignale DIF, DIFB vom Spannungsabtastverstärker in CMOS-Pegel und überträgt entsprechende Datensignale DOUT, DOUTB auf CMOS-Pegeln zu einer Ausgabepufferschaltung22 .2 zeigt ein detailliertes Schaltbild einer möglichen Realisierung der herkömmlichen E/A-Abtastverstärkerschaltung20 und der Ausgabepufferschaltung22 . Weitere, ähnliche Realisierungen sind in der prioritätsälteren, nachveröffentlichten OffenlegungsschriftDE 100 22 770 A1 offenbart. - Wie aus
2 ersichtlich, sind der Stromabtastverstärker14 und der Spannungsabtastverstärker16 aktiviert, wenn ein als "IOSAE" bezeichnetes Signal auf einem hohen Logikpegel liegt. Der Stromabtastverstärker14 weist zwei PMOS-Transistoren MP1, MP2 und drei NMOS-Transistoren MN1, MN2, MN3 auf, die in der in2 gezeigten Weise verschaltet sind, und tastet Signale auf den Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB ab und verstärkt diese. Der Spannungsabtastverstärker16 weist zwei Differenzverstärker auf, von denen jeder aus zwei PMOS-Transistoren und drei NMOS-Transistoren besteht, die in der in2 illustrierten Weise verschaltet sind. Der Spannungsabtastverstärker16 empfängt die Datensignale CSA, CSAB vom Stromabtastverstärker14 und verstärkt die Spannungspegel dieser empfangenen Signale, um Datensignale DIF, DIFB mit verstärkten Span nungspegeln abzugeben. Die Zwischenspeicherschaltung18 wandelt die Spannungspegel dieser Datensignale DIF, DIFB in CMOS-Pegel um, wozu sie vier PMOS-Transistoren MP7, MP8, MP9, MP10 und drei NMOS-Transistoren MN9, MN10, MN11 aufweist, die in der in2 gezeigten Weise verschaltet sind. - Im Betrieb werden, wenn das Signal IOSAE von einem niedrigen auf einen hohen Logikpegel übergeht, der Stromabtastverstärker
14 und der Spannungsabtastverstärker16 der E/A-Abtastverstärkerschaltung20 gleichzeitig aktiviert. Zu den Dateneingabe-/Datenausgabeleitungen DIOj, DIOjB übertragene Datensignale werden vom Stromabtastverstärker14 abgetastet und verstärkt, und die solchermaßen verstärkten Datensignale CSA, CSAB werden zum Spannungsabtastverstärker16 übertragen. Dieser verstärkt die Datensignale CSA, CSAB des Stromabtastverstärkers14 , wobei von den von ihm verstärkten Datensignalen DIF, DIFB eines mit einem hohen Logikpegel einen Spannungspegel von etwa 1,5V aufweist. Die Zwischenspeicherschaltung18 wird dann deaktiviert, wenn ein mit "LAT" bezeichnetes Signal auf niedrigem Logikpegel liegt. In diesem Fall sind ihre Ausgangsanschlüsse DOUT, DOUTB über die PMOS-Transistoren MP9 und MP10 mit derselben Spannung VDD vorgespannt. Die Zwischenspeicherschaltung18 ist bei hohem Logikpegel des Signals LAT aktiviert, um dann die Ausgangssignale DIF, DIFB des Spannungsabtastverstärkers16 zwischenzuspeichern. Zu diesem Zeitpunkt weist von den Ausgangssignalen DOUT, DOUTB der Zwischenspeicherschaltung eines mit hohem Logikpegel einen CMOS-Pegel auf, d.h. einen Speisespannungs(VDD)-Pegel. - Da in der herkömmlichen E/A-Abtastverstärkerschaltung
20 die Signale DOUT und DOUTB von der Zwischenspeicherschaltung18 relativ rasch ausgegeben werden, ist die Lesedauer des DRAM-Bauelements (oder eine Spaltenadressen-Zugriffszeit) reduziert. Wenn jedoch ein Zeitpunkt des Übergangs von niedrigem zu hohem Pegel zu rasch gesetzt wird, werden zuvor abgegebene Datensignale, d.h. Ausgangssignale des Spannungsabtastverstärkers, der Zwischenspeicherschaltung18 als Eingangssignale zugeführt, was als ungültiger Abtastbetrieb bezeichnet wird. Wie aus2 ersichtlich, weisen die kreuzgekop pelten PMOS-Transistoren MP7 und MP8 der Zwischenspeicherschaltung18 eine Charakteristik derart auf, dass dadurch weiterhin ein zwischengespeicherter Wert beibehalten wird. Im Fall der Zuführung ungültiger Daten zur Zwischenspeicherschaltung18 puffern die kreuzgekoppelten PMOS-Transistoren MP7 und MP8 die ungültigen Daten. Da die zwischengespeicherten ungültigen Daten in momentan eingegebene, gültige Daten umzukehren sind, benötigt die Ausgabe der gültigen Daten relativ viel Zeit. Um einen stabilen Betrieb der Zwischenspeicherschaltung18 sicherzustellen, ist daher eine vorgegebene Zeittoleranz, siehe Tmargin in4 , zum Zeitpunkt eines Übergangs von niedrigem auf hohen Pegel des der Zwischenspeicherschaltung18 zugeführten Signals LAT vorgesehen. Dies bedeutet, dass die Lesedauer des DRAM-Bauelements durch den Zeitpunkt des Übergangs von niedrigem auf hohen Pegel (bzw. einen Aktivierungszeitpunkt) des Signals LAT begrenzt ist. - In der Patentschrift
US 6.037.807 ist eine Abtastverstärkerschaltung offenbart, die Eingangssignale von Bitleitungen empfängt und einen kreuzgekoppelten Verstärker sowie zwei Differenzverstärker beinhaltet. Die Eingangssignale werden von kreuzgekoppelten Feldeffekttransistoren des kreuzgekoppelten Verstärkers zwischengespeichert und als verstärkte Ausgangssignale abgegeben. Letztere werden parallel den beiden Differenzverstärkern zugeführt, die daraus komplementäre Ausgangssignale erzeugen. Die beiden Differenzverstärker beinhalten jeweils eine Stromspiegelschaltung mit einem dazu parallel geschalteten Feldeffekttransistor, der durch ein Abtastfreigabesignal ansteuerbar ist, um wahlweise die Abgabe der Abtastverstärkerausgangssignale zu sperren oder freizugeben. - In dem Zeitschriftenaufsatz E. Seevinck et al., „Current-Mode Techniques for High-Speed VLSI Circuits with Application to Current Sense Amplifier for CMOS SRAM's", IEEE Journal of Solid-State Circuits, Band 26, Nr. 4, April 1991, S. 525, ist eine bestimmte, für CMOS-SRAM-Bauelemente geeignete Konfiguration einer Stromabtastverstärkerschaltung beschrieben.
- Bei einem in der Patentschrift
US 5.631.865 offenbarten Halbleiterspeicherbauelement ist ein Abtastverstärker mit einem komplementären Datenbusleitungspaar verbunden, wobei ihm eine ebenfalls mit dem Datenbusleitungspaar verbundene Lastschaltung zugeordnet ist, um die Datenbusleitungen während eines Standby-Zustands des Speicherbauelements auf ein vorgegebenes Rücksetzspannungspotential zu setzen, das zwischen Differenzspannungspegeln von Übertragungssignalen liegt, die während eines Datenlesevorgangs auf dem Datenbusleitungspaar anstehen. Zur Festlegung des Rücksetzspannungspotentials beinhaltet die Lastschaltung vier Widerstandsschaltungen zwischen je einer der beiden Datenbusleitungen und je einem Versorgungsspannungsanschluss mit hohem bzw. niedrigem Versorgungsspannungspotential. - Der Erfindung liegt als technisches Problem die Bereitstellung einer E/A-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement zugrunde, mit der sich die Lesedauer verringern lässt.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer E/A-Abtastverstärkerschaltung mit den Merkmalen des Anspruchs 1.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Eine vorteilhafte, nachfolgend näher beschriebene Ausführungsform der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 ein Blockschaltbild eines Datenausgabepfades eines herkömmlichen dynamischen Speicherbauelementes mit wahlfreiem Zugriff mit E/A-Abtastverstärkerschaltung, -
2 ein Schaltbild einer möglichen Realisierung der E/A-Abtastverstärkerschaltung von1 , -
3 ein Schaltbild einer erfindungsgemäßen E/A-Abtastverstärkerschaltung und -
4 ein zeitliches Signalverlaufsdiagramm zur Veranschaulichung der Betriebsweise der erfindungsgemäßen E/A-Abtastverstärkerschaltung von3 . -
3 zeigt eine erfindungsgemäße E/A-Abtastverstärkerschaltung, wobei gleiche Komponenten wie bei der herkömmlichen Schaltung von2 mit denselben Bezugszeichen versehen sind. Die erfindungsgemäße E/A-Abtastverstärkerschaltung20' von3 ist mit Dateneingabe-/Datenausgabeleitungen DIOj und DIOjB verbunden und weist einen Stromabtastverstärker14' , einen Spannungsabtastverstärker16' und eine Zwischenspeicherschaltung18' auf. Der Stromabtastverstärker14' und der Spannungsabtastverstärker16' besitzen dieselbe Funktionalität wie die entsprechenden Komponenten der herkömmlichen E/A-Abtastverstärkerschaltung von2 , so dass diesbezüglich auf deren obige Beschreibung verwiesen werden kann. - Die Zwischenspeicherschaltung
18' von3 beinhaltet zwei Differenzverstärker DF1 und DF2, von denen jeder aus zwei PMOS-Transistoren und drei NMOS-Transistoren besteht, die in der in3 gezeigten Weise verschaltet sind. Jeder Differenzverstärker DF1 und DF2 empfängt Signale DIF und DIFB vom Spannungsabtastverstärker16' einer vorgehenden Stufe als Eingangssignale und weist einen jeweiligen Ausgangsanschluss zum Abgeben zugehöriger Ausgangssignale DOUT und DOUTB auf. Des weiteren weist die Zwischenspeicherschaltung18' zwei Widerstände R1 und R2 sowie einen PMOS-Transistor MP24 auf, die ei nen Verstärkungsänderungsschaltkreis bilden. Ein Ende des Widerstands R1 ist an den Ausgangsanschluss DOUT des Differenzverstärkers DF1 angeschlossen, und ein Ende des Widerstands R2 ist an den Ausgangsanschluss DOUTB des Differenzverstärkers DF2 angeschlossen. Zwischen den anderen Enden der Widerstände R1 und R2 ist ein Source/Drain-Kanal des PMOS-Transistors MP24 eingeschleift, an dessen Gate-Elektrode ein LAT-Signal, d.h. ein Zwischenspeichersignal angelegt wird. - Die Widerstände R1 und R2 und der PMOS-Transistor MP24 bewirken eine Änderung der Spannungsverstärkung jedes Differenzverstärkers DF1 und DF2 in Abhängigkeit vom Logikpegel des Signals LAT. Speziell ist, wenn das Signal LAT auf niedrigem Logikpegel liegt, der PMOS-Transistor MP24 leitend geschaltet, so dass die Ausgangsanschlüsse DOUT und DOUTB der Zwischenspeicherschaltung
18' über die Widerstände R1 und R2 und den PMOS-Transistor MP24 elektrisch verbunden sind. In diesem Fall wird der Ausgangswiderstand jedes Differenzverstärkers DF1 und DF2 klein, so dass die Spannungsverstärkung jedes Differenzverstärkers DF1 und DF2 reduziert ist. Beispielsweise hat die Spannungsverstärkung jedes Differenzverstärkers DF1, DF2 zu diesem Zeitpunkt den Wert eins. Wenn andererseits das Signal LAT auf hohem Logikpegel liegt, ist der PMOS-Transistor MP24 sperrend geschaltet, so dass die Ausgangsanschlüsse DOUT und DOUTB der Zwischenspeicherschaltung18' nicht miteinander elektrisch verbunden sind. Da dadurch der Ausgangswiderstand jedes Differenzverstärkers DF1 und DF2 verglichen mit dem vorigen Zustand, in welchem die Ausgangsanschlüsse elektrisch verbunden waren, erhöht ist, ist die Spannungsverstärkung jedes Differenzverstärkers DF1 und DF2 erhöht. Folglich kann die Spannungsverstärkung jedes Differenzverstärkers DF1 und DF2 in Abhängigkeit davon geändert werden, ob sich der PMOS-Transistor MP24 im sperrend oder leitend geschalteten Zustand befindet. -
4 zeigt den zeitlichen Verlauf von Signalen zur Erläuterung der Betriebsweise der erfindungsgemäßen E/A-Abtastverstärkerschaltung von3 . Nachstehend wird auf den Betrieb der erfindungsgemäßen E/A-Abtastverstärkerschaltung anhand der3 und4 näher eingegangen. - Wenn ein Lesevorgang beginnt, wird zuerst eine Wortleitung WLm ausgewählt. Daten, die in einer mit der ausgewählten Wortleitung verbundenen Speicherzelle MC gespeichert sind, werden zu einem Bitleitungspaar BLn, BLnB übertragen. Die mit der ausgewählten Speicherzelle verknüpften Bitleitungen BLn, BLnB sind über Transistoren T1 und T2, die durch eine Spaltenauswahlleitung CSL angesteuert werden, mit Eingabe/Ausgabe-Leitungen IOi und IOiB verbunden. Das Paar von E/A-Leitungen ist über einen Eingabe/Ausgabe-Multiplexer
12 mit zugehörigen Dateneingabe-/Datenausgabeleitungen DIOj und DIOjB verbunden. Wie in4 veranschaulicht, sind zu diesem Zeitpunkt der Stromabtastverstärker14' , der Spannungsabtastverstärker16' und die Zwischenspeicherschaltung18' der E/A-Abtastverstärkerschaltung20' auf einem hohen Logikpegel des Signals IOSAE aktiviert. Zu den Dateneingabe-/Datenausgabeleitungen DIOj und DIOjB übertragene Datensignale werden durch den Stromabtastverstärker14' abgetastet und verstärkt, und die abgetasteten und verstärkten Datensignale CSA und CSAB werden dem Spannungsabtastverstärker16' zugeführt. Dieser verstärkt nochmals die ihm vom Stromabtastverstärker14' zugeführten Datensignale CSA und CSAB. - Wenn das Signal LAT auf niedrigem Logikpegel liegt, sind die Ausgangsanschlüsse DOUT und DOUTB der Zwischenspeicherschaltung
18' elektrisch über die Widerstände R1 und R2 und den PMOS-Transistor MP24 verbunden. Dies bedeutet, dass die Spannungsverstärkung der jeweiligen Differenzverstärker DF1 und DF2 in der Zwischenspeicherschaltung18' als Differenzverstärker mit niedrigerer Spannungsverstärkung fungiert. Die Zwischenspeicherschaltung18' gibt daher die Signale DOUT und DOUTB abhängig von Logikpegeln ungültiger oder gültiger Eingangssignale DIF und DIFB ab. Mit anderen Worten gibt die Zwischenspeicherschaltung18' ihre Ausgangssignale DOUT und DOUTB direkt proportional zu Spannungspegeln ihrer Eingangssignale DIF und DIFB ab. Da zu diesem Zeitpunkt die Spannungsverstärkung jedes Differenzverstärkers DF1 und DF2 abgesenkt ist, liegen die Ausgangssignale DOUT bzw. DOUTB nicht auf einem CMOS-Pegel. Wenn das Signal LAT einen Übergang von niedrigem auf hohen Pegel zeigt, sind die Ausgangsanschlüsse DOUT und DOUTB der Zwischenspeicherschaltung18' nicht miteinander elektrisch verbunden. Dies bedeutet, dass jeder Differenzverstärker DF1 und DF2 als ein Verstärker mit hoher Spannungsverstärkung arbeitet, wodurch die Spannungspegel der Eingangssignale DIF und DIFB jeweils in einen CMOS-Pegel gewandelt werden. - In einem Fall, in welchem ein ungültiger Abtastvorgang ausgeführt wird, wie er oben beschrieben wurde (bzw. in einem Fall, in welchem das Signal LAT rasch zugeführt wird, so dass zuvor abgegebene Datensignale als Eingangssignale an die Zwischenspeicherschaltung
18' angelegt werden), kann es sein, dass die Ausgangssignale DOUT und DOUTB der Zwischenspeicherschaltung18' als ungültige Daten abgegeben werden. Da jedoch bei der erfindungsgemäßen Zwischenspeicherschaltung18' die kreuzgekoppelten PMOS-Transistoren mit einer Charakteristik der Beibehaltung vorhergehender Daten nicht vorhanden sind, wird keine Zeitdauer benötigt, um die ungültigen Daten in momentane gültige Daten umzuwandeln. Daher wird keine Zeittoleranz Tmargin des Signals LAT zur Sicherstellung eines stabilen Betriebs der Zwischenspeicherschaltung18' benötigt, wie dies bei der herkömmlichen Zwischenspeicherschaltung18 von1 der Fall ist, so dass sich die Lesedauer für das DRRM-Bauelement durch Verwendung der erfindungsgemäßen E/A-Rbtastverstärkerschaltung verkürzt.
Claims (4)
- Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement, das wenigstens ein Paar von Bitleitungen (BLn, BLnB) und ein Paar von zugehörigen Eingabe/Ausgabe-Leitungen (IOi, IOiB) aufweist, an welche die Eingabe/Ausgabe-Abtastverstärkerschaltung ankoppelbar ist, mit – einem Stromabtastverstärker (
14' ) zum Abtasten einer Stromdifferenz zwischen den Eingabe/Ausgabe-Leitungen, um zugehörige Differenzsignale (CSA, CSAB) abzugeben, – einem Spannungsabtastverstärker (16' ) zum Verstärken von Spannungen der Differenzsignale vom Stromabtastverstärker und – einer Zwischenspeicherschaltung (18' ) zum Zwischenspeichern der Differenzsignale vom Spannungsabtastverstärker in Reaktion auf ein Zwischenspeichersignal (LAT), die einen ersten Differenzverstärker (DF1), der die Differenzsignale vom Spannungsabtastverstärker (16' ) empfängt, einen zweiten Differenzverstärker (DF2), der die Differenzsignale vom Spannungsabtastverstärker empfängt, und zwischen die Ausgangsanschlüsse des ersten und zweiten Differenzverstärkers eingeschleifte Mittel (R1, R2, MP24) aufweist, um eine Spannungsverstärkung des ersten und zweiten Differenzver stärkers, wenn diese aktiviert sind, in Reaktion auf das Zwischenspeichersignal (LAT) zu ändern, – wobei der Stromabtastverstärker (14' ), der Spannungsabtastverstärker (16' ) und die Zwischenspeicherschaltung (18' ) durch ein Freigabesignal (IOSAE) aktiviert werden. - Eingabe/Ausgabe-Abtastverstärkerschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass die zwischen die Ausgangsanschlüsse des ersten und zweiten Differenzverstärkers eingeschleiften Mittel folgende Elemente umfassen: – ein erstes Widerstandselement (R1), das mit einem Ende an den Ausgangsanschluss (DOUT) des ersten Differenzverstärkers (DF1) angeschlossen ist, – ein zweites Widerstandselement (R2), das mit einem Ende an den Ausgangsanschluss (DOUTB) des zweiten Differenzverstärkers (DF2) angeschlossen ist, und – einen zwischen die anderen Enden des ersten und zweiten Widerstandselements eingeschleiften Schalttransistor (MP24), der in Abhängigkeit vom Logikpegel des Zwischenspeichersignals (LAT) leitend und sperrend geschaltet wird.
- Eingabe/Ausgabe-Abtastverstärkerschaltung nach Anspruch 2, weiter dadurch gekennzeichnet, dass der Schalttransistor ein PMOS-Transistor (MP24) ist.
- Eingabe/Ausgabe-Abtastverstärkerschaltung nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass die Spannungsverstärkung des ersten und des zweiten Differenzverstärkers bei einem niedrigen Logikpegel des Zwischenspeichersignals niedriger als bei einem hohen Logikpegel des Zwischenspeichersignals ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000014297A KR100343290B1 (ko) | 2000-03-21 | 2000-03-21 | 반도체 메모리 장치의 입출력 감지 증폭기 회로 |
KR00-14297 | 2000-03-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10113714A1 DE10113714A1 (de) | 2001-10-04 |
DE10113714B4 true DE10113714B4 (de) | 2006-04-13 |
Family
ID=19657146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10113714A Expired - Fee Related DE10113714B4 (de) | 2000-03-21 | 2001-03-19 | Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement |
Country Status (3)
Country | Link |
---|---|
US (1) | US6424577B2 (de) |
KR (1) | KR100343290B1 (de) |
DE (1) | DE10113714B4 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100382734B1 (ko) * | 2001-02-26 | 2003-05-09 | 삼성전자주식회사 | 전류소모가 작고 dc전류가 작은 반도체 메모리장치의입출력라인 감지증폭기 |
US7023243B2 (en) * | 2002-05-08 | 2006-04-04 | University Of Southern California | Current source evaluation sense-amplifier |
DE102004013055B4 (de) * | 2003-03-15 | 2008-12-04 | Samsung Electronics Co., Ltd., Suwon | Halbleiterspeicherbaustein mit Datenleitungsabtastverstärker |
US6934197B2 (en) * | 2003-10-10 | 2005-08-23 | Infineon Technologies Ag | Method and circuit configuration for digitizing a signal in an input buffer of a DRAM device |
KR100558571B1 (ko) * | 2004-03-03 | 2006-03-13 | 삼성전자주식회사 | 반도체 메모리 장치의 전류 센스앰프 회로 |
TW200811874A (en) * | 2006-08-25 | 2008-03-01 | Etron Technology Inc | Sense amplifier-based latch |
KR100824779B1 (ko) * | 2007-01-11 | 2008-04-24 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 출력 경로 및 데이터 출력방법 |
KR100826497B1 (ko) * | 2007-01-22 | 2008-05-02 | 삼성전자주식회사 | 전력 소모를 줄이기 위한 반도체 메모리 장치의 입출력센스 앰프 회로 |
KR101311726B1 (ko) * | 2007-07-06 | 2013-09-26 | 삼성전자주식회사 | 센스 앰프 회로, 이를 포함하는 반도체 메모리 장치 및신호 증폭 방법 |
JP5068615B2 (ja) * | 2007-09-21 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101519039B1 (ko) * | 2008-11-27 | 2015-05-11 | 삼성전자주식회사 | 입출력 센스 앰프, 이를 포함하는 반도체 메모리 장치, 및 반도체 메모리 장치를 포함하는 메모리 시스템 |
KR101068340B1 (ko) * | 2010-05-28 | 2011-09-28 | 주식회사 하이닉스반도체 | 집적 회로 및 반도체 메모리 장치 |
EP2439744B1 (de) * | 2010-09-13 | 2013-12-04 | Katholieke Universiteit Leuven, K.U. Leuven R&D | Schwankungsbeständiger Leseverstärker mit verringertem Energieverbrauch |
US9196329B1 (en) * | 2012-11-29 | 2015-11-24 | Marvell Israel (M.I.S.L) Ltd. | Combinatorial flip flop with off-path scan multiplexer |
FR3044460B1 (fr) | 2015-12-01 | 2018-03-30 | Stmicroelectronics (Rousset) Sas | Amplificateur de lecture pour memoire, en particulier une memoire eeprom |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631865A (en) * | 1995-03-17 | 1997-05-20 | Fujitsu Limited | Data outputting circuit for semiconductor memory device |
US6037807A (en) * | 1998-05-18 | 2000-03-14 | Integrated Device Technology, Inc. | Synchronous sense amplifier with temperature and voltage compensated translator |
DE10022770A1 (de) * | 1999-07-10 | 2001-02-08 | Samsung Electronics Co Ltd | Leseverstärker einer integrierten Halbleiterschaltung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2994534B2 (ja) * | 1993-09-09 | 1999-12-27 | 富士通株式会社 | 半導体記憶装置 |
JP3161254B2 (ja) * | 1994-11-25 | 2001-04-25 | 株式会社日立製作所 | 同期式メモリ装置 |
KR0167235B1 (ko) * | 1995-03-28 | 1999-02-01 | 문정환 | 메모리의 데이타 전송장치 |
US6058059A (en) * | 1999-08-30 | 2000-05-02 | United Microelectronics Corp. | Sense/output circuit for a semiconductor memory device |
-
2000
- 2000-03-21 KR KR1020000014297A patent/KR100343290B1/ko not_active IP Right Cessation
-
2001
- 2001-03-19 DE DE10113714A patent/DE10113714B4/de not_active Expired - Fee Related
- 2001-03-21 US US09/814,414 patent/US6424577B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631865A (en) * | 1995-03-17 | 1997-05-20 | Fujitsu Limited | Data outputting circuit for semiconductor memory device |
US6037807A (en) * | 1998-05-18 | 2000-03-14 | Integrated Device Technology, Inc. | Synchronous sense amplifier with temperature and voltage compensated translator |
DE10022770A1 (de) * | 1999-07-10 | 2001-02-08 | Samsung Electronics Co Ltd | Leseverstärker einer integrierten Halbleiterschaltung |
Non-Patent Citations (3)
Title |
---|
April 1991, 525-536 * |
Seevinck et al.: "Current-mode techniques for high-speed VLSI circuits with application to current sense amplifier for CMOS SRAM's". IEEE Journal of Solid-State Circuits, Bd.: 26, Nr.: 4 * |
Seevinck et al.: "Current-mode techniques for high-speed VLSI circuits with application to current sense amplifier for CMOS SRAM's". IEEE Journal of Solid-State Circuits, Bd.: 26, Nr.: 4; April 1991, 525-536 |
Also Published As
Publication number | Publication date |
---|---|
KR20010092224A (ko) | 2001-10-24 |
US20010024395A1 (en) | 2001-09-27 |
DE10113714A1 (de) | 2001-10-04 |
KR100343290B1 (ko) | 2002-07-15 |
US6424577B2 (en) | 2002-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012010224B4 (de) | Stromabtastverstärker mitreplika-vorspannungsschema | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE10113714B4 (de) | Eingabe/Ausgabe-Abtastverstärkerschaltung für ein Halbleiterspeicherbauelement | |
DE60305208T2 (de) | Stromgesteuerter leserverstärker | |
DE3908723C2 (de) | ||
DE19727378B4 (de) | Leseverstärker eines Halbleiterspeicher-Bauelements | |
DE10112281B4 (de) | Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung | |
DE2840578A1 (de) | Abtast-verstaerker | |
DE3521480A1 (de) | Speichervorrichtung | |
DE3841944A1 (de) | Speicher mit wahlfreiem zugriff (ram) mit reduzierter zugriffszeit beim lesebetrieb und betriebsverfahren | |
DE10330487B4 (de) | Halbleiterspeicherbaustein mit einem Abtastsystem mit Offsetkompensation | |
DE69629669T2 (de) | Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung | |
DE10219649C1 (de) | Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle | |
DE3520025A1 (de) | Statischer mosram | |
DE3533870C2 (de) | ||
DE10255102B3 (de) | SRAM-Speicherzelle mit Mitteln zur Erzielung eines vom Speicherzustand unabhängigen Leckstroms | |
DE19518953B4 (de) | Datenbusleitungsleseverstärkungseinrichtung | |
DE4324649C2 (de) | Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert | |
DE10253872B4 (de) | Speicherbauelement mit Abtastverstärkerschaltung | |
DE3740314C2 (de) | ||
DE10332186B4 (de) | Integrierte Halbleiterspeicherschaltung und zugehöriges Betriebsverfahren | |
DE10330920A1 (de) | Statische Speicherzelle mit Dual-Port und zugehöriger Halbleiterspeicherbaustein | |
DE69920830T2 (de) | Schnelles einseitiges Lesen mit konfigurierbarer Halbverriegelungsschaltung | |
DE4135686A1 (de) | Halbleiter-speicheranordnung | |
DE69836183T2 (de) | Selbstgetakteter sekundärer Abfühlverstärker mit Fensterdiskriminator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: MOSAID TECHNOLOGIES INC., OTTAWA, ONTARIO, CA |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT IN, CA Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Effective date: 20110222 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER &, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT IN, CA Free format text: FORMER OWNER: MOSAID TECHNOLOGIES INC., OTTAWA, ONTARIO, CA Effective date: 20141120 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER &, DE Effective date: 20141120 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |