DE3419670C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleiter- Speichervorrichtung mit Speicherzellen mit freischwebendem Gate, mit einer Auswahlschaltung zum Adressieren und Aus­ wählen einer Speicherzelle, mit einer Erfassungseinrich­ tung zum Erfassen von in den Speicherzellen gespeicherten Daten und zum Weiterleiten von Erfassungssignalen in Ab­ hängigkeit von den gespeicherten Daten, mit einem Lesever­ stärker, der einerseits mit der Erfassungseinrichtung und andererseits mit einer Referenz-Signalerzeugungsschaltung verbunden ist, und mit einer Ladeeinrichtung, bestehend aus einem MOS-Transistor, der zwischen einem Knotenpunkt zwischen der Erfassungseinrichtung und dem Leseverstärker und einer Versorgungsspannungsquelle geschaltet ist.

Eine derartige Halbleiter-Speichervorrichtung ist aus der US-PS 42 23 394 bekannt.

Fig. 1 zeigt eine modifizierte und vereinfachte Schaltung einer Speichervorrichtung mit freischwebendem Gate nach der Figur der US-PS 42 23 394. In dieser Schaltung erfaßt ein Detek­ tor 15 Speicherdaten in einem Speicher mit freischwebendem Gate 3 (n Speicher mit freischwebendem Gate 3-1 bis 3-n), das von einem Decoder 1 ausgewählt wurde und liefert ein Erfas­ sungssignal entsprechend der erfaßten Speicherdaten. Ein Lese­ verstärker 7 vergleicht eine Referenzspannung von einem Refe­ renzspannungsgenerator 11 mit dem Erfassungssignal und lie­ fert ein binäres Signal entsprechend den Speicherdaten des Speichers mit freischwebendem Gate 3, der von dem Decoder 1 ausgewählt wurde. Eine Lastschaltung 13 verstärkt das Erfas­ sungssignal, das an den Leseverstärker 7 geliefert werden soll. In der Halbleiter-Speichervorrichtung mit der Konfigu­ ration nach Fig. 1 erfülllen Spannungen Vcc, Ve und Vss die Beziehung Vcc < Ve < Vss. Die Spannung Vcc wird beispiels­ weise auf 5 V eingestellt. Ve auf 3 V und Vss wird auf Masse­ potential gesetzt. Ein Adressensignal wird an den Decoder 1 von einem nicht gezeigten Computer oder ähnlichem durch die nicht gezeigte Adressenpufferschaltung geliefert. Zur Verein­ fachung wird angenommen, daß das Adressensignal den Speicher mit freischwebendem Gatter 3-1 bezeichnet. Der Decoder 1 de­ codiert dieses Adressensignal. Die n Speicher mit freischwe­ bendem Gate 3-1 bis 3-n sind mit einer Leitung 5 durch n- Kanal-MOS-Transistoren Nl-1 bis Nl-n jeweils verbunden. Um den Speicher 3-1 auszuwählen, liefert der Decoder 1 ein Si­ gnal des Pegels H an die Gatter des n-Kanal-MOS-Transistors Nl-1 und die Speicher 3-1 bis 3-n. Falls ein Signal nicht in den Speicher 3-1 geschrieben wird, wird der Speicher 3-1 ein­ geschaltet. Da die Spannung Vss an die Source-Elektrode des Speichers 3-1, wie in Fig. 1 gezeigt, angelegt ist, fällt die Spannung Vd an einem Knotenpunkt zwischen dem Speicher 3-1 und dem n-Kanal-MOS-Transistor Nl-1. Dann wird der n- Kanal-MOS-Transistor Nl-1 ebenso eingeschaltet, und die Span­ nung Vc an einem Knotenpunkt C der Leitung 5 und des n-Kanal- MOS-Transistors Nl-1 bis Nl-n fällt ebenso. Währenddessen ist die Source-Elektrode eines n-Kanal-MOS-Transistors N 2 mit der Leitung 5 verbunden und dessen Drain-Elektrode empfängt die Spannung Vcc. Ein n-Kanal-MOS-Transistor N 3 (Transfer Gate) ist in Reihe zwischen der Leitung 5 und dem Lesever­ stärker 7 eingefügt und bildet einen Differentialverstärker vom Stromspiegeltyp. Der Leseverstärker 7 weist p-Kanal-MOS- Transistoren P 1 und P 2 und n-Kanal-MOS-Transistoren N 4, N 5 und N 6 auf. Eine Vorspannungsschaltung 9 besteht aus einem p-Kanal-MOS-Transistor P 3 und n-Kanal-MOS-Transistoren N 7, N 8. Die Vorspannungsschaltung 9 legt eine konstante Spannung Ve an die Gatter der n-Kanal-MOS-Transistoren N 2, N 3 und N 6. Die n-Kanal-MOS-Transistoren N 2 und N 3 werden durch einen Ab­ fall der Spannung Vc eingeschaltet. Dann fällt ebenso die Spannung Vb an einem Knotenpunkt B des n-Kanal-MOS-Transi­ stors N 3 und des Leseverstärkers 7. Die mit dem Knotenpunkt B verbundene Lastschaltung 13 liefert einen Strom, der be­ stimmt ist durch das Verhältnis der Leitwerte der n-Kanal- MOS-Transistoren N 2 und N 3. Die Spannung Vb wird niedriger als eine Referenzspannung Va, welche die Ausgangsspannung von dem Referenzspannungsgenerator 11 ist. Der Leseverstärker 7 vergleicht die Spannungen Vb und Va und liefert ein binäres Signal entsprechend dem Vergleichsergebnis (Va < Vb). Mit anderen Worten produziert der Leseverstärker 7 ein binäres Signal, welches zeigt, daß der Speicher 3-1 in dem nicht­ eingeschriebenen Zustand ist. Falls jedoch ein Signal in den Speicher 3-1 eingeschrieben worden ist, ist der Speicher 3-1 ausgeschaltet, sogar wenn ein Signal vom Pegel H zu dessen Gatter geführt wird. Der Knotenpunkt C wird durch die n-Kanal- MOS-Transistoren N 2 und N 3 aufgeladen. Die Spannung Vc an diesem Knoten C steigt an. In diesem Fall ist jedoch die Spannung Vc begrenzt auf eine Spannung Vcc-Vthn-Vthb (Vthn ist die Schwellenspannung des n-Kanal-MOS-Transistors, wenn die Vorspannung des Substrats Null ist. Vthb ist die Änderung der Schwellenspannung infolge eines Substrat-Vor­ spannungseffekts des n-Kanal-MOS-Transistors). Deshalb ist auch die Spannung Vthb auf einen Wert niedriger, als die obere Grenze der Spannung Vc begrenzt. Deshalb wird keine hohe Spannung an den Speicher 3-1 angelegt, so daß dessen Spei­ cherinhalt nicht zufällig verändert wird. Wenn die Spannung Vc am Knotenpunkt C die obere Grenze erreicht, werden die n-Kanal-MOS-Transistoren N 2 und N 3 abgeschaltet. Der Knoten­ punkt B wird deshalb aufgeladen, und die Spannung Vb wird angehoben, damit sie höher ist als die Referenzspannung Va.

Der Leseverstärker 7 vergleicht die Spannungen Vb und Va und stellt fest, ob Daten in den Speicher 3-1 geschrieben werden und liefert ein entsprechendes binäres Signal. Auf diese Weise führt die Lastschaltung 13 eine Verstärkung der Span­ nung Vb am Knotenpunkt B durch.

Die Lastschaltung 13 der konventionellen Halbleiter-Einrich­ tung weist im allgemeinen einen n-Kanal-Anreicherungs- (n-Kanal-E-Typ)-MOS-Transistor 21 auf, dessen Gate- und Drain- Elektroden an der Spannung Vcc liegen und dessen Source- Elektrode mit dem Knotenpunkt B, wie in Fig. 2 gezeigt, ver­ bunden ist. Alternativ weist die Lastschaltung 13 konven­ tionell einen p-Kanal-Anreicherungs-(p-Kanal-E-Typ)-MOS-Tran­ sistor 31 auf, dessen Source-Elektrode die Spannung Vcc, dessen Gate-Elektrode die Spannung Vss erhält, und dessen Drain-Elektrode mit dem Knotenpunkt B, wie in Fig. 4 ge­ zeigt, verbunden ist.

Fig. 3 zeigt ein Beispiel der Beziehungen zwischen der Spannung Nd, der Spannung Vb, einem in dem n-Kanal-MOS- Transistor Nl-1 fließenden Strom IN 1 und einem in dem Speicher 3-1 im unbeschriebenen Zustand fließenden Strom I 1, wenn der MOS-Transistor 21 als Lastschaltung 13 be­ nutzt wird. Wenn die Spannung gleich Null ist, fließt der größtmögliche Strom IN 1 durch den n-Kanal-MOS-Transistor Nl-1, wenn der Betrieb dieses Transistors allein, unabhän­ gig von der Speicherzelle gemessen wird. Mit zunehmender Spannung Vd nimmt der Strom IN 1 ab, bis er endlich den Nullwert erreicht. Dieser Zustand existiert, wenn ein Si­ gnal in den Speicher 3-1 geschrieben ist. Wenn ein Signal nicht in den Speicher 3-1 geschrieben ist, steigt der Strom I 1 stetig mit zunehmender Spannung Vd an, wenn der Speicher allein, unabhängig vom Transistor Nl-1 gemessen wird. Da normalerweise der Transistor Nl-1 mit der Spei­ cherzelle 3-1 durch eine Leitung verbunden ist, muß in dem nicht geschriebenen Zustand der Strom IN 1 gleich dem Strom I 1 sein. Folglich erscheint eine Spannung VbL entsprechend dem Punkt F 3, wo die Ströme IN 1 und I 1 übereinstimmen, am Knotenpunkt B, wenn ein Signal nicht in den Speicher 3-1 geschrieben wird, wird die Spannung Vb am Knotenpunkt B an­ gehoben auf nur Vcc-Vthn-Vthb (VbH) (Vthn ist die Schwellenspannung des n-Kanal-MOS-Transistors, wenn die Vorspannung des Substrats Null ist. Vthb ist die Steige­ rung der Schwellenspannung infolge des Substratvorspan­ nungseffekts des n-Kanal-MOS-Transistors). Im allgemeinen ist der Spannungsabfall infolge des Substratvorspannungs­ effekts des n-Kanals-MOS-Transistors groß. Deshalb ist der Pegelabstand oder Spannungshub der Spannung Vb am Knoten­ punkt B (der Unterschied zwischen den Spannungen VbL und VbH) ist klein. In Fig. 3 ist beispielsweise VbL 2 V und VbH ist 2,8 V. Der Leseverstärker 7 muß deshalb in der Lage sein, eine kleine Spannungsdifferenz zwischen der Refe­ renzspannung Va und der Spannung Vb zu erfassen. Der Lese­ verstärker 7 muß deshalb eine hohe Empfindlichkeit und hohe Präzision aufweisen. Es ist deshalb schwierig, den Leseverstärker 7 zu konstruieren und herzustellen. Darüber hinaus ist der Leseverstärker 7 nachteiligen Effekten in­ folge von Rauschen leicht zugänglich. Die Betriebsge­ schwindigkeit des Leseverstärkers 7 und infolgedessen jene der in Fig. 1 gezeigten Halbleitereinrichtung ist deshalb niedriger.

Fig. 5 zeigt die Beziehung zwischen der Spannung Vd, der Spannung Vb, dem in dem n-Kanal-MOS-Transistor N 1-1 fließen­ den Strom IN 1 und dem zu dem Speicher 3-1, in den kein Signal geschrieben wird, fließenden Strom I 1, wenn der p-Kanal-MOS- Transistor 31 als Lastschaltung 13 benutzt wird. Der p-Kanal- MOS-Transistor 31 arbeitet in einem Triodenbereich. Wie in Fig. 5 gezeigt, ändert sich die Spannung Vb deutlich in Über­ einstimung mit Veränderungen der Prozeßparameter und auch mit Änderungen im Strom I 1. Wenn sich der Strom I 1 auf I 1-A verändert, weicht die Spannung Vb, die an den Leseverstärker 7 geführt wird, weit von der Spannung VbL ab und wird infolge von Herstellungsvariationen im Speicher 3-1 VbA. Dies macht die Auswahl und Einstellung der Referenzspannung Va schwierig. Abhängig vom Wert der Referenzspannung Va kann ein Pegel VbL der Spannung Vb nicht erfaßt werden, und ein korrektes Aus­ gangssignal läßt sich nicht erhalten. Die Betriebsgeschwin­ digkeit des Leseverstärkers kann ebenfalls variieren. Die Präzision eines jeden die Halbleiter-Speichervorrichtung bil­ denden Elements muß gesteigert werden.

Zusammenfassend belegt der Stand der Technik nach der US-PS 42 23 394 eine Lastschaltung bzw. Ladeeinrichtung, die zwar im Bereich des Arbeitspunkts für den ungeschriebenen Zustand der Speicherzelle (siehe hierzu Fig. 3, Punkt F 3) eine Kenn­ linie für das Leseverstärker-Eingangssignal Vb mit relativ geringer Steigung und damit geringer Rauschempfindlichkeit des Leseverstärkers ergibt, bei Übergang auf den Arbeits­ punkt für den beschriebenen Zustand der Speicherzelle je­ doch nur einen verhältnismäßig geringen Spannungshub für das Leseverstärker-Eingangssignal Vb zur Folge hat.

In letzter Zeit sind EPROMs, RAMs und ähnliches höher inte­ griert worden. Mit solch einem Trend wird die tatsächliche Menge von in einer Speicherzelle zu speichernden Signalträ­ gern des PROMs und RAMs erniedrigt. Aus diesem Grund ist eine Halbleiter-Speichervorrichtung, die ein Signal kleiner Größe eingeschrieben in die Speicherzelle erfassen kann und ein entsprechendes binäres Signal mit hoher Präzision produ­ zieren kann, verlangt.

Es ist deshalb im allgemeinen notwendig, eine Halbleiter-Speichervorrichtung auszuwählen mit einer optimalen Schaltungskonfiguration aus solchen Vorrichtungen, die über Leseverstärker in CMOS-Technik verfügen.

Infolgedessen ist es Aufgabe der Erfindung, eine Halb­ leiter-Speichervorrichtung der im Oberbegriff des Patent­ anspruchs 1 angegebenen Art so weiterzubilden, daß sich in Abhängigkeit vom Speicherzustand einer Speicherzelle ein möglichst großer Spannungshub am Eingang des Leseverstär­ kers einstellt, ohne daß prozeßparameterbedingte Stromän­ derungen beim Erfassen einer Speicherzelle ohne einge­ schriebenem Datenwert störende Spannungsänderungen am Ein­ ang des Leseverstärkers verursachen.

Die Aufgabe wird bei einer Halbleiter-Speichervorrichtung gemäß der vorliegenden Erfindung dadurch gelöst, daß der Leseverstärker CMOS-Struktur aufweist und der MOS-Transi­ stor der Ladeeinrichtung ein p-Kanal-MOS-Transistor vom Anreicherungstyp ist, dessen Gate- und Drain-Elektrode mit dem Knotenpunkt (B) zwischen der Erfassungseinrichtung und dem Leseverstärker verbunden ist, während die Source- und Substrat-Elektrode an die Versorgungsspannungsquelle (Vcc) angeschlossen ist und daß der p-Kanal-MOS-Transistor als Pentode arbeitet.

In der Halbleiter-Speichervorrichtung mit der oben beschrie­ benden Konfiguration verstärkt die Ladeeinrichtung mit dem p- Kanal-E-Typ-MOS-Transistor, dessen Gate- und Drain-Elektrode mit der Erfassungseinrichtung verbunden ist und mit der Source-Elektrode und dem Substrat zum Empfangen der ersten Spannung, das Erfassungssignal, der p-Kanal-Transistor wird vom Substratvorspannungseffekt nicht beeinflußt, so daß der Pegel H des Erfassungssignals verbessert ist. Deshalb wird die Spannungsdifferenz (Pegelunterschied) zwischen dem hohen (H) Pegel und dem niedrigen (L) Pegel des an die Verstärker­ einrichtung geführten Erfassungssignals größer als jene, die erhalten wird, wenn die Lastschaltung einen konventionellen n-Kanal-MOS-Transistor aufweist. Die Verstärkereinrichtung kann deshalb die Referenzspannung mit einem Erfassungssignal mit einer großen Spannungsdifferenz dazu vergleichen. Die Ver­ stärkungseinrichtung kann deshalb mit hoher Geschwindigkeit arbeiten, und infolgedessen kann die Halbleitervorrichtung ebenfalls mit hoher Geschwindigkeit arbeiten. Ebenso wird der Rauchabstand verbessert. Andererseits ändert sich das von der Ladeeinrichtung verstärkte Erfassungssignal nur gering­ fügig mit einer Änderung der Prozessparameter und ist insbe­ sondere unempfindlich bezüglich eines in der Speicherzelle fließenden Stroms verglichen mit dem Fall, bei dem die Last­ schaltung einen konventionellen p-Kanal-MOS-Transistor auf­ weist, da der p-Kanal-Transistor der Erfindung als Pentode arbeitet (Sättigungsbereich). Deshalb ist die Änderung beim Erfassungssignal nicht signifikant, sogar wenn die Prozess­ parameter von den vorgeschriebenen Werten abweichen. Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist es leicht, die Referenzspannung auszuwählen und einzustellen. Die Einschränkungen bezüglich Design und Herstellung der je­ weiligen Teile der Halbleiter-Speichervorrichtung werden ebenfalls erleichtert. Auf diese Weise liefert die vorliegende Erfindung eine Halbleiter-Speichervorrichtung, die schnell und korrekt in den Speichern gespeicherte Daten erfassen kann, und die entsprechend den gespeicherten Daten binäre Si­ gnale produzieren kann.

Zwar ist aus der IEEE Journal of Solid-State Circuits, Vol. SC-16, No. 5, Oktober 1981, Seiten 460-464, ein NMOS-Transistor als Lastschaltung bekannt, dessen Gate- und eine Kanal-Elektrode eine vorbestimmte Spannung emp­ fangen und dessen Substrat und andere Kanal-Elektrode mit einem Knotenpunkt einer Erfassungseinrichtung verbunden ist. Diese Druckschrift gibt jedoch keine Lösung zur er­ findungsgemäßen Aufgabe.

Die Erfindung befaßt sich daher im besonderen mit einer Ladeeinrichtung, die in Verbindung mit der spezifischen Kennlinie einer Speicherzelle mit freischwebendem Gate (Fig. 3, Kurvenzug I 1 für den unbeschriebenen Speicher­ zustand) eine Vb-Kennlinie ergibt, die im Bereich des Ar­ beitspunkts F 3 für den unbeschriebenen Zustand nach wie vor relativ flach verläuft und doch einen größeren Span­ nungshub am Leseverstärkereingang bewirkt als dies bei der bekannten Vorrichtung nach der US-PS 42 23 394 (in Fig. 3) der Fall ist.

Ausgestaltungen, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus den Unteransprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Es zeigt

Fig. 1 ein Schaltungsdiagramm mit einem Beispiel einer konventionellen Speicherschaltung mit frei­ schwebendem Gate;

Fig. 2 ein Schaltungsdiagramm mit einer konventionel­ len Lastschaltung;

Fig. 3 Spannungs/Stromcharakteristika eines jeden Teils der Schaltung, wenn die Lastschaltung nach Fig. 2 benutzt wird in einer in Fig. 1 ge­ zeigten Speichervorrichtung mit freischwebendem Gate;

Fig. 4 als Schaltungsdiagramm eine andere konventio­ nelle Lastschaltung;

Fig. 5 Spannungs/Stromcharakteristika eines jeden Teils der Schaltung, wenn die Lastschaltung nach Fig. 4 in der Speichervorrichtung nach Fig. 1 mit freischwebendem Gate benutzt wird;

Fig. 6 als Schaltungsdiagramm die Konfiguration eines Speichers mit freischwebendem Gate gemäß der Erfindung;

Fig. 7 Spannungs/Stromcharakteristika eines jeden Teils des Speichers mit freischwebendem Gate nach Fig. 6.

Die bevorzugte Ausführungsform der Erfindung wird im folgen­ den unter Bezugnahme auf Fig. 6 und 7 beschrieben. Die glei­ chen Bezugsziffern in den Fig. 6 und 7 bezeichnen die gleichen Teile wie in Fig. 1 bis 5, weshalb deren detaillierte Beschreibung weggelassen wird. Das charakteristische Merkmal der Halbleiter-Speichervorrichtung nach Fig. 6 liegt in der Tatsache, daß eine Lastschaltung 13 einen p-Kanal-E-Typ-MOS- Transistor 41 aufweist. Eine Spannung Vcc wird an eine Source- Elektrode und ein Substrat des p-Kanal-E-Typ-MOS-Transistors 41 gelegt, dessen Gate- und Drain-Elektrode mit einem Knoten­ punkt B (zwischen einem Leseverstärker 7 und einem n-Kanal- MOS-Transistor N 3) verbunden sind. Der Referenzspannungsgene­ rator 11 weist folgende Konstruktion auf. Ein n-Kanal-MOS- Transistor 45 ist mit einem Speicher mit freischwebendem Gate 43 verbunden. Ein n-Kanal-MOS-Transistor 47 ist in Reihe zwischen dem n-Kanal-MOS-Transistor 45 und dem Leseverstärker 7 angeordnet. Die Source-Elektrode eines n-Kanal-MOS-Transi­ stors 49 ist mit dem Knotenpunkt zwischen den n-Kanal-MOS- Transistoren 45 und 47 verbunden. Die Spannung Vcc wird an die Gate-Elektroden des Speichers mit freischwebendem Gate 43 und des n-Kanal-MOS-Transistors 45 gelegt. Eine Spannung Ve wird an die Gate-Elektroden der n-Kanal-MOS-Transistoren 47 und 49 durch eine Vorspannungsschaltung 51 mit derselben Konfiguration wie bei der Vorspannungsschaltung 9 nach Fig. 1 gelegt. Ein p-Kanal-MOS-Transistor 53 als Lastschaltung ist mit einem Knotenpunkt A des n-Kanal-MOS-Transistors 47 und des Leseverstärkers 7 verbunden. Der p-Kanal-MOS-Transi­ stor 53 hat die gleiche Konfiguration wie der p-Kanal-MOS- Transistor 41. Insbesondere wird eine Spannung Vcc an die Source-Elektrode und das Substrat des p-Kanal-E-Typ-MOS-Tran­ sistors 53 gelegt, dessen Gate- und Drain-Elektrode mit dem Knotenpunkt A verbunden sind. Es ist wichtig, daß kein Signal in den Speicher mit fließendem Gate 43 eingeschrieben wird. Da die Spannung Vcc an das Gate des Speichers 43 angelegt wird, ist der Speicher 43 im ON-Zustand. Weiter muß der p-Kanal-MOS-Transistor 53 einen größeren Leitwert haben als der p-Kanal-MOS-Transistor 41. Da der Referenzspannungsgene­ rator 11 dieselbe Konfiguration wie oben beschrieben auf­ weist, wird die dadurch erzeugte Referenzspannung Va so ein­ gestellt, daß sie ein Zwischenwert zwischen den Pegeln VbH und VbL der Spannung Vb ist.

Der Lesebetrieb aus dem Speicher der Halbleiter-Speichervor­ richtung der oben beschriebenen Konfiguration kann auf ähn­ liche Weise ausgeführt werden wie mit Bezug auf Fig. 1 be­ schrieben wurde. Ein p-Kanal-MOS-Transistor wird nicht einem Spannungsabfall infolge des Substratvorspannungseffekts aus­ gesetzt. Deshalb wird der H-Pegel VbH der Spannung Vb am Kno­ tenpunkt B auf den Pegel Vcc-Vthp angehoben, wobei Vthp der Schwellenwert des p-Kanal-MOS-Transistors ist. Anderer­ seits bleibt der niedrige Pegel VbL der Spannung Vb im we­ sentlichen derselbe wie in dem Fall, bei dem der n-Kanal- MOS-Transistor 21 als Lastschaltung benutzt wird. Deshalb wird der Unterschied (Pegelabstand) zwischen den hohen und niedrigen Pegeln der Spannung Vb am Knotenpunkt B größer als jener in dem Fall, bei dem der n-Kanal-MOS-Transistor 21 als Lastschaltung benutzt wird, durch den Spannungsabfall infolge des n-Kanal-MOS-Transistors 21. In dem in Fig. 7 gezeigten Fall ist die Spannung VbH 4,2 V und die Spannung VbL 2,5 V. Der p-Kanal-MOS-Transistor 41 arbeitet in einem Pentodenbe­ reich. Deshalb ist der Leitwert des Transistors 41 proportio­ nal zu (Vcc-Vthp-Vb) ², wobei Vthp die Schwellenspannung des p-Kanal-MOS-Transistors ist. Die Änderung der Spannung Vb am Knotenpunkt B mit Änderungen der Spannungen Vd werden kleiner als jene nach Fig. 5. Deshalb ändert sich die Spannung Vb nicht wesentlich, sogar wenn die Prozeßparameter, insbe­ sondere der in dem Speicher 3-1 fließende Strom, von vorge­ schriebenen Werten abweichen. Es ist auf diese Weise leicht, die Referenzspannung auszuwählen und einzustellen. Die Her­ stellungstoleranzen der jeweiligen Elemente der Halbleiter- Speichervorrichtung können ebenfalls gesteigert werden.

Es wurde eine Simulation der Spannung Vd, eines zu einem n-Kanal-MOS-Transistor N 1-1 fließenden Stroms IN 1, eines zu einem Speicher 3-1 fließenden Stroms I 1, und der Spannung Vb in der Halbleitervorrichtung der in Fig. 6 gezeigten Konfigu­ ration durchgeführt. Fig. 7 zeigt die erhaltenen Simulations­ ergebnisse. Der Wert VbL der Spannung Vb entsprechend einem Schnittpunkt F 7 der Kurven der Ströme IN 1 und I 1 ist auf nie­ drigem Pegel der Spannung Vb. Wie aus Fig. 7 ersichtlich ist, ist die Differenz zwischen dem hohen Pegel VbH und dem niedri­ gen Pegel VbL der Spannung Vb größer als wenn der n-Kanal-MOS- Transistor 21 benutzt würde. Die Spannungsdifferenz zwischen den Spannungen Vb und Va kann erhöht werden, und die Betriebs­ geschwindigkeit des Leseverstärkers 7 kann so gesteigert wer­ den. Der Rauschabstand wird ebenfalls verbessert. Sogar wenn der Strom I 1 sich ändert, ist die Änderung der Spannung Vb nicht signifikant. Die zulässigen Toleranzen beim Design und der Herstellung der Halbleiter-Speichervorrichtung können ge­ lockert werden.

Bei den oben beschriebenen Ausführungsformen ist der Referenz­ spannungsgenerator nicht begrenzt auf jenen mit der durch eine unterbrochene Linie 11 in Fig. 6 angedeuteten Konfiguration. Es kann beispielsweise auch ein Konstantspannungsgenerator ähnlich der Vorspannungsschaltung 9 nach Fig. 1 benutzt werden. Es kann jede Schaltung, die in der Lage ist, eine vorbestimmte Spannung stabil zu erzeugen, benutzt werden.

Der unter Bezug auf die obigen Ausführungsformen beschriebene Leseverstärker ist nicht begrenzt auf einen Stromspiegeldif­ ferentialverstärker nach Fig. 6. Jeder Leseverstärker, der eine Spannung des Erfassungssignals und der Referenzspannung vergleichen kann, und unmittelbar ein entsprechendes binäres Signal produzieren kann, kann benutzt werden.

Claims (3)

1. Halbleiter-Speichervorrichtung mit Speicherzellen mit freischwebendem Gate, mit einer Auswahlschaltung zum Adressieren und Auswählen einer Speicherzelle, mit einer Erfassungseinrichtung zum Erfassen von in den Speicherzellen gespeicherten Daten und zum Weiterlei­ ten von Erfassungssignalen in Abhängigkeit von den gespeicherten Daten, mit einem Leseverstärker, der einerseits mit der Erfassungseinrichtung und anderer­ seits mit einer Referenz-Signalerzeugungsschaltung verbunden ist, und mit einer Ladeeinrichtung, beste­ hend aus einem MOS-Transistor, der zwischen einem Knotenpunkt zwischen der Erfassungseinrichtung und dem Leseverstärker und einer Versorgungsspannungs­ quelle geschaltet ist, dadurch gekennzeichnet,

• - daß der Leseverstärker (7) CMOS-Struktur aufweist und der MOS-Transistor der Ladeeinrichtung ein p-Kanal-MOS-Transistor (41) vom Anreicherungstyp ist, dessen Gate- und Drain-Elektrode mit dem Knotenpunkt (B) zwischen der Erfassungseinrich­ tung (15) und dem Leseverstärker (7) verbunden ist, während die Source- und Substrat-Elektrode an die Versorgungsspannungsquelle (Vcc) ange­ schlossen ist und
• - daß der p-Kanal-MOS-Transistor (41) als Pentode arbeitet.

2. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Er­ fassungseinrichtung (15) aufweist: wenigstens einen ersten Transistor (N 1 bis Nl-n), bei dem ein Ende seines Strompfades mit einer Speicherzelle (3-1 bis 3-n) verbunden ist, eine Leitung (5), die mit dem an­ deren Ende des Strompfades des wenigstens ersten Transistors (Nl-1 bis Nl-n) zum Übertragen eines Signals verbunden ist, einen zweiten Transistor (N 2), bei dem ein Ende seines Strompfades die Versorgungs­ spannung (Vcc) empfängt, einen dritten Transistor (N 3), der in Reihe zwischen der Leitung (5) und dem Leseverstärker (7) angeordnet ist, und eine Vorspan­ nungseinrichtung (9), die jeweils mit der Gate-Elek­ trode des zweiten und dritten Transistors (N 2, N 3) verbunden ist zum Anlegen einer vorbestimmten Span­ nung (Ve).

3. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Referenz-Signalerzeugungsschaltung (11) eine weitere Speicherzelle (43), eine weitere Erfassungseinrich­ tung (45, 47, 49), die mit der weiteren Speicherzelle (43) verbunden ist zum Erfassen eines in der weiteren Speicherzelle (43) gespeicherten Datenwerts und zum Erzeugen eines weiteren Erfassungssignals entspre­ chend des erfaßten Datenwerts und einen weiteren p-Kanal-MOS-Transistor (53) vom Anreicherungstyp auf­ weist, dessen Gate-Elektrode und dessen Drain-Elek­ trode mit einem weiteren Knotenpunkt (A) zwischen der weiteren Erfassungseinrichtung (45, 47, 49) und dem Leseverstärker (7) verbunden ist, und dessen Source- und Substrat-Elektrode mit der Versorgungsspannungs­ quelle (Vcc) verbunden ist.