DE19882312B4

DE19882312B4 - Nicht-flüchtiger Speicher mit einer selbstkonfigurierenden 1,8- und 3,0-V-Schnittstellenarchitektur

Info

Publication number: DE19882312B4
Application number: DE19882312T
Authority: DE
Inventors: Robert E. Shingle Springs Larsen; Harry Q. Sacramento Pon; Sanjay Folsom Talreja; Marcus E. Folsom Landgraf; Ranjeet Folsom Alexis
Original assignee: Intel Corp
Current assignee: Micron Technology Inc
Priority date: 1997-04-11
Filing date: 1998-04-06
Publication date: 2010-07-22
Anticipated expiration: 2018-04-07
Also published as: KR20010006234A; KR100387338B1; DE19882312T1; US5933026A; AU6888098A; WO1998047229A1

Abstract

Nicht-flüchtiger Speicher (110) mit einer Speicherschaltung (222) und einer Schnittstellenschaltung (220, 224) für Eingangs- und Ausgangssignale der Speicherschaltung (222),
wobei die Schnittstellenschaltung einen zwischen Eingangssignalleitungen (118) und der Speicherschaltung (222) eingekoppelten und mit einer ersten Stromversorgung (116; V_CC) gekoppelten Eingangspuffer (220) aufweist, der Eingangssignale empfangen kann, die ein Paar einer Mehrzahl von Paaren logischer Pegel haben können, und der die Eingangssignale in Signale eines ersten Paars logischer Pegel zur Verwendung durch die Speicherschaltung (222) umsetzt, wobei der Eingangspuffer (220) Eingangssignale mit einem von dem ersten Paar abweichenden zweiten Paar logischer Pegel aufnehmen kann, und
wobei die Schnittstellenschaltung einen zwischen der Speicherschaltung (222) und Ausgangssignalleitungen (120) eingekoppelten und mit einer zweiten Stromversorgung (114; V_CCQ) gekoppelten Ausgangspuffer (224) aufweist, der Ausgangssignale mit dem gleichen Paar logischer Pegel wie das der Eingangssignale zur Verfügung stellt.

Description

Diese Erfindung bezieht sich auf einen nicht-flüchtigen Speicher mit einer Speicherschaltung und einer Schnittstellenschaltung für Eingangs- und Ausgangssignale der Speicherschaltung sowie auf ein Verfahren zum Behandeln von einem solchen nicht-flüchtigen Speicher zugeordneten Signalen.
Viele Computersysteme, wie beispielsweise Personalcomputer, Kfz.- und Flugzeugsteuerungen, Funktelefone, digitale Kameras und Handkommunikationseinrichtungen, verwenden nichtflüchtige beschreibbare Speicher, um entweder Daten oder Befehlscode oder beides zu speichern. Solche nicht-flüchtigen beschreibbaren Speicher umfassen elektrisch löschbare und programmierbare Nur-Lese-Speicher (EEPROMs) und Flash-löschbare und elektrisch programmierbare Nur-Lese-Speicher (Flash-EPROMs oder Flash-Speicher). Die Nicht-Flüchtigkeit ist insofern vorteilhaft, da sie es dem Computersystem gestattet, seine Daten und seinen Befehlscode zu behalten, wenn die Stromversorgung von dem Computersystem weggenommen wird. Somit gibt es dann, wenn das System ausgeschaltet wird oder wenn es einen Stromversorgungsausfall gibt, keinen Verlust von Befehlscode oder Daten.
Die nicht-flüchtigen beschreibbaren Speicher umfassen oftmals eine Mehrzahl von miteinander verbundenen sehr hoch integrierten (VLSI-)Schaltungen. Diese VLSI-Schaltungen verbrauchen Energie proportional zum Nennspannungshub der an die Schaltungen angelegten binären Signale. Die Industriestandard-VLSI-Komplementär-Metall-Oxid-Halbleiter (CMOS)-Schaltungen benutzen gegenwärtig zwei Pegel von Eingabe/Ausgabe(I/O)-Signalen, 1,8 V und 3,0 V. Im allgemeinen wird bei denjenigen Schaltungen, die den 1,8-V-Signalpegel benutzen, ein logisch niedriger Zustand (logische ”0”) durch einen Signalpegel von 0 V und ein logisch hoher Zustand (logische ”1”) durch einen Signalpegel von 1,8 V dargestellt. Grundsätzlich wird bei denjenigen Schaltungen, die den 3,0-V-Signalpegel verwenden, ein logisch niedriger Zustand (logische ”0”) durch einen Signalpegel von 0 V und ein logisch hoher Zustand (logische ”1”) durch einen Signalpegel von 3,0 V dargestellt. VLSI-CMOS-Schaltungen sind aufgrund des geringen Energieverbrauchs für eine Verwendung in digitalen Schaltungen attraktiv. Da der maximale Spannungshub von den 3,0-V-Signalpegel verwendenden Standard-CMOS-Schaltungen dazu führt, daß solche Schaltungen gegenüber CMOS-Schaltungen, die den 1,8-V-Signalpegel verwenden, übermäßige Leistung und Energie verbrauchen, würden die 1,8-V-CMOS-Schaltungen bei einer Anwendung bevorzugt werden, die einen verringerten Energieverbrauch erfordert.
Da die Größe vieler elektronischer Produkte zunehmend geringer wird, streben viele Elektronikproduktentwickler danach, den Energieverbrauch zu minimieren. Grundsätzlich gestattet die Verringerung des Gesamtbetrags des maximalen Spannungshubs von CMOS-Schaltungen eine Reduktion des Energieverbrauchs. Somit ist eine elektronische Architektur erwünscht, die geringere Eingangsspannungshübe ohne das Ziehen eines Leckstroms gestatten würde und die mit diesen arbeitet. Jedoch sind bestimmte Anwendungen von CMOS-Schaltungen in Bezug auf den Energieverbrauch tatsächlich effizienter, wenn sie bei höheren Signalpegeln betrieben werden. Beispielsweise haben CMOS-Schaltungen, die als nicht-flüchtige beschreibbare Speicherkernschaltungen konfiguriert sind, eine bessere Energieeffizienz, wenn sie bei dem 3,0-V-I/O-Signalpegel und -Versorgungsspannungen betrieben werden, im Vergleich zu denjenigen, die bei dem 1,8-V-I/O-Signalpegel und -Versorgungsspannungen betrieben werden. Diese erhöhte Effektivität bei dem höheren I/O-Signalspannungspegel ist ein Ergebnis der von dem nicht-flüchtigen beschreibbaren Speicher benötigten Ladungspumpen. Demzufolge ist ein Architekturkonzept für ein elektronisches System erwünscht, durch welches den nicht-flüchtigen beschreibbaren Speicherschaltungen gestattet wäre, mit Industriestandard-1,8-V- und 3,0-V-CMOS-I/O-Signalpegeln betrieben zu werden und die optimale Kernversorgungsspannung für die nicht-flüchtigen beschreibbaren Speicherkernschaltungen zu benutzen.
Konstrukteure bekannter elektronischer Systeme, die nichtflüchtige beschreibbare Speicher enthalten, versuchten den Gesamtsystemenergieverbrauch zu reduzieren, indem sie das gesamte System bei dem 1,8-V-I/O-Signalpegel und der entsprechenden Versorgungsspannung laufen ließen. Dies erhöht die Energieverbrauchseffizienz des Systems mit Ausnahme des nichtflüchtigen beschreibbaren Speichers. Die nicht-flüchtigen beschreibbaren Speicherkernspeicherschaltungen jedoch, die bei dem 1,8-V-I/O-Signalpegel laufen, haben eine verringerte Energieverbrauchseffizienz. Somit sind, um die Effektivität des gesamten elektronischen Systems wirksam auf ein Maximum zu bringen, I/O-Schnittstellenpuffer erforderlich, welche es den nicht-flüchtigen beschreibbaren Speicherkernspeicherschaltungen gestatten, bei einem 3,0-V-I/O-Signalpegel betrieben zu werden, während die umgebenden System-CMOS-Schaltungen bei einem 1,8-V-I/O-Signalpegel betrieben werden. Der nominelle 3,0-V-I/O-Signalpegel kann etwa im Bereich von 2,7 V bis 3,6 V liegen.
Konstrukteure bekannter I/O-Schnittstellenschaltungen versuchten 1,8-V-I/O-Signalpegelpuffer zu verwenden, während die nicht-flüchtigen beschreibbaren Speicherkern-Speicherschaltungen bei einem 3,0-V-I/O-Signalpegel betrieben wurden. Bezüglich des Eingangspufferabschnitts der I/O-Schnittstelle weisen die bekannten CMOS-Eingangspuffer einen hohen Eingangssignalpegel auf, der gleich einer Versorgungsspannung ist oder innerhalb irgendwelcher tolerierbarer Spezifikationen gegenüber der Versorgungsspannung liegt. Bei den 1,8-V-I/O-Signalpegel-Eingangspuffern ist der hohe Eingangswert wesentlich geringer als die Eingangspuffer-Versorgungsspannung, welche typischerweise 3,0 V beträgt. Diese Differenz zwischen der Eingangspuffer-Versorgungsspannung, welche auch die Kernversorgungsspannung ist, und dem hohen Eingangsspannungssignalpegel ist die Quelle von Leckströmen und eines instabilen Betriebs des Eingangspuffers.
Darüber hinaus begrenzt dieses Leckstromproblem die Flexibilität der Verwendung der I/O-Schnittstellenschaltung. Dies beruht darauf, daß jedesmal dann, wenn es eine Differenz zwischen der Versorgungsspannung und dem hohen Eingangsspannungssignalpegel gibt, es einen Leckstrom gibt. Folglich kann ein Eingangspuffer, der so konfiguriert ist, daß er bei einem 1,8-V-I/O-Signalpegel arbeitet, nicht in einem System verwendet werden, das einen 3,0-V-I/O-Signalpegel benutzt, und umgekehrt. Dies erfordert, daß separate Eingangspufferkonfigurationen für eine Verwendung in jedem der 1,8- und 3,0-V-I/O-Signalpegelsysteme verfügbar gemacht werden. Darüber hinaus hat der Benutzer keine Möglichkeit, bei dem höheren 3,0-V-CMOS-Eingangssignalpegel zu arbeiten, sobald eine Schaltung so konfiguriert ist, daß sie bei dem 1,8-V-Eingangssignalpegel arbeitet.
Konstrukteure der bekannten I/O-Schnittstellenschaltungen versuchten dieses Leckstromproblem zu lösen, indem eine Stromversorgung für den 1,8-V-Eingangspuffer und eine separate Stromversorgung für die Speicherschaltungen des nichtflüchtigen beschreibbaren Speicherkerns, die bei dem 3,0-V-Signalpegel arbeiten, verwendet wurden. Dies ist deshalb problematisch, weil die Einschränkungen hinsichtlich der Größe und des Gewichts, die vielen nicht-flüchtige beschreibbare Speicherschaltungen verwendenden elektronischen Anwendungen auferlegt sind, nicht die Verwendung von mehr als einer Stromversorgung gestatten.
Bezüglich des Ausgangspufferabschnitts der I/O-Schnittstelle weisen die bekannten CMOS-Ausgangspuffer p-Kanal-CMOS-Treiber oder Spannungspegel-Hochzieh-Schaltungen auf, die den hohen Ausgangspegel auf einen Wert treiben, der gleich der Versorgungsspannung ist oder innerhalb irgendwelcher tolerierbaren Spezifikationen liegt. Bei den 1,8-V-I/O-Signalpegel-Ausgangspuffern begrenzt die Stromversorgung mit der geringeren Spannung die interne Aussteuerfähigkeit, die Anforderungen einer höheren Ausgabegeschwindigkeit und Lastanforderungen beim Treiben eines hohen Ausgangsspannungspegels zu erfüllen.
Eine andere bei bekannten I/O-Schaltungen zu findende Einschränkung, welche einen signifikanten negativen Einfluß bei bestimmten Anwendungen haben kann, ist das von der Schaltungskonfiguration erzeugte elektrische Rauschen. Bei einer bekannten Konfiguration, die eine einzige Stromversorgungsquelle verwendet, sind die Schnittstellenschaltungseingangspuffer, die Speicherschaltungen des nicht-flüchtigen beschreibbaren Speicherkerns und die Schnittstellenschaltungsausgangspuffer des Systems sämtlich mit dem gleichen Ausgang der Stromversorgung verbunden. Bei einer bekannten Konfiguration, die separate Stromversorgungen für die I/O-Schaltungen und die Schaltungen des nicht-flüchtigen beschreibbaren Speicherkerns verwendet, sind der Eingangspuffer und der Ausgangspuffer mit dem gleichen Ausgang der Stromversorgung verbunden. Demzufolge ist bei beiden Konfigurationen die Isolation zwischen dem Eingang und dem Ausgang reduziert, weil der Eingang und der Ausgang mit dem gleichen Ausgang der Stromversorgung verbunden sind. Diese Konfiguration verringert die Rauschimmunität des Systems signifikant. Dieses Problem wird noch verschlimmert, wenn ein System bei dem 1,8-V-I/O-Signalpegel betrieben wird, weil bei diesem Signalpegel der Rauschabstand abgesenkt wird. Dieses Rauschen kann signifikante negative Auswirkungen auf die Leistung haben, insbesondere bei Funktelefonanwendungen.
Das US-Patent Nr. 5,534,801 offenbart eine Schnittstellenschaltung, die an einen Bus angekoppelt werden kann, der in zwei verschiedenen Pegel-Modi betrieben werden kann. Die Schnittstellenschaltung erfasst anhand eines auf einem Pin anliegenden Pegels den jeweiligen Modus und aktiviert in Abhängigkeit von dem erfassten Pegel Treiber derart, dass die Signalleitungen an eine zugehörige Logik angekoppelt werden, die bei dem jeweiligen Pegel arbeitet.
Das US-Patent Nr. 5,554,824 offenbart u. a. Eingangspuffer und Ausgangspuffer, die jeweils mit derselben Spannungsversorgung gekoppelt sind.
Aufgabe der Erfindung ist es, eine Schnittstellenarchitektur für eine Speicherschaltung eines nicht-flüchtigen Speichers zur Verfügung zu stellen, die es gestattet, einerseits die Speicherschaltung selbst bei energieeffizienten (hohen) Signalpegeln zu betreiben, andererseits die Speicherschaltung an unterschiedliche I/O-Pegel anzukoppeln und dabei den Schaltungsaufwand gering zu halten und den Rauscheinfluss zu minimieren.
Diese Aufgabe wird erfindungsgemäß durch einen nichtflüchtigen Speicher mit den Merkmalen des Anspruchs 1 bzw. durch ein Verfahren zum Behandeln von einem nicht-flüchtigen Speicher zugeordneten Signalen mit den Merkmalen des Anspruchs 12 gelöst. Vorteilhafte und/oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die vorliegende Erfindung wird beispielhaft in den Figuren der begleitenden Zeichnungen veranschaulicht, in welchen gleiche Bezugszeichen ähnliche Elemente anzeigen und in welchen:
1 ein Blockschaltbild einer Anwendung auf Systemebene einschließlich eines nicht-flüchtigen beschreibbaren Speichers zeigt.
2 zeigt ein Blockschaltbild eines nicht-flüchtigen beschreibbaren Speichers.
3 zeigt die an ein Ausführungsbeispiel eines nichtflüchtigen beschreibbaren Speichers angelegte Spannungsversorgungskombination.
4 zeigt ein Schema eines Ausführungsbeispiels eines Schnittstellenschaltungseingangspuffers eines nicht-flüchtigen beschreibbaren Speichers.
5 zeigt ein Schema eines Ausführungsbeispiels eines Schnittstellenschaltungsausgangspuffers eines nicht-flüchtigen beschreibbaren Speichers.
6 zeigt ein Schema eines alternativen Ausführungsbeispiels eines Schnittstellenschaltungsausgangspuffers eines nicht-flüchtigen beschreibbaren Speichers.
Nicht-flüchtige beschreibbare Speicherschnittstellenschaltungen, die für mehrere CMOS-Eingabe/Ausgabe-Signalpegelspezifikationen selbst-konfigurierend sind, schaffen einen geringen Energieverbrauch und vermeiden Leckströme bei beiden Signalpegeln, während sie eine übliche Kernstromversorgung verwenden. Es wird eine Niedrigenergieschnittstelle für einen nicht-flüchtigen beschreibbaren Speicher zur Verfügung gestellt, die für mehrere CMOS-Eingabe/Ausgabe(I/O)-Signalpegel selbst-konfigurierend ist.
1 zeigt ein Blockschaltbild einer Anwendung auf Systemebene einschließlich eines nicht-flüchtigen beschreibbaren Speichers. Diese Anwendung enthält einen Mikrocontroller oder digitalen Signalprozessor 102 und Systemkomponenten 104–108. Die Systemkomponenten 104–108 können irgendwelche anderen elektronischen Komponenten des Systems 100 sein, welche beispielsweise zusätzliche Speicherbauelemente, wie statischer Speicher mit wahlfreiem Zugriff (SRAM), EPROM und EEPROM, umfassen können, aber nicht darauf beschränkt sind. Der Mikrocontroller 102 kommuniziert mit dem nicht-flüchtigen beschreibbaren Speicher 110 über die Adreßleitungen 118 und Eingabe/Ausgabe-(I/O)-Datenleitungen 120. Ein erster Ausgang einer einzigen Spannungsversorgung 112 stellt eine 1,8-V-Spannungsversorgung (VCCQ) 114 an eine Schnittstellenschaltung des nicht-flüchtigen beschreibbaren Speichers 110 ebenso wie an den System-Mikrocontroller 102 und die Systemkomponenten 104–108 zur Verfügung. Ein zweiter Ausgang der Spannungsversorgung 112 stellt eine 2,7-V-Versorgungsspannung (VCC) 116 an die Kernspeicherschaltungen des nichtflüchtigen beschreibbaren Speichers 110 zur Verfügung.
2 zeigt ein Blockschaltbild eines nicht-flüchtigen beschreibbaren Speichers 110. Dieses Ausführungsbeispiel zeigt den nicht-flüchtigen beschreibbaren Speicher 110 als aus einer Kernspeicherschaltung 222 und einer Schnittstellenschaltung bestehend. Die Kernspeicherschaltung 222 enthält ein Kommandoregister, eine Schreibzustandsmaschine, eine Auflösungsschaltung, Lese/Schreib-Schaltungen und ein Speicherzellen-Array (nicht gezeigt), ist aber nicht darauf beschränkt. Die Schnittstellenschaltung besteht aus einem 1,8/3,0-V-Eingangspuffer 220 und einem 1,8/3,0-V-Ausgangspuffer 224.
Ein elektronisches System ist mit dem nicht-flüchtigen beschreibbaren Speicher 110 über Adreß- und Steuerleitungen 118 gekoppelt, welche mit dem Eingangspuffer 220 gekoppelt sind. Der Eingangspuffer 220 ist mit der Kernspeicherschaltung 222 gekoppelt. Die Kernspeicherschaltung ist mit dem Ausgangspuffer 224 gekoppelt. Der Ausgangspuffer 224 ist mit einem elektronischen System unter Verwendung von I/O-Datenleitungen 120 gekoppelt.
Bezüglich der Spannungsversorgungsverbindungen sind der Eingangspuffer 220 und die Kernspeicherschaltung 222 jeweils mit einem VCC-Spannungsversorgungsausgang 116 gekoppelt. Der Ausgangspuffer 224 ist mit einem VCCQ-Spannungsversorgungsausgang 114 gekoppelt. Der VCC-Spannungsversorgungsausgang 116 und der VCCQ-Spannungsversorgungsausgang 114 versorgen in Kombination den nicht-flüchtigen beschreibbaren Speicher 110 und das elektronische System, in welchem sich der nichtflüchtige beschreibbare Speicher 110 aufhält.
3 zeigt die Spannungsversorgungskombination 300, die an ein Ausführungsbeispiel einer nicht-flüchtigen beschreibbaren Speicherschaltung durch den VCC-Spannungsversorgungsausgang 160 und den VCCQ-Spannungsversorgungsausgang 114 angelegt wird. Die Schnittstellenschaltung eines Ausführungsbeispiels der nicht-flüchtigen beschreibbaren Speicherschaltung, die den Eingangspuffer 220 und den Ausgangspuffer 224 enthält, ist selbstkonfigurierend, um mit einer Reihe von Sätzen von Signalpegeln zu arbeiten. Diese Signalpegel sind grundsätzlich kompatibel mit der komplementären Metall-Oxid-Halbleiter(CMOS)-Technologie. Beispielsweise kann die nicht-flüchtige beschreibbare Speicherschaltung ein Signal benutzen, das entweder einen 1,8-V- oder einen 3,0-V-Signalpegel aufweist. Wenn der 1,8-V-Signalpegel benutzt wird, wird ein logisch niedriger Zustand (logische ”0”) durch einen Signalpegel von 0 V und ein logisch hoher Zustand (logische ”1”) durch einen Signalpegel von 1,8 V repräsentiert. Wenn der 3,0-V-Signalpegel verwendet wird, wird ein logisch niedriger Zustand (logische ”0”) durch einen Signalpegel von 0 V und ein logisch hoher Zustand (logische ”1”) durch einen Signalpegel von 3,0 V dargestellt.
Gemäß den 2 und 3 liegt dann, wenn die den Eingangspuffer 220 und den Ausgangspuffer 224 enthaltende Schnittstellenschaltung so konfiguriert ist, daß sie ein 1,8-V-CMOS-Signal 302 verwendet, der VCC-Spannungsversorgungsausgang 116 an den Eingangspuffer 220 und die Kernspeicherschaltung 222 etwa im Bereich von 2,7 bis 2,85 V 306, und der VCCQ-Spannungsversorgungsausgang 114 an den Ausgangspuffer 224 ist etwa im Bereich von 1,8 bis 2,2 V 304. Wenn die den Eingangspuffer 220 und den Ausgangspuffer 224 enthaltende Schnittstellenschaltung so konfiguriert ist, daß sie ein 3,0-V-CMOS-Signal 312 verwendet, dann ist der VCC-Spannungsversorgungsausgang 116 an den Eingangspuffer 220 und die Kernspeicherschaltung 222 im wesentlichen gleich 3,0 V 316, und der VCCQ-Spannungsversorgungsausgang 114 an den Ausgangspuffer 224 ist im wesentlichen gleich 3,0 V 314.
Die 4, 5 und 6 zeigen schematische Darstellungen von Ausführungsbeispielen eines Schnittstellenschaltungseingangspuffers und -ausgangspuffers eines nicht-flüchtigen beschreibbaren Speichers. In diesen Figuren sind sämtliche Transistoren vom CMOS-Typ, wobei ein Kreis an dem Gate ein p-Kanal-Bauelement anzeigt, ein Kreis in dem Gate ein Bauelement anzeigt, das hier als S-Bauelement bezeichnet wird, und das Fehlen eines Kreises am Gate ein n-Kanal-Bauelement anzeigt. Es ist klar, daß die hier beschriebene Schaltung nicht auf CMOS-Bauelemente eingeschränkt ist. Darüber hinaus sind alle hier angegebenen Werte angenähert; es ist vorstellbar, daß Werte in einem Bereich um die genannten Werte anwendbar sind.
4 zeigt ein Schema eines Ausführungsbeispiels eines Schnittstellenschaltungseingangspuffers 400 eines nicht-flüchtigen beschreibbaren Speichers. Der Eingangspuffer 400 empfängt Eingangssignale 470 in Form von Adressen aus einem Mikrocontroller oder Prozessor eines elektronischen Systems. Die Eingangssignale 470 werden an den Gates an zwei Transistoren 412 und 414 empfangen, welche einen Inverter 415 bilden. Der Transistor 412 ist ein p-Kanal-Bauelement, dessen Drain am Knoten 452 mit dem Transistor 414, einem n-Kanal-Bauelement, gekoppelt ist. Die Source des Transistors 412 ist mit der Source eines S-Bauelements 410 am Knoten 450 gekoppelt. Das Gate und Drain des S-Bauelements 410 sind mit einem VCC-Spannungsversorgungsausgang 116 unter Verwendung eines Freigabeschalterbauelements gekoppelt.
Das S-Bauelement 410 ist ein n-Kanal-Transistor mit einem hohen Gegenwirkleitwert (Transkonduktanz), der speziell so dotiert ist, daß er eine Schwellenspannung liefert, die geringer ist als die Schwellenspannung eines Standard-n-Kanal-CMOS-Bauelements. Bei einem Ausführungsbeispiel ist das S-Bauelement so dotiert, daß es eine Schwellenspannung von ungefährt 0,3 V aufweist.
Der Inverter 415 ist mit einem Eingangspuffertreiber 418 am Knoten 450 gekoppelt. Der Eingangspuffertreiber 418 ist ein Inverter, der in seiner elektronischen Struktur ähnlich dem Eingangsinverter 415 ist. Der Ausgang des Eingangspuffertreiber 418 ist mit dem Gate eines p-Kanal-Bauelements 416 gekoppelt. Die Source des p-Kanal-Bauelements 416 ist mit einer VCC-Spannungsversorgung 116 gekoppelt. Das Drain des p-Kanal-Bauelements 416 ist mit dem Eingang des Eingangspuffertreibers 418 am Knoten 454 gekoppelt. Der Ausgang des Eingangspuffertreibers 418 ist der Ausgang 480 der Eingangspufferschaltung 400.
Die Gate-Ansteuerung über einem CMOS-Bauelement wird in Bezug auf die Differenz zwischen der an dem Gate vorhandenen Spannung und dem an der Source des Bauelements vorhandenen Spannung beschrieben, wobei diese Spannungsdifferenz als Vgs bezeichnet wird. Der Zustand eines Transistors, wie ”Ein” oder ”Aus”, wird durch das Verhältnis zwischen der Schwellenspannung des Bauelements, die als ”Vt” bezeichnet wird, und Vgs bestimmt. Dementsprechend wird das Bauelement als ”Ein” angesehen, wenn Vgs größer als Vt ist, und das Bauelement wird als ”Aus” betrachtet, wenn Vgs geringer als Vt ist.
Beim Analysieren der Operation des Eingangspuffers 400 ist festzustellen, daß infolge des S-Bauelements 410 der Eingangspuffer 400 automatisch konfiguriert wird, so daß er sowohl 1,8-V- als auch 3,0-V-Signalpegel ohne Leckstrom verwenden kann. Beim Betrieb des Eingangspuffers 400 ergibt sich ein Leckstrom, wenn die Bauelemente 412 und 414 ”Ein” sind, was zu einem Strompfad von dem Spannungsversorgungsausgang 116 zu Masse 499 führt. Folglich muß entweder das Bauelement 412 oder das Bauelement 414 ”Aus” sein, um ein Fließen des Leckstroms zu verhindern. Damit ein Bauelement ”Aus” ist, muß Vgs des Bauelements kleiner als Vt des Bauelements sein. Die Vt eines p-Kanal-Bauelements, wie des Transistors 412, beträgt etwa 1 V. Folglich muß Vgs geringer als etwa 1 V sein, um zu sichern, daß das Bauelement ”Aus” ist.
Es folgt eine Analyse des Eingangspuffers 400, der bei einem 1,8-V-Eingangssignalpegel betrieben wird. Bei der 1,8-V-I/O-Konfiguration ist der VCC-Spannungsversorgungsausgang 116 etwa 2,7 V. Die Vt des S-Bauelements 410 ist etwa 0,3 V. Dieser an den 2,7-V-Stromversorgungsausgang 116 über die Schwelle des S-Bauelements 410 angelegte 0,3-V-Abfall führt zu einer Spannung am Knoten 450, dem Drain des Bauelements 412, von etwa 2,4 V. Ein am Eingang 470 empfangenes logisch hohes Signal führt zu einem Signalpegel von etwa 1,8 V am Gate des Bauelements 412. Eine Gate-Spannung von 1,8 V und eine Source-Spannung von 2,4 V führen zu einer Vgs von etwa 0,6 V. Diese Vgs von 0,6 V ist geringer als die Vt von etwa 1,0 V für das p-Kanal-Bauelement 412, was dazu führt, daß das Bauelement 412 ”Aus” ist. Da das Bauelement 412 ”Aus” ist, gibt es keinen direkten Strompfad von dem Spannungsversorgungsausgang 416 zur Masse 499, und somit kann kein Leckstrom fließen, wenn der Eingangspuffer 400 mit 1,8-V-I/O-Signalpegeln arbeitet.
Es folgt eine Analyse des Eingangspuffers 400, wenn dieser mit einem 3,0-V-Eingangssignal betrieben wird. Bei der 3,0-V-I/O-Konfiguration ist der VCC-Spannungsversorgungsausgang 116 etwa 3,0 V. Die Vt des S-Bauelements ist etwa 0,3 V. Dieser an den 3,0-V-Spannungsversorgungsausgang 116 über die Schwelle des S-Bauelements 410 angelegte 0,3-V-Abfall führt zu einer Spannung am Knoten 450 von etwa 2,7 V. Ein an dem Eingang 470 empfangenes logisch hohes Spannungssignal führt zu einem Signalpegel von etwa 3,0 V am Gate des Bauelements 412. Eine Gate-Spannung von 3,0 V und eine Source-Spannung von 2,7 V führen zu einer Vgs von etwa 0,3 V. Diese Vgs von 0,3 V ist geringer als die Vt von etwa 1,0 V für das p-Kanal-Bauelement 412, was dazu führt, daß das Bauelement 412 ”Aus” ist. Da das Bauelement 412 ”Aus” ist, gibt es keinen direkten Strompfad von dem Spannungsversorgungsausgang 116 zur Masse 499, und somit kann kein Leckstrom fließen, wenn der Eingangspuffer 400 bei 3,0-V-I/O-Signalpegeln betrieben wird.
Folglich kann der Eingangspuffer 400 sowohl bei 1,8-V- als auch 3,0-V-I/O-Signalpegeln betrieben werden, ohne daß irgendein Umkonfigurieren durch den Benutzer erforderlich wäre; der Eingangspuffer 400 reagiert automatisch auf beide Eingangssignalpegelkonfigurationen. Während er bei entweder einem 1,8-V- oder einem 3,0-V-Eingangssignalpegel betrieben wird, funktioniert der Eingangspuffer 400 mit derselben Spannung des Spannungsversorgungsausgangs 116 wie die Speicherschaltungen des nicht-flüchtigen beschreibbaren Speicherkerns. Während er bei beiden Signalpegeln arbeitet, gibt es wegen der speziellen Schwellenspannung des S-Bauelements 410 keinen Leckstrom. Die Schwellenspannung des S-Bauelements 410 läßt die Spannung des VCC-Spannungsversorgungsausgangs 116 zu dem Inverter 415 des Eingangspuffers 400 derart abfallen, daß dann, wenn das Eingangssignal 470 sich in einem logisch hohen Zustand befindet, sämtliche Transistoren der Eingangspufferstufe ”Aus” sind. Die Auswahl dieses S-Bauelements 410 mit speziellem Schwellenwert ist kritisch, da der von ihm als Ergebnis seiner Schwellenspannung induzierte Spannungsabfall das p-Kanal-Bauelement 412 des Eingangspuffers 400 innerhalb des Bereichs der Eingangsspannungsspezifikation bei sowohl dem 1,8-V- als auch dem 3,0-V-Signalpegel vollständig ”Aus” schaltet.
Der Eingangspuffertreiber 418 und das Rückkopplungs-Hochzieh-Bauelement 416 des Eingangspuffers 400 dienen der Umsetzung des Pegel des am Eingang 470 empfangenen Signals auf den internen Betriebssignalpegel der Speicherschaltungen des nicht-flüchtigen beschreibbaren Speicherkerns von etwa 2,7 V. Der Eingangspuffertreiber 418 hat eine elektrische Konfiguration, die ähnlich der des Inverters 415 ist und aus einem n-Kanal- und einem p-Kanal-Bauelement besteht. Folglich betrifft das zuvor in Bezug auf den Inverter 415 erörterte, den Leckstrom betreffende Problem in gleicher Weise den Eingangspuffertreiber 418.
Wie bei der vorhergehenden Analyse gezeigt wurde, ist die Spannung am Knoten 450 2,4 V, wenn der Eingangspuffer 400 bei einem 1,8-V-I/O-Signalpegel betrieben wird. Dies führt zu einer Spannung von 2,4 V an den Knoten 452 und 454, wenn ein logisch hoher Signalpegel am Eingang 470 empfangen wird. Dieses 2,4-V-Signal wird über den Eingangspuffertreiber 418 als 0-V-Signal zurückgekoppelt. Das 0-V-Signal wird an das Gate des Transistors 416 angelegt. Da die Source des Transistors 416 mit dem VCC-Spannungsversorgungsausgang 116 gekoppelt ist, beträgt die an der Source des Transistors 416 vorhandene Spannung etwa 2,7 V. Folglich ist Vgs des Transistors 416 2,7 V, was größer ist als die etwa 1,0 V betragende Vt eines p-Kanal-Bauelements, was dazu führt, daß der Transistor 416 ”Ein” geschaltet wird. Bei ”Ein” geschaltetem Transistor 416 wird die Spannung am Knoten 454 auf 2,7 V hochgezogen. Da die Source des p-Kanal-Bauelements des Eingangspuffertreibers 418 mit einem 2,7-V-VCC-Spannungsversorgungsausgang gekoppelt ist, führt das Vorhandensein eines 2,7-V-Signalpegels am Eingang des Eingangspuffertreibers 418 zu einem Vgs des p-Kanal-Bauelements des Eingangspuffertreibers 418 von 0 V, was das Bauelement ”Aus” schaltet. Da das Bauelement ”Aus” ist, gibt es keinen direkten Strompfad von der Spannungsversorgung zur Masse, so daß kein Leckstrom in dem Eingangspuffertreiber 418 fließen kann, wenn der Eingangspuffer 400 bei einem 1,8-V-I/O-Signalpegel betrieben wird.
Wie in der vorhergehenden Analyse gezeigt ist, ist die Spannung am Knoten 450 2,7 V, wenn der Eingangspuffer 400 bei einem 3,0-V-I/O-Signalpegel betrieben wird. Dies führt zu einer Spannung von 2,7 V an den Knoten 452 und 454, wenn ein logisch hoher Signalpegel am Eingang 470 empfangen wird. Dieses 2,7-V-Signal wird über den Eingangspuffertreiber 418 als 0-V-Signal zurückgekoppelt. Das 0-V-Signal wird an das Gate des Transistors 416 angelegt. Da die Source des Transistors 416 mit dem VCC-Spannungsversorgungsausgang 116 gekoppelt ist, beträgt die an der Source des Transistors 416 vorhandene Spannung etwa 2,7 V. Folglich ist die Vgs des Transistors 416 2,7 V, was größer ist als die etwa 1,0 V betra gende Vt eines p-Kanal-Bauelements, was dazu führt, daß der Transistor 416 ”Ein” geschaltet wird. Bei ”Ein” geschaltetem Transistor 416 wird die Spannung am Knoten 454 bei 2,7 V gehalten. Da die Source des p-Kanal-Bauelements des Eingangspuffertreibers 418 mit einem 2,7-V-VCC-Spannungsversorgungsausgang gekoppelt ist, führt das Vorhandensein eines 2,7-V-Signalpegels am Eingang des Eingangspuffertreibers 418 zu einer Vgs des p-Kanal-Bauelements des Eingangspuffertreibers 418 von 0 V, was das Bauelement ”Aus” schaltet. Da das Bauelement ”Aus” ist, gibt es keinen direkten Strompfad von der Spannungsversorgung zur Masse, so daß kein Leckstrom in dem Eingangspuffertreiber 418 fließen kann, wenn der Eingangspuffer 400 bei einem 3,0-V-I/O-Signalpegel betrieben wird.
5 zeigt ein Schema eines Ausführungsbeispiels eines Schnittstellenschaltungsausgangspuffers 500 eines nichtflüchtigen beschreibbaren Speichers. Der Ausgangspuffer 500 empfängt Eingangssignale 506 in Form von Daten aus einer Speicherschaltung eines nicht-flüchtigen beschreibbaren Speicherkerns. Die Eingangssignale werden an den Gates von 2 Invertern 502 und 504 empfangen. Jeder der beiden Inverter 502 und 504 besteht aus einem n-Kanal- und einem p-Kanal-Bauelement, die miteinander gekoppelt sind und mit einem VCC-Spannungsversorgungsausgang 116 gekoppelt sind, wie es zuvor erörtert wurde. Die Inverter 502 und 504 funktionieren jeweils wie es zuvor unter Bezugnahme auf den Inverter 415 des Eingangspuffers 400 erörtert wurde. Inverter 504 ist mit dem Gate eines n-Kanal-Transistors 509 am Knoten 530 gekoppelt. Die Source des Transistors 509 ist mit dem Ausgang 50F des Ausgangspuffers 500 gekoppelt. Der Inverter 504 steuert das Ausgangsspannungssignal auf niedrigen Pegel über den Transistor 509.
Der Inverter 502 ist mit dem Gate eines p-Kanal-Transistors 516 am Knoten 532 gekoppelt. Der Inverter 502 ist darüber hinaus mit dem Eingang des Inverters 503 am Knoten 532 gekoppelt. Der Ausgang des Inverters 503 ist mit dem Gate eines S-Bauelements 510 gekoppelt. Die Charakteristika des S-Bauelements 510 sind die gleichen, wie die zuvor für S-Bauelemente erörterten. Die Source-Elektroden sowohl des p-Kanal-Transistors 516 als auch des S-Bauelements 510 sind mit einem VCCQ-Spannungsversorgungsausgang 114 gekoppelt. Der VCCQ-Spannungsversorgungsausgang 114 ist wie der zuvor diskutierte. Die Drains sowohl des p-Kanal-Transistors 516 als auch des S-Bauelements 510 sind mit dem Ausgang 508 des Ausgangspuffers 500 gekoppelt. Der Inverter 502 steuert den hohen Ausgangsspannungssignalpegel mit der parallelen Kombination des p-Kanal-Transistors 516 und des S-Bauelements 510.
Es folgt eine Analyse des bei 1,8-V-I/O-Signalpegeln arbeitenden Ausgangspuffers 500. Bei der 1,8-V-I/O-Konfiguration ist der VCC-Spannungsversorgungsausgang 116 etwa 2,7 V. Ein logisch hohes Zustandssignal am Eingang 506 des Ausgangspuffers 500 führt zu einem logisch niedrigen Zustandssignal am Knoten 532, am Gate des p-Kanal-Transistors 516 und am Eingang des Inverters 503. Das Signal des logisch niedrigen Zustands am Gate des p-Kanal-Transistors 516 schaltet den p-Kanal-Transistor 516 ”Ein” und gestattet, daß der VCCQ-Spannungsversorgungsausgang 114 den Ausgang 508 über den p-Kanal-Transistor 516 treibt. Gleichzeitig wird das Signal des logisch niedrigen Zustands am Eingang des Inverters 503 in ein Signal des logisch hohen Zustands durch den Inverter 503 umgesetzt. Das Signal des logisch hohen Zustands wird mit dem Gate des S-Bauelements 510 gekoppelt, wodurch das S-Bauelement 510 ”Ein” geschaltet wird, und wodurch es dem VCCQ-Spannungsversorgungsausgang 114 gestattet wird, gleichzeitig den Ausgang 508 über das S-Bauelement 510 anzusteuern.
Beim Analysieren der Operation des Ausgangspuffers 500 beim Treiben des Ausgangssignals 508 mit einem 1,8-V-Signal ist festzustellen, daß der p-Kanal-Transistor 516 und das S-Bauelement 510 mit dem VCCQ-Spannungsversorgungsausgang 114 gekoppelt werden, welcher einen Spannungspegel von etwa 1,8 V zur Verfügung stellt. Im Ergebnis kapazitiver Einflüsse ist der p-Kanal-Transistor 516 allein in seiner internen Treiberfähigkeit eingeschränkt, um die Anforderungen der höheren Ausgangsgeschwindigkeit und der Last, die mit dem Treiben des hohen 1,8-V-Spannungsausgangspegels verbunden sind, zu erfüllen. Dies beruht darauf, daß die hohe Schwellenspannung (etwa 1 V) des p-Kanal-Transistors 516 das Ansteuerpotential einer 1,8-V-Spannungsversorgungsquelle auf etwa 0,8 V begrenzt. Somit sind der hohe Gegenwirkleitwert (Transkonduktanz) und die geringe Schwellenspannung (etwa 0,3 V) des speziell dotierten S-Bauelements 510 erforderlich, um die Ausgangsspannung auf einen hohen Pegel von etwa 1,5 V so schnell wie möglich zu treiben. Nach dem Erreichen eines Spannungspegels von etwa 1,5 V trennt das S-Bauelement 510. Das Trennen des S-Bauelements 510 gestattet es, daß der parallele p-Kanal-Transistor 516 den verbleibenden hohen Spannungsausgangspegel von 1,8 V ansteuert und hält.
Die separaten VCC- und VCCQ-Spannungsversorgungsausgangsverbindungen 116 und 114 zu dem Ausgangspuffer 500 ermöglichen es dem Ausgangspuffer 500, bei sowohl 1,8-V- als auch 3,0-V-CMOS-I/O-Signalpegeln zu arbeiten. Darüber hinaus gestatten die separaten Verbindungen 116 und 114 es, daß die
Versorgungsspannung der Speicherschaltung des nicht-flüchtigen beschreibbaren Speicherkerns unabhängig von der Versor gungsspannung des Ausgangspuffers 500 ist. Somit ermöglichen die separaten Spannungsversorgungsverbindungen die höchstmögliche Rauschimmunität und Isolation zwischen dem Eingangs- und Ausgangspuffer, welche, wenn geringere I/O-Signalspannungspegel verwendet werden, wegen des verringerten Rauschabstands signifikant ist.
6 zeigt ein Schema eines alternativen Ausführungsbeispiels eines Schnittstellenschaltungsausgangspuffers 600 eines nicht-flüchtigen beschreibbaren Speichers. Die Inverter 502–504 und die parallele Kombination des p-Kanal-Transistors 516 und des S-Bauelements 510 haben die gleichen Funktionen, wie sie zuvor in Bezug auf den Ausgangspuffer 500 gemäß 5 beschrieben worden sind. Es ist jedoch we gen der Prozeßschwankungen in dem Schaltkreisherstellungsprozeß wünschenswert, in der Lage zu sein, eine Schaltung zur Verwendung in zahlreichen speziellen Anwendungen zu trimmen. Die zusätzlichen Bauelemente 602–612 des Ausgangspuffers 600 gestatten es dem Ausgangspuffer 600, hinsichtlich der Geschwindigkeit und des Rauschens in einer speziellen Anwendung optimiert zu werden.
Die zusätzlichen Komponenten 602–612 des Ausgangspuffers 600 umfassen zwei zusätzliche S-Bauelemente 602 und 604 parallel zu dem S-Bauelement 510. Zwei S-Bauelemente sind nur als Beispiel gezeigt, und die Anzahl der S-Bauelemente, die parallel zu dem S-Bauelement 510 verwendet werden, ist nicht auf zwei beschränkt. Die zusätzlichen S-Bauelemente 602 und 604 erhöhen die Geschwindigkeit, bei welcher das Ausgangssignal den Pegel des VCCQ-Spannungsversorgungsausgangs 114 erreicht. Demzufolge wird desto schneller das Ausgangssignal den Pegel des VCCQ-Spannungsversorgungsausgangs 114 erreichen, je mehr S-Bauelemente parallel sind.
Ferner umfassen die zusätzlichen Komponenten des Ausgangspuffers 600 die logischen NOR-Gatter 606 und 608, den inhaltsadressierbaren Speicher 610 und den Schalter 612. Diese Komponenten 608–612 gestatten die selektive Aktivierung der zusätzlichen S-Bauelemente 602 und 604, wodurch ein selektives Trimmen für bestimmte Schaltungsanwendungen ermöglicht wird. Der inhaltsadressierbare Speicher 610 besteht aus einer Reihe von nicht-flüchtigen beschreibbaren Speicherkern-Speicherzellen. Die Inhalte dieser Kernspeicherzellen gestatten die selektive Kopplung des Ausgangs des Inverters 502 mit den Gates der zusätzlichen S-Bauelemente 602 und 604 durch Verwendung der logischen NOR-Gatter 606 und 608. Wenn folglich eine bestimmte Schaltungsanwendung zu einer Varianz bei den kapazitiven oder induktiven Einflüssen der Schaltung führt, kann die Anzahl der in dem Ausgangspuffer dieser speziellen Anwendung verwendeten S-Bauelemente programmierbar verändert werden, um die nachteiligen Einflüsse zu überwinden. Dementsprechend können die Geschwin digkeits- und Rauschparameter des Ausgangspuffers zwischen den Anwendungen relativ konstant gehalten werden. Somit wurde eine. Niedrigenergieschnittstelle für einen nicht-flüchtigen beschreibbaren Speicher zur Verfügung gestellt, die selbstkonfigurierend für mehrere CMOS-I/O-Signalpegel ist.
Obwohl die detaillierte Beschreibung Ausführungsbeispiele beschreibt, die einen Flash-EPROM verwenden, kann die Erfindung bei beliebigen nicht-flüchtigen beschreibbaren Speichern verwendet werden, die EPROMs, EEPROMs und Flash-Speicher umfassen, aber nicht darauf beschränkt sind und die Technologien umfassen, wie beispielsweise NOR, NAND, UND, Geteilte-Bit-Leitung-NOR(DINOR) und ferroelektrischer Speicher mit wahlfreiem Zugriff (FRAM).

Claims

Nicht-flüchtiger Speicher (110) mit einer Speicherschaltung (222) und einer Schnittstellenschaltung (220, 224) für Eingangs- und Ausgangssignale der Speicherschaltung (222), wobei die Schnittstellenschaltung einen zwischen Eingangssignalleitungen (118) und der Speicherschaltung (222) eingekoppelten und mit einer ersten Stromversorgung (116; V_CC) gekoppelten Eingangspuffer (220) aufweist, der Eingangssignale empfangen kann, die ein Paar einer Mehrzahl von Paaren logischer Pegel haben können, und der die Eingangssignale in Signale eines ersten Paars logischer Pegel zur Verwendung durch die Speicherschaltung (222) umsetzt, wobei der Eingangspuffer (220) Eingangssignale mit einem von dem ersten Paar abweichenden zweiten Paar logischer Pegel aufnehmen kann, und wobei die Schnittstellenschaltung einen zwischen der Speicherschaltung (222) und Ausgangssignalleitungen (120) eingekoppelten und mit einer zweiten Stromversorgung (114; V_CCQ) gekoppelten Ausgangspuffer (224) aufweist, der Ausgangssignale mit dem gleichen Paar logischer Pegel wie das der Eingangssignale zur Verfügung stellt.
Der nicht-flüchtige Speicher nach Anspruch 1, wobei das erste und das zweite Paar logischer Pegel mit der komplementären Metall-Oxid-Halbleiter(CMOS)-Technologie kompatibel sind.
Der nicht-flüchtige Speicher nach Anspruch 1, wobei der Ausgangspuffer (500) zusätzlich mit der ersten Stromversorgung (116; V_CC) gekoppelt ist.
Der nicht-flüchtige Speicher nach Anspruch 1, wobei das erste Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Der nicht-flüchtige Speicher nach Anspruch 4, wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 1,8 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Der nicht-flüchtige Speicher nach Anspruch 5, wobei die erste Stromversorgung eine Spannung im Bereich von etwa 2,7 V bis 2,85 V zur Verfügung stellt.
Der nicht-flüchtige Speicher nach Anspruch 5, wobei die zweite Stromversorgung eine Spannung im Bereich von etwa 1,8 V bis 2,2 V zur Verfügung stellt.
Der nicht-flüchtige Speicher nach Anspruch 4, wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Der nicht-flüchtige Speicher nach Anspruch 8, wobei die erste und die zweite Stromversorgung jeweils eine Spannung von etwa 3,0 V zur Verfügung stellen.
Der nicht-flüchtige Speicher nach Anspruch 1, wobei der Eingangspuffer (220; 400) und der Ausgangspuffer (224; 500; 600) jeweils einen n-Kanal-Transistor (410; 510) mit einem hohen Gegenwirkleitwert enthalten, wobei der Transistor (410; 510) derart dotiert ist, daß er eine Schwellenspannung bereitstellt, die geringer ist als die eines Standard-n-Kanal-Transistors.
Der nicht-flüchtige Speicher nach Anspruch 1, wobei der Eingangspuffer (220; 400) ein p-Kanal-Transistor-Rückkopplungs-Hochzieh-Bauelement (416) aufweist, wobei das Rückkopplungs-Hochzieh-Bauelement (416) verhindert, daß der Eingangspuffer einen Leckstrom zieht.
Ein Verfahren zum Behandeln von einem nicht-flüchtigen Speicher zugeordneten Signalen, wobei die Signale eine Mehr zahl logischer Pegel aufweisen, wobei das Verfahren die Schritte umfaßt: Umsetzen eines zweiten Paars logischer Pegel eines Eingangssignals in den nicht-flüchtigen Speicher in ein erstes Paar logischer Pegel, wenn das zweite Paar logischer Pegel sich von dem ersten Paar logischer Pegel unterscheidet, wobei ein Eingangspuffer das Eingangssignal empfängt und das erste Paar logischer Pegel das Eingangssignals in das zweite Paar logischer Pegel umsetzt, wobei der Eingangspuffer und der nicht-flüchtige Speicher mit einem ersten Stromversorgungsausgang gekoppelt sind; Umsetzen des ersten Paars logischer Pegel eines Ausgangssignals aus dem nicht-flüchtigen Speicher in das zweite Paar logischer Pegel, wobei ein Ausgangspuffer das Ausgangssignal umsetzt, wobei der Ausgangspuffer mit einem zweiten Stromversorgungsausgang gekoppelt ist.
Das Verfahren nach Anspruch 12, wobei das erste und das zweite Paar logischer Pegel mit der komplementären Metall-Oxid-Halbleiter(CMOS)-Technologie kompatibel sind.
Das Verfahren nach Anspruch 12, wobei der erste Stromversorgungsausgang eine Spannung von etwa 3,0 V zur Verfügung stellt und wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 12, wobei der erste Stromversorgungsausgang eine Spannung von etwa 2,7 V bis 2,85 V zur Verfügung stellt und das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 1,8 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 12, wobei der zweite Stromversorgungsausgang eine Spannung von etwa 3,0 V zur Verfügung stellt und wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 12, wobei der zweite Stromversorgungsausgang eine Spannung von etwa 1,8 V bis 2,2 V zur Verfügung stellt und wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 1,8 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 12, wobei das erste Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 18, wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 1,8 V und ein logisch niedriges Signal von etwa 0 V umfaßt.
Das Verfahren nach Anspruch 18, wobei das zweite Paar logischer Pegel ein logisch hohes Signal von etwa 3,0 V und ein logisch niedriges Signal von etwa 0 V umfaßt.