DE69533858T2 - Hochpräzise spannungsregelschaltung zum programmieren von mehrstufigen flash-speichern - Google Patents

Hochpräzise spannungsregelschaltung zum programmieren von mehrstufigen flash-speichern Download PDF

Info

Publication number
DE69533858T2
DE69533858T2 DE69533858T DE69533858T DE69533858T2 DE 69533858 T2 DE69533858 T2 DE 69533858T2 DE 69533858 T DE69533858 T DE 69533858T DE 69533858 T DE69533858 T DE 69533858T DE 69533858 T2 DE69533858 T2 DE 69533858T2
Authority
DE
Germany
Prior art keywords
voltage
circuit
input
capacitor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69533858T
Other languages
English (en)
Other versions
DE69533858D1 (de
Inventor
Kerry Tedrow
Stephen Keeney
Albert Fazio
Gregory Atwood
Johnny Javanifard
Kenneth Wojciechowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE69533858D1 publication Critical patent/DE69533858D1/de
Application granted granted Critical
Publication of DE69533858T2 publication Critical patent/DE69533858T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein eine Spannungsregelung und insbesondere die exakte Spannungsregelung zum Programmieren einer Speicherzelle, die eine Mehrzahl von Datenbits speichert.
  • Hintergrund
  • Nicht-flüchtige Halbleiterspeicher verwenden eine Vielzahl von Halbleiterspeicherzellendesigns. Eine Art von Speicherzellen verwendet ein elektrisch isoliertes Floating-Gate zum Festhalten von Ladung. Zum Einbringen von Ladung in das Floating-Gate und zum Abziehen von Ladung von diesem können eine Vielzahl von Mechanismen verwendet werden. Das Tunneln von Elektronen kann sowohl zur Ladungsinjektion als auch zum Abziehen von Ladung von dem Floating-Gate einer Speicherzelle verwendet werden. Die Injektion heißer Elektronen ist ein weiterer Mechanismus zum Einbringen einer Ladung in ein Floating-Gate einer Speicherzelle. Andere nicht-flüchtige Halbleiterspeicher verwenden ein Einfangdielektrikum (trapping dielectric), um Ladung zwischen dem Steuer-Gate einer Speicherzelle und Silizium einzubringen oder dort zu entfernen.
  • Bei einer ein Floating-Gate umfassenden Speicherzelle werden Daten in der Speicherzelle gespeichert, in dem die Ladungsmenge auf dem Floating-Gate geändert wird, was bewirkt, daß die Schwellspannung Vt der Speicherzelle verändert wird. Eine übliche bekannte Speicherzelle ist in der Lage, einen von zwei möglichen analogen Zuständen zu erreichen, welche entweder "programmiert" oder "gelöscht" sind. Die analogen Zustände einer Speicherzelle können ausgedrückt werden als Bereiche von Schwellenspannungen Vt, von Zellströmen Id oder von Ladungspegeln, die auf dem Floating-Gate gespeichert sind. Theoretisch kann die Flashzelle für jedes Elektron, das auf das Floating-Gate hinzugefügt wird, einen separat identifizierbaren Zustand aufweisen. Die maximal mögliche Anzahl von Zuständen für eine Speicherzelle ist praktisch begrenzt aufgrund von Inkonsequenzen in der Speicherzellenstruktur, einem Ladungsverlust mit der Zeit, thermischen Gesichtspunkten und Ungenauigkeiten beim Messen der Ladung auf dem Floating-Gate, was die Möglichkeit der Bestimmung der in der Speicherzelle gespeicherten Daten beeinflußt. Für das Floating-Gate ist es jedoch möglich, mehr als zwei analoge Zustände zu erreichen. Dies ermöglicht ein Speichern von mehreren Datenbits in einer einzelnen Speicherzelle, was gelegentlich Mehrzustands- oder Mehrebenenspeicherung genannt wird.
  • Ein Erhöhen der Anzahl von Bits, die in einer einzigen Speicherzelle gespeichert werden, hat mehrere Konsequenzen für das Programmieren der Speicherzelle. Erstens erfordert die Speicherung von mehreren Bits in einer Speicherzelle üblicherweise einen engen Bereich von Vt-Spannungen für jeden Zustand. Ein "Programmier-Overshoot" wird somit ein Problem und es muß dafür gesorgt werden, daß die Speicherzelle präzise in den gewünschten analogen Zustand gebracht wird. Programmier-Overshoots treten auf, wenn die Speicherzelle über den gewünschten Zustand hinaus programmiert wird. Ein Programmier-Overshoot ist üblicherweise für bekannte Single-Bit-Flash-Zellen kein Problem, da die Single-Bit-Flash-Zelle keinen Zustand außer dem programmierten Zustand erreichen kann.
  • Zweitens führen die engen Bereiche von Schwellenspannungen Vt für jeden Zustand und der Bedarf einer genauen Anordnung der Zustände dazu, daß die Werte der Programmierspannungspegel ein kritischer Parameter für eine genaue Programmierung der Speicherzellen sind. Üblicherweise wird eine externe Stromversorgung verwendet, um die Programmierspannungspegel zu bestimmen: Die den meisten Stromversorgungen inhärente Ungenauigkeit wird daher unangenehm. Beispielsweise weist die Programmierspannung VG, die an das ausgewählte Gate einer Speicherzelle während der Programmierung angelegt wird, eine 1 : 1 Übereinstimmung mit der endgültigen Schwellenspannung Vt der Speicherzelle auf. Sämtliche Schwankungen der Programmierspannung VG während eines Programmierzyklus führen zu entsprechenden Schwankungen der Schwellenspannung Vt und ein Programmier-Overshoot kann auftreten.
  • Ein Verfahren zum Bereitstellen genauer Programmierungsspannungspegel besteht darin, eine Stromversorgung mit einer sehr hohen Genauigkeit zu verwenden, beispielsweise mit einem 1% Sollwertgenauigkeitsgrad. Derartige Stromversorgungen sind jedoch kostspielig und eine andere Lösung wäre vorzuziehen.
  • Darüber hinaus ist in der US-A-5281866 (Rundal) eine Bezugsspannungsschaltung beschrieben, die eine schnelle Leistungsabgabe bei einem geringeren Power-Standby-Zustand ermöglicht.
  • Zusammenfassung und Ziele der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine stabile Spannungsbezugsschaltung zur Verwendung durch eine Spannungsregelschaltung bereitzustellen.
  • Ein weiteres Ziel der Erfindung ist es, geregelte Programmierspannungen für die Programmierung einer Speicherzelle bereitzustellen.
  • Ein weiteres Ziel der Erfindung ist es, eine Spannungsregelschaltung bereitzustellen, die eine Ausgangsspannung mit hoher Genauigkeit liefert, die unabhängig von Änderungen einer externen Eingangsstromversorgung ist, wobei derartige Ausgangsspannungen mit hoher Genauigkeit zum Programmieren von Mehrebenenspeicherzellen verwendbar sind.
  • Diese und andere Aufgaben der Erfindung werden bereitgestellt durch eine Spannungsregelschaltung, die eine Abtast- und Halteschaltung zum Abtasten einer Eingangsspannung und zum Halten einer Bezugsspannung, die als Antwort auf die Eingangsspannung erzeugt wird, umfaßt. Die Abtast- und Halteschaltung umfaßt einen Kondensator, der die Bezugsspannung hält. Die Spannungsregelschaltung umfaßt ferner eine mit dem Kondensator der Abtast- und Haltespannung gekoppelte Regelschaltung. Die Regelschaltung gibt eine Ausgangsspannung unter Verwendung der von dem Kondensator gelieferten Bezugsspannung aus.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus den begleitenden Zeichnungen und der folgenden detaillierten Beschreibung deutlich.
  • Kurzbeschreibung der Zeichnungen
  • Die vorliegende Erfindung ist exemplarisch und nicht zur Beschränkung auf die Figuren der beiliegenden Zeichnungen dargestellt, in welchen gleiche Bezugszeichen ähnliche Elemente bezeichnen und in welchen:
  • 1 ein Computersystem zeigt.
  • 2 zeigt eine Solid-State-Festplatte einschließlich einer Programmierspannungsregelschaltung.
  • 3 zeigt eine nicht-flüchtige Speichereinrichtung einschließlich einer Programmierspannungsregelschaltung.
  • 4 zeigt eine zum Programmieren konfigurierte Flash-Speicherzelle.
  • 5 zeigt eine Programmierspannungsregelschaltung.
  • 6 zeigt ein alternatives Ausführungsbeispiel für die Eingangsschaltung der Programmierspannungsregelschaltung.
  • 7 ist ein den Betrieb einer Programmierspannungsregelschaltung zeigendes Zeitdiagramm.
  • 8 zeigt einen Operationsverstärker.
  • Detaillierte Beschreibung
  • 1 zeigt ein Computersystem eines Ausführungsbeispiels. Das Computersystem umfaßt üblicherweise einen Bus 11, an welchen ein Prozessor 12, ein Hauptspeicher 14, ein statischer Speicher 16, eine Massenspeichereinrichtung 17 und ein IC-Controller 18 gekoppelt sein kann. Der statische Speicher 16 kann einen elektrisch löschbaren programmierbaren Flash-Nur-Lese-Speicher ("Flash-EEPROM") oder andere nicht-flüchtige Speichereinrichtungen umfassen, die mehrere Datenbits pro Zelle speichern. Entsprechend kann die Massenspeichereinrichtung 17 ein Solid-State-Festplattenlaufwerk 17 sein, welches nicht-flüchtige Speichereinrichtungen mit einer Mehrzahl von Bits pro Zelle zum Speichern von Daten verwendet. Das Solid-State-Festplattenlaufwerk 17 emuliert eine Standard-IDE-Hard ware und mit einem BIOS ausgerüstete Systeme und verwendet eine der Industrienorm entsprechende AT-Attachment-Schnittstelle bzw. -Interface für Plattenlaufwerk-(ATA)-Befehle, so daß keine Software-Treiber notwendig sind. Auf diese Weise erscheint dem Computersystem das Solid-State-Festplattenlaufwerk 17 als ein magnetisches Festplattenlaufwerk, jedoch weist das Solid-State-Festplattenlaufwerk 17 eine verminderte Dicke und ein vermindertes Gewicht verglichen mit üblichen magnetischen Festplattenlaufwerken auf, wodurch das Solid-State-Festplattenlaufwerk für tragbare Computer besonders vorteilhaft ist.
  • IC-Karten 19 und 20 können in dem Computersystem enthalten sein und sind mit einem PCMCIA-Bus 26 gekoppelt. Der PCMCIA-Bus 26 ist mit dem Bus 11 und dem IC-Controller 18 gekoppelt, um Kommunikationsinformationen zwischen den Karten 19 und 20 und dem Rest des Computersystems bereitzustellen. Der IC-Controller 18 stellt den IC-Karten 19 und 20 über den PCMCIA-Bus 26 Steuer- und Adreßinformationen bereit und ist mit dem Bus 11 gekoppelt. Die IC-Karten 19 und 20 können Speicherkarten sein, die nicht-flüchtige Speichereinrichtungen mit mehreren Bits pro Zelle zum Speichern von Daten umfassen.
  • Das Computersystem kann ferner eine Anzeigeeinrichtung 21, eine Tastatur 22, eine Cursorsteuereinrichtung 23, eine Hard-Copy-Einrichtung und eine Sound-Sampling-Einrichtung 25 umfassen. Die spezielle Konfiguration des Computersystems wird durch die speziellen Anwendungen bestimmt, für welche das Computersystem verwendet wird. Beispielsweise kann das Computersystem nach 1 ein persönlicher digitaler Assistent (PDA), ein Pen-Computersystem, ein Mainframe-Computer oder ein Personalcomputer sein.
  • 2 zeigt die Massenspeichereinrichtung detaillierter. Die Massenspeichereinrichtung 17 ist als Solid-State-Festplattenlaufwerk gezeigt, das eine nicht-flüchtige Speichereinrichtung 30 zum Speichern von Informationen umfaßt. Die Speichereinrichtung 30 umfaßt ein (nicht gezeigtes) Speicherzellen-Array, wobei jede Speicherzelle in einem oder mehreren analogen Zuständen sein kann. Eine Systemstromversorgung 35 stellt dem Solid-State-Festplattenlaufwerk 17 geregelte Betriebsspannungen bereit. Diese Systemstromversorgung 35 ist mit einer Ausgangsleistung von 3,3 Volt bei einer Genauigkeit von +/–10% gezeigt. Zusätzlich zu der Speichereinrichtung 30 umfaßt das Solid-State-Festplattenlaufwerk 17 3,3-Volt-Komponenten 37, welche ihre Betriebsspannung von der Systemstromversorgung 35 beziehen und 5,0-Volt-Komponenten 38, welche ebenso ihre Betriebsspannungen von der Systemstromversorgung 35 beziehen. wie gezeigt beziehen die 5,0-Volt-Komponenten 38 ihre Betriebsspannungen von einem Gleichstromwandler 39, welcher mit der Systemstromversorgung 35 zum Ausgeben verschiedener Spannungen an die Speichereinrichtung 30 gekoppelt ist.
  • Die Versorgungspins des Gleichstromwandlers 39 umfassen einen VCC-Pin, einen VPP-Pin, einen VR-Pin und einen 5v-Pin. Jeder dieser Versorgungspins ist intern mit der Schaltung des Gleichstromwandlers 39 verbunden, der von der Schaltung jedes anderen Versorgungspins isoliert ist. Auf diese Weise sind die Versorgungspins voneinander entkoppelt und das von der Aktivität der Last eines anderen Versorgungspins resultierende Rauschen ist reduziert. Somit kann der Gleichstromwandler 39 als Äquivalent für vier getrennte Gleichstromwandler, von denen jeder einen Versorgungspin aufweist, bereitgestellt werden.
  • Mit der Ausnahme der I/O-Schaltung, welche bei 3,3 Volt arbeitet, weist die Speichereinrichtung 30 eine Betriebsspannung VCC von 5,25 Volt bei +/–2% auf. Die Betriebsspannung VCC wird von der Speichereinrichtung 30 für alle Leseoperationen verwendet und kann von den 5,0-Volt-Komponenten 38 verwendet werden. Vorzugsweise stellt der VCC-Versorgungspin des Gleichstromwandlers 39 lediglich der Speichereinrichtung 30 Strom bereit, so daß das Rauschen und die Last des Gleichstromwandlers 39 reduziert ist. Die Ausgangsleistung des 5v-Versorgungspins ist 5,0 Volt.
  • Der Gleichstromwandler liefert ferner eine Programmierspannung VPP von 12,0 Volt bei +/–2% an eine Programmierspannungsregelschaltung 45 der Speichereinrichtung 30. Alternativ kann der Gleichstromwandler eine stabile Bezugsspannung VR von 11,0 Volt bei 0,5 bis 1,0% Genauigkeit ausgeben, wie es durch die gestrichelten Linien gezeigt ist. Der Versorgungspin mit stabiler Bezugsspannung VR ist ein leistungsarmer Versorgungspin, der in der Lage ist, einen begrenzten Strom zu liefern. Wie es unten beschrieben wird, empfängt die Programmierspannungsregelschaltung 45 eine Eingangsspannung und stellt eine Ausgangsspannung bereit, die unabhängig von der Eingangsspannungsversorgung ist. Die Eingangsspannung kann entweder VPP oder VR sein und die Ausgangsspannung kann als eine Programmierspannung zum Programmieren einer nichtflüchtigen Speicherzelle verwendet werden. Die durch die Programmierspannungsregelschaltung 45 bereitgestellte Genauigkeit ist insbesondere beim Programmieren einer Speicherzelle nützlich, die drei oder mehr Zustände erreichen kann, d. h. eine Speicherzelle, die mehr als 1 Datenbit speichert. IC-Karten 19 und 20 können eine Architektur ähnlich der des Solid-State-Festplattenlaufwerks 17 aufweisen.
  • 3 zeigt die Speichereinrichtung detaillierter. Die Speichereinrichtung 30, welche auf einem einzigen Halbleitersubstrat hergestellt wird, umfaßt ein Speicher-Array 50, einen X-Decodierer 52, einen Y-Decodierer 54, eine Meßschaltung 56, ein Bezugs-Array 58, eine Steuer-Engine 60, einen Spannungsschalter 62, eine Befehlsschnittstelle 64 und eine Programmierregelschaltung 45, welche wie weiter unten beschrieben arbeitet.
  • Anwender stellen der Speichereinrichtung 30 über Adreßleitungen 66 Adressen zur Verfügung und empfangen Daten von der Speichereinrichtung 30 über Datenleitungen 68. Die Speichereinrichtung 30 speichert Daten unter Verwendung von nichtflüchtigen Speicherzellen innerhalb des Speicher-Arrays 50. Die Schwellenspannungen der nicht-flüchtigen Speicherzellen können während der Programmierung geändert werden, wodurch ein Speichern von analogen Spannungspegeln ermöglicht wird. Das Speicher-Array 50 kann jede Art von Speicherzelle mit programmierbaren Schwellenspannungen umfassen, wie beispielsweise Speicherzellen mit Einfangdielektrika oder Floating-Gates. Bei einem Ausführungsbeispiel besteht das Speicher-Array 50 aus Flash-Speicherzellen, die jeweils zwei oder mehrere analoge Zustände erreichen können.
  • Um in dem Speicher-Array 50 gespeicherte Daten zu lesen, wählen der X-Decodierer 52 und der Y-Decodierer 54 eine Anzahl von Speicherzellen des Speicher-Arrays 50 aus als Antwort auf eine von einem Benutzer bereitgestellte Adresse, die über die Adreßleitungen 66 empfangen wurde. Der X-Decodierer 52 wählt die entsprechende Zeile innerhalb des Speicher-Arrays 50. Aus diesem Grunde wird der X-Decodierer 52 auch Zeilendecodierer 52 genannt. Entsprechend wählt der Y-Decodierer 54 die entsprechende Spalte innerhalb des Speicher-Arrays 50 aus. Aufgrund seiner Funktion wird der Y-Decodierer 54 auch Spaltendecodierer 54 genannt.
  • Die Datenausgabe von dem Speicher-Array 50 ist mit dem Y-Decodierer 54 gekoppelt, welcher die Daten an die Meßschaltung 56 weiterleitet. Die Meßschaltung 56 vergleicht die Zustände der ausgewählten Speicherzellen mit den Zuständen von Bezugszellen eines Bezugszellen-Arrays 58. Die Meßschaltung 56 umfaßt Differentialkomparatoren, die digitale logische Spannungspegel als Antwort auf den Vergleich zwischen Speicherzellen und Bezugszellen ausgeben. Auf diese Weise werden die analogen Zustände der Speicherzellen ausgedrückt und als digitale Daten ausgegeben.
  • Bei einem Ausführungsbeispiel der Speichereinrichtung 30 steuert eine Steuer-Engine 60 das Löschen und Programmieren des Speicher-Arrays 50. Die Steuer-Engine 60 steuert ferner das Programmieren von Mehrebenen-Zellen. Bei einem Ausführungsbeispiel umfaßt die Steuer-Engine 60 einen Prozessor, der von einem in einem On-Chip-Speicher gespeicherten Mikrocode gesteuert wird. Die spezielle Implementierung der Steuer-Engine 60 beeinflußt die vorliegende Spannungsregelschaltung mit hoher Genauigkeit nicht.
  • Die Steuer-Engine 60 verwaltet das Speicher-Array 50 über eine Steuerung des Zeilendecodierers 52, des Spaltendecodierers 54, der Meßschaltung 56, des Bezugszellen-Arrays 58, des Spannungsschalters 62 und der Programmierspannungsregelschaltung 45. Der Spannungsschalter 62 steuert die verschiedenen Spannungspegel, die zum Lesen und Löschen des Speicher-Arrays 50 notwendig sind und liefert ferner eine Drain-Spannung VDD zum Programmieren. Die Programmierspannungsregelschaltung 45 stellt die Selektions-Gate-Spannungen zum Programmieren bereit.
  • Benutzerbefehle zum Lesen, Löschen und Programmieren werden zur Steuer-Engine 60 über eine Befehlsschnittstelle 64 übertragen. Der externe Benutzer gibt über drei Steuerpins Befehle an die Befehlsschnittstelle 64: Ausgabefreigabe OEB, Schreibfreigabe WEB und Chipfreigabe CEB.
  • 4 zeigt eine zum Programmieren konfigurierte Flash-Speicherzelle. Die Flash-Speicherzelle 70 umfaßt ein Selektions-Gate 71, welches mit einer Programmierspannung VG verbunden ist. Eine übliche Programmierspannung VG für bekannte Flash-Speicherzellen beträgt 12 Volt und wird von einer Programmierspannungsversorgung VPP geliefert. Die Flash-Speicherzelle 70 umfaßt ferner ein Floating-Gate 72, eine Quelle 73 und ein Drain 74, wobei die Quelle 73 und der Drain 74 in einem Substrat 75 gebildet sind. Die Speicherzelle wirkt im wesentlichen als ein Feldeffekttransistor ("FET") mit einer Schwellenspannung Vt, die gemäß der auf dem Floating-Gate 72 gespeicherten Ladungsmenge variabel ist. Der primäre Mechanismus zum Anordnen von Ladung auf dem Floating-Gate 72 ist eine Injektion heißer Elektronen. Die Flash-Speicherzelle 70 ist in der Lage, zwei oder mehr analoge Zustände zu erreichen.
  • Ein Anlegen der Programmierspannung VG an das Selektions-Gate 71 schaltet den FET der Flash-Speicherzelle an, was einen Stromfluß von dem Drain 74 zu der Quelle 73 bewirkt. Die Programmierschaltung VG erzeugt ferner ein "vertikales" elektrisches Feld zwischen dem Substrat 75 und dem Floating-Gate 72. Ein Elektronenstrom in dem vertikalen elektrischen Feld ist als Pfeil mit seiner Spitze bei dem Floating-Gate 72 und seinem Ende bei dem Substrat 75 gezeigt. Dies zeigt im wesentlichen die Richtung des Elektronenstroms in dem vertikalen elektrischen Feld. Wie gezeigt ist die Quelle 73 mit der Systemmasse VSS gekoppelt und der Drain 74 ist mit einer Drainspannung VDD gekoppelt. Die Potentialdifferenz zwischen dem Drain 74 und der Quelle 73 erzeugt ein "horizontales" elektrisches Feld, das die Elektronen von der Quelle 73 durch den Kanal zu dem Drain 74 beschleunigt. Bei einem Ausführungsbeispiel ist es für VDD ausreichend, 5 bis 7 Volt größer zu sein als die Spannung bei der Quelle 73. Ein Elektronenstrom in dem horizontalen elektrischen Feld ist als ein Pfeil mit seiner Spitze bei dem Drain 74 und seinem Ende bei der Quelle 73 gezeigt. Dieses zeigt im wesentlichen die Richtung des Elektronenstroms durch den Kanal. Die beschleunigten oder "heißen" Elektronen kollidieren mit der Gitterstruktur des Substrats 75 und einige der heißen Elektronen werden durch das vertikale elektrische Feld auf das Floating-Gate gelenkt. Auf diese Weise kann die Menge der auf dem Floating-Gate gespeicherten Ladung erhöht werden.
  • Die Steuer-Engine 60 steuert das Anlegen von Spannungen an die Flash-Speicherzelle unter Verwendung von einem oder mehreren "Programmierpulsen" zum Programmieren der Flash-Speicherzelle. Ein Programmierpuls ist eine festgelegte Zeitspanne, während derer die Programmierspannung VG und die Drainspannung VDD anliegen. Ein "Programmierzyklus" ist eine maximale Zeit, die durch einen bestimmten Programmieralgorithmus zum Programmieren einer Flash-Speicherzelle erlaubt ist. In einem einzigen Programmierzyklus sind üblicherweise mehrere Programmierpulse enthalten.
  • 5 zeigt eine Programmierspannungsregelschaltung gemäß einem Ausführungsbeispiel. Die Programmierspannungsregelschaltung kann verwendet werden, um eine Programmierspannung VG an dem Selektionsgatter einer Speicherzelle während der Programmierung bereitzustellen. Die Programmierspannungsregelschaltung kann ferner verwendet werden, um eine Quellenspannung und die Drainspannung VDD während der Programmierung der Speicherzelle zu liefern. Die von der Programmierspannungsregelschaltung bereitgestellte Genauigkeit ist insbesondere nützlich, wenn die Speicherzelle in der Lage ist, drei oder mehr analoge Zustände zu erreichen.
  • Die Programmierspannungsregelschaltung 45 umfaßt eine Abtast- und Haltespannung 501, die eine Eingangsspannung Vin zum Erzeugen einer Bezugsspannung Vref abtastet, welche die Abtast- und Halteschaltung 501 für den Zeitraum eines vollen Programmierzyklus hält. Die Regelschaltung 503 verwendet die Bezugsspannung Vref um die gewünschten Ausgangsspannungen Vout zu liefern. Gemäß einem Ausführungsbeispiel bestimmt die Steuer-Engine, wann die Abtast- und Halteschaltung 501 die Eingangsspannung Vin abtastet und programmiert die Regelschaltung 503 zum Ausgeben der notwendigen Ausgabespannungen für jeden Programmierpuls des Programmierzyklus. Die Eingangsspannung Vin ist die Programmierspannung VPP und die Ausgangsspannung Vout ist die Gate-Spannung, welche an die Gates der Speicherzellen für die Programmierung angelegt wird. Alternativ kann die Eingangsspannung Vin die stabile Bezugsspannung VR sein.
  • Die Abtast- und Halteschaltung 501 umfaßt eine Eingangsschaltung 505, die mit der Eingangsspannung Vin gekoppelt ist, einen Schalter 510, der mit der Eingangsschaltung 505 gekoppelt ist und eine Spannungsbezugsschaltung 515, die mit dem Schalter 510 gekoppelt ist. Die Eingangsschaltung 505 ist in Form von Widerständen R1 und R2 gezeigt, welche in Serie zwischen der Eingangsspannung Vin und der Systemmasse VSS geschaltet sind. Der Schalter 510 ist als n-Kanal-Feldeffekttransistor ("FET") N1 gezeigt, wobei dessen Drain mit der Eingangsschaltung 505 an dem Knoten 506 gekoppelt ist. Somit sind die Widerstände R1 und R2 als Spannungsteiler zum Liefern der Bezugsspannung Vref an die Spannungsbezugsschaltung 515 konfiguriert, wenn der Schalter 510 geschlossen ist. Bei diesem Ausführungsbeispiel weisen die Widerstände R1 und R2 vorzugsweise den gleichen Wert auf, so daß der Bezugsspannungspegel Vref gleich der Hälfte von VPP ist.
  • Der FET N1 wird als Antwort auf ein Abtastfreigabesignal (sample enable signal) SMPLEN ein- und ausgeschaltet, welches zu dem Gate von FET N1 geliefert wird. Der FET N1 ist vorzugsweise so klein wie möglich, um die kapazitive Durchführung zu verringern, wenn der FET N1 abgeschaltet wird. Das SMPLEN-Signal ist ein aktives Hoch-Signal.
  • Die Source von FET N1 ist mit der Spannungsbezugsschaltung 515 gekoppelt, welche als einen Kondensator C1 umfassend dargestellt ist, der zwischen der Source von FET N1 und der Systemmasse VSS geschaltet ist. Wenn der Schalter 510 geschlossen ist, ist die von der Eingangsschaltung 505 bereitgestellte Bezugsspannung Vref mit der Spannungsbezugsschaltung 515 gekoppelt. Bei diesem Ausführungsbeispiel ist der Kondensator C1 auf die Bezugsspannung Vref geladen, wenn der Schalter 510 geschlossen ist. Der Schalter 510 ist vorzugsweise für eine Zeit geschlossen, die ausreichend ist, um ein Laden des Kondensators C1 auf Vref sicherzustellen. Wenn der Schalter 510 öffnet, wird die Eingangsschaltung 505 von der Spannungsbezugsschaltung 510 entkoppelt, wobei der Kondensator C1 die Bezugsspannung Vref hält. Der Kondensator C1 muß derart gewählt werden, daß er die Bezugsspannung Vref für die Zeitdauer eines Programmierzyklus halten kann. Bei diesem Ausführungsbeispiel ist eine Millisekunde eine ausreichende Zeit. Ferner ist der Kondensator verglichen mit der entsprechenden Kapazität für die Regelschaltung 503 vorzugsweise sehr grob, um die Auswirkungen von Rauschen zu vermindern, welches über die Regelschaltung 503 mit dem Kondensator C1 gekoppelt wird.
  • Die Kondensatoren entladen sich mit der Zeit aufgrund eines Ladungsverlusts und werden üblicherweise aufgrund ihrer Flüchtigkeit nicht als Spannungsreferenzen verwendet. Zum Programmieren von nicht-flüchtigen Speicherzellen ist die Zeitdauer jedoch ausreichend, für welche die Spannung eines Kondensators stabil bleiben kann, um eine Bezugsspannung Vref für einen vollständigen Programmierzyklus bereitzustellen. Der Kondensator muß zwischen Programmierzyklen neu geladen werden, was bedeutet, daß die Bezugsspannung Vref von Programmierzyklus zu Programmierzyklus um die Sollwertgenauigkeit der externen Versorgung schwankt, jedoch wird die Referenzspannung Vref von Programmierpuls zu Programmierpuls für jeden Programmierzyklus stabil gehalten. Diese zusätzliche Stabilität hilft eine konstantere Gate-Spannung und Gate-Schrittspannung beim Programmieren von Speicherzellen sicherzustellen, was die Möglichkeit eines Programmier-Overshoots vermindert.
  • Die Programmierspannungsregelschaltung 45 kann für jede Anwendung als eine Spannungsregelschaltung verwendet werden, bei welcher eine konstante Regelung nicht erforderlich ist. Wenn wie bei diesem Ausführungsbeispiel die von der Abtast- und Haltespannung gelieferte Spannungsreferenz nur für einen begrenzten Zeitraum zur Verfügung gestellt werden muß, kann die Spannungsregelschaltung implementiert werden.
  • Die Regelschaltung 503 enthält in der Darstellung einen Operationsverstärker 520 und eine programmierbare Ohmsche Teilerschaltung 525. Der Operationsverstärker 520 ist geschaltet als nicht-invertierender Verstärker mit einer vordefinierten Verstärkung, wobei sein positiver Eingang mit der Spannungsbezugsschaltung 515 und sein negativer Eingang über die programmierbare Ohmsche Teilerschaltung 525 mit seinem Ausgang gekoppelt ist. Die Programmierspannungsversorgung VPP ist die Spannungsversorgung für den Operationsverstärker 520.
  • Die programmierbare Ohmsche Teilerschaltung 530 umfaßt Widerstände R3–Rk, die derart in Serie zwischen dem Ausgang des Operationsverstärkers 525 und Systemmasse VSS gekoppelt sind, daß eine Mehrzahl von Knoten definiert werden, und zwar jeweils einer zwischen dem Ausgang des Operationsverstärkers 525 und dem Widerstand R3 und zwischen jedem Widerstand. Bei einer Mehrzahl von n-Kanal-FETs N2–Nk sind deren Drains mit entsprechenden Drains der Knoten gekoppelt und deren Sources sind mit einem üblichen Ausgangsknoten zum Bereitstellen der Ausgangsspannung Vout gekoppelt. Die FETs N2–Nk wirken als Schalter in Antwort auf Steuerspannungen, die an den Gates der FETs anliegen. Die Steuerspannungen werden von einer Steuer-Engine geliefert, welche die Ausgangsspannung Vout während des Programmierens entsprechend dem genauen oben beschriebenen Anordnungsalgorithmus steuert. Vorzugsweise kann lediglich einer der FETs N2–Nk zu einer gegebenen Zeit eingeschaltet werden. Die Widerstände R3–Rk haben vorzugsweise gleiche Werte, um einen Bereich von Ausgangsspannungen Vout bereitzustellen, die in gleichen Schritten erhöht sind. Die maximale Spannung Vmax, die minimale Spannung Vmin und die Schrittgröße werden vorzugsweise so gewählt, daß die von dem bestimmten verwendeten Programmieralgorithmus erforderten werte bereitgestellt werden können. Bei diesem Ausführungsbeispiel beträgt der Spannungsbereich für Vout 2,4 Volt bis 10,8 Volt in 20 Millivolt Schritten. Daher ist die Spannung direkt an dem Ausgang des Operationsverstärkers gleich 10,8 Volt und die Spannung an dem Widerstand Rk ist gleich 2,7 Volt. Der negative Eingang des Operationsverstärkers 520 ist daher mit der programmierbaren Ohmschen Teilerschaltung 525 bei einem anderen als dem gezeigten Abzweigpunkt gekoppelt. Ein "Abzweigpunkt" ist ein Knoten zwischen Widerständen in der Ohmschen Teilerschaltung 525.
  • 6 zeigt ein alternatives Ausführungsbeispiel der Eingangsschaltung 505. Das Ausführungsbeispiel der Eingangsschaltung 505 lädt den Kondensator C1 schneller. In der Darstellung steuern drei Steuersignale SMPLEN, SAMPLEB und PRECHGB den Betrieb der Eingangsschaltung 505 über Signalleitungen 605, 610 bzw. 615. Die Steuersignale werden von der (nicht gezeigten) Steuer-Engine bereitgestellt, deren Betrieb weiter unten detaillierter beschrieben ist. Das SMPLEN-Signal steuert einen Pegelumsetzer 620 zum Ein- und Ausschalten des FET N1 der Umschalt-Schaltung 510. Wenn das HOLD-Signal ein logisch hohes (aktives) Signal ist, gibt der Pegelumsetzer 620 ein Hoch-Spannungssignal an das Gate von FET N1, was den FET einschaltet, so daß der Kondensator C1 mit der Eingangsschaltung 505 am Knoten 506 gekoppelt ist.
  • Das SAMPLEB-Signal steuert einen Pegelumsetzer 625 zum Ein- und Ausschalten eines p-Kanal-FETs TP1 und eines n-Kanal-FETs TN1. Der Pegelumsetzer 625 weist einen einziges Ausgang auf, so daß nur einer der FETs zu einer gegebenen Zeit eingeschaltet ist. Wenn SAMPLEB logisch hoch (inaktiv) ist, wird der FET TP1 ausgeschaltet und der FET TN1 eingeschaltet. Wenn SAMPLEB logisch niedrig (aktiv) ist, wird FET TP1 eingeschaltet und FET TN1 ausgeschaltet.
  • Das PRECHGB-Signal steuert einen Pegelumsetzer 630 zum Ein- oder Ausschalten eines p-Kanal-FET TP2 und eines n-Kanal-FET TN1. Der Pegelumsetzer 630 weist komplementäre Ausgänge auf, wobei der nicht invertierende Ausgang mit dem Gate des FET TP2 und der invertierende Ausgang mit dem Gate von TN2 gekoppelt ist. Somit sind die FETs TP2 und TN2 entweder beide eingeschaltet oder aus. Wenn PRECHGB logisch hoch (inaktiv) ist, sind die beiden FETs TP2 und TN2 aus. Wenn PRECHGB logisch niedrig (aktiv) ist, sind beide FETs TP2 und TN2 eingeschaltet. Jeder Pegelumsetzer 620, 625 und 630 wird durch die VPP-Versorgung versorgt. Die nicht invertierenden Ausgänge geben eine Spannung aus, die ungefähr gleich VPP ist, wenn das Eingangssteuersignal ein logisch hohes ist und die invertierenden Ausgänge geben die gleiche Spannung aus, wenn das Ausgangssteuersignal ein logisch niedriges ist.
  • Die Widerstände R1 und R2 stellen die Bezugsspannung Vref an dem Knoten 506 bereit, wenn das SAMPLEB-Signal aktiv niedrig ist. Wie zuvor beschrieben, ist der Widerstand R1 vorzugsweise gleich dem Widerstand R2, so daß Vref gleich einhalb VPP ist. Der Widerstand R2 ist so zwischen dem Knoten 506 und der Systemmasse VSS gekoppelt, daß der Drain des Schalters FET N1 auf Systemmasse gezogen wird, wenn die SAMPLEB- und PRECHGB-Signale inaktiv hoch sind. Dies isoliert den Kondensator C1 wirksam von jeglichem Rauschen von der VPP-Versorgung, welches anderenfalls mit dem Kondensator über die Eingangsschaltung 505 und den Schalter 510 gekoppelt wäre.
  • Die P-Kanal-FETs TP3 und TP4 werden als eine Vorladeschaltung für ein schnelles Vorladen des Kondensators C1 bereitgestellt, wenn der Schalter 510 geschlossen ist. Die Vorladeschaltung wird als Antwort auf das PRECHGB-Signal freigegeben und deaktiviert, welches einen Pfad zwischen der Spannungsversorgung VPP und der Systemmasse VSS erzeugt, indem die FETs TP2 und TN2 eingeschaltet werden, und welches den Weg entfernt, indem die FETs TP2 und TN2 ausgeschaltet werden. Die Substrate der FETs TP3 und TP4 sind beide mit deren Sources verbunden und deren Drains sind mit deren Gates gekoppelt. Der von der Vorladeschaltung erzeugte Strom ist größer als der von den Widerständen R1 und R2 bereitgestellte, und der Kondensator wird schnell vorgeladen, was die Gesamtzeit zum Laden des Kondensators C1 vermindert.
  • 7 ist ein Zeitdiagramm, welches den Betrieb der Eingangsschaltung 505 als Antwort auf die Steuersignale zeigt. Anfänglich ist der Schalter 510 ausgeschaltet und die Abtast- und Halteschaltung ist in einem Aus-Zustand. Zur Zeit t1 wird der Schalter 510 geschlossen, wenn das SAMPLEN-Signal aktiv hoch wird. Gleichzeitig werden sowohl das PRECHGB- als auch das SAMBLEB-Signal aktiv niedrig gesetzt, um die Ladegeschwindigkeit für den Kondensator C1 zu erhöhen. Dieser Zeitraum des Vorladens wird als der Vorladezustand der Abtast- und Halteschaltung 501 bezeichnet. Zur Zeit t2 wird das PRECHGB-Signal inaktiv hoch, was den Vorladezustand beendet und den Ladezustand für die Abtast- und Halteschaltung 501 beginnt. Der Kondensator wird während des Ladezustands vollständig auf die Bezugsspannung Vref geladen. Der Vorlade- und Ladezustand definieren zusammen den Abtastzustand für die Abtast- und Haltespannung 501, in welcher die Eingangsspannung Vin abgetastet wird. Zur Zeit t3 werden alle drei Steuersignale inaktiv und der Schalter 510 wird geöffnet, was bewirkt, daß die Abtast- und Halteschaltung 501 in einen Haltezustand eintritt, in welchem der Kondensator die Bezugsspannung Vref hält.
  • 8 zeigt einen Operationsverstärker gemäß einem Ausführungsbeispiel. Der Operationsverstärker 520 umfaßt ein Differentialeingangspaar von p-Kanal-FETs TP11 und TP12. Das Gate von TP12 ist mit der Spannung V+ an dem positiven Anschluß verbunden und das Gate von TP11 ist mit der Spannung V– an dem negativen Anschluß verbunden. Wie es in 5 gezeigt ist, ist der positive Anschluß von Operationsverstärker 520 mit dem Kondensator C1 gekoppelt und die Spannung V+ ist die Bezugsspannung Vref. Die Spannung V– ist die Spannung von der programmierbaren Ohmschen Teilerschaltung 530. Der p-Kanal-FET TP10 (und) wirkt als eine Stromquelle für das Differentialpaar, wenn der Operationsverstärker 520 freigegeben ist. Ein komplementäres Paar von Freigabesignalen OPAMPEN und OPAMPENB werden von der Steuer-Engine 60 oder einer anderen Steuerschaltung zum Freigeben und Deaktivieren des Operationsverstärkers 520 bereitgestellt. Wenn der Operationsverstärker 520 deaktiviert ist, ist der Ausgabeknoten 803 in einem Tri-State- Zustand, so daß die programmierbare Ohmsche Teilerschaltung 530 mit anderen Spannungseingängen verwendet werden kann.
  • Die p-Kanal-FETs TP13 und TP14 sind Kaskodeneinrichtungen, die die Spannung an den Knoten 801 bzw. 802 begrenzen. Ein Begrenzen der Spannung an dem Knoten 803 begrenzt die Drain-Zu-Source-Spannung von FET TP12, so daß das Erzeugen von heißen Elektronen über das Gate von FET TP12 vermieden wird. Heiße Elektronen erhöhen die Geschwindigkeit, mit welcher der Kondensator C1 effektiv entlädt, und derartige Effekte sollten vermieden werden, um besser sicherzustellen, daß der Kondensator C1 die Bezugsspannung Vref für die gewünschte Zeitdauer bereitstellt.
  • Die p-Kanal-FETs TP16–TP19 wirken als eine Spannungsteilerschaltung zum Bereitstellen einer Vorspannung für die Gates der Kaskoden-FETs TP13 und TP14. Die Spannung an dem Knoten 803 ist ungefähr gleich einviertel von VPP. Die FETs TP16–TP19 können entsprechend durch Widerstände ersetzt werden. Der FET TP15 entkoppelt VPP von den FETs TP16–TP19, wenn der Operationsverstärker 520 deaktiviert ist.
  • Die Endstufe des Operationsverstärkers 520 umfaßt einen Kondensator C10 und n-Kanal-FETs TN16, TN17 und TP23. Der FET TN16 ist ein Bauelement mit einer geringen Schwellenspannung und dicker Oxidschicht, das den FET TN17 von den hohen Spannungen an dem Ausgangsknoten 804 isoliert. Der FET TP23 wirkt als Spannungsquelle für die Endstufe, wenn der Operationsverstärker 520 eingeschaltet ist.
  • Eine Freigabeschaltung für den Operationsverstärker 520 umfaßt n-Kanal-FETs TN13–TN15 und p-Kanal-FETs TP20–TP22. Der Operationsverstärker 520 ist eingeschaltet, wenn das OPAMPEN-Signal logisch hoch und das OPAMPENB-Signal logisch niedrig ist. Der Operationsverstärker 520 ist ausgeschaltet, wenn das OPAMPEN-Signal logisch niedrig und das OPAMBENB-Signal logisch hoch ist. Ein Ausschalten des Operationsverstärkers bewirkt, daß die FETs TP10, TN11 und TN12 ausgeschaltet werden, so daß dem Differentialpaar TP11 und TP12 kein Strom bereitgestellt wird. Ferner werden die FETs TN13 und TN14 eingeschaltet, was die FETs TN16 und TN17 ausschaltet, wodurch der Ausgangsknoten 804 von Systemmasse VSS isoliert wird. Schließlich wird der FET TP20 eingeschaltet, was bewirkt, daß das Gate von FET TP23 gegen VPP gezogen wird. Der FET TP23 wird daraufhin ausgeschaltet, was den Ausgabeknoten 804 von VPP isoliert. Der Ausgabeknoten 804 schwebt (floats) daher, wenn der Operationsverstärker 520 ausgeschaltet wird.
  • In der vorangehenden Beschreibung wurde die Erfindung unter Bezugnahme auf spezifische exemplarische Ausführungsbeispiele beschrieben. Die Beschreibung und Zeichnungen sollen dementsprechend eher im veranschaulichendem als im beschränkendem Sinne betrachtet werden.

Claims (9)

  1. Eine Spannungsregelschaltung mit: einer Abtast- und Halteschaltung (501) zum Abtasten einer Eingangsspannung und zum Halten einer Bezugsspannung, die als Antwort auf die Eingangsspannung erzeugt wird, wobei die Abtast- und Halteschaltung einen Kondensator C1 umfaßt, der die Bezugsspannung hält; und einer mit dem Kondensator C1 der Abtast- und Haltespannung gekoppelten Regelschaltung (503), wobei die Regelschaltung unter Verwendung der von dem Kondensator C1 gelieferten Bezugsspannung eine Ausgangsspannung ausgibt.
  2. Die Spannungsregelschaltung nach Anspruch 1, wobei die Abtast- und Halteschaltung (501) ferner aufweist: eine mit der Eingangsspannung gekoppelte Eingangsschaltung (505), wobei die Eingangsschaltung die Bezugsspannung als Antwort auf die Eingangsspannung erzeugt; einen mit der Eingangsschaltung und dem Kondensator C1 gekoppelten Schalter (510), wobei der Schalter als Antwort auf ein erstes Steuersignal die Eingangsschaltung mit dem Kondensator C1 koppelt, wenn das erste Steuersignal in einem ersten Zustand ist, so daß der Kondensator C1 auf die Bezugsspannung geladen wird, und die Eingangsschaltung von dem Kondensator C1 entkoppelt, wenn das erste Steuersignal in einem zweiten Zustand ist.
  3. Die Spannungsregelschaltung nach Anspruch 2, wobei die Eingangsschaltung (505) aufweist: einen mit der Eingangsspannung gekoppelten ersten Widerstand R1; einen in Reihe mit dem ersten Widerstand mit Masse gekoppelten zweiten widerstand R2, wobei die Bezugsspannung an einem Knoten zwischen dem ersten und dem zweiten Widerstand anliegt.
  4. Die Spannungsregelschaltung nach Anspruch 3, wobei die Eingangsschaltung (505) ferner aufweist: eine mit dem Knoten und mit einer Versorgungsspannung gekoppelte Vorladeschaltung TP3, TP4, wobei die Vorladeschaltung den Kondensator C1 schnell lädt.
  5. Die Spannungsregelschaltung nach Anspruch 4, wobei der erste Widerstand R1 mit der Versorgungsspannung als Antwort auf ein zweites Steuersignal gekoppelt wird.
  6. Die Spannungsregelschaltung nach Anspruch 5, wobei die Vorladeschaltung TP3, TP4 mit der Versorgungsspannung als Antwort auf ein drittes Steuersignal gekoppelt wird.
  7. Die Spannungsregelschaltung nach Anspruch 1, wobei die Regelschaltung (503) aufweist: einen Operationsverstärker (520) mit einem Ausgang, einem ersten Eingang und einem zweiten Eingang, wobei der erste Eingang zum Empfangen der Bezugspannung gekoppelt ist; eine mit dem Ausgang des Operationsverstärkers gekoppelte programmierbare ohmsche Teilerschaltung (525), wobei die programmierbare ohmsche Teilerschaltung (525) die Ausgangsspannung als Antwort auf den Ausgang des Operationsverstärkers (520) und ein Steuersignal zur Verfügung stellt, wobei der zweite Eingang des Operationsverstärkers (520) mit der programmierbaren ohmschen Teilerschaltung (525) gekoppelt ist.
  8. Die Spannungsregelschaltung nach Anspruch 7, wobei die programmierbare ohmsche Teilerschaltung (525) aufweist: eine Mehrzahl von Widerständen R3, R4, R5, Rk, die zwischen dem Ausgang des Operationsverstärkers und Masse in Reihe geschaltet sind; und eine mit der Mehrzahl von Widerständen gekoppelte Auswahlschaltung N2, N3, N4, N5, Nk, wobei die Auswahlschaltung einen Abzweigpunkt in der Mehrzahl von Widerständen R3, R4, R5, Rk auswählt.
  9. Ein Verfahren zum Erzeugen einer Ausgangsspannung als Antwort auf eine Eingangsspannung, wobei das Verfahren die Schritte aufweist: Erzeugen einer Bezugsspannung als Antwort auf die Eingangsspannung; Laden eines Kondensators C1 auf die Bezugsspannung; Entkoppeln der Spannungsquelle von dem Kondensator C1; Halten der Bezugsspannung in dem Kondensator C1; Erzeugen der Ausgangsspannung unter Verwendung der von dem Kondensator C1 gelieferten Bezugsspannung.
DE69533858T 1994-06-01 1995-05-04 Hochpräzise spannungsregelschaltung zum programmieren von mehrstufigen flash-speichern Expired - Fee Related DE69533858T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/252,585 US5497119A (en) 1994-06-01 1994-06-01 High precision voltage regulation circuit for programming multilevel flash memory
US252585 1994-06-01
PCT/US1995/005588 WO1995033232A1 (en) 1994-06-01 1995-05-04 High precision voltage regulation circuit for programming multilevel flash memory

Publications (2)

Publication Number Publication Date
DE69533858D1 DE69533858D1 (de) 2005-01-20
DE69533858T2 true DE69533858T2 (de) 2005-10-06

Family

ID=22956639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69533858T Expired - Fee Related DE69533858T2 (de) 1994-06-01 1995-05-04 Hochpräzise spannungsregelschaltung zum programmieren von mehrstufigen flash-speichern

Country Status (9)

Country Link
US (2) US5497119A (de)
EP (1) EP0813705B1 (de)
KR (1) KR100363749B1 (de)
CN (1) CN1267800C (de)
AU (1) AU2434595A (de)
BR (1) BR9507833A (de)
DE (1) DE69533858T2 (de)
HK (1) HK1008580A1 (de)
WO (1) WO1995033232A1 (de)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002614A (en) 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
GB9208749D0 (en) * 1992-04-23 1992-06-10 Rolls Royce & Associates Ltd Signal generating apparatus and method
KR0153542B1 (ko) * 1993-11-26 1998-10-15 김광호 반도체 집적장치의 기준전압 발생회로
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5880593A (en) * 1995-08-30 1999-03-09 Micron Technology, Inc. On-chip substrate regulator test mode
US6822470B2 (en) 1995-08-30 2004-11-23 Micron Technology, Inc. On-chip substrate regulator test mode
US5815434A (en) * 1995-09-29 1998-09-29 Intel Corporation Multiple writes per a single erase for a nonvolatile memory
KR0172401B1 (ko) * 1995-12-07 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 장치
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
US5760636A (en) * 1996-06-28 1998-06-02 Intel Corporation Adjusting clock frequency and voltage supplied to a processor in a computer system
US6218887B1 (en) * 1996-09-13 2001-04-17 Lockheed Martin Corporation Method of and apparatus for multiplexing multiple input signals
US6857099B1 (en) 1996-09-18 2005-02-15 Nippon Steel Corporation Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program
US5907855A (en) * 1996-10-15 1999-05-25 Micron Technology, Inc. Apparatus and method for reducing programming cycles for multistate memory system
US6728825B1 (en) 1996-10-15 2004-04-27 Micron Technology, Inc. Apparatus and method for reducing programming cycles for multistate memory system
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
US5907237A (en) * 1996-11-27 1999-05-25 Yamaha Corporation Voltage dropping circuit and integrated circuit
US5861767A (en) * 1996-12-03 1999-01-19 Cirrus Logic, Inc. Digital step generators and circuits, systems and methods using the same
EP0862270A1 (de) * 1997-02-28 1998-09-02 STMicroelectronics S.r.l. Adaptiver Treppenspannungserzeugerstromkreis
US6628552B1 (en) 1997-04-11 2003-09-30 Intel Corporation Self-configuring input buffer on flash memories
US5896338A (en) * 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
US6417653B1 (en) 1997-04-30 2002-07-09 Intel Corporation DC-to-DC converter
US6012457A (en) 1997-07-08 2000-01-11 The Regents Of The University Of California Device and method for forming a circumferential conduction block in a pulmonary vein
US5971983A (en) 1997-05-09 1999-10-26 The Regents Of The University Of California Tissue ablation device and method of use
US6024740A (en) * 1997-07-08 2000-02-15 The Regents Of The University Of California Circumferential ablation device assembly
US5835420A (en) * 1997-06-27 1998-11-10 Aplus Flash Technology, Inc. Node-precise voltage regulation for a MOS memory system
US6245064B1 (en) 1997-07-08 2001-06-12 Atrionix, Inc. Circumferential ablation device assembly
US6164283A (en) * 1997-07-08 2000-12-26 The Regents Of The University Of California Device and method for forming a circumferential conduction block in a pulmonary vein
US6869431B2 (en) 1997-07-08 2005-03-22 Atrionix, Inc. Medical device with sensor cooperating with expandable member
US6500174B1 (en) 1997-07-08 2002-12-31 Atrionix, Inc. Circumferential ablation device assembly and methods of use and manufacture providing an ablative circumferential band along an expandable member
US6652515B1 (en) 1997-07-08 2003-11-25 Atrionix, Inc. Tissue ablation device assembly and method for electrically isolating a pulmonary vein ostium from an atrial wall
US6997925B2 (en) 1997-07-08 2006-02-14 Atrionx, Inc. Tissue ablation device assembly and method for electrically isolating a pulmonary vein ostium from an atrial wall
US6966908B2 (en) 1997-07-08 2005-11-22 Atrionix, Inc. Tissue ablation device assembly and method for electrically isolating a pulmonary vein ostium from an atrial wall
US6514249B1 (en) 1997-07-08 2003-02-04 Atrionix, Inc. Positioning system and method for orienting an ablation element within a pulmonary vein ostium
US6117101A (en) 1997-07-08 2000-09-12 The Regents Of The University Of California Circumferential ablation device assembly
DE69840779D1 (de) * 1997-08-29 2009-06-04 Rambus Inc Stromsteuerungstechnik
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
DE29825203U1 (de) * 1997-08-29 2006-01-19 Rambus Inc., Los Altos Stromsteuertechnik
US6870419B1 (en) 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
US6205500B1 (en) * 1997-09-24 2001-03-20 Compaq Computer Corp. System and method for electrically isolating a device from higher voltage devices
US6147908A (en) * 1997-11-03 2000-11-14 Cypress Semiconductor Corp. Stable adjustable programming voltage scheme
US5825169A (en) * 1998-02-04 1998-10-20 International Business Machines Corporation Dynamically biased current gain voltage regulator with low quiescent power consumption
US6040993A (en) * 1998-02-23 2000-03-21 Macronix International Co., Ltd. Method for programming an analog/multi-level flash EEPROM
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
KR100289846B1 (ko) * 1998-09-29 2001-05-15 윤종용 저 전력 소비의 전압 제어기
US6607502B1 (en) 1998-11-25 2003-08-19 Atrionix, Inc. Apparatus and method incorporating an ultrasound transducer onto a delivery member
IT1306963B1 (it) * 1999-01-19 2001-10-11 St Microelectronics Srl Circuito a compensazione capacitativa per la regolazione dellatensione di lettura di riga in memorie non-volatili
US6297689B1 (en) * 1999-02-03 2001-10-02 National Semiconductor Corporation Low temperature coefficient low power programmable CMOS voltage reference
ATE353001T1 (de) 1999-05-11 2007-02-15 Atrionix Inc Ballonverankerungsdraht
US6758830B1 (en) 1999-05-11 2004-07-06 Atrionix, Inc. Catheter positioning system
FR2797118B1 (fr) * 1999-07-30 2001-09-14 St Microelectronics Sa Dispositif de commande d'un commutateur haute tension de type translateur
US6448845B2 (en) * 1999-09-30 2002-09-10 Koninklijke Philips Electronics N.V. Trimmable reference generator
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US7161513B2 (en) 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6265911B1 (en) * 1999-12-02 2001-07-24 Analog Devices, Inc. Sample and hold circuit having improved linearity
US6599288B2 (en) 2000-05-16 2003-07-29 Atrionix, Inc. Apparatus and method incorporating an ultrasound transducer onto a delivery member
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
KR100364428B1 (ko) 2000-12-30 2002-12-11 주식회사 하이닉스반도체 고전압 레귤레이션 회로
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US7132868B2 (en) * 2001-06-27 2006-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10131682A1 (de) * 2001-06-29 2003-01-16 Infineon Technologies Ag Verfahren und Eingansschaltung zum Bewerten eines Datensignals an einem Eingang eines Speicherbauelements
US6806728B2 (en) * 2001-08-15 2004-10-19 Rambus, Inc. Circuit and method for interfacing to a bus channel
DE10148487B4 (de) * 2001-10-01 2006-07-06 Infineon Technologies Ag Referenzspannungsschaltung
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) * 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US6614210B2 (en) 2001-12-18 2003-09-02 Intel Corporation Variable voltage source for a flash device operating from a power-supply-in-package (PSIP)
US6700820B2 (en) * 2002-01-03 2004-03-02 Intel Corporation Programming non-volatile memory devices
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6866662B2 (en) 2002-07-23 2005-03-15 Biosense Webster, Inc. Ablation catheter having stabilizing array
US6786202B2 (en) * 2002-09-24 2004-09-07 Caterpillar Inc Hydraulic pump circuit
FR2846776A1 (fr) * 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
EP1435623B1 (de) * 2002-12-30 2008-06-04 STMicroelectronics S.r.l. Verfahren zur Stabilisierung der Drain-Spannung in einem nichtflüchtigen Speicher mit mehreren Zuständen und zugehörige Speichervorrichtung
US7119549B2 (en) * 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
US20050038410A1 (en) * 2003-04-23 2005-02-17 Friedman Paul A. Rotatable infusion sheath apparatus
US6861895B1 (en) * 2003-06-17 2005-03-01 Xilinx Inc High voltage regulation circuit to minimize voltage overshoot
US7247269B2 (en) * 2003-07-21 2007-07-24 Biosense Webster, Inc. Method for making a spiral array ultrasound transducer
US7670335B2 (en) 2003-07-21 2010-03-02 Biosense Webster, Inc. Ablation device with spiral array ultrasound transducer
US6967876B2 (en) * 2003-08-28 2005-11-22 Stmicroelectronics S.R.L. Method for controlling programming voltage levels of non-volatile memory cells, the method tracking the cell features, and corresponding voltage regulator
US7038523B2 (en) * 2003-10-08 2006-05-02 Infineon Technologies Ag Voltage trimming circuit
WO2005065562A1 (en) * 2003-12-31 2005-07-21 Biosense Webster, Inc Circumferential ablation device assembly with dual expandable members
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
JP5220412B2 (ja) 2004-09-13 2013-06-26 バイオセンス・ウエブスター・インコーポレーテツド フェーズド・アレイ超音波トランスデューサを伴うアブレーション装置
ITMI20041904A1 (it) * 2004-10-07 2005-01-07 Atmel Corp "metodo e sistema per un approccio di programmazione per un dispositivo elettronico non volatile"
TWI265672B (en) * 2004-12-29 2006-11-01 Inventec Corp Testing device for output power source of memory
US7332976B1 (en) * 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
JP2006285953A (ja) * 2005-03-08 2006-10-19 Sanyo Electric Co Ltd 基準電圧発生回路、及び基準電流発生回路
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8932208B2 (en) * 2005-05-26 2015-01-13 Maquet Cardiovascular Llc Apparatus and methods for performing minimally-invasive surgical procedures
US20060270900A1 (en) * 2005-05-26 2006-11-30 Chin Albert K Apparatus and methods for performing ablation
US7443732B2 (en) * 2005-09-20 2008-10-28 Spansion Llc High performance flash memory device capable of high density data storage
EP1929391B1 (de) * 2005-09-21 2010-06-23 Freescale Semiconductor, Inc. Integrierte schaltung und verfahren zur auswahl einer spannung in einer integrierten schaltung
US8355801B2 (en) 2005-09-26 2013-01-15 Biosense Webster, Inc. System and method for measuring esophagus proximity
CN1959595A (zh) * 2005-11-04 2007-05-09 鸿富锦精密工业（深圳）有限公司 计算机系统复位电路
US20070185479A1 (en) * 2006-02-06 2007-08-09 Liming Lau Methods and devices for performing ablation and assessing efficacy thereof
US8273016B2 (en) 2006-03-10 2012-09-25 Biosense Webster, Inc. Esophagus isolation device
US20070225697A1 (en) * 2006-03-23 2007-09-27 Ketan Shroff Apparatus and methods for cardiac ablation
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US20080042730A1 (en) * 2006-06-29 2008-02-21 Hynix Semiconductor Inc. Internal voltage generating circuit and method for generating internal voltage using the same
US7974055B2 (en) * 2006-06-29 2011-07-05 Lin Wallace W Method for protecting circuits from damage due to currents and voltages during manufacture
US20080039879A1 (en) * 2006-08-09 2008-02-14 Chin Albert K Devices and methods for atrial appendage exclusion
US8728073B2 (en) * 2006-10-10 2014-05-20 Biosense Webster, Inc. Multi-region staged inflation balloon
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8040266B2 (en) * 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US8106637B2 (en) * 2007-04-17 2012-01-31 Cypress Semiconductor Corporation Programmable floating gate reference
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US20090058473A1 (en) * 2007-09-05 2009-03-05 International Business Machines Corporation Active pre-emphasis for passive rc networks
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
JP2010540160A (ja) 2007-10-05 2010-12-24 マッケ カーディオバスキュラー，エルエルシー 最小限に侵襲的な外科的処置のための装置および方法
US20090209986A1 (en) * 2008-02-15 2009-08-20 Stewart Michael C Devices, Tools and Methods for Atrial Appendage Exclusion
JP4565283B2 (ja) * 2008-06-10 2010-10-20 マイクロン テクノロジー， インク． 電圧調整系
US20100013446A1 (en) * 2008-07-17 2010-01-21 International Business Machines Corporation method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
US8488342B2 (en) * 2008-10-21 2013-07-16 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for constant voltage mode and constant current mode in flyback power converters with primary-side sensing and regulation
US9350252B2 (en) * 2008-10-21 2016-05-24 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for protecting power conversion systems based on at least feedback signals
US8009502B2 (en) * 2009-06-24 2011-08-30 Seagate Technology Llc Systems, methods and devices for power control in mass storage devices
US8065562B2 (en) * 2009-06-26 2011-11-22 Seagate Technology Llc Systems, methods and devices for backup power control in data storage devices
US8468379B2 (en) * 2009-06-26 2013-06-18 Seagate Technology Llc Systems, methods and devices for control and generation of programming voltages for solid-state data memory devices
US8479032B2 (en) * 2009-06-26 2013-07-02 Seagate Technology Llc Systems, methods and devices for regulation or isolation of backup power in memory devices
US8230257B2 (en) * 2009-06-26 2012-07-24 Seagate Technology Llc Systems, methods and devices for controlling backup power provided to memory devices and used for storing of sensitive data
US8607076B2 (en) * 2009-06-26 2013-12-10 Seagate Technology Llc Circuit apparatus with memory and power control responsive to circuit-based deterioration characteristics
US8504860B2 (en) * 2009-06-26 2013-08-06 Seagate Technology Llc Systems, methods and devices for configurable power control with storage devices
US8627117B2 (en) 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
US8031551B2 (en) * 2009-06-26 2011-10-04 Seagate Technology Llc Systems, methods and devices for monitoring capacitive elements in devices storing sensitive data
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise
US9088217B2 (en) 2009-08-20 2015-07-21 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for load compensation with primary-side sensing and regulation for flyback power converters
US8468370B2 (en) 2009-09-16 2013-06-18 Seagate Technology Llc Systems, methods and devices for control of the operation of data storage devices using solid-state memory and monitoring energy used therein
JP5674594B2 (ja) * 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
CN102402268A (zh) * 2010-09-14 2012-04-04 鸿富锦精密工业（深圳）有限公司 电压调节装置及系统
CN102624237B (zh) 2011-02-01 2015-09-16 昂宝电子（上海）有限公司 用于反激式电源变换器的动态阈值调节的系统和方法
US8878513B2 (en) * 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
KR101463782B1 (ko) 2011-04-06 2014-11-21 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
CN102769383B (zh) 2011-05-05 2015-02-04 广州昂宝电子有限公司 用于利用初级侧感测和调整进行恒流控制的系统和方法
CN102801325B (zh) 2011-05-23 2015-02-04 广州昂宝电子有限公司 用于电源变换器的开关频率和峰值电流调节的系统和方法
WO2013016289A1 (en) * 2011-07-26 2013-01-31 Summit Microelectronics, Inc. Switching regulator with variable compensation
CN102916586B (zh) 2011-08-04 2014-04-02 昂宝电子（上海）有限公司 用于开关电源变换器的系统和方法
KR101389620B1 (ko) * 2011-10-28 2014-04-29 에스케이하이닉스 주식회사 멀티 레귤레이터 회로 및 이를 구비한 집적회로
CN103781256B (zh) 2011-11-15 2016-02-03 昂宝电子（上海）有限公司 用于各种操作模式中的恒流控制的led照明系统和方法
CN103368400B (zh) 2012-03-31 2015-02-18 昂宝电子（上海）有限公司 用于恒压控制和恒流控制的系统和方法
CN102790531B (zh) * 2012-07-24 2015-05-27 昂宝电子（上海）有限公司 用于电源变换系统的电流控制的系统
CN102946197B (zh) 2012-09-14 2014-06-25 昂宝电子（上海）有限公司 用于电源变换系统的电压和电流控制的系统和方法
US8810304B2 (en) * 2012-09-28 2014-08-19 Intel Corporation Adaptive power gating and regulation
CN103036438B (zh) 2012-12-10 2014-09-10 昂宝电子（上海）有限公司 用于电源变换系统中的峰值电流调节的系统和方法
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
US10568686B2 (en) 2013-11-21 2020-02-25 Biosense Webster (Israel) Ltd. Multi-electrode balloon catheter with circumferential and point electrodes
CN103618292B (zh) 2013-12-06 2017-01-11 昂宝电子（上海）有限公司 用于保护电源变换系统免受热失控的系统和方法
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN103956900B (zh) 2014-04-23 2017-08-11 广州昂宝电子有限公司 用于电源变换系统中的输出电流调节的系统和方法
CN105278605B (zh) * 2015-11-09 2016-10-05 中国人民解放军国防科学技术大学 一种低功耗可校准高压稳压电路
CN109768709B (zh) 2018-12-29 2021-03-19 昂宝电子（上海）有限公司 基于功率变换器中的负载条件的电压补偿系统和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159260A (en) * 1978-03-08 1992-10-27 Hitachi, Ltd. Reference voltage generator device
US4928056A (en) * 1988-10-06 1990-05-22 National Semiconductor Corporation Stabilized low dropout voltage regulator circuit
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier
JP2788684B2 (ja) * 1991-09-12 1998-08-20 シャープ株式会社 サンプルホールド回路
US5229662A (en) * 1991-09-25 1993-07-20 National Semiconductor Corporation Logic circuit capable of operating with any one of a plurality of alternative voltage supply levels
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up
US5382841A (en) * 1991-12-23 1995-01-17 Motorola, Inc. Switchable active bus termination circuit
US5362991A (en) * 1992-12-10 1994-11-08 Samela Francis M Active deassertion circuit

Also Published As

Publication number Publication date
EP0813705A1 (de) 1997-12-29
EP0813705A4 (de) 1998-06-17
WO1995033232A1 (en) 1995-12-07
US5546042A (en) 1996-08-13
KR100363749B1 (ko) 2003-02-11
BR9507833A (pt) 1997-09-16
HK1008580A1 (en) 1999-05-14
AU2434595A (en) 1995-12-21
EP0813705B1 (de) 2004-12-15
DE69533858D1 (de) 2005-01-20
US5497119A (en) 1996-03-05
CN1267800C (zh) 2006-08-02
CN1150486A (zh) 1997-05-21

Similar Documents

Publication Publication Date Title
DE69533858T2 (de) Hochpräzise spannungsregelschaltung zum programmieren von mehrstufigen flash-speichern
DE60127651T2 (de) Bitleitungs-Vorladungs- und -Entladungsschaltung zum Programmieren eines nichtflüchtigen Speichers
DE4232025C2 (de) Elektrisch löschbarer und programmierbarer nichtflüchtiger Halbleiterspeicher mit automatischem Schreibprüfungs-Controller
DE60224703T2 (de) Leseverstärker für nichtflüchtige integrierte mehrebenen-speicherbausteine
DE60132088T2 (de) Referenzzelle zum hochgeschwindigkeitslesen in nichtflüchtigen speichern
DE4493150C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE19859494C2 (de) Nichtflüchtiger Mehrebenen-Halbleiterspeicherbaustein mit einer Schaltung zum Einstellen der Datenlesezeit
DE19737836C2 (de) Sofort nach dem Einschalten des Stroms mit verkleinertem Stromverbrauch betreibbare Halbleiterspeichereinrichtung
DE102005061375B4 (de) NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren
DE69533103T2 (de) Verfahren und vorrichtung zur ausstattung einer geregelten ladungspumpe für sehr niedrige negative spannungen
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE102005062521A1 (de) Verfahren und Schaltung zum Erzeugen einer hohen Spannung und Halbleiterspeicherbauelement
DE10138952A1 (de) Halbleiterspeicherbauelement und Wortleitungsauswahlschaltung hierfür
DE10164027B4 (de) Schaltung zum Klammern einer Wortleitungsspannung
DE102004013042A1 (de) Spannungsregler und zugehöriger Halbleiterspeicherbaustein
DE69627152T2 (de) Leseschaltung für Halbleiter-Speicherzellen
DE4040492A1 (de) Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren
DE3942386A1 (de) Zeitgabeschaltung fuer einen halbleiterspeicher
DE102005015806A1 (de) Verfahren zum Lesen einer Flash-Speichervorrichtung
DE102006022867A1 (de) Ausleseschaltung für oder in einem ROM-Speicher, ROM-Speicher und Verfahren zum Auslesen des ROM-Speichers
DE69629925T2 (de) Spannungsschaltkreis für negative spannungen
DE112004002852B4 (de) Nichtflüchtiger Halbleiterspeicher, Halbleitervorrichtung, Ladungspumpenschaltung und Pump-Verfahren
DE60224991T2 (de) Anordnung und system zum erreichen von schnellem schalten von analogen spannungen an einer grossen kapazitiven ladung
DE60027706T2 (de) Ladungspumpenschaltung und Spannungserhöhungsanordnung mit Übertragung und Gewinnung der Ladung
DE10331260B4 (de) Spannungsanhebeschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee