DE102005062521A1

DE102005062521A1 - Verfahren und Schaltung zum Erzeugen einer hohen Spannung und Halbleiterspeicherbauelement

Info

Publication number: DE102005062521A1
Application number: DE102005062521A
Authority: DE
Inventors: Dong-Hyuk Chae; Young Ho Yongin Lim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-12-20
Filing date: 2005-12-19
Publication date: 2006-09-14
Anticipated expiration: 2025-12-20
Also published as: JP2006179167A; KR20060070144A; US20080291738A1; DE102005062521B4; CN1832034B; US20060133149A1; JP4975310B2; KR100748553B1; US7701772B2; US20100165742A1; US7420856B2; US7965558B2; CN1832034A

Abstract

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltung zum Erzeugen einer hohen Spannung, eine korrespondierende Programmierspannungsgeneratorschaltung und ein damit ausgerüstetes nichtflüchtiges Speicherbauelement. DOLLAR A Ein Verfahren zum Erzeugen einer hohen Spannung gemäß der Erfindung umfasst die Erzeugung einer Anfangsspannung (Vpgmi) mit einer Anfangsrampengeschwindigkeit, die Erzeugung einer ersten Rampenspannung (VpgmR) in Reaktion auf die Anfangsspannung, wobei die erste Rampenspannung eine erste Rampengeschwindigkeit aufweist, die langsamer als die Anfangsrampengeschwindigkeit ist, und die Erzeugung einer zweiten Rampenspannung (VpgmR') in Reaktion auf die erste Rampenspannung, wobei die zweite Rampenspannung eine zweite Rampengeschwindigkeit aufweist, die langsamer als die erste Rampengeschwindigkeit ist. DOLLAR A Verwendung z. B. in der Halbleiterspeicherbauelementtechnologie.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltung zum Erzeugen einer hohen Spannung, eine korrespondierende Programmierspannungsgeneratorschaltung und ein damit ausgerüstetes nichtflüchtiges Speicherbauelement.
Ein Halbleiterspeicherbauelement ist ein Mikroelektronikbauelement, welches in digitalen Logikschaltungen wie Mikroprozessoren verwendet wird, die wiederum in einem weiten Bereich elektronischer Geräte von Verbraucherelektronikgeräten bis zu Satelliten verwendet werden. Entsprechend ist der Technologiefortschritt zur Herstellung von hoch integrierten Hochgeschwindigkeits-Halbleiterspeicherbauelementen ein entscheidender Technologieantrieb zum Steigern der Leistungsfähigkeit von digitalen Logikschaltungen.
Halbleiterspeicherbauelemente können als flüchtige Speicherbauelemente und nichtflüchtige Speicherbauelemente klassifiziert werden. Da ten können in einem flüchtigen Speicherbauelement gespeichert werden und in einem flüchtigen Speicherbauelement gespeicherte Daten können gelesen werden, während das flüchtige Speicherbauelement mit elektrischer Energie versorgt ist. Im flüchtigen Speicherbauelement gespeicherte Daten können jedoch gelöscht werden, wenn keine elektrische Energie an das Bauelement angelegt ist. Im Gegensatz dazu kann ein nichtflüchtiges Speicherbauelement die Daten weiterhin speichern, auch wenn keine elektrische Energie an das Bauelement angelegt ist. Einige Typen von nichtflüchtigen Speicherbauelementen umfassen maskierte Nur-Lesespeicher (MROM), programmierbare Nur-Lesespeicher (PROM), löschbare und programmierbare Nur-Lesespeicher (EPROM) und/oder elektrisch löschbare und programmierbare Nur-Lesespeicher (EEPROM). Unter den nichtflüchtigen Speicherbauelementen werden Flashspeicher häufig für Computer und Speicherkartenspeicher verwendet, da Flashspeicher die Fähigkeit aufweisen, in einer Mehrzahl von Zellen des Speichers gespeicherte Daten gleichzeitig elektrisch löschen zu können.
Flashspeicherbauelemente können als NOR-Typ und als NAND-Typ gemäß dem Typ der Verbindung zwischen den Zellen und Bitleitungen klassifiziert werden. In einem NOR-Typ-Flashspeicher können mehr als zwei Zellentransistoren parallel mit einer Bitleitung gekoppelt sein. Der NOR-Typ-Flashspeicher speichert Daten unter Verwendung einer Injektion heißer Elektronen und löscht Daten unter Verwendung von Fowler-Nordheim-Tunneln (F-N-Tunneln). In einem NAND-Typ-Flashspeicher können mehr als zwei Zellentransistoren in Reihe mit einer Bitleitung gekoppelt sein. Der NAND-Typ-Flashspeicher speichert und löscht Daten unter Verwendung von F-N-Tunneln. Allgemein führt die NOR-Typ-Flashspeicherkonfiguration selbst nicht zu einer hohen Integration, da NOR-Typ-Flashspeicherbauelemente große Mengen elektrischer Energie verbrauchen können. NOR-Typ-Flashspeicherbauelemente können jedoch vorteilhaft für Hochgeschwindigkeitsbetrieb sein. Im Gegensatz dazu können NAND-Typ-Flashspeicher vorteilhaft für eine hohe Integration sein, da NAND-Typ-Flashspeicherbauelemente weniger elektrische Energie als NOR-Typ-Flashspeicher verbrauchen.

Verfahren zum Programmieren und/oder Löschen eines NAND-Typ-Flashspeichers werden beispielsweise in den Patentschriften US 5.476.563 und US 5.696.717 offenbart, deren Offenbarungen hiermit durch Bezugnahme vollständig hierin aufgenommen werden. Um eine Flashspeicherzelle zu programmieren und zu löschen, wird eine Spannung an die Zelle angelegt, welche höher als eine Versorgungsspannung ist. Die Spannung zum Programmieren und/oder zum Löschen einer Flashspeicherzelle wird vorliegend als „Programmierspannung" bezeichnet. Eine Schaltung zur Erzeugung einer hohen Spannung bzw. Programmierspannung für einen Flashspeicher ist in der Patentschrift US 5.642.309 offenbart, deren Offenbarung hiermit durch Bezugnahme vollständig hierin aufgenommen wird.

1 zeigt ein Schaltbild, welches ein Feld 110 eines herkömmlichen Flashspeicherbauelements darstellt, das eine Mehrzahl von Ketten von Speicherzellentransistoren M0 bis M15 mit floatendem Gate umfasst. Unter Bezugnahme auf 1 umfasst ein Flashspeicher allgemein das Feld 110 von Speicherzellen, welche jeweils einen Transistor mit floatendem Gate umfassen. In einem NAND-Typ-Flashspeicher kann das Feld 110 Ketten von Transistoren mit floatendem Gate umfassen, sogenannte „NAND-Ketten". Jeder Transistor M0 bis M15 mit floatendem Gate kann in Reihe zwischen einem Kettenauswahltransistor SST und einem Masseauswahltransistor GST eingeschleift sein, die in jeder Kette angeordnet sind. Zudem ist eine Mehrzahl von Wortleitungen WL0 bis WL15 die NAND-Ketten kreuzend angeordnet. Jede Wortleitung WL0 bis WL15 kann mit einem Steuergate eines korrespondierenden Transistors M0 bis M15 mit floatendem Gate verbunden sein.

In einem Anfangszustand sind die Transistoren mit floatendem Gate in den Speicherzellen gelöscht. Im gelöschten Zustand können die Transistoren mit floatendem Gate eine Schwellwertspannung von etwa –3V aufweisen. Um eine Speicherzelle zu programmieren, kann eine Programmierspannung von z.B. 20V an eine Wortleitung einer ausgewählten Speicherzelle für eine vorbestimmte Zeitdauer angelegt werden, welche vorliegend als Programmierzeit oder Programmierintervall bezeichnet wird. Daraus resultiert, dass die Schwellwertspannung der ausgewählten Speicherzelle auf eine höhere Schwellwertspannung angehoben werden kann. Im Gegensatz dazu werden die Schwellwertspannungen von nicht ausgewählten Speicherzellen nicht angehoben.

Es können jedoch einige Probleme auftreten, wenn eine oder mehrere Speicherzellen unter einer Mehrzahl von Speicherzellen zur Programmierung ausgewählt werden, welche miteinander über die gleiche Wortleitung verbunden sind. Wenn beispielsweise eine Programmierspannung an eine Wortleitung angelegt wird, kann die Programmierspannung nicht nur an die ausgewählten Speicherzellen angelegt werden, sondern auch an nicht ausgewählte Speicherzellen, welche mit der gleichen Wortleitung verbunden sind. Daraus resultiert, dass die nicht ausgewählten Speicherzellen ebenfalls programmiert werden können, wenn die ausgewählten Speicherzellen programmiert werden. Dieses Problem wird als ein „Programmierstörungs"-Fehler bezeichnet, was einer ungewollten Programmierung einer nicht ausgewählten Speicherzelle entspricht, die mit der ausgewählten Wortleitung verbunden ist.

Um Programmierstörungsfehler zu reduzieren, wurden Verfahren vorgestellt, welche ein Selbstverstärkungschema verwenden, siehe beispielsweise die Patentschriften US 5.677.873 und US 5.991.202 , deren Offenbarung hiermit vollständig durch Bezugnahme hierin aufgenommen wird.

In Verfahren zum Reduzieren von Programmierstörungsfehlern, welche ein Selbstverstärkungsschema verwenden, kann ein Grundpfad durchtrennt werden, wenn 0V an ein Gate eines Masseauswahltransistors angelegt wird. Eine Spannung von 0V kann an eine ausgewählte Bitleitung angelegt werden und eine Versorgungsspannung Vcc von 3,3V oder 5V kann als Programmierverhinderungsspannung an eine nicht ausgewählte Bitleitung angelegt werden. Hierbei kann eine Versorgungsspannung an das Gate eines Kettenauswahltransistors angelegt werden. Nachdem eine Source des Kettenauswahltransistors auf Vcc-Vth aufgeladen ist, wobei Vth eine Schwellwertspannung des Kettenauswahltransistors bezeichnet, wird der Kettenauswahltransistor sperrend geschaltet. Dann kann eine Programmierspannung Vpgm an die ausgewählte Wortleitung und eine Passierspannung Vpass an die nicht ausgewählten Wortleitungen zum Verstärken (Boosten) der Kanalspannung von nicht ausgewählten Transistoren angelegt werden. Entsprechend wird kein F-N-Tunneln zwischen einem floatenden Gate und einem Kanal eines nicht ausgewählten Transistors erzeugt. Daraus resultiert, dass die nicht ausgewählten Transistoren im anfänglichen gelöschten Zustand gehalten werden können.

Es kann jedoch eine Kopplung zwischen benachbarten Wortleitungen und benachbarten Signalleitungen SSL, GSL erzeugt werden, wenn die Anstiegszeit der an eine Wortleitung angelegten Programmierspannung kurz ist, d.h. wenn die Steigung der erzeugten Programmierspannung groß ist. In diesem Fall kann die Spannung, welche an die Kettenauswahlleitung SSL oder die Masseauswahlleitung GSL angelegt wird, schlagartig erhöht werden. Insbesondere kann die in der Kettenauswahlleitung SSL erzeugte Kopplung die verstärkte Kanalladung über den Kettenauswahltransistor SST entladen. Daraus resultiert, dass die Verstärkungseffizienz abnehmen und ein Programmierstörungsfehler auftreten kann. Daher besteht weiterhin ein Bedarf an Verfahren zum Steuern einer Programmierspannung, um das Auftreten von Programmierstö rungsfehlern zu reduzieren, sowie an Verfahren zum Bereitstellen einer gesteuerten Programmierspannung mit einem stabilen Spannungspegel.

Als technisches Problem liegt der Erfindung die Bereitstellung eines Verfahrens und einer Schaltung zur Erzeugung einer hohen Spannung sowie einer korrespondierenden Programmierspannungsgeneratorschaltung und eines damit ausgerüsteten nichtflüchtigen Speicherbauelements zugrunde, welche in der Lage sind, die oben beschriebenen Unzulänglichkeiten des Standes der Technik zu reduzieren oder zu vermeiden und insbesondere das Auftreten von Programmierstörungsfehlern zu reduzieren und/oder eine gesteuerte Programmierspannung mit einem vergleichsweise stabilen Spannungspegel zur Verfügung zu stellen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Erzeugung einer hohen Spannung mit den Merkmalen des Patentanspruchs 1 oder 12, durch eine Schaltung zur Erzeugung einer hohen Spannung mit den Merkmalen des Patentanspruchs 19, einer Programmierspannungsgeneratorschaltung mit den Merkmalen des Patentanspruchs 32 und eines nichtflüchtigen Speicherbauelements mit den Merkmalen des Patentanspruchs 38 oder 39.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte, nachfolgend detailliert beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Schaltbild einer herkömmlichen Flashspeicherkonfiguration,
2A und 2B Blockdiagramme einer Schaltung zur Erzeugung einer hohen Spannung gemäß der Erfindung,
3 ein Schaltbild eines ersten Spannungsreglers gemäß der Erfindung,
4 ein Diagramm zur Darstellung eines Signalverlaufs einer Rampenspannung, welche gemäß eines Programmierzyklus durch eine Rampenschaltung gemäß der Erfindung erzeugt wird,
5 ein Diagramm zur Darstellung eines Signalverlaufs einer Rampenspannung, welche während eines Programmierzyklus unter Signalverläufen einer Rampenschaltung gemäß der Erfindung erzeugt wird,
6 ein Schaltbild eines zweiten Spannungsreglers gemäß der Erfindung,
7 ein Schaltbild einer Überbrückungsschaltung gemäß der Erfindung,
8 ein Diagramm zur Darstellung eines Signalverlaufs einer Programmierspannung, welche von einer Generatorschaltung für hohe Spannung gemäß der Erfindung erzeugt wird, und
9 ein Flussdiagramm eines Verfahrens zur Erzeugung einer hohen Spannung gemäß der Erfindung.
Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die beiliegenden 2A bis 9 ausführlicher beschrieben. Es versteht sich, dass ein Element direkt mit einem anderen Element oder über Zwischenelemente mit dem anderen Element gekoppelt sein kann, wenn in der Beschreibung angegeben wird, dass es mit dem anderen Element „verbunden" oder „gekoppelt" ist. Im Gegensatz dazu beschreiben die Ausdrücke „direkt verbunden" bzw. „direkt gekoppelt" jeweils Zustände, bei welchen ein Element ohne Zwischenelemente mit einem anderen Element verbunden bzw. gekoppelt ist. Zudem versteht es sich, dass die Begriffe „Zeile" und „Spalte" irgendwelche zwei nicht parallele Richtungen bezeichnen, welche zueinander senkrecht sein können, aber nicht müssen.
Eine Generatorschaltung für hohe Spannung und ein Halbleiterspeicherbauelement mit einer solchen können gemäß einigen Ausführungsformen der Erfindung eine Programmierspannung, welche einen graduell ansteigenden Pegel aufweist, durch Steuern der Rampengeschwindigkeit der Programmierspannung erzeugen Der hier verwendete Begriff „Rampengeschwindigkeit" beschreibt die Geschwindigkeit, mit welcher ein Spannungspegel erhöht wird. Der Begriff Rampengeschwindigkeit betrifft allgemein die Steigung oder durchschnittliche Steigung eines Spannungssignals. Die Rampengeschwindigkeit eines Spannungssignals, welches von einem ersten Pegel auf einen zweiten Pegel erhöht wird, kann beispielsweise durch eine Division der Differenz zwischen dem zweiten Pegel und dem ersten Pegel durch die Anstiegszeit, d.h. durch ein Zeitintervall, welches erforderlich ist, um das Signal vom ersten Pegel auf den zweiten Pegel zu erhöhen, bestimmt werden.
Eine Generatorschaltung für hohe Spannung gemäß einigen Ausführungsformen der Erfindung stellt durch graduelle Erhöhung des Pegels der Programmierspannung eine Programmierspannung mit einem relativ niedrigen Welligkeitspegel zur Verfügung. Die Programmierspannung mit der reduzierten Welligkeit kann nach dem Einschwingen der Programmierspannung an eine Wortleitung angelegt werden. Vor dem Ein schwingen der Programmierspannung kann eine Überbrückungsschaltung eine Rampenspannung als Programmierspannung anlegen. Daraus resultiert, dass während eines Programmierintervalls eine relativ stabile Programmierspannung relativ schnell an eine Wortleitung angelegt werden kann.
Ausführungsformen der Erfindung werden unter Bezugnahme auf ein Flashspeicher-Halbleiterbauelement mit einem Speicherzellenfeld, einer Spaltendecoderschaltung, einer Zeilendecoderschaltung und einer Abtastverstärkerschaltung beschrieben. Das Speicherzellenfeld kann eine ähnliche Struktur wie das in 1 dargestellte Speicherzellenfeld aufweisen. Eine von einer Generatorschaltung 100 für hohe Spannung erzeugte Ausgabespannung Vpgm kann zum Programmieren einer Speicherzelle an eine Wortleitung angelegt werden. Eine Generatorschaltung 100 für hohe Spannung gemäß einiger Ausführungsformen der Erfindung ist jedoch nicht auf ein Flashspeicherbauelement beschränkt, sondern kann auch in Verbindung mit anderen Speicherbauelementtypen verwendet werden.
2A veranschaulicht eine erfindungsgemäße Programmierspannungsgeneratorschaltung 100, welche eine Generatoreinheit 40 für hohe Spannung, eine Rampenschaltung 50 und eine Spannungssteuereinheit 60 umfasst. Die Generatoreinheit 40 für hohe Spannung erzeugt eine Anfangsprogrammierspannung Vpgmi. Die Rampenschaltung 50 erzeugt eine Rampenprogrammierspannung VpgmR in Reaktion auf die Anfangsprogrammierspannung Vpgmi. Die Rampenprogrammierspannung VpgmR weist eine niedrigere Rampengeschwindigkeit als die Anfangsprogrammierspannung Vpgmi auf. Die Rampenprogrammierspannung VpgmR wird der Spannungssteuereinheit 60 zur Verfügung gestellt, welche ausgeführt ist, um die Welligkeit zu reduzieren, die in der Rampenprogrammierspannung VpgmR vorhanden sein kann. Daher kann die von der Spannungssteuereinheit 60 ausgegebene Program mierspannung Vpgm eine niedrigere Welligkeit als die Rampenprogrammierspannung VpgmR aufweisen.
2B veranschaulicht detaillierter eine vorteilhafte Programmierspannungsgeneratorschaltung 100 gemäß einigen Ausführungsformen der Erfindung. Unter Bezugnahme auf die Ausführungsformen der 2A und 2B kann die Generatoreinheit 40 für hohe Spannung eine Pumpschaltung 10 und einen ersten Spannungsregler 30 umfassen. Die Spannungssteuereinheit 60 kann einen zweiten Spannungsregler 70 und eine Überbrückungsschaltung 90 umfassen.
Die Pumpschaltung 10 kann als herkömmliche Ladungspumpenschaltung ausgeführt sein, deren Auslegung aus dem Stand der Technik bekannt ist und hier nicht beschrieben werden muss. Die Pumpschaltung 10 lädt eine Ausgabelast in Reaktion auf ein Taktsignal CLK und erzeugt als Ausgabespannung eine Ausgabespannung Vpgmi mit einem höheren Spannungspegel als eine Versorgungsspannung Vcc. Die Pumpschaltung 10 kann die durch einen Ladungspumpvorgang erzeugte Programmierspannung an den ersten Spannungsregler 30 und die Rampenschaltung 50 ausgeben. Der erste Spannungsregler 30 kann das Taktsignal CLK erzeugen, welches zum Freigeben der Pumpschaltung 10 verwendet wird, um die Anfangsspannung Vpgmi mit einem im Wesentlichen konstanten Pegel zu erzeugen.
Die Rampenschaltung 50 kann die Rampenspannung VpgmR, welche einen graduellen Anstieg des Spannungspegels aufweist, durch Steuern der Rampengeschwindigkeit der von der Rampenschaltung 50 erzeugten Rampenspannung VpgmR auf einen Wert langsamer als die Rampengeschwindigkeit der von der Pumpschaltung 10 erzeugten Anfangsspannung Vpgmi erzeugen. Die Anstiegszeit der von der Rampenschaltung 50 erzeugten Rampenspannung VpgmR kann langsam genug sein, dass keine kapazitive Kopplung auftritt. Daraus resultiert, dass das Auf treten von Programmierstörungsfehlern, welche durch eine kapazitive Kopplung verursacht werden, reduziert wird, da die endgültige, zur Programmierung der Speicherzelle verwendete Programmierspannung graduell erhöht wird. Rampenpegel, welche von der Rampenschaltung 50 zur Verfügung gestellt werden, können in einem vorbestimmten Bereich zur Verfügung gestellt werden, in welchem die kapazitive Kopplung reduziert oder beseitigt ist.
Der zweite Spannungsregler 70 kann die Welligkeit in der Rampenspannung VpgmR reduzieren oder beseitigen, um die endgültige Ausgabespannung Vpgm zu stabilisieren, welche an das Speicherbauelement angelegt wird. Das bedeutet, dass der zweite Spannungsregler 70 eine Version VpgmR' der Rampenspannung VpgmR mit niedriger Welligkeit erzeugen kann. Entsprechend wird die Rampengeschwindigkeit der Rampenspannung VpgmR weiter verlangsamt.
Die endgültige Ausgabespannung Vpgm kann niedriger als die Rampenspannung VpgmR sein. Durch den Betrieb des zweiten Spannungsreglers 70 kann die Anstiegszeit der vom zweiten Spannungsregler 70 ausgegebenen Spannung lang sein. Das bedeutet, dass die Rampengeschwindigkeit der vom zweiten Spannungsregler 70 ausgegebenen Spannung mit der Reduzierung der Welligkeit der Ausgabespannung reduziert wird. Entsprechend kann die Überbrückungsschaltung 90 die Rampenspannung VpgmR abzüglich eines vorbestimmten Spannungspegels als die Ausgabespannung Vpgm zur Verfügung stellen, bis die Rampenspannung VpgmR einen vorbestimmten Pegel erreicht. Nach dem vollständigen Setzen der Programmierspannung, d.h. nachdem die Rampenspannung VpgmR den vorbestimmten Pegel erreicht hat, kann der zweite Spannungsregler 70 ein Signal VpgmR' hoher Spannung als Ausgabesignal Vpgm ausgeben, welches im Wesentlichen keine Welligkeit aufweist. Daraus resultiert, dass eine stabile Programmierspannung angelegt werden kann, während der Einfluss der Steuerung der Span nungsanstiegszeit mit dem zweiten Spannungsregler 70 während des Programmierintervalls minimiert wird. Der zweite Spannungsregler 70 kann selbstverständlich auch verwendet werden, um die Welligkeit einer anderen, nicht rampenförmigen Spannung zu reduzieren, z.B. einer von der Pumpschaltung 10 erzeugten Spannung.
Nachfolgend werden einige Funktionsblöcke der Generatorschaltung 100 für hohe Spannung und ihre Funktionsweise detaillierter beschrieben. 3 zeigt ein Schaltbild eines ersten Spannungsreglers 30 gemäß 2B. Unter Bezugnahme auf die 2B und 3 kann der erste Spannungsregler 30 gemäß einigen Ausführungsformen der Erfindung einen Spannungsteiler 31, einen Komparator 33 und einen Takttreiber 35 umfassen.
Der Spannungsteiler 31 erzeugt durch Teilen einer von der Pumpschaltung 10 erzeugten hohen Spannung eine geteilte Spannung Vdvd. Zum Teilen der Anfangsspannung Vpgmi umfasst der Spannungsteiler 31 Widerstände R1, R2, welche vorbestimmte Widerstandswerte aufweisen. Der Komparator 33 vergleicht die vom Spannungsteiler 31 erzeugte geteilte Spannung Vdvd und eine Referenzspannung Vref, welche von einem nicht dargestellten Referenzspannungsgenerator eingegeben wird. Der Komparator 33 erzeugt ein Taktfreigabesignal CLK_EN als Vergleichsergebnis. Der Komparator 33 aktiviert beispielsweise das Taktfreigabesignal CLK_EN, wenn die geteilte Spannung Vdvd niedriger als die Referenzspannung Vref ist, und deaktiviert das Taktfreigabesignal CLK_EN, wenn die geteilte Spannung Vdvd höher als die Referenzspannung Vref ist. Der Takttreiber 35 empfängt ein Oszillatorsignal OSC, welches von einem nicht dargestellten Oszillator eingegeben wird, und gibt ein Taktsignal CLK in Reaktion auf das Oszillatorsignal OSC und das Taktfreigabesignal CLK_EN aus. Wenn das Taktfreigabesignal CLK_EN beispielsweise auf hohem Pegel ist, wird das Oszillatorsignal OSC als das Taktsignal CLK ausgegeben. Wenn das Taktsignal CLK aktiv ist und das Oszillatorsignal OSC als Taktsignal CLK zur Verfügung gestellt wird, erhöht die Pumpschaltung 10 die Ausgabespannung Vpgmi durch Laden einer Ausgabelast unter Verwendung eines Ladungspumpvorgangs. Wenn das Taktfreigabesignal CLK_EN auf niedrigem Pegel ist, wird das Oszillatorsignal OSC unterbrochen. In diesem Fall wird das Taktsignal CLK nicht umgeschaltet und der Pumpvorgang wird deaktiviert, so dass die von der Pumpschaltung 10 erzeugte Spannung nicht weiter erhöht wird.
Ein bestimmter Verzögerungszeitwert kann erforderlich sein, um das Taktsignal CLK zu erzeugen, wodurch eine Welligkeit in der von der Pumpschaltung 10 erzeugten Spannung Vpgmi verursacht werden kann. Die Verzögerungszeit zum An- und Ausschalten des Taktsignals CLK kann eventuell nicht vermieden werden, wenn ein Rückkopplungskreis zur Steuerung des An/Aus-Zustands der Pumpschaltung 10 verwendet wird, der vom Spannungsteiler 31, vom Komparator 33 und vom Takttreiber 35 gebildet wird. Entsprechend kann in einigen Ausführungsformen der Erfindung der zweite Spannungsregler 70 die Welligkeit der Programmierspannung reduzieren und die Programmierspannung auf einem stabilen Pegel halten. Daraus resultiert, dass der zweite Spannungsregler 70 auch ein mögliches Überschwingen der Programmierspannung reduziert. Der zweite Spannungsregler 70 wird nachfolgend unter Bezugnahme auf 6 detaillierter beschrieben.
In einigen Ausführungsformen kann die Generatorschaltung 100 für hohe Spannung eine Programmierspannung mittels eines Inkrementalschrittpulsprogrammierschemas (ISPP-Schema) erzeugen. Entsprechend dem ISPP-Schema wird während eines Programmierzyklus eine Ausgabespannung Vpgm mit einer konstanten Impulsbreite graduell von einer minimalen Spannung auf eine maximale Spannung erhöht. Ein ISPP-Schema wird von Suh et al. in dem Aufsatz „A 3,3V 32Mb NAND-Flash Memory with Incremental Step Pulse Programming Scheme", IEEE Journal of Solid-State Circuits, Bd. 30, Nr. 11, Nov. 1995, Seiten 1149 bis 1156 beschrieben, dessen Offenbarung hiermit durch Bezugnahme vollständig hierin aufgenommen wird.
Entsprechend dem ISPP-Schema steigt ein Sollpegel einer Programmierspannung mit wiederholenden Programmierschleifen eines Programmierzyklus graduell an. Jeder Programmierzyklus umfasst eine Programmierperiode und eine Programmierverifizierungsperiode. Die Programmierspannung kann um ein vorbestimmtes Inkrement ΔVpgm erhöht werden und die Programmierzeit wird für jede Programmierschleife konstant gehalten.
Mit der inkrementalen Erhöhung der Programmierspannung in jedem Programmierschritt kann Kopplungsrauschen erzeugt werden. Kopplungsrauschen wird durch kapazitive Kopplung erzeugt, welche zwischen benachbarten Signalleitungen, d.h. zwischen benachbarten Wortleitungen und/oder Kettenauswahlleitungen SSL und/oder Masseauswahlleitungen GSL, auf Grund zunehmender Integration von Halbleiterspeicherbauelementen und dem korrespondierenden abnehmenden Abstand zwischen den benachbarten Signalleitungen zunimmt. Zur Reduzierung dieses Problems kann die Rampenschaltung 50 die Spannung in jedem Programmierzyklus graduell erhöhen, bis die Spannung die Sollspannung erreicht, anstatt eine inkremental erhöhte Programmierspannung während jedes Programmierzyklus direkt zu erzeugen.
4 zeigt graphisch einen Ausgangssignalverlauf einer Rampenspannung VpgmR, welche in aufeinander folgenden Programmierzyklen durch die Rampenschaltung 50 erzeugt wird. Wie dargestellt ist, wird die während jedes Schrittes eines ISPP-Schemas erzeugte Spannung in jedem Programmierzyklus nicht plötzlich von 0V oder einem Versorgungsspannungspegel Vcc auf eine Sollspannung erhöht. Vielmehr kann die in jedem Schritt des ISPP-Schemas erzeugte Spannung durch die Rampenschaltung 50 graduell erhöht werden. Die Anstiegszeit der von der Rampenschaltung 50 erzeugten Rampenspannung VpgmR kann zum Reduzieren oder Minimieren der kapazitiven Kopplung gesteuert werden. Daraus resultiert, dass die Anstiegszeit der Programmierspannung, welche in jedem Programmierzyklus verwendet wird, erhöht werden kann und die Abnahme der Verstärkungsladung reduziert und/oder minimiert werden kann, welche durch die Kopplung zwischen Kettenauswahlleitungen und/oder Wortleitungen verursacht wird.
5 zeigt graphisch eine Rampenspannung VpgmR, welche während eines Programmierzyklus erzeugt wird. Wie in den Ausführungsbeispielen von 5 veranschaulicht ist, kann in der von der Rampenschaltung 50 erzeugten Rampenspannung VpgmR eine gewisse Welligkeit vorhanden sein. Das bedeutet, dass die Rampenspannung eventuell nicht stabil auf dem Sollspannungspegel Vtarget gehalten wird. Wie oben ausgeführt, kann die Spannungswelligkeit aus der Verwendung eines Rückkopplungskreises in dem Schema zur Erzeugung einer hohen Spannung gemäß 2 resultieren. Entsprechend kann die Welligkeit der Rampenspannung VpgmR durch Verwendung des zweiten Spannungsreglers 70 reduziert und/oder entfernt werden. Um die Welligkeit in der Rampenspannung VpgmR zu reduzieren, kann der zweite Spannungsregler 70 bewirken, dass die Anstiegszeit der Rampenspannung VpgmR erhöht wird. Das bedeutet, dass der zweite Spannungsregler 70 bewirkt, dass die Geschwindigkeit, mit welcher die Rampenspannung VpgmR erhöht wird, nachfolgend als Spannungsanstiegsgeschwindigkeit bezeichnet, reduziert wird.
6 zeigt ein Schaltbild eines zweiten Spannungsreglers 70 gemäß einigen Ausführungsformen der Erfindung. Wie darin veranschaulicht, kann der zweite Spannungsregler 70 eine Stromquelleneinheit 71, einen Ausgabetreiber 73, einen Spannungsteiler 75, einen Komparator 77 und eine Pegelsteuereinheit 79 umfassen.
Die Stromquelleneinheit 71 umfasst einen Widerstand 711 und einen ersten NMOS-Transistor 713, die in Reihe zwischen der Versorgungsspannung Vcc und Masse eingeschleift sind, sowie einen zweiten NMOS-Transistor 715, welcher mit dem ersten NMOS-Transistor 713 einen Stromspiegel bildet. In der Stromquelleneinheit 71 können Niedrigspannungstransistoren als erster und zweiter NMOS-Transistor 713 und 715 verwendet werden. Ein Strompfad des zweiten NMOS-Transistors 715 ist zwischen einem ersten Knoten N1 und Masse eingeschleift. Der erste und zweite NMOS-Transistor 713 und 715 werden durch eine Versorgungsspannung Vcc in einem leitenden Zustand gehalten, um einen ersten relativ konstanten Strom I1 zwischen dem ersten Knoten N1 und Masse zu erzeugen.
Die Pegelsteuereinheit 79 ist in Reihe zwischen dem Ausgabetreiber 73 und dem ersten Knoten N1 eingeschleift. Die Pegelsteuereinheit 79 kann einen NMOS-Transistor umfassen, dessen Sourceanschluss mit dem ersten Knoten N1 verbunden ist und dessen Drainanschluss mit einem zweiten Knoten N2 verbunden ist. Die Pegelsteuereinheit 79 steuert die Stromtreiberfähigkeit gemäß einem Vergleichsergebnis, welches vom Komparator 77 ausgegeben wird. Der Ausgang des Komparators 77 ist mit dem Gate des NMOS-Transistors der Pegelsteuereinheit 79 gekoppelt. Ein Transistor für hohe Spannung kann als NMOS-Transistor der Pegelsteuereinheit 79 verwendet werden, um die angelegte Rampenspannung VpgmR auszuhalten.
Der Ausgabetreiber 73 empfängt die Rampenspannung VpgmR von der Rampenschaltung 50 an einem dritten Knoten N3. Der Ausgabetreiber 73 umfasst einen ersten PMOS-Transistor 731, dessen Drainanschluss mit dem zweiten Knoten N2 verbunden ist und dessen Sourceanschluss mit dem dritten Knoten N3 verbunden ist, und einen zweiten PMOS-Transistor 733, welcher mit dem ersten PMOS-Transistor 731 einen Stromspiegel bildet. Der Sourceanschluss des zweiten PMOS-Transistors 733 ist mit dem Sourceanschluss des ersten PMOS-Transistors 731 und dem dritten Knoten N3 verbunden. Zudem ist der Drainanschluss des zweiten PMOS-Transistors 733 mit einem vierten Knoten N4 verbunden. Ein Ausgangsanschluss des zweiten Spannungsreglers 70 ist wie der Spannungsteiler 75 mit dem vierten Knoten N4 verbunden. Für die PMOS-Transistoren 731, 733 des Ausgabetreibers 73 können zum Aushalten der daran angelegten Rampenspannung VpgmR Transistoren für hohe Spannung verwendet werden.
Der Ausgabetreiber 73 überträgt die von der Rampenschaltung 50 eingegebene Rampenspannung VpgmR an einen Ausgabeanschluss. Die durch den Ausgabetreiber 73 zum Ausgabeanschluss übertragene Spannung wird vom Wert eines zweiten Stroms I2 gesteuert, welcher zwischen dem dritten Knoten N3 und dem vierten Knoten N4 fließt. Der zweite Strom I2 ist zu einem Stromfluss zwischen dem dritten Knoten N3 und dem zweiten Knoten N2 proportional. Die Amplitude des Stromflusses zwischen dem dritten Knoten N3 und dem zweiten Knoten N2 wird durch den Widerstandswert des Widerstands 711 der Stromquelleneinheit 71 bestimmt, und die Stromamplitude wird weiter gemäß der Stromtreiberfähigkeit der Pegelsteuereinheit 79 gesteuert.
Der Spannungsteiler 75 teilt die am vierten Knoten N4 anliegende Ausgabespannung des zweiten Spannungsreglers 70 gemäß einem vorbestimmten Widerstandsverhältnis. Zum Teilen der Ausgabespannung umfasst der Spannungsteiler 75 einen ersten Widerstand 751, welcher zwischen dem vierten Knoten N4 und einem fünften Knoten N5 eingeschleift ist, und einen zweiten Widerstand 753, welcher zwischen dem fünften Knoten N5 und Masse eingeschleift ist. Eine am fünften Knoten ausgegebene geteilte Spannung Vdvd wird dem Komparator 77 zu Verfügung gestellt. Das bedeutet, dass die Pegelsteuereinheit 79 einen Stromfluss durch sie hindurch erlaubt, solange die geteilte Spannung Vdvd niedriger als ein vorbestimmter Schwellwert ist.
Der Komparator 77 empfängt die geteilte Spannung Vdvd vom Spannungsteiler 75 an einem invertierenden Eingangsanschluss (-) und die vorbestimmte Referenzspannung Vref an einem nicht invertierenden Eingangsanschluss (+). Der Komparator 77 vergleicht die geteilte Spannung Vdvd und die Referenzspannung Vref und erzeugt ein Vergleichsergebnis, welches einem Gate des NMOS-Transistors der Pegelsteuereinheit 79 zur Verfügung gestellt wird. Daher verändert sich die Stromtreiberfähigkeit der Pegelsteuereinheit 79 basierend auf dem Vergleichsergebnis des Komparators 77.
Der Komparator 77 gibt das Vergleichsergebnis aus, welches in Abhängigkeit vom Vergleichsergebnis der beiden in den Komparator 77 eingegebenen Spannungen einen Wert zwischen der Massespannung und der Versorgungsspannung Vcc aufweisen kann. Das Vergleichsergebnis des Komparators 77 erreicht die Massespannung oder die Versorgungsspannung Vcc, wenn die Differenz zwischen der geteilten Spannung Vdvd und der Referenzspannung Vref groß ist. Im Gegensatz dazu nimmt das Vergleichsergebnis einen vorbestimmten Wert zwischen der Massespannung und der Versorgungsspannung Vcc an, wenn die Differenz zwischen der geteilten Spannung Vdvd und der Referenzspannung Vref klein ist.
Wenn die geteilte Spannung Vdvd beispielsweise wesentlich kleiner als die Referenzspannung Vref ist, d.h. Vdvd<Vref, kann der Komparator 77 ein Vergleichsergebnis erzeugen, welches in der Nähe der Versorgungsspannung Vcc liegt. In diesem Fall wird, da die Stromtreiberfähigkeit der Pegelsteuereinheit 79 ausreichend groß ist, ein von der Stromquelleneinheit 71 zugeführter Strom I1 durch die Pegelsteuereinheit 79 nicht wesentlich begrenzt, und der Ausgabetreiber 73 versorgt den Aus gabeanschluss N4 mit einem Strom I2, welcher relativ stabil und proportional zum Strom I1 ist und zum Laden einer nicht dargestellten Ausgabelastkapazität verwendet wird. Entsprechend kann die durch den zweiten Spannungsregler 70 zur Verfügung gestellte Spannung VpgmR' graduell ansteigen. Die Amplitude des Stroms, welcher die Ausgabelastkapazität lädt, wird durch Subtrahieren des Stroms erhalten, der vom Spannungsteiler 75 vom Strom I2 entladen wird, welcher vom Ausgabetreiber 73 zugeführt wird. Da die Rampengeschwindigkeit der Ausgabespannung VpgmR' durch die Amplitude des Stroms I2 bestimmt wird, welcher vom Ausgabetreiber 73 zugeführt wird, und da der Strom I2 proportional zum Strom I1 ist, welcher durch den Widerstandswert des Widerstands 711 bestimmt wird, kann die Welligkeit in der Ausgabespannung VpgmR' durch Steuern des Widerstandswertes des Widerstands 711 reduziert werden.
Da der Stromfluss zum Spannungsteiler 75 ansteigen kann, wenn die Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 mit dem Laden der Ausgabelastkapazität ansteigt, kann die vom Spannungsteiler 75 ausgegebene geteilte Spannung Vdvd ebenfalls ansteigen. Die geteilte Spannung Vdvd kann ansteigen, bis die geteilte Spannung Vdvd den gleichen Wert wie die Referenzspannung Vref annimmt.
Wenn die Differenz zwischen der geteilten Spannung Vdvd und der Referenzspannung Vref reduziert wird, kann das Vergleichsergebnis des Komparators 77 mit der Abnahme von einem Wert in der Nähe der Versorgungsspannung Vcc auf einen vorbestimmten Pegel zwischen der Versorgungsspannung Vcc und Masse beginnen. Entsprechend kann die Stromtreiberfähigkeit der Pegelsteuereinheit 79 reduziert werden. Daher kann der von der Stromquelleneinheit 71 zugeführte Strom I1 reduziert werden. Der vom Ausgabetreiber 73 an den Ausgabeanschluss N4 angelegte Strom I2 kann ebenfalls abnehmen. Daraus resultiert, dass die Rampengeschwindigkeit der Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 weiter verlangsamt werden kann.
Wenn die geteilte Spannung Vdvd wesentlich größer als die Referenzspannung Vref ist, d.h. Vdvd>Vref, erzeugt der Komparator 77 ein Vergleichsergebnis, welches in der Nähe der Massespannung liegt. Entsprechend wird der von der Stromquelleneinheit 71 zugeführte Strom nicht zum Ausgabetreiber 73 übertragen, da die Pegelsteuereinheit 79 abgeschaltet ist. Daher kann der Strom I2, welcher den Ausgabeanschluss N4 versorgt, einen kleinen Wert aufweisen. In diesem Fall kann die Ausgabelastkapazität durch einen über den Spannungsteiler 75 fließenden Strom entladen werden, wodurch die Ausgabelastkapazität graduell abnimmt. Daraus resultiert, dass die vom Spannungsteiler 75 ausgegebene geteilte Spannung Vdvd ebenfalls reduziert werden kann.
Durch den oben beschriebenen Rückkopplungseffekt kann die Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 auf einen Pegel festgelegt werden, an welchem die geteilte Spannung Vdvd gleich der Referenzspannung Vref wird. Wenn die geteilte Spannung Vdvd gleich der Referenzspannung Vref ist, kann ein Ladestrom I2, welcher vom Ausgabetreiber 73 zugeführt wird, gleich einem Entladestrom werden, welcher zum Spannungsteiler 75 fließt. Daraus resultiert, dass die Menge an in der Ausgabelastkapazität gespeicherter Ladung relativ stabil sein kann, wodurch die Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 auf einem relativ festen Pegel gehalten wird. Durch eine ausreichende Reduzierung der Rampengeschwindigkeit der Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 mittels Steuern des Stromes I1, welcher von der Stromquelleneinheit 71 zugeführt wird, wird die Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 nicht über einen Sollpegel hinausschwingen und kann auf einem im Wesentlichen konstanten Pegel gehalten werden. Insbesondere kann der Pegel der Ausgabespannung VpgmR' des zweiten Spannungsreglers 70 gleich einem Sollspannungspegel sein, welcher durch den Pegel der Referenzspannung Vref und dem Widerstandsverhältnis des Spannungsteilers 75 bestimmt wird.
7 zeigt ein Schaltbild der Überbrückungsschaltung 90 gemäß Ausführungsformen der Erfindung. Wie aus 2B ersichtlich ist, ist kann die Überbrückungsschaltung 90 parallel zum zweiten Spannungsregler 70 geschaltet sein. Insbesondere kann die Überbrückungsschaltung 90 über den dritten Knoten N3 und den vierten Knoten N4 zum zweiten Spannungsregler 70 parallel geschaltet sein, wie aus 6 ersichtlich ist.
Wie aus den 6 und 7 ersichtlich ist, kann die Überbrückungsschaltung 90 gemäß einigen Ausführungsformen der Erfindung einen ersten und einen zweiten NMOS-Transistor 91 und 93 umfassen, welche in Reihe zwischen einem Eingangsanschluss, d.h. dem dritten Knoten N3, und einem Ausgangsanschluss, d.h. dem vierten Knoten N4, eingeschleift sind. Transistoren für hohe Spannung können als erster und zweiter NMOS-Transistor 91 und 93 verwendet werden, um die angelegte Programmierspannung VpgmR auszuhalten. Die Summe der Schwellwertspannungen des ersten und zweiten NMOS-Transistors 91 und 93, d.h. 2Vth, kann so eingestellt werden, dass sie kleiner als die Durchbruchspannung des zweiten PMOS-Transistors 733 des Ausgabetreibers 73 ist, so dass die Spannungsdifferenz zwischen der Eingangsspannung am Knoten N3 und der Ausgangsspannung am Knoten N4 des Spannungsreglers 70 keinen Durchbruch des zweiten PMOS-Transistors 733 verursacht.
Die Überbrückungsschaltung 90 kann in der kurzen Periode betrieben werden, bevor die über den dritten Knoten N3 eingegebene Rampenspannung VpgmR die vorbestimmte Sollspannung Vtarget erreicht. Das bedeutet, dass die Überbrückungsschaltung 90 während der Periode betrieben werden kann, in welcher die Programmierspannung durch den zweiten Spannungsregler 70 gesetzt wird. Während dieser Zeitspanne reduziert die Überbrückungsschaltung 90 die Rampenspannung VpgmR um einen vorbestimmten Spannungspegel, d.h. um 2Vth, und erzeugt die reduzierte Rampenspannung als abschließende Ausgangsspannung Vpgm. Bis die Rampenspannung VpgmR die Sollspannung Vtarget erreicht, fließt nahezu der gesamte Strom durch die Überbrückungsschaltung 90, welche eine relativ niedrige Impedanz aufweist, und sehr wenig Strom fließt durch den zweiten Spannungsregler 70, welcher eine relativ hohe Impedanz aufweist. Entsprechend beeinflusst während dieser Periode der zweite Spannungsregler 70 das Ausgabesignal Vpgm der Generatorschaltung 100 für hohe Spannung nicht wesentlich.
Wenn die in den zweiten Spannungsregler 70 eingegebene Rampenspannung VpgmR die vorbestimmte Sollspannung Vtarget erreicht, wird der Stromversorgungspfad der Überbrückungsschaltung 90 unterbrochen und das Ausgabesignal Vpgm der Generatorschaltung 100 für hohe Spannung wird vom zweiten Spannungsregler 70 bestimmt. Während dieser Periode bewirkt der zweite Spannungsregler 70, dass die inkrementale Steigung der ausgegebenen Rampenspannung VpgmR' maßvoll ist, und er kann Welligkeit und/oder Überschwingen reduzieren oder beseitigen, welche in der eingegebenen Rampenspannung VpgmR auftreten können. Daraus resultiert, dass eine stabile Programmierspannung zur Verfügung gestellt werden kann. Das bedeutet, dass der Spannungsregler 70, wenn die eingegebene Rampenspannung VpgmR einen Sollpegel erreicht, einen graduellen Anstieg der Ausgabespannung VpgmR' am Knoten N4 bewirkt. Mit dem Ansteigen der Ausgabespannung am Knoten N4 sinkt die Differenz zwischen der Eingangsspannung VpgmR am Knoten N3 und der Ausgangsspannung VpgmR' am Knoten N4 auf einen Wert kleiner als 2Vth ab, wodurch bewirkt wird, dass die Überbrückungsschaltung 90 sperrend schaltet.
8 zeigt graphisch einen beispielhaften Signalverlauf der Ausgabespannung Vpgm, welche von der Generatorschaltung 100 für hohe Spannung gemäß einigen Ausführungsformen der Erfindung erzeugt wird. Unter Bezugnahme auf die 2 und 8 steigt eine Anfangsspannung Vpgmi schnell auf eine Sollspannung Vtarget an, wenn die Pumpschaltung 10 mit der Erzeugung einer hohen Spannung beginnt. In Reaktion auf die Erzeugung der Anfangsspannung Vpgmi durch die Pumpschaltung 10 begrenzt die Rampenschaltung 50 die Anstiegsgeschwindigkeit der Programmierspannung auf einen Bereich, welcher keine kapazitive Kopplung erzeugt. Die Rampenschaltung 50 erzeugt die Rampenspannung VpgmR, die graduell auf die Sollspannung Vtarget erhöht wird. Daraus resultiert, dass das Auftreten von Programmierstörungsfehlern, welche durch kapazitive Kopplung verursacht werden, reduziert oder verhindert wird.
Es kann jedoch eine Welligkeit mit einer vorbestimmten Amplitude um eine mittlere Sollspannung Vtarget herum auftreten, wie aus 8 ersichtlich ist. Die erzeugte Welligkeit kann die Programmiercharakteristik einer Speicherzelle beeinflussen und die Schwellwertspannungsverteilung breiter machen. Entsprechend kann in einigen Ausführungsformen der Erfindung der zweite Spannungsregler 70 die Spannungsanstiegsgeschwindigkeit der Rampenspannung VpgmR steuern, um die Welligkeit in der endgültigen Ausgangsspannung Vpgm zu reduzieren oder zu beseitigen. Daraus resultiert, dass die Welligkeit der Ausgangsspannung Vpgm reduziert werden kann, während durch die kapazitive Kopplung verursachte Programmierstörungsfehler reduziert oder beseitigt werden können.
Während die Welligkeit durch den Betrieb des zweiten Spannungsreglers 70 reduziert werden kann, ist jedoch durch die reduzierte Spannungsanstiegsgeschwindigkeit eine längere Zeitspanne zum Setzen der Programmierspannung erforderlich. Entsprechend kann die Überbrü ckungsschaltung 90 die Rampenspannung VpgmR als endgültige Ausgangsspannung Vpgm ausgeben, während der zweite Spannungsregler 70 seine Ausgangsspannung anhebt, d.h. während ein Pegel der Rampenspannung VpgmR kleiner als die Sollspannung ist. Bis die Rampenspannung VpgmR den Sollpegel erreicht, kann die von der Überbrückungsschaltung 90 bereitgestellte Spannung um eine Spannung von 2Vth niedriger als die Rampenspannung VpgmR sein. Auch wenn der Pegel der Rampenspannung VpgmR die Sollspannung erreicht, wird eine vom zweiten Spannungsregler 70 erzeugte, relativ welligkeitsfreie Spannung VpgmR' als endgültige Ausgangsspannung Vpgm ausgegeben. Daraus resultiert, dass der Einfluss der Spannungsanstiegszeit während des Programmierintervalls reduziert oder minimiert werden kann und die Programmierspannung auf einem relativ konstanten Pegel gehalten werden kann.
9 zeigt ein Flussdiagramm eines Verfahrens 900 zum Erzeugen einer hohen Spannung gemäß der Erfindung, bei dem in einem ersten Schritt, wie dargestellt, die Anfangsspannung Vpgmi erzeugt wird (Block 910). Wie oben ausgeführt, kann die Anfangsspannung Vpgmi durch eine Ladungspumpenschaltung 10 erzeugt werden, wie in 2B dargestellt. Durch die Rückkopplungssteuerung des von der Ladungspumpenschaltung 10 ausgegebenen Spannungspegels kann die Anfangsspannung Vpgmi eine gewisse Welligkeit aufweisen.
Dann wird die Rampenspannung VpgmR in Reaktion auf die Erzeugung der Anfangsspannung Vpgmi erzeugt/erhöht (Block 920). Die Rampenprogrammierspannung VpgmR kann durch die Rampenschaltung 50 erzeugt werden, wie in 2B dargestellt.
Wenn die Rampenspannung VpgmR nicht die Sollspannung Vtarget übersteigt (Block 930), wird die Rampenspannung (reduziert um 2Vth) als abschließende Ausgabespannung Vpgm ausgegeben (Block 940).
Wenn die Rampenspannung VpgmR jedoch größer oder gleich der Sollspannung Vtarget ist, wird eine Rampenspannung VpgmR' mit reduzierter Welligkeit erzeugt (Block 950). Wie aus 2B ersichtlich, kann die Welligkeit in der Rampenspannung VpgmR durch den zweiten Spannungsregler 70 reduziert werden. Die welligkeitsreduzierte Rampenspannung VpgmR' wird dann als die abschließende Ausgabespannung Vpgm zum Programmieren eines nichtflüchtigen Halbleiterspeicherbauelements ausgegeben (Block 960).
Wie oben ausgeführt, können eine erfindungsgemäße Programmierspannungsgeneratorschaltung und ein erfindungsgemäßes Halbleiterspeicherbauelement das Auftreten von Programmierstörungsfehlern durch Steuern der Anstiegszeit einer Programmierspannung innerhalb eines Bereichs reduzieren, in welchem keine kapazitive Kopplung auftritt, die ausreicht, um einen Programmierstörungsfehler zu verursachen.
Des weiteren können eine erfindungsgemäße Schaltung zur Erzeugung einer hohen Spannung und ein erfindungsgemäßes Halbleiterspeicherbauelement den Einfluss der Steuerung der Spannungsanstiegsgeschwindigkeit während eines Programmierintervalls reduzieren und eine stabile Programmierspannung zur Verfügung stellen.

Claims

Verfahren zum Erzeugen einer hohen Spannung, mit folgenden Schritten: – Erzeugen einer Anfangsspannung (Vpgmi) mit einer Anfangsrampengeschwindigkeit, – Erzeugen einer ersten Rampenspannung (VpgmR) in Reaktion auf die Anfangsspannung, wobei die erste Rampenspannung eine erste Rampengeschwindigkeit aufweist, die langsamer als die Anfangsrampengeschwindigkeit ist, und – Erzeugen einer zweiten Rampenspannung (VpgmR') in Reaktion auf die erste Rampenspannung, wobei die zweite Rampenspannung eine zweite Rampengeschwindigkeit aufweist, welche langsamer als die erste Rampengeschwindigkeit ist.
Verfahren nach Anspruch 1, wobei die Erzeugung der ersten Rampenspannung umfasst, dass die erste Rampenspannung erhöht wird, bis die erste Rampenspannung einen vorbestimmten Sollspannungspegel erreicht.
Verfahren nach Anspruch 2, das des Weiteren die Ausgabe der ersten Rampenspannung umfasst, bis die erste Rampenspannung den vorbestimmten Sollspannungspegel erreicht.
Verfahren nach Anspruch 3, wobei die Ausgabe der ersten Rampenspannung umfasst, dass ein Spannungspegel der ersten Rampenspannung reduziert wird und die reduzierte erste Rampenspannung ausgegeben wird.
Verfahren nach Anspruch 4, wobei die reduzierte erste Rampenspannung einen Spannungspegel aufweist, welcher um einen Wert, der auf einer Schwellwertspannung eines MOS-Transistors basiert, niedriger als der Spannungspegel der ersten Rampenspannung ist.
Verfahren nach Anspruch 4 oder 5, wobei die reduzierte erste Rampenspannung ausgegeben wird, während eine Programmierspannung eines nichtflüchtigen Speicherbauelements gesetzt wird.
Verfahren nach Anspruch 6, wobei das nichtflüchtige Speicherbauelement eine Mehrzahl von Kettenauswahlleitungen und eine Mehrzahl von Wortleitungen umfasst und wobei die Rampengeschwindigkeit der ersten Rampenspannung ausgewählt wird, um eine kapazitive Kopplung von wenigstens einigen der Mehrzahl von Kettenauswahlleitungen und/oder wenigstens einigen der Mehrzahl von Wortleitungen des nichtflüchtigen Speicherbauelements zu reduzieren oder zu minimieren.
Verfahren nach einem der Ansprüche 1 bis 7, wobei das Erzeugen einer ersten Spannung umfasst, dass ein Spannungspegel in Reaktion auf ein Taktsignal erhöht wird.
Verfahren nach Anspruch 8, wobei das Erhöhen eines Spannungspegels umfasst, dass eine Ausgabelast von einer Ladungspumpschaltung in Reaktion auf ein Taktsignal geladen wird, welches von der Ladungspumpschaltung empfangen wird.
Verfahren nach einem der Ansprüche 1 bis 9, wobei die erste Rampenspannung eine erste Welligkeit aufweist und die zweite Rampenspannung eine zweite Welligkeit aufweist, welche kleiner als die erste Welligkeit ist.
Verfahren nach einem der Ansprüche 2 bis 10, wobei das Erhöhen der ersten Rampenspannung umfasst, dass die erste Rampenspannung durch Inkrementschritte graduell erhöht wird.
Verfahren zum Erzeugen einer hohen Spannung zum Programmieren eines nichtflüchtigen Speicherbauelements, umfassend: – Erzeugen einer ersten Rampenspannung (VpgmR) mit einer ersten Rampengeschwindigkeit, – Ausgeben der ersten Rampenspannung, bis die erste Rampenspannung einen vorbestimmten Pegel erreicht, – Erzeugen einer zweiten Rampenspannung (VpgmR') mit einer reduzierten Welligkeit im Vergleich mit der ersten Rampenspannung und – Ausgeben der zweiten Rampenspannung, wenn die erste Rampenspannung den vorbestimmten Pegel erreicht.
Verfahren nach Anspruch 12, wobei die Ausgabe der ersten Rampenspannung umfasst, dass der Spannungspegel der ersten Rampenspannung reduziert wird und eine reduzierte erste Rampenspannung ausgegeben wird.
Verfahren nach Anspruch 12 oder 13, wobei die Erzeugung der ersten Rampenspannung umfasst, dass die erste Rampenspannung mit einer ersten Rampengeschwindigkeit erzeugt wird, welche langsamer als eine Rampengeschwindigkeit einer Eingangsspannung ist.
Verfahren nach Anspruch 14, wobei die Erzeugung der ersten Rampenspannung umfasst, dass die erste Rampenspannung mit einer Anstiegszeit erzeugt wird, welche länger als eine Anstiegszeit der Eingangsspannung ist.
Verfahren nach einem der Ansprüche 12 bis 15, wobei die Erzeugung der zweiten Rampenspannung umfasst, dass die zweite Rampenspannung in Reaktion auf die erste Rampenspannung mit einer Welligkeit erzeugt wird, die kleiner als die Welligkeit der ersten Rampenspannung ist.
Verfahren nach einem der Ansprüche 1 bis 16, wobei die Erzeugung der zweiten Rampenspannung umfasst: – Anlegen der ersten Rampenspannung an einen Ausgabetreiber, – Bereitstellen der zweiten Rampenspannung an einem Ausgang des Ausgabetreibers, – Bereitstellen eines relativ konstanten Stroms zwischen dem Ausgabetreiber und Masse, – Teilen der zweiten Rampenspannung basierend auf einem vorbestimmten Widerstandsverhältnis, um eine geteilte Spannung zur Verfügung zu stellen, – Vergleichen der geteilten Spannung mit einer vorbestimmten Referenzspannung und – Steuern eines Pegels der zweiten Rampenspannung gemäß dem Vergleichsergebnis.
Verfahren nach einem der Ansprüche 6 bis 17, wobei das nichtflüchtige Speicherbauelement ein Flashspeicherbauelement umfasst.
Generatorschaltung für hohe Spannung mit – einer Generatoreinheit (40) für hohe Spannung, die zum Erzeugen einer Anfangsspannung mit einer Anfangsrampengeschwindigkeit ausgeführt ist, gekennzeichnet durch – eine Rampenschaltung (50), die dafür ausgelegt ist, eine erste Rampenspannung in Reaktion auf die Anfangsspannung zu er zeugen, wobei die erste Rampenspannung eine erste Rampengeschwindigkeit aufweist, die langsamer als die erste Anfangsrampengeschwindigkeit ist, und – eine Spannungssteuereinheit (60), die auf die Rampenschaltung reagiert und dafür ausgelegt ist, eine zweite Rampenspannung mit einer zweiten Rampengeschwindigkeit zu erzeugen, die langsamer als die erste Rampengeschwindigkeit ist, und die erste Rampenspannung oder die zweite Rampenspannung in Reaktion auf einen Spannungspegel der ersten Rampenspannung auszugeben.
Generatorschaltung für hohe Spannung nach Anspruch 19, wobei die Generatoreinheit für hohe Spannung umfasst: – eine Pumpschaltung (10), die dafür ausgelegt ist, ein Ausgabesignal in Reaktion auf ein Taktsignal auf einen vorbestimmten Spannungspegel zu laden, und – einen ersten Spannungsregler (30), der dafür ausgelegt ist, das Taktsignal in Reaktion auf das Ausgabesignal zu steuern.
Generatorschaltung für hohe Spannung nach Anspruch 20, wobei der erste Spannungsregler dafür ausgelegt ist, das Taktsignal freizugeben, wenn das Ausgabesignal niedriger als ein Sollspannungspegel ist, und das Taktsignal zu sperren, wenn das Ausgabesignal den Sollspannungspegel überschreitet.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 19 bis 21, wobei die erste Rampenspannung eine erste zugehörige Welligkeit aufweist und die zweite Rampenspannung eine zweite zugehörige Welligkeit aufweist, die kleiner als die erste Welligkeit ist.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 19 bis 22, wobei die Rampenschaltung dafür ausgelegt ist, die erste Rampenspannung mit einer inkremental zunehmenden Amplitude zu erzeugen.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 19 bis 23, wobei die Spannungssteuereinheit einen zweiten Spannungsregler umfasst, der dafür ausgelegt ist, die zweite Rampenspannung mit einer zweiten Rampengeschwindigkeit zu erzeugen, die langsamer als die erste Rampengeschwindigkeit der ersten Rampenspannung ist.
Generatorschaltung für hohe Spannung nach Anspruch 24, wobei der zweite Spannungsregler umfasst: – einen Ausgabetreiber zum Empfangen der ersten Rampenspannung, – einen Ausgabeanschluss, der zur Ausgabe der zweiten Rampenspannung mit dem Ausgabetreiber gekoppelt ist, – eine Stromquelleneinheit zum Bereitstellen eines konstanten Stroms zwischen dem Ausgabetreiber und einem Masseanschluss, – einen Spannungsteiler, der mit dem Ausgabeanschluss gekoppelt und dafür ausgelegt ist, die zweite Rampenspannung basierend auf einem vorbestimmten Widerstandsverhältnis zu teilen, – einen Komparator zum Vergleichen der geteilten Spannung mit einer vorbestimmten Referenzspannung und zum Erzeugen eines davon abhängigen Vergleichsergebnisses und – eine Pegelsteuereinheit, die dafür ausgelegt ist, einen Pegel der zweiten Rampenspannung gemäß dem Vergleichsergebnis zu steuern.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 19 bis 25, wobei die Spannungssteuereinheit eine Überbrückungsschaltung zum Ausgeben der ersten Rampenspannung umfasst, wenn die erste Rampenspannung niedriger als ein vorbestimmter Wert ist.
Generatorschaltung für hohe Spannung nach Anspruch 26, wobei die Überbrückungsschaltung den Pegel der ersten Rampenspannung vor der Ausgabe der ersten Rampenspannung reduziert.
Generatorschaltung für hohe Spannung nach Anspruch 26 oder 27, wobei die Überbrückungsschaltung einen oder mehrere in Reihe geschaltete Transistoren umfasst, die vorbestimmte Schwellwertspannungen aufweisen.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 25 bis 28, wobei die Pegelsteuereinheit einen MOS-Transistor umfasst, dessen Gateanschluss mit dem Komparator gekoppelt ist, dessen Drainanschluss mit dem Ausgabetreiber gekoppelt ist und dessen Sourceanschluss mit der Stromquelleneinheit gekoppelt ist.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 25 bis 29, wobei der Ausgabetreiber ein PMOS-Transistorpaar umfasst, welches einen Stromspiegel bildet.
Generatorschaltung für hohe Spannung nach einem der Ansprüche 25 bis 30, wobei die Stromquelleneinheit ein NMOS-Transistorpaar umfasst, welches einen Stromspiegel bildet.
Programmierspannungsgeneratorschaltung mit – einer Pumpschaltung (10), die dafür ausgelegt ist, ein Anfangsspannungssignal zu erzeugen, und – einem ersten Spannungsregler (30), der mit der Pumpschaltung gekoppelt und dafür ausgelegt ist, den Spannungspegel des Anfangsspannungssignals zu steuern, gekennzeichnet durch – eine Rampenschaltung (50), die mit der Pumpschaltung gekoppelt und dafür ausgelegt ist, eine erste Rampenspannung in Reaktion auf das Anfangsspannungssignal zu erzeugen, und – einen zweiten Spannungsregler (70), der mit der Rampenschaltung gekoppelt und dafür ausgelegt ist, eine zweite Rampenspannung mit einer reduzierten Welligkeit im Vergleich zu einer Welligkeit der ersten Rampenspannung zu erzeugen.
Programmierspannungsgeneratorschaltung nach Anspruch 32, die des Weiteren eine Überbrückungsschaltung (90) umfasst, die dafür ausgelegt ist, die erste Rampenspannung um einen vorbestimmten Pegel zur reduzieren und die reduzierte erste Rampenspannung auszugeben, wenn die erste Rampenspannung niedriger als ein vorbestimmter Pegel ist.
Programmierspannungsgeneratorschaltung nach Anspruch 33, wobei die Überbrückungsschaltung einen oder mehrere in Reihe geschaltete Transistoren umfasst, die vorbestimmte Schwellwertspannungen aufweisen.
Programmierspannungsgeneratorschaltung nach einem der Ansprüche 32 bis 34, wobei die Rampenschaltung eine Rampengeschwindigkeit der ersten Rampenspannung so steuert, dass sie langsamer als eine Rampengeschwindigkeit des Anfangsspannungssignals ist.
Programmierspannungsgeneratorschaltung nach einem der Ansprüche 32 bis 35, wobei der zweite Spannungsregler dafür ausge legt ist, die zweite Rampenspannung mit einer zweiten Rampengeschwindigkeit zu erzeugen, die langsamer als die erste Rampengeschwindigkeit der ersten Rampenspannung ist.
Programmierspannungsgeneratorschaltung nach einem Ansprüche 32 bis 36, wobei der zweite Spannungsregler umfasst: – einen Ausgabetreiber (73) zum Empfangen der ersten Rampenspannung, – einen Ausgabeanschluss, der zur Ausgabe der zweiten Rampenspannung mit dem Ausgabetreiber gekoppelt ist, – eine Stromquelleneinheit (71) zum Bereitstellen eines konstanten Stroms zwischen dem Ausgabetreiber und einem Masseanschluss, – einen Spannungsteiler (75), der mit dem Ausgabeanschluss gekoppelt und dafür ausgelegt ist, die zweite Rampenspannung basierend auf einem vorbestimmten Widerstandsverhältnis zu teilen, – einen Komparator (77) zum Vergleichen der geteilten Spannung mit einer vorbestimmten Referenzspannung und zum Erzeugen eines davon abhängigen Vergleichsergebnisses und – eine Pegelsteuereinheit (79), die dafür ausgelegt ist, einen Pegel der zweiten Rampenspannung gemäß dem Vergleichsergebnis zu steuern.
Nichtflüchtiges Speicherbauelement mit einer Generatorschaltung für hohe Spannung nach einem der Ansprüche 19 bis 31, die mit einem eine Mehrzahl von Speicherzellen umfassenden Speicherzellenfeld gekoppelt und dafür ausgelegt ist, eine Spannung zum Programmieren der Mehrzahl von Speicherzellen zu erzeugen.
Nichtflüchtiges Speicherbauelement mit einer Programmierspannungsgeneratorschaltung nach einem der Ansprüche 32 bis 37, die mit einem eine Mehrzahl von Speicherzellen umfassenden Speicherzellenfeld gekoppelt und dafür ausgelegt ist, eine Spannung zum Programmieren der Mehrzahl von Speicherzellen zu erzeugen.