DE112004002859B4

DE112004002859B4 - Halbleitervorrichtung und Steuerverfahren für diese

Info

Publication number: DE112004002859B4
Application number: DE112004002859T
Authority: DE
Inventors: Yasuhiko Tanuma; Kazuhiro Kurihara
Original assignee: Spansion Japan Ltd; Spansion LLC
Current assignee: Spansion Japan Ltd; Spansion LLC
Priority date: 2004-05-12
Filing date: 2004-05-12
Publication date: 2011-07-14
Anticipated expiration: 2024-05-13
Also published as: US7729170B2; DE112004002859T5; WO2005109440A1; JPWO2005109440A1; US20050254299A1; GB2429315B; JP4698583B2; CN101002277A; US7450434B2; US20090016109A1; US20090034335A1; GB2429315A; GB0623193D0; US7821833B2

Abstract

Halbleitervorrichtung mit: – Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; – Decodern, die die Sektoren auswählen; und – einer Schaltung, die beim Lösrzeugt, das bewirkt, dass ein entsprechender einer der Decoder, der dem ausgewählten Sektor zugeordnet ist, temporär nichtausgewählt ist.

Description

HINTERGRUND DER ERFINDUNG
1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit Global-Wortleitungen, die mehrere Sektoren verbinden, und Lokal-Wortleitungen in den Sektoren, und ein Verfahren zum Steuern dieser Vorrichtung.
2. Beschreibung des einschlägigen Stands der Technik
In letzter Zeit haben die Anwendungen der nichtflüchtigen Halbleiterspeicher, wie z. B. Flash-Speicher, drastisch zugenommen. Es ist bekannt, dass der Flash-Speicher ein Zellenarray des NOR-Typs, NAND-Typs oder AND-Typs aufweist. Eines der Merkmale des Flash-Speichers ist das Durchführen eines Löschvorgangs auf Sektorbasis. Es sind zahlreiche Sektoranordnungen vorgeschlagen worden. Beispielsweise ist bekannt, dass die Sektoren in einer Matrixstruktur in Arrays angeordnet sind, in der die Sektoren seitlich durch Global-Wortleitungen miteinander verbunden sind und vertikal durch Vertikal-Wortleitungen miteinander verbunden sind. Jeder der Sektoren weist jeweils eine Lokal-Wortleitung auf, mit der selektiv eine Verbindung über die Global-Wortleitung und die Vertikal-Wortleitung hergestellt wird.
Bei der oben beschriebenen Struktur tritt ein Problem hinsichtlich der Reduzierung des Stromverbrauchs auf. Das oben beschriebene Array erfordert ein kompliziertes Schalten und bewirkt Leckstrom. Mit größer werdender Kapazität des Flash-Speichers wird dieses Problem offensichtlicher.
Aus US-2002/0001217 A1 ist ein nichtflüchtiger Speicher mit hierarchischer Wortleitungsstruktur bekannt, bei dem die die lokalen Wortleitungen aktivierenden Subdecoder mit speziellen komplementären Signalen angesteuert werden, um parasitäre Schaltströme zu vermeiden.
ZUSAMMENFASSENDER ÜBERBLICK ÜBER DIE ERFINDUNG
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, den Stromverbrauch in Halbleitervorrichtungen, wie z. B. einem nichtflüchtigen Halbleiterspeicher, zu reduzieren.
Bei der vorliegenden Erfindung handelt es sich um eine Halbleitervorrichtung mit: Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; Decodern, die die Sektoren auswählen; und eine Schaltung, die beim Löschen eines ausgewählten Sektors ein Steuersignal erzeugt, das bewirkt, dass ein entsprechender einer der Decoder, der dem ausgewählten Sektor zugeordnet ist, temporär nichtausgewählt ist.
Die oben beschriebene Halbleitervorrichtung kann derart konfiguriert sein, dass jeder der Sektoren einen Pull-up-Transistor aufweist, der von einem entsprechenden einen Decoder über eine entsprechende eine die Sektoren miteinander verbindende Global-Wortleitung angesteuert wird und eine der Lokal-Wortleitungen ansteuert; und der Pull-up-Transistor von dem Steuersignal im AUS-Zustand gehalten wird.
Die Halbleitervorrichtung kann darüber hinaus derart konfiguriert sein, dass die Schaltung das Steuersignal erzeugt, das den entsprechenden einen Decoder in einer Anfangsphase des Löschens nichtausgewählt lässt.
Die Halbleitervorrichtung kann ferner derart konfiguriert sein, dass die Schaltung das Steuersignal erzeugt, das den entsprechenden einen Decoder nichtausgewählt lässt, bis ein mit dem entsprechenden einen nichtausgewählten Decoder verbundener Negativ-Pumpweg beim Löschen auf eine vorgegebene negative Zwischenspannung fällt.
Die Halbleitervorrichtung kann derart konfiguriert sein, dass jeder der Sektoren einen Pull-up-Transistor und einen Pull-down-Transistor zum Ansteuern einer der Lokal-Wortleitungen aufweist, wobei beide Transistoren von einem entsprechenden einen Decoder angesteuert werden; und das Steuersignal beim Löschen einen die Pull-up- und Pull-down-Transistoren aufweisenden Weg für einen vorgegebenen Zeitraum deaktiviert.
Die vorliegende Erfindung betrifft ferner eine Halbleitervorrichtung mit Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; Decodern, die die Sektoren auswählen; und mit einer Schaltung, die beim Programmieren eines ausgewählten Sektors Steuersignale erzeugt, die bewirken, dass sich die Lokal-Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Die Halbleitervorrichtung kann derart konfiguriert sein, dass jeder der Sektoren einen Pull-up-Transistor und einen Pull-down-Transistor zum Ansteuern einer der Lokal-Wortleitungen aufweist, wobei beide Transistoren von einem entsprechenden einen Decoder angesteuert werden; und die Steuersignale die Pull-up- und Pull-down-Transistoren in den nichtausgewählten Sektoren beim Programmieren ausschalten.
Die Halbleitervorrichtung kann schließlich auch derart konfiguriert sein, dass einer der dem ausgewählten zu programmierenden Sektor zugeordneten Decoder nichtausgewählte Lokal-Wortleitungen in dem ausgewählten Sektor über eine den einen Decoder und den ausgewählten Sektor verbindende Global-Wortleitung auf ein vorgegebenes Potential einstellt.
Die vorliegende Erfindung betrifft auch eine Halbleitervorrichtung mit Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; Decodern, die die Sektoren über Global-Wortleitungen auswählen; einer Dummyleitung; und mit einer Schaltung, die beim Entladen der Lokal-Wortleitungen nach dem Löschen unter Verwendung einer an die Lokal-Wortleitungen angelegten negativen Spannung die Dummyleitung mit den Global-Wortleitungen koppelt.
Die Halbleitervorrichtung kann derart konfiguriert sein, dass sie ferner eine Vorspannschaltung aufweist, die beim Lesen und Programmieren eine vorgegebene Spannung auf der Dummyleitung vorspannt.
Die Halbleitervorrichtung kann zusätzlich derart konfiguriert sein, dass sie ferner eine weitere Schaltung aufweist, die beim Löschen eines ausgewählten Sektors ein Steuersignal erzeugt, das bewirkt, dass ein entsprechender einer der Decoder, der dem ausgewählten Sektor zugeordnet ist, temporär nichtausgewählt ist.
Die Halbleitervorrichtung kann ferner derart konfiguriert sein, dass sie ferner eine weitere Schaltung aufweist, die beim Programmieren eines ausgewählten Sektors Steuersignale erzeugt, die bewirken, dass sich die Lokal-Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Die Halbleitervorrichtung kann derart konfiguriert sein, dass die Speicherzellen nichtflüchtige Speicherzellen sind.
Die vorliegende Erfindung betrifft auch ein Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und beim Löschen eines ausgewählten Sektors Erzeugen eines Steuersignals, das bewirkt, dass ein Decoder zum selektiven Ansteuern des ausgewählten Sektors temporär nichtausgewählt ist.
Die vorliegende Erfindung betrifft ferner ein Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und beim Programmieren eines ausgewählten Sektors Erzeugen von Steuersignalen die bewirken, dass sich die Lokal-Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Die vorliegende Erfindung betrifft schließlich auch ein Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und Koppeln einer Dummyleitung mit einer Global-Wortleitung zur Zeit des Entladens der Lokal-Wortleitungen nach dem Löschen unter Verwendung einer an die Lokal-Wortleitungen angelegten negativen Spannung.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nun mit Bezug auf die folgenden Figuren näher erläutert. Es zeigen:
1 eine schematische Darstellung der Gesamtstruktur einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
2A die Pegel an den Global-Wortleitungs-Decoder der in 1 gezeigten Halbleitervorrichtung angelegter Signale;
2B die Pegel an den Vertikal-Wortleitungs-Decoder der in 1 gezeigten Halbleitervorrichtung angelegter Signale;
2C die Pegel an eine Sektorumschaltsteuerschaltung der in 1 gezeigten Halbleitervorrichtung angelegter Signale;
2D die Pegel an einen Lokal-Wortleitungs-Decoder der in 1 gezeigten Halbleitervorrichtung angelegter Signale;
3 ein Schaltbild des in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Lokal-Wortleitungs-Decoders (xdec_sub);
4 ein Schaltbild einer in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Hochspannungsausgangsschaltung (gvpx);
5A und 5B Zeitdiagramme der Operation der in 4 gezeigten Hochspannungsausgangsschaltung;
6 ein Schaltbild eines in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Global-Wortleitungs-(Reihenrichtungs-)Decoders (xdec);
7 ein Schaltbild einer in der in 1 gezeigten Halbleitervorrichtung verwendeten XT-Erzeugungsschaltung;
8 ein Schaltbild einer in der in 1 gezeigten Halbleitervorrichtung verwendeten Vorbestimmt-Potential-Detektionsschaltung (negpl);
9A und 9B Zeitdiagramme der Operationen des in 6 gezeigten Global-Wortleitungs-Decoders und der in 7 gezeigten XT-Erzeugungsschaltung;
10 ein Schaltbild einer in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Global-Sektor-Umschaltschaltung (sswitchg) in Reihenrichtung;
11A und 11B Zeitdiagramme der Operationen der in 8 gezeigten Vorbestimmt-Potential-Detektionsschaltung und der Global-Sektor-Umschaltschaltung;
12 ein Schaltbild einer in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Global-Sektor-Umschaltschaltung (sswitchv) in Spaltenrichtung;
13 ein Schaltbild eines Vertikal-Wortleitungs-Decoders (vdec) in der in 1 gezeigten Halbleitervorrichtung;
14A und 14B Zeitdiagramme der Operationen der in 12 gezeigten Global-Sektor-Umschaltschaltung und des in 13 gezeigten Vertikal-Wortleitungs-Decoders;
15 eine Konfiguration und Operation eines in der in 1 gezeigten Halbleitervorrichtung vorgesehenen Sektorumschalters (sswitch);
16 eine grafische Darstellung mit Erläuterung des Entladens einer Global-Wortleitung und des Entladens einer Lokal-Wortleitung nach dem Löschen;
17 ein Blockschaltbild der Gesamtstruktur einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
18 ein Schaltbild einer bei der zweiten Ausführungsform verwendeten Global-Sektor-Umschaltschaltung in Horizontalrichtung;
19 eine grafische Darstellung mit Erläuterung des Entladens der Wortleitung und des Entladens der Global-Wortleitung nach dem Löschen bei der zweiten Ausführungsform; und
20 ein Blockschaltbild einer Gesamtstruktur der erfindungsgemäßen Halbleitervorrichtung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Es folgt nun eine Beschreibung von Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beiliegenden Zeichnungen.
Erste Ausführungsform
1 zeigt ein Blockschaltbild eines Flash-Speichers, der ein Ausführungsbeispiel eines nichtflüchtigen Halbleiterspeichers gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist. Der Flash-Speicher weist mehrere Sektoren 20011–200hv auf, die in Reihen und Spalten angeordnet sind (h und v sind jeweils willkürliche natürliche Zahlen). Jeder der Sektoren 20011–200hv weist nichtflüchtige Speicherzellen auf. Jede der Reihen weist die gleiche Struktur auf, und jede der Spalten weist die gleiche Struktur auf. Somit bezieht sich die folgende Beschreibung hauptsächlich nur auf die h. Reihe und die v. Spalte, und eine Beschreibung der anderen Reihen und Spalten kann entfallen.
Ein Paar Global-Wortleitungen GWLNh und GWLBh verbindet die Sektoren 200h1–200hv in der h. Reihe in seitlicher Richtung (Reihenrichtung) miteinander. Eine Programmier-/Lesespannungszuführleitung VPXh und eine Sektorumschaltsteuerleitung GXDSh sind seitlich vorgesehen und mit den Sektoren 200h1–200hv verbunden. Haupt-Decoder (Reihen-Decoder) 1001–100h sind in den Reihen angeordnet. Der Haupt-Decoder 100h steuert das Paar Global-Wortleitungen GWLNh und GWLBh, die Programmier-/Lesespannungszuführleitung VPXh und die Sektorumschaltsteuerleitung GXDSh. Der Haupt-Decoder 100h weist eine Hochspannungsausgangsschaltung (gvpx) 110, einen Global-Wortleitungs-Decoder (xdec) 140 und eine Global-Wortleitungs-Umschaltschaltung (sswitchg) 180 auf. Die Hochspannungsausgangsschaltung 110 versorgt die Sektoren 200h1–200hv mit einer Programmier-/Lesespannung VPXh. Der Global-Wortleitungs-Decoder 140 steuert selektiv die Global-Wortleitung GWLNh und GWLBh an. Die Global-Sektor-Umschaltschaltung 180 steuert die Sektorumschaltsteuerleitung GXDSh in Reihenrichtung an. Die Haupt-Decoder 1001–100n werden mit einer hohen Spannung VPXG und einer negativen Spannung NEGP von einer Spannungserzeugungsschaltung 400 versorgt. Die Spannungserzeugungsschaltung 400 weist eine Hochspannungserzeugungsschaltung 410, die die hohe Spannung VPXG erzeugt, und eine Negativspannungserzeugungsschaltung 420 auf, die die negative Spannung NEGP erzeugt. Die negative Spannung NEGP wird zum Löschen der Sektoren verwendet, wie nachstehend beschrieben wird.
Spalten-Decoder 3001–300v sind in den Spalten angeordnet. Sektorumschaltauswahlsignalleitungen AENv und NENv und eine Vertikal-Wortleitung VWLn, die von dem Spalten-Decoder 300v kommt, sind mit den Sektoren 1001v–100hv in der v. Spalte verbunden. Der Spalten-Decoder 300v weist eine Global-Sektor-Umschaltschaltung (sswitchv) 310 in Spaltenrichtung und einen Vertikal-Wortleitungs-Decoder (vxdec) 340 auf. Die Global-Sektor-Umschaltschaltung 310 wählt die Sektorumschaltauswahlsignalleitungen AENv und NENv aus. Der Vertikal-Wortleitungs-Decoder 340 steuert selektiv die Vertikal-Wortleitung VWLv an. Die Spannungserzeugungsschaltung 400 versorgt die Spalten-Decoder 3001–300v mit der hohen Spannung VPXG und der negativen Spannung NEGP.
Der Sektor 200hv weist eine Sektorumschaltschaltung (sswitch) 210 und Lokal-Wortleitungs-Decoder (xdec_sub) 240 auf, von denen jeder einer jeweiligen einen der darin vorgesehenen Lokal-Wortleitungen zugeordnet ist. Die Sektorumschaltschaltung 210 wird von den Sektorumschaltauswahlsignalleitungen AENv und NENv gesteuert und versorgt eine Signalleitung XDSn mit der negativen Spannung NEGP oder Erdspannung Vss. Die Lokal-Wortleitungs-Decoder 240 sind selektiv mit der Vertikal-Wortleitung VWLv verbunden. Der ausgewählte Lokal-Wortleitungs-Decoder 240 versorgt die diesem zugeordnete Lokal-Wortleitung mit der hohen Spannung VPXh oder Erdspannung Vss, die über die Vertikal-Wortleitung VWLv zugeführt wird. Die Speicherzellen sind mit der Lokal-Wortleitung verbunden.
Es wird nun eine Darstellung der Operation des Flash-Speichers gegeben. Ein Sektor und eine darin vorgesehene Lokal-Wortleitung werden von den Signalen VPXh, GWLNh, GWLBh und GXDSh in Reihenrichtung und den Signalen VWLv, AENv und NENv in Spaltenrichtung ausgewählt. Die von der in dem Haupt-Decoder 100h vorgesehenen Global-Sektor-Umschaltschaltung 180 ausgegebene negative Spannung NEGP wird der ausgewählten Lokal-Wortleitung in dem ausgewählten Sektor über die Leitung GXDSh zugeführt. Die Leitung GXDSh ist eine den Sektoren 200h1–200hv in Reihenrichtung gemeinsame Leitung, und diese werden sequentiell beginnend mit dem Sektor 200h1, der dem Haupt-Decoder 100h am nächsten liegt, mit dieser verbunden.
2A bis 2D zeigen eine Darstellung der Operation des in 1 gezeigten Flash-Speichers. 2A zeigt eine Ansicht einer Operation des Global-Wortleitungs-Decoders (xdec) 140, 2B zeigt eine Ansicht einer Operation des Vertikal-Wortleitungs-Decoders (vxdec) 340, 2C zeigt eine Ansicht der Sektorumschaltschaltung (sswitch) 210, und 2D zeigt eine Ansicht einer Operation des Lokal-Wortleitungs-Decoders (xdec_sub) 240. 2A bis 2D zeigen Operationen beim Lösch-Verifizieren, Löschen und Programmieren. Die beim Lesen durchgeführten Operationen sind die gleichen wie beim Programmieren.
Zum besseren Verständnis wird der Lokal-Wortleitungs-Decoder (xdec_sub) 240 zuerst beschrieben. Wie nachstehend beschrieben, besteht die Möglichkeit, dass beim Umschalten von der Lösch-Verifizierung zum Löschen und beim Programmieren ein Leckstrom durch den Lokal-Wortleitungs-Decoder 240 fließt, wenn nicht die folgende Schaltungskonfiguration verwendet wird. Im Folgenden als erstes wird die Konfiguration des Lokal-Wortleitungs-Decoders 240 mit Bezug auf 3 beschrieben, wird als zweites der Leckstrom beschrieben, der bei der Umschaltung von der Lösch-Verifizierung auf das Löschen und beim Programmieren auftreten kann, und wird als drittes eine Darstellung der Konfiguration gegeben, die zum Verhindern des Auftretens des Leckstroms vorgesehen ist.
3 zeigt ein Schaltbild einer Konfiguration des Lokal-Wortleitungs-Decoders (xdec_sub) 240. Der Lokal-Wortleitungs-Decoder 240 weist N-Kanal-Transistoren 241, 242 und 243 auf. Der Transistor 242 ist ein Pull-up-Transistor, und der Transistor 243 ist ein Pull-down-Transistor. Die Vertikal-Wortleitung VWLv ist über den Transistor 242 selektiv mit der Lokal-Wortleitung P2WLn verbunden, und die Sektorumschaltsteuerleitung XDSn von der Sektorumschaltschaltung 210 ist über den Transistor 243 selektiv mit der Lokal-Wortleitung P2WLn verbunden. Die Transistoren 241, 242 und 243 sind in P-Wannen ausgebildet und sind von der von der Global-Sektor-Umschaltschaltung 180 des Haupt-Decoders 100h kommenden Sektorumschaltsteuerleitung GXDSh in Sperrrichtung vorgespannt. Die P-Wannen, die jeweils die Transistoren 241, 242 und 243 aufweisen, sind zwecks Isolierung gegen ein P-Substrat in einer N-Wanne angeordnet. Die N-Wanne ist von einer Energieversorgungsspannung Vcc vorgespannt. Das Gate des Transistors 242 wird über den Transistor 241 von der Global-Wortleitung GWLNh gesteuert. Das Gate des Transistors 241 ist mit der Hochspannungsversorgungsleitung VPXh verbunden, die von der Hochspannungsausgangsschaltung 110 des Haupt-Decoders 100h kommt. Das Gate des Transistors 243 wird von der Global-Wortleitung GWLBh gesteuert. Ein kleiner Kreis an dem Symbol für jeden Transistor besagt, dass diese Transistoren Schwellenspannungen aufweisen, die niedriger sind als diejenigen von Transistoren, deren Symbole nicht mit einem Kreis versehen sind.
Die in 2D gezeigten Spannungen werden zum Zeitpunkt der Lösch-Verifizierung an die ausgewählte Wortleitung und die nichtausgewählten (in den Figuren mit ”unausgewählte” bezeichnet) Wortleitungen angelegt. Die geschieht im Einzelnen wie folgt. Zur Zeit der Lösch-Verifizierung ist GWLNh/GWLBh = VPXh/Vss, ist VWLv = VPXV und wird die Lokal-Wortleitung P2WLn in Verbindung mit der ausgewählten Wortleitung mit der hohen Spannung versorgt. In Verbindung mit den nichtausgewählten Wortleitungen befindet sich die Lokal-Wortleitung P2WLn auf Vss unter der Bedingung, dass GWLNh/GWLBh = VPXh/Vss (ausgewählt) ist und VWLv = Vss (nichtausgewählt) ist oder GWLNh/GWLBh = Vss/Vcc (nichtausgewählt) ist und VWLv = VPXY (ausgewählt) ist. Zur Zeit des Löschens ist in Verbindung mit dem ausgewählten Sektor GWLNh/GWLBh = NEGP/Vcc, VWLv = Vss, XDSn = GXDSh = NEGP und wird die Lokal-Wortleitung P2WLn mit der negativen Spannung versorgt. In Verbindung mit den nichtausgewählten Sektoren befindet sich die Lokal-Wortleitung P2WLn auf Vss unter der Bedingung, dass GWLNh/GWLBh = NEGP/Vss (ausgewählt) ist und XDSn = Vss (nichtausgewählt) ist oder GWLNh/GWLBh = Vss/Vcc (nichtausgewählt) ist und XDSn = Vss (nichtausgewählt) ist. In diesem Fall, der vorherigen Bedingung, befindet sich die Lokal-Wortleitung P2SLn im Floating-Zustand und weist die Wortleitung P2WLn aufgrund der aus Tatsache, dass GWLNhg = NEGP ist, resultierenden Kopplung eine negative Spannung auf. Es besteht jedoch kein wesentlicher negativer Einfluss.
In dem über die Global-Wortleitung GWLNh und GWLBh ausgewählten Sektor ist es dann, wenn die Operation von der Lösch-Verifizierung zu der Löschoperation umgeschaltet wird, gewünscht, die Lokal-Wortleitung P2WLn schnell von der hohen Spannung auf die negative Spannung umzuschalten. Zum Erreichen einer schnellen Umschaltung ist es erforderlich, den Transistor 242 aus dem EIN-Zustand schnell auszuschalten und den Transistor 243 aus dem AUS-Zustand schnell einzuschalten. Unmittelbar vor dem Umschalten auf die Löschoperation befindet sich die Global-Wortleitung GWLNh auf der hohen Spannung VPXh, wodurch der Transistor 242 eingeschaltet wird. Somit wird die zum Einstellen der Global-Wortleitung P2WLn auf die hohe Spannung durch Einschalten des Transistors 242 ausreichende Spannung an einem Knotenpunkt F fest gehalten. In diesem Zustand schaltet dann, wenn die Operation von der Lösch-Verifizierung auf die Löschoperation umgeschaltet wird, die mit dem ausgewählten Sektor verbundene Global-Wortleitung GWLNh von der hohen Spannung VPX auf die negative Spannung NEGP um. Zu dieser Zeit wird beim Stand der Technik die Global-Wortleitung GWLNh auf einer höheren Spannung als Vss gehalten. Somit wird der Transistor 242 im EIN-Zustand gehalten, und es wird ein Leckstromweg von der Vertikal-Wortleitung VWLv ausgebildet. Somit kann die Lokal-Wortleitung P2WLn nicht auf effiziente Weise über den Transistor 243 auf die negative Spannung NEGP getrieben werden Im Gegensatz dazu wird bei der hier beschriebenen Ausführungsform die einzigartige Struktur verwendet, die nachfolgend beschrieben wird. Diese Struktur schaltet den Transistor 242 während eines vorgegebenen Zeitraums ab Beginn der Löschoperation zwangsweise aus und treibt somit die Lokal-Wortleitung P2WLn schnell auf die negative Spannung NEGP. Der oben erwähnte Leckstromweg tritt in den Lokal-Wortleitungs-Decodern 240 in dem ausgewählten Sektor auf. Daher sinkt bei steigender Speicherkapazität die Effizienz der Zuführung der negativen Spannung NEGP, und es kann ein Fall eintreten, in dem die negative Spannung NEGP nicht zugeführt werden kann. Das Unterdrücken des Leckstromwegs bei der hier beschriebenen Ausführungsform ist besonders in der oben beschriebene Situation vorteilhaft.
Es besteht ferner eine Möglichkeit, dass der Leckstrom während der Programmierung durch die in 3 gezeigten Lokal-Wortleitungs-Decoder 240 fließen kann. Bei der Programmierung sind auf der ausgewählten Vertikal-Wortleitung VWLv (= VPXV) der Lokal-Wortleitungs-Decoder 240, in dem sich die Global-Wortleitungen GWLNh/GWLBh in den ausgewählten Zuständen (= VPXh/VPXV) befinden, und die anderen Lokal-Wortleitungs-Decoder 240 vorgesehen, in denen sich die Global-Wortleitungen GWLBh/GWLBh in den Nichtausgewählt-Zuständen (= Vss/Vcc) befinden. Bei den Lokal-Wortleitungs-Decodern 240, bei denen sich die Global-Wortleitungen GWLNh/GWLBh in den Nichtausgewählt Zuständen befinden, sind die Transistoren 242 AUS, da GWLNh = Vss ist, und der Transistor 243 ist im EIN-Zustand. Da jedoch die Transistoren 242 und 243 niedrige Schwellenwerte aufweisen, fließt ein kleiner Leckstrom in den Transistoren 242. Mit steigender Speicherkapazität gibt es eine wachsende Anzahl von nichtausgewählten Lokal-Wortleitungs-Decodern 240, und der negative Einfluss des Leckstroms wird offensichtlicher. Zur Lösung dieses Problems wird bei der hier beschriebenen Ausführungsform eine einzigartige Struktur verwendet, die beide Transistoren 242 und 243 in jedem der Lokal-Wortleitungs-Decoder 240, die sich zur Zeit des Programmierens in den Nichtausgewählt-Zuständen befinden, derart ausschaltet, dass kein Leckstrom durch die Transistoren 242 und 243 fließen kann (wie in 2D gezeigt, wird der Transistor 243 durch Setzen der Global-Wortleitung GWLBh auf Vss ausgeschaltet). Somit befinden sich die Wortleitungen P2WLn in den nichtausgewählten Sektoren in den Floating-Zuständen, und die von dem Lokal-Wortleitungs-Decoder 240 auf der ausgewählten Vertikal-Wortleitung VWLv angesteuerte Lokal-Wortleitung P2WLn beeinflusst die Programmierung nicht, ob wohl der Pegel der Lokal-Wortleitung P2WLn aufgrund der Kopplung leicht angestiegen ist. Es sei darauf hingewiesen, dass der Bitleitungspegel in dem aus gewählten Sektor angestiegen ist. Zum Verhindern eines fehlerhaften Programmierens aufgrund des durch die Kopplung bewirkten Anstiegs bei der Lokal-Wortleitung P2WLn ist es erforderlich, die nichtausgewählten Lokal-Wortleitungen mit dem Massepotential Vss zu verbinden. Dadurch wird bewirkt, dass ein Leckstrom in den nichtausgewählten Lokal-Wortleitungs-Decodern 240 in dem ausgewählten Sektor fließt. Es besteht jedoch kein negativer Einfluss, sofern nicht eine sehr große Anzahl von nichtausgewählten Lokal-Wortleitungen verwendet wird.
Es werden nun Teile der in 1 gezeigten Struktur beschrieben.
4 zeigt ein Schaltbild der Hochspannungsausgangsschaltung (gvpx) 110, die in dem Haupt-Decoder 100h vorgesehen ist. Die Hochspannungsausgangsschaltung 110 gibt die hohe Spannung VPXh aus und weist AND-Gates 111, 112, ein NOR-Gate 113, N-Kanal-Transistoren 114, 117 und 118, P-Kanal-Transistoren 115, 116 und 119, einen Inverter 120 und eine Floating-Befehlssignalerzeugungsschaltung 121 auf. Ein Symbol GSELh ist ein Global-Wortleitungs-Auswahlbefehlssignal, ein Symbol ERSEL ist ein Lösch-Decodierperiodenbefehlssignal, ein Symbol GSELBh ist ein invertiertes Signal des Global Wortleitungs-Auswahlbefehlssignals GSELh, ein Symbol SVPX ist ein VPX-Auswahlbefehlssignal, ein Symbol VPXG ist die durch eine Ladepumpenoperation erzeugte hohe Spannung (> Vcc), ein Symbol ERSELBVT ist ein invertiertes Signal des Löschperiodenbefehlssignals ERSEL, ein Symbol PGMB ist ein Signal, das einen Zeitraum anzeigt, in dem die hohe Spannung an dem Gate und dem Drain der Speicherzelle während der Programmierperiode angelegt ist, und ein Symbol FLOATXBh ist ein Signal, das eine Floating-Periode anzeigt. Die Steuersignale GSELh, ERSEL, GSELh, SVPX, ERSELBVT und PGMB werden von einer Steuerschaltung (Steuerschaltung 520 aus 20), die nachstehend beschrieben wird, geliefert.
5A und 5B zeigen eine Operation der Hochspannungsausgangsschaltung 110. 5A zeigt die Operation zur Zeit des Programmierens, und 5B zeigt die Operation zur Zeit des Löschens. Wenn die Global-Wortleitung in der h. Reihe zur Zeit des Programmierens ausgewählt ist, erzeugt die Hochspannungsausgangsschaltung 110 in dem Haupt-Decoder 100h die hohe Spannung VPXh (> Vcc) aus der Spannung VPXG, die durch die Ladepumpenoperation erhöht worden ist, und gibt die hohe Spannung VPXh aus. Wenn die Global-Wortleitung in der h. Reihe zur Zeit des Programmierens nichtausgewählt ist, hält die Hochspannungsausgangsschaltung 110 die Ausgangsspannung VPXh auf Vcc. Wenn die Global-Wortleitung in der h. Reihe zur Zeit des Löschens ausgewählt ist, erzeugt die Hochspannungsausgangsschaltung 110 in dem Haupt-Decoder 100h die Ausgangsspannung VPXh gleich Vss. Wenn die oben genannte Global Wortleitung nichtausgewählt ist, hält die Hochspannungsausgangsschaltung 110 die Ausgangsspannung VPXh auf Vcc. Die Floating-Befehlssignalerzeugungsschaltung 121 gibt ein Niederpegelsignal synchron mit dem Steuersignal PGMB aus, wenn die Global-Wortleitung in der h. Reihe zur Zeit des Programmierens nichtausgewählt ist.
6 zeigt ein Schaltbild des Global-Wortleitungs-Decoders (xdec) 140, der in dem Haupt-Decoder 100h vorgesehen ist. Der Global-Wortleitungs-Decoder 140 weist NAND-Gates 141, 147, N-Kanal-Transistoren 142, 145, P-Kanal-Transistoren 143 und 144, ein OR-Gate 146 und einen Inverter 148 auf. Die Spannung VPXh von der in 4 gezeigten Hochspannungsausgangsschaltung 110 ist an die Sources der Transistoren 143 und 144 angelegt, und das Steuersignal FLOATXBh ist an das NAND-Gate 147 angelegt. Ein Signal GXRSTL wird von einer Steuerschaltung geliefert, die nachstehend beschrieben wird, und wird zum Rücksetzen der Global-Wortleitungen GWLNh und GWLBh oder zum Setzen dieser Leitungen auf Vss verwendet. Ein Signal XTx wird von einer XT-Erzeugungsschaltung 150 geliefert, die anhand von 7 beschrieben wird, und zum Auswählen des Global-Wortleitungs-Decoders 140 des Haupt-Decoders 100y verwendet. Die Operation des Global-Wortleitungs-Decoders 140 wird nachstehend anhand von 9A und 9B beschrieben.
7 zeigt ein Schaltbild der XT-Erzeugungsschaltung 150. Die XT-Erzeugungsschaltung 150 gibt jeweils Signale XT(0)–XT(h) an die Haupt-Decoder 1001–100h aus. Die XT-Erzeugungsschaltung 150 decodiert ein Adressensignal zum Auswählen eines Haupt-Decoders. Die XT-Erzeugungsschaltung 150 ist mit x Decodierschaltungen versehen, von denen jede eine identische Struktur aufweist. Es sei nun angenommen, dass x xdec-Schaltungen in dem Haupt-Decoder vorgesehen sind. Zum Beispiel weist die Decodierschaltung, die das Signal XT(0) ausgibt, ein AND-Gate 151, NOR-Gates 152 und 153 und Inverter 154 und 155 auf. Das AND-Gate 151 wird mit drei Bits A11B, A12B und A13B aus den aus dem Adressensignal bestehenden Bits versorgt. Das Ausgangssignal des AND-Gate 151 wird zu dem NOR-Gate 152 geliefert, das eine NOR-Operation an dem Ausgangssignal des AND-Gate 151 und dem Signal ERSEL, das sich zur Zeit des Löschens auf einem hohen Pegel befindet, durchführt. Das Ausgangssignal des NOR-Gate 152 wird zu dem NOR-Gate 153 geliefert, das eine NOR-Operation an dem Ausgangssignal des NOR-Gate 152 und einem von einer Disable-Signal-Erzeugungsschaltung 156 ausgegebenen Disable-Signal DISXT durchführt. Das Ausgangssignal des NOR-Gate 153 durchläuft die Inverter 154 und 155 und wird als XT(0) ausgegeben. Die Disable-Signal-Erzeugungsschaltung 156 erzeugt unter Verwendung eines NAND-Gate 157 und eines Inverters 158 das Disable-Signal DISXT aus einem von der nachstehend beschriebenen Steuerschaltung ausgegebenen Löschbefehlssignal ER und einem von einer Vorbestimmt-Potential-Detektionsschaltung 160, die nachstehend anhand von 8 beschrieben wird, erzeugten Detektionssignal NEGPL. Die von der XT-Erzeugungsschaltung 150 erzeugten Signale XT(0) ... fungieren als Steuersignale, die temporär bewirken, dass der mit dem ausgewählten Sektor verbundene Decoder nichtausgewählt ist. Die Operation der XT-Erzeugungsschaltung 150 wird nachstehend anhand von 9A und 9B beschrieben.
8 zeigt ein Schaltbild der Vorbestimmt-Potential-Detektionsschaltung 160, die eine vorgegebene negative Spannung (zum Beispiel –3 V) während eines Übergangsprozesses detektiert, bei dem die negative Spannung NEGP von Vss zu einer negativen Spannung (zum Beispiel –6 V) wechselt, die für das Löschen zur Zeit des Löschens erforderlich ist. Die Vorgegeben-Spannungs-Detektionsschaltung 160 weist ein NAND-Gate 161, Inverter 162, 172–174, N-Kanal-Transistoren 163, 167, 169, 170 und 175 und P-Kanal-Transistoren 164, 165, 166, 168 und 171 auf. Die von der Negativspannungserzeugungsschaltung 420 erzeugte negative Spannung NEGP ist an das Gate des P-Kanal-Transistors 165 angelegt. Das NAND-Gate 161 empfängt ein Signal, das sich während der Löschperiode auf einem hohen Pegel befindet, und öffnet sein Gate. Ein Ausgangssignal ENLB des NAND-Gate 161 ist an die Gates der Transistoren 163 und 170 angelegt. Wenn die negative Spannung NEGP die vorgegebene negative Spannung von gleich –3 V von Vss aus nicht erreicht, ist der P-Kanal-Transistor 165 AUS, und befindet ein Vorbestimmt-Potential-Detektionssignal NEGPL auf Vcc. Somit befindet sich das Signal ENLB auf niedrigem Pegel, und das Ausgangssignal des Inverters 162 befindet sich auf hohem Pegel. Zu dieser Zeit sind die Transistoren 164 und 166 AUS. Wenn die negative Spannung NEGP auf das vorbestimmte Potential (–3 V) fällt, wird der Transistor 165 eingeschaltet, und werden die Transistoren 164 und 166 eingeschaltet. Somit steigt das Potential eines Knotenpunkts NVD, und der Transistor 175 wird eingeschaltet. Dadurch wechselt das Vorgegeben-Potential-Detektionssignal NEGPL von hohem Pegel auf niedrigen Pegel. Da die Latch-Schaltungen der Inverter 172 und 173 den hohem Pegel beibehalten, wechselt das Vorbestimmt-Potential-Detektionssignal NEGPL zu niedrigem Pegel. Selbst wenn das Signal ENLB zu hohem Pegel wechselt, wird das Vorbestimmt-Potential-Detektionssignal NEGPL auf dem niedrigen Pegel gehalten.
9A und 9B zeigen Zeitdiagramme von Operationen des Global-Wortleitungs-Decoders 140 (6), der XT-Erzeugungsschaltung 150 (7) und der Vorbestimmt-Potential-Detektionsschaltung 160 (8). 9A zeigt die zur Zeit des Programmierens beobachteten Operationen, und 9B zeigt die zur Zeit des Löschens beobachteten Operationen. Der oben beschriebene, durch die Lokal-Wortleitungs-Decoder 240 fließende Leckstrom tritt durch folgenden Mechanismus auf. Als erstes wird der Leckstrom beschrieben, der auftritt, wenn die Operation von der Lösch-Verifizier-Operation zu der Löschoperation wechselt. Dieser Leckstrom entsteht in einer Situation, in der die Operation in die Löschoperation eintritt und unverzüglich ein Signal GSELh zum Auswählen des Haupt-Decoders 100h und das Signal XTx zum Auswählen des Global-Wortleitungs-Decoders 140 auf hohen Pegel gesetzt werden (die Signale GSELh und XTx sind selbst zur Zeit der Lösch-Verifizierung auf hohen Pegel gesetzt und werden zur Zeit der Umschaltung auf die Löschoperation auf dem hohen Pegel gehalten).
Bei der Lösch-Verifizierung sind beide Signale XTx und GSELh in dem ausgewählten Global-Wortleitungs-Decoder 140 aus 6 auf hohen Pegeln. Daher befindet sich der Transistor 144 im EIN-Zustand (seine Gate-Spannung ist gleich Vss), und der Transistor 145 befindet sich im AUS-Zustand (seine Gate-Spannung ist gleich Vss). Somit wird die Global-Wortleitung GWLNh über den Transistor 144 mit VPXh versorgt, die sich auf hoher Spannung befindet. Wenn die Operation in die Löschoperation eintritt, sind beide Transistoren 144 und 145 AUS, da zu Beginn der Löschoperation in einem Zustand, in dem sich der Global-Wortleitungs-Decoder 140 kontinuierlich im Ausgewählt-Zustand befindet, das heißt, das Signal XTx kontinuierlich auf hohem Pegel gehalten wird, VPXh = Vss ist und GXDSh = Vss ist. Somit verbleibt eine Spannung, die gleich Vss + Vta ist (Vta ist der Schwellenwert des Transistors 144), auf der Global-Wortleitung GWLNh. Bei dem Lokal-Wortleitungs-Decoder 240 (3) auf der Global-Wortleitung GWLNh hält der Knotenpunkt F die Spannung auf einem ausreichenden Wert, um die hohe Spannung bei der Lösch-Verifizierung über die Vertikal-Wortleitung VWLv zu der Lokal-Wortleitung P2WLn weiterzuleiten. Wenn die Operation in die Löschoperation eintritt, ist GWLNh = Vss + Vta, wie oben beschrieben, und eine Spannung, die gleich Vss + Vtb ist (Vtb ist der Schwellenwert des Transistors 241), verbleibt an dem Knotenpunkt F. Diese Spannung reicht aus, um den Transistor 242 (3) während des Prozesses einzuschalten, bei dem XDSn auf die negative Spannung fällt, nachdem bei der Löschoperation VWLn gleich Vss geworden ist, GWLBh gleich Vcc geworden ist und XDSn gleich Vss geworden ist. Somit dient der Transistor 242 als Leckweg, der eine effiziente Versorgung der Lokal-Wortleitung P2WLn mit der negativen Spannung nicht verhindert. Ferner fällt zu dieser Zeit die Global-Wortleitung GWLNh nach XDSn auf die negative Spannung. Da jedoch VPXh bereits gleich Vss ist, hält der Knotenpunkt F die Spannung, die gleich Vss + Vtb ist, fest, bis GWLNh auf eine Spannung fällt, bei der der Transistor 241 eingeschaltet wird. Daher ist der Leckstrom vorhanden, bis GWLNh auf die Spannung fällt, bei der der Transistor 241 eingeschaltet wird.
Im Gegensatz dazu ist bei der hier beschriebenen Ausführungsform, die in 9B gezeigt ist, zur Zeit des Löschens der ausgewählte Global-Wortleitungs-Decoder 140 nicht synchron mit dem Lösch-Enable-Signal ER aktiviert, er ist jedoch aktiviert, wenn detektiert worden ist, dass die negative Spannung NEGP von Vss auf das vorbestimmte negative Potential (–3 V) fällt (NEGPL fällt auf den niedrigen Pegel). Das heißt, dass das Signal XTx auf dem niedrigen Pegel gehalten wird, bis die negative Spannung NEGP von Vss auf das vorbestimmte negative Potential (–3 V) fällt. Beim Umschalten von der Lösch-Verifizier-Operation auf die Löschoperation wechselt das Signal XTx zur Zeit der vorgenannten Umschaltung von hohem Pegel zu niedrigem Pegel und wechselt dann zu hohem Pegel, wenn die negative Spannung NEGP von Vss auf das vorbestimmte negative Potential (–3 V) fällt.
Bei dem in 6 gezeigten Global-Wortleitungs-Decoder 140 befindet sich das Signal XTx unmittelbar nach Initiierung der Löschoperation auf niedrigem Pegel. Somit befindet sich der Global-Wortleitungs-Decoder 140 im Nichtausgewählt-Zustand, und der Transistor 144 ist AUS, und der Transistor 145 ist im EIN-Zustand. Somit fällt dann, wenn die Sektorumschaltsteuerleitung GXDSh von Vss auf die negative Spannung fällt, die Global-Wortleitung GWLNh allmählich von Vss ab. Das heißt, dass das Gate des Transistors 242 des Lokal-Wortleitungs-Decoders 240, das heißt der Knotenpunkt F, über den Transistor 142 mit der Spannung versorgt wird, die allmählich von Vss abfällt. Somit wird der Transistor 242 zu Beginn der Löschoperation auf AUS gesteuert. Somit tritt kein Leckstromweg auf. Danach wird der Global-Wortleitungs-Decoder 140 im Nichtausgewählt-Zustand gehalten, bis die negative Spannung NEGP der vorbestimmten negativen Spannung (–3 V) gleich wird. Dann erreicht die negative Spannung NEGP die vorbestimmte negative Spannung (–3 V), und das Vorbestimmt-Potential-Detektionssignal NEGPL fällt auf niedrigen Pegel. Somit fällt XTs derart ab, dass der Wortleitungs-Decoder 140 in den Ausgewählt-Zustand zurückkehrt. Wenn sich der Wortleitungs-Decoder 140 kontinuierlich im Nichtausgewählt-Zustand befindet, wird in dem Transistor 145 (6) der Potentialunterschied zwischen der Gate-Spannung (= Vcc) und GXDSn größer, wenn GXDSn in Richtung der negativen Spannung abfällt. Dadurch kann ein Problem hinsichtlich der Durchschlagspannung des Transistors 145 auftreten. Somit kann unter Berücksichtigung des oben Gesagten, wenn der Global-Wortleitungs-Decoder 140 dann in den Ausgewählt-Zustand geschaltet wird, wenn NEGP –3 V erreicht und die Gate-Spannung des Transistors 145 auf Vss-Pegel gesetzt ist, das Problem mit der Durchschlagspannung vermieden werden.
Die Operation der nichtausgewählten Sektoren zur Zeit des Löschens wird wie im unteren Teil von 9B dargestellt durchgeführt.
Wie oben beschrieben, weist der in 3 gezeigte Lokal-Wortleitungs-Decoder 240 den Leckstromweg auf, der sich zur Zeit des Programmierens ausbildet. Zur Lösung dieses Problems werden in den Lokal-Wortleitungs-Decodern 240 in den nichtausgewählten Sektoren die Lokal-Wortleitungen P2WLn in den Floating-Zustand gesetzt. Das heißt, dass beide Transistoren 242 und 243 ausgeschaltet sind. Dies wird durch Verwendung des von der in 5 gezeigten Floating-Befehlssignalerzeugungsschaltung 121 erzeugten Floating-Befehlssignals FLOATXBh implementiert. Das Floating-Befehlssignal FLOATXBh wird an das NAND-Gate 147 des in 6 gezeigten Global-Wortleitungs-Decoders 140 angelegt. Gemäß 9A wechselt zur Zeit des Programmierens in den nichtausgewählten Sektoren das Floating-Befehlssignal FLOATXBh von hohem Pegel zu niedrigem Pegel, und die Global-Wortleitung GWLBh wechselt in Reaktion auf das Wechseln von FLOATXBh von hohem Pegel zu niedrigem Pegel (Vss). Bei diesem Wechseln handelt es sich um die Gate-Spannung des in 3 gezeigten Transistors 243, und sie bewirkt ein Einschalten des Transistors 243 aus dem AUS-Zustand. Gemäß 9A befindet sich, da die Global-Wortleitung GWLNh auf niedrigem Pegel (Vss) gehalten wird, der Transistor 242 im AUS-Zustand. Auf diese Weise ist es möglich, die Ausbildung des Leckstromwegs zu verhindern. Beim Programmieren des ausgewählten Sektors ist gemäß 9A die Global-Wortleitung GWLNh durch das Ladepumpen von VPXh auf die hohe Spannung gesetzt. Es sei darauf hingewiesen, dass der Bitleitungspegel in dem ausgewählten Sektor ansteigt und die Lokal-Wortleitung P2WLn ein fehlerhaftes Programmieren aufgrund des durch das Koppeln verursachten Ansteigens bewirkt. Um dieses Problem zu vermeiden, ist es erforderlich, die nichtausgewählten Lokal-Wortleitungen auf das Massepotential Vss zu setzen. Obwohl dadurch Leckströme in den nichtausgewählten Lokal-Wortleitungs-Decodern 240 in dem ausgewählten Sektor fließen können, besteht kein negativer Einfluss, sofern nicht eine sehr große Anzahl von nichtausgewählten Lokal-Wortleitungs-Decodern verwendet wird.
10 zeigt ein Schaltbild der Global-Sektor-Umschaltschaltung (sswitchg) 180 in Horizontalrichtung (Reihenrichtung). Die Global-Sektor-Umschaltschaltung 180 weist NAND-Gates 181 und 183, Inverter 182 und 184, P-Kanal-Transistoren 186, 187, 188, 190, 192 und 194 und N-Kanal-Transistoren 185, 189, 191, 193, 195 und 196 auf. Ein Symbol ENSSW ist ein Sektorumschalt-Enable-Signal von der nachstehend beschriebenen Steuerschaltung, ein Symbol GSELh ist ein Global-Wortleitungs-Auswahlbefehlssignal und ein Symbol NEN ist ein Sektorumschaltdecodiersignal von dem Drain des Transistors 192. Die Global-Sektor-Umschaltschaltung 180 versorgt die Sektorumschaltsteuerleitung GXDSh über den Transistor 195 mit Vss und über den Transistor 196 mit der negativen Spannung NEGP.
11A und 11B zeigen Zeitdiagramme einer Operation der in 10 gezeigten Global-Sektor-Umschaltschaltung 180. 11A zeigt eine Operation zur Zeit des Programmierens, und 11B zeigt eine Operation zur Zeit des Löschens. Die Steuerleitung GXDSh wird zur Zeit des Programmierens auf den Vss-Pegel und auf die negative Spannung NEGP gesetzt, die von der Negativspannungserzeugungsschaltung 420 erzeugt und über den Transistor 196 ausgegeben wird. Zusammen mit der Steuerleitung GXDSh wird eine Sektorumschaltsteuerleitung GXDSBh zu den Sektoren 200h1–200hv geführt. In 1 ist die Darstellung der Sektorumschaltsteuerleitung GXDSBh weggelassen worden. Die Spannung NEGP ist unmittelbar nach dem Auswählen der Global-Sektor-Umschaltschaltung 180 gleich Vss. Das oben erwähnte Vorbestimmt-Potential-Detektionssignal NEGPL ist gleich Vss, und die Transistoren 191 und 189 sind eingeschaltet, und GXDSBh ist gleich Vss. Wenn die Spannung NEGP von Vss abfällt und gleich dem vorbestimmten Potential (–3 V bei dem vor stehenden Beispiel) wird, schaltet die Spannung NEGPL auf Vss um. Zu dieser Zeit wird das Potential von NEGP (–3 V) über die Transistoren 191 und 180 an GXDSBh ausgegeben. Der Knotenpunkt NEN wird über den Transistor 192 auf Vss (dem Potential von NEGPL) gesetzt, und GXDSh wird über den Transistor 196 an das Potential von NEGP (–3 V) ausgegeben. In den nichtausgewählten Sektoren wird die Steuerleitung GXDSBh auf hohem Pegel gehalten.
12 zeigt ein Schaltbild der Global-Sektor-Umschaltschaltung (sswitchv) 310, die in Vertikalrichtung (Spaltenrichtung) angeordnet und in dem Spaltendecoder 300v vorgesehen ist. Die Schaltung 310 weist eine Konfiguration auf, die derjenigen der in Horizontalrichtung angeordneten Global-Sektor-Umschaltschaltung 180 im Wesentlichen gleich ist. Insbesondere weist die Global-Sektor-Umschaltschaltung 310 NAND-Gates 311, 313, Inverter 312, 314, P-Kanal-Transistoren 316, 317, 318, 320, 322 und 324 und N-Kanal-Transistoren 315, 319, 321, 323, 325 und 196 auf. Das Sektorumschaltauswahlsignal AENv wird von dem Drain des Transistors 319 ausgegeben, und das Sektorumschaltauswahlsignal NENv wird von dem Drain des Transistors 323 ausgegeben. Die Operation der Global-Sektor-Umschaltschaltung 310 wird nachstehend anhand von 14A und 14B beschrieben.
13 zeigt ein Schaltbild des Vertikal-Wortleitungs-Decoders (vxdec) 340, der in dem Spaltendecoder 300v angeordnet ist. Der Vertikal-Wortleitungs-Decoder 340 weist ein NAND-Gate 348, P-Kanal-Transistoren 341, 342 und 343 und N-Kanal-Transistoren 344, 345 und 347 auf. Das NAND-Gate 348 wird mit einem Vertikal-Wortleitungs-Decoderansteuersignal VXTq und einem Auswahlsignal VSELv von der nachstehend beschriebenen Steuerschaltung versorgt. Die von der Hochspannungserzeugungsschaltung 110 erzeugte hohe Spannung VPXv wird an die Transistoren 341, 342 und 343 angelegt, wie in 12 gezeigt ist. Wenn sich der Transistor einschaltet, wird die hohe Spannung VPXv an die Vertikal-Wortleitung VWLv angelegt.
14A und 14B zeigen Zeitdiagramme der Global-Sektor-Umschaltschaltung (sswitchv) 310 und des Vertikal-Wortleitungs-Decoders (vxdec) 340. Das Einstellen von AENv = Vcc und NENv = NEGP = Vss wird in den Global-Sektor-Umschaltern 310 sowohl in den ausgewählten als auch den nichtausgewählten Spalten zur Zeit des Programmierens implementiert, wie in 14 gezeigt. Bei dem Vertikal-Wortleitungs-Decoder 340 in der ausgewählten Spalte schaltet der Ausgang des in 13 gezeigten NAND-Gate 348 auf niedrigen Pegel um, und die Transistoren 343 und 347 werden ein- bzw. ausgeschaltet. Somit wird die Vertikal-Wortleitung VWLv gleich der hohen Spannung VPXV. Bei den nichtausgewählten Vertikal-Wortleitungs-Decodern 340 befindet sich der Ausgang des NAND-Gate 348 auf hohem Pegel, und die Vertikal-Wortleitung VWL ist gleich Vss. Zur Zeit des Löschens, das in 14B gezeigt ist, setzt der Global-Sektor-Umschalter 310 in der ausgewählten Spalte AEN auf die negative Spannung NEGP und wechselt NENv nach dem Setzen auf hohen Pegel zu niedrigem Pegel. Zu dieser Zeit wird bei der in 12 gezeigten Global-Sektor-Umschaltschaltung 310 der Transistor 315 in Reaktion auf das Wechseln des Signals ENSSW auf hohen Pegel eingeschaltet, und die Sektorumschaltauswahlsignalleitung AENv wird über die Transistoren 316 und 319 auf Vss gesetzt. Die Sektorumschaltauswahlsignalleitung AENv wird über die Transistoren 321 und 319 kontinuierlich auf die Spannung NEGP gesetzt. Zur Zeit des Löschens wird bei den Global-Sektor-Umschaltern 310 in den nichtausgewählten Spalten die Sektorumschaltauswahlsignalleitung AENv auf einen hohen Pegel (Vcc) gesetzt, und die Sektorumschaltauswahlsignalleitung NENv wird über den Transistor 323 auf die Spannung NEGP gesetzt.
15 zeigt ein Schaltbild der Sektorumschaltschaltung (sswitch) 210, die N-Kanal-Transistoren 211, 212 und 231 aufweist. 15 zeigt ferner die Beziehung zwischen den Eingangs- und Ausgangssignalleitungen der Sektorumschaltschaltung 210. Bei der Kombination der Sektorumschaltauswahlsignalleitungen AENv und NENv beziehen sich (1) und (2) auf den Nichtausgewählt-Fall und beziehen sich (3) und (4) auf den Ausgewählt-Fall. Bei der Kombination der Spannungen der Sektorumschaltsteuerleitungen GXDSh und GXDSBh beziehen sich (5) und (7) auf den Ausgewählt-Fall und beziehen sich (6) und (8) auf den Nichtausgewählt-Fall. Wie dargestellt, ist die Signalleitung XDSn dann auf die Spannung NEGP gesetzt, wenn AENv/NENv = NEGP/Vss, GXDSh/GXDSBh = NEGP/NEGP ist, und sie ist in den anderen Fällen auf Vss gesetzt.
Die Signalleitung XDSn ist selektiv über den Transistor 243 mit der Lokal-Wortleitung P2WLn verbunden, wie in 3 gezeigt, und setzt die Lokal-Wortleitung P2WLn des ausgewählten Sektors zur Zeit des Löschens auf die negative Spannung.
Die erste Ausführungsform ist detailliert beschrieben worden. Die erste Ausführungsform ist in der Lage, die Leckströme zu reduzieren, die zur Zeit des Löschens und Programmierens durch die in 3 gezeigten Lokal-Wortleitungs-Decoder 240 fließen.
Zweite Ausführungsform
Es wird nun eine Beschreibung einer zweiten Ausführungsform der vorliegenden Erfindung gegeben. Die zweite Ausführungsform betrifft das Entladen der Lokal-Wortleitung P2WLn, das nach dem Löschen durchgeführt wird.
Bei den in 3 gezeigten Lokal-Wortleitungs-Decodern 240 ist die Lokal-Wortleitung P2WLn beim Löschen des ausgewählten Sektors auf die negative Spannung XDSn gesetzt. Somit wird die Lokal-Wortleitung P2WLn entladen, um nach dem Löschen auf den Vss-Pegel zurückzukehren. Die Lokal-Wortleitung P2WLn wird über den Transistor 243, die Signalleitung XDSn, den in 15 gezeigten Transistor 213, die dort gezeigte Selektorumschaltsteuerleitung GXDSh und den in 10 gezeigten Transistor 195 der Global-Sektor-Umschaltschaltung 180 entladen. Zu dieser Zeit wird die mit der negativen Spannung NEGP (Negativspannungs-Pumpweg) versorgte Signalleitung ebenfalls gleichzeitig über die Transistoren 196 und 195 entladen. Die in 3 gezeigte Global-Wortleitung GWLNn wird entladen, da sie zur Zeit des Löschens auf die negative Spannung gesetzt ist. Das Entladen erfolgt über den Transistor 145 des in 6 gezeigten Global-Wortleitungs-Decoders 140. Die von der Global-Sektor-Umschaltschaltung 180 kommende Sektorumschaltsteuerleitung GXDSh ist mit der Source des Transistors 145 verbunden, und die Global-Wortleitung GWLN wird über den Transistor 145, die Sektorumschaltsteuerleitung GXDSh und den in 10 gezeigten Transistor 195 entladen.
Da die Last auf der Global-Wortleitung GWLNh viel kleiner ist als die auf der Lokal-Wortleitung P2WLn, wird die Global-Wortleitung GWLNh schneller entladen als die Lokal-Wortleitung P2WLn (mit anderen Worten: auf Vss aufgeladen). Somit wird der in 3 gezeigte Transistor 242 eingeschaltet und ist die Vertikal-Wortleitung VWLv auf die negative Spannung vorgespannt. Dann ist bei dem Transistor 347 des in 13 gezeigten Vertikal-Wortleitungs-Decoders 340 die Spannung (negative Spannung) der in der P-Wanne ausgebildeten N-Kanal-Region (mit VWLv verbunden) kleiner als die Spannung (= Vss) der auf Vss vorgespannten P-Wanne. In diesem Fall erfolgt ein Vorspannen in Durchlassrichtung. Die zweite Ausführungsform dient zum Verhindern der Möglichkeit einer Vorspannung in Durchlassrichtung.
17 zeigt die Gesamtstruktur der zweiten Ausführungsform. Gemäß 17 unterscheiden sich die auf die negative Spannung gesetzten Verdrahtungsrouten von den in 1 gezeigten. Die von der Global-Sektor-Umschaltschaltung 180 kommende Selektorumschaltsteuerleitung GXDSh ist mit dem Sektorumschalter 210 der ersten Spalte und dem Sektorumschalter 210 der v. Spalte in dieser Reihenfolge verbunden und verläuft ferner als Verdrahtungsleitung GXDSXh, die als Dummy-Verdrahtungsleitung fungiert, von dem am weitesten entfernten Sektorumschalter 210 zu dem Global-Sektor-Umschalter 180 und dem Global-Wortleitungs-Decoder 140.
Die Verdrahtungsleitung GXDSXh ist mit der Source des Transistors 145 des in 6 gezeigten Global-Wortleitungs-Decoders 140 verbunden. Somit ist die Global-Wortleitung GWLNh mit der relativ niedrigen Last über die die relativ große Last aufweisende Leitung P2WLn mit der Verdrahtungsleitung GXDSXh verbunden und wird über die Leitung GXDSXh entladen. Somit folgt der Transistor 145 der Entladung der Lokal-Wortleitung P2WLn und verhindert dadurch, dass sich der Transistor 242 einschaltet.
18 zeigt ein Schaltbild der bei der zweiten Ausführungsform verwendeten Global-Sektor-Umschaltschaltung 180. Die gleichen Bezugszeichen wie in 10 beziehen sich auf die gleichen Strukturelemente wie die dort gezeigten.
Gemäß 18 ist ein N-Kanal-Transistor 197 neu vorgesehen. Die mit einem Zwischen-Knotenpunkt zwischen den Transistoren 195 und 196 verbundene Selektorumschaltsteuerleitung GXDSh durchläuft nacheinander die Sektoren und ist über die Verdrahtungsleitung GXDSXh mit dem Transistor 197 verbunden. Der Transistor 197 wird von der mit dem Drain des Transistors 189 verbundenen Selektorumschaltsteuerleitung GXDSBh ein-/ausgeschaltet und wird in anderen Fällen als dem Löschen auf den hohen Pegel gesetzt. Das Vorspannen der Global-Wortleitung GWLNh erfolgt in der Reihenfolge GXDSh, GXDSXh und GWLNh. Somit ist es möglich, ein Einschalten des Transistors 242 aufgrund der Kopplung beim Boosten des VPXh-Gate mittels des Transistors 197 in den nichtausgewählten Wortleitungs-Decodern 240 in dem ausgewählten Sektor zur Zeit des Lesens/Programmierens zu verhindern.
19 zeigt die Entladeoperation bei der zweiten Ausführungsform. Die in 3 gezeigten Knotenpunkte F und G werden im Wesentlichen gleichzeitig entladen (auf Vss).
Gemäß 17 wird eine Sektorumschaltsteuerleitung GXDSWh zum Vorspannen der P-Wannen der Transistoren verwendet und ist getrennt von GXDSh zum Ansteuern der Lokal-Wortleitung P2WLn vorgesehen. Die Leitung GXDSWh dient zum Reduzieren der Last auf der Verdrahtungsleitung GXDSh.
Wie oben beschrieben, ist die zweite Ausführungsform in der Lage, den Zeitunterschied zwischen dem Entladen der Lokal-Wortleitungen und dem Entladen der Global-Wortleitung zu eliminieren.
20 zeigt ein Blockschaltbild eines Flash-Speichers, bei dem es sich um eine Ausführungsform der erfindungsgemäßen Halbleitervorrichtung handelt. Der Flash-Speicher weist eine Steuerschaltung 520, eine Spannungserzeugungsschaltung 522, einen Zeitgeber 524, ein Adressen-Latch 526, einen Y-Decoder 528, einen X-Decoder 530, ein Y-Gate 532, eine Zellenmatrix 534, eine Chip-Enable-/Ausgangs-Enable-Schaltung 535, ein Daten-Latch 538 und einen Eingangs-/Ausgangspuffer 540 auf.
Die Steuerschaltung 520 weist ein eingebautes Befehlsregister auf und arbeitet synchron mit einem von außen zugeführten Chip-Enable-Signal CE und Schreib-Enable-Signal WE. Die Steuerschaltung 520 erzeugt Zeitsignale anhand von über den Eingangs-/Ausgangspuffer 540 von außen zugeführten Befehlen und liefert diese Zeitsignale an zugeordnete Teile. Die Steuerschaltung 520 erzeugt die verschiedenen oben genannten Steuersignale in Reaktion auf eine Befehlseingabe. Die Spannungserzeugungsschaltung 522 entspricht der in 1 gezeigten Spannungserzeugungsschaltung 540. Der Zeitgeber 524 erzeugt intern verwendete Takte und Zeitsignale. Das Adressen-Latch 526 speichert eine von außen zugeführte Adresse und liefert die im Latch gespeicherte Adresse an den Y-Decoder 528 und den X-Decoder 530. Der Y-Decoder 528 entspricht den in 1 gezeigten Spalten-Decodern 3001–300v. Der X-Decoder 530 entspricht den in 1 gezeigten Haupt-Decodern 1001–100v. Die Chip-Enable-/Ausgangs-Enable-Schaltung 536 aktiviert den Y-Decoder 528 in Reaktion auf das Chip-Enable-Signal CE und aktiviert den Eingangs-/Ausgangspuffer 540 in Reaktion auf das Ausgangs-Enable-Signal OE. Aus der Zellenmatrix 534 ausgelesene Daten werden über das Y-Gate 532, das Daten-Latch 538 und den Eingangs-/Ausgangspuffer 540 an die Außenseite des Flash-Speichers geliefert. Von außen zugeführte Schreibdaten werden über den Eingangs-/Ausgangspuffer 540, das Daten-Latch 538 und das Y-Gate 532 in die ausgewählte Speicherzelle in der Zellenmatrix 534 geschrieben.
Es sind die Ausführungsformen der vorliegenden Erfindung beschrieben worden. Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt, sondern umfasst weitere Ausführungsformen und Variationen davon. Die erfindungsgemäße Halbleitervorrichtung weist nicht nur einen Speicher allein auf, wie z. B. den Flash-Speicher, sondern auch ein System mit einem eingebauten Flash-Speicher.

Claims

Halbleitervorrichtung mit: – Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; – Decodern, die die Sektoren auswählen; und – einer Schaltung, die beim Löschen eines ausgewählten Sektors ein Steuersignal erzeugt, das bewirkt, dass ein entsprechender einer der Decoder, der dem ausgewählten Sektor zugeordnet ist, temporär nichtausgewählt ist.
Halbleitervorrichtung nach Anspruch 1, bei der: – jeder der Sektoren einen Pull-up-Transistor aufweist, der von einem entsprechenden einen der Decoder über eine entsprechende eine der die Sektoren verbindenden Global-Wortleitungen angesteuert wird und eine der Lokal-Wortleitungen ansteuert; und – der Pull-up-Transistor von dem Steuersignal im AUS-Zustand gehalten wird.
Halbleitervorrichtung nach Anspruch 1, bei der die Schaltung das Steuersignal erzeugt, das den entsprechenden einen der Decoder in einer Anfangsphase des Löschen im Nichtausgewählt-Zustand hält.
Halbleitervorrichtung nach Anspruch 1, bei der die Schaltung das Steuersignal erzeugt, das den entsprechenden einen der Decoder im Nichtausgewählt-Zustand hält, bis ein mit dem entsprechenden einen der nichtausgewählten Decoder verbundener Negativ-Pumpweg beim Löschen auf eine vorgegebene negative Zwischenspannung fällt.
Halbleitervorrichtung nach Anspruch 1, bei der: – jeder der Sektoren einen Pull-up-Transistor und einen Pull-down-Transistor zum Ansteuern einer der Lokal-Wortleitungen aufweist, wobei beide Transistoren von einem entsprechenden einen der Decoder angesteuert werden; und – das Steuersignal beim Löschen einen die Pull-up- und Pull-down-Transistoren aufweisenden Weg für einen vorgegebenen Zeitraum deaktiviert.
Halbleitervorrichtung mit: – Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; – Decodern, die die Sektoren auswählen; und einer Schaltung, die beim Programmieren eines ausgewählten Sektors Steuersignale erzeugt, die bewirken, dass sich die Lokal-Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Halbleitervorrichtung nach Anspruch 6, bei der: – jeder der Sektoren einen Pull-up-Transistor und einen Pull-down-Transistor zum Ansteuern einer der Lokal-Wortleitungen aufweist, wobei beide Transistoren von einem entsprechenden einen der Decoder angesteuert werden; und – die Steuersignale beim Programmieren die Pull-up- und Pull-down-Transistoren in den nichtausgewählten Sektoren ansteuern.
Halbleitervorrichtung nach Anspruch 6, bei der einer der dem zu programmierenden ausgewählten Sektor zugeordneten Decoder nichtausgewählte Lokal-Wortleitungen in dem ausgewählten Sektor auf ein vorgegebenes Potential über eine Global-Wortleitung setzt, welche den einen der Decoder und den ausgewählten Sektor verbindet.
Halbleitervorrichtung mit: – Sektoren, die an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; – Decodern, die die Sektoren über Global-Wortleitungen auswählen; – einer Dummy-Leitung; und – einer Schaltung, die zur Zeit des Entladens der Lokal-Wortleitungen nach dem Löschen unter Verwendung einer an die Lokal-Wortleitungen angelegten negativen Spannung die Dummy-Leitung mit den Global-Wortleitungen koppelt.
Halbleitervorrichtung nach Anspruch 9, ferner mit einer Vorspannschaltung, die beim Lesen und Programmieren eine vorgegebene Spannung auf der Dummy-Leitung vorspannt.
Halbleitervorrichtung nach Anspruch 9, ferner mit einer weiteren Schaltung, die beim Löschen eines ausgewählten Sektors ein Steuersignal erzeugt, das bewirkt, dass ein entsprechender einer der dem ausgewählten Sektor zugeordneten Decoder temporär nichtausgewählt ist.
Halbleitervorrichtung nach Anspruch 9, ferner mit einer weiteren Schaltung, die beim Programmieren eines ausgewählten Sektors Steuersignale erzeugt, die bewirken, dass sich die Lokal-Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Halbleitervorrichtung nach Anspruch 1, bei der die Speicherzellen nicht flüchtige Speicherzellen sind.
Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: – Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und – Erzeugen, beim Löschen eines ausgewählten Sektors, eines Steuersignals, das bewirkt, dass ein Decoder zum selektiven Ansteuern des ausgewählten Sektors temporär nichtausgewählt ist.
Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: – Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und – Erzeugen, beim Programmieren eines ausgewählten Sektors, von Steuersignalen, die bewirken, dass sich die Wortleitungen nichtausgewählter Sektoren in einem Floating-Zustand befinden.
Verfahren zum Steuern einer Halbleitervorrichtung mit folgenden Schritten: – Auswählen eines von mehreren Sektoren, die jeweils an Lokal-Wortleitungen angeschlossene Speicherzellen aufweisen; und – Koppeln einer Dummy-Leitung mit einer Global-Wortleitung zur Zeit des Entladens der Lokal-Wortleitungen nach dem Löschen unter Verwendung einer an die Lokal-Wortleitungen angelegten negativen Spannung.